CN1881763A - 脉冲频率模式直流对直流转换器电路 - Google Patents

Abstract

一种降压切换式电压调控器，其可以基于峰值电流的感测运作于PFM模式而不需要外部二极管。此调控器包含其漏极连接至共用输出节点且其源极分别连接至高低供应电压的PMOS晶体管和NMOS晶体管，以输出电流于电感并产生输出电压。一种控制电路，连接至PMOS晶体管和NMOS晶体管的栅极，可感测电感电流(I_L)、感测输出电压(V_FB)的衰减版本、以及感测输出于共用输出节点的电压(Vx)。此控制电路当V_FB下降至参考电压以下且Vx相对于低供应电压维持于正值之时导通PMOS晶体管，而当I_L抵达特定值或V_FB超过参考电压之时则关闭PMOS晶体管。此控制电路亦可以在PMOS晶体管被关闭且Vx相对于低供应电压变成负值之后导通NMOS晶体管；且在Vx相对于低供应电压变成正值之时关闭NMOS晶体管。

Description

脉冲频率模式直流对直流转换器电路

技术领域

本发明是有关于计算机***和数字***中的电源转换器(powerconverters)，特别是关于直流对直流(DC-to-DC)电压转换器的设计。

背景技术

直流对直流的转换通常通过切换式电源调控器(switching powerregulators)或降压调控器(step-down regulators)达成，其将较高的电压(例如12V)依据一或多个负载装置的需求转换至较低的数值。其一般架构具有将较高电压分配至多个电源调控器的特色，每一电源调控器产生不同(或者可能相同)的电压至一或多个负载。切换式电源调控器通常利用二或多个功率晶体管(power transistors)以将能量由某一电压转换至另一电压。此种电源调控器的一个普遍性例子，通常称为″降压式调控器(Buck regulator)″，是如图1所示以金属氧化物半导体元件(MOS devices)制成。降压式调控器100可以在PWM(Pulse Width Modulation或脉宽调制)模式下运作，其切换P型信道元件(P-channel device)108和N型信道元件(N-channel device)110以在其共同的节点LX产生方波。产生的方波可以用包含电感112和电容114的LC电路将其平整化以产生所需的电压Vout。控制循环，其包含误差放大器116和控制逻辑区块102，可用以控制输出方波的工作周期(duty-cycle)，从而控制P型信道元件108和N型信道元件110的切换以输出最终的电压值Vout。一般而言，晶体管108和110的控制在于使其不会同时导通电流。通常，当晶体管108导通(turned on)之时(V_{g_P}在逻辑0)，晶体管110被关闭(turned off)(V_{g_N}在逻辑0)，而当晶体管108关闭之时(V_{g_P}在逻辑1)，晶体管110则导通(V_{g_N}在逻辑1)。I_L表示流过电感112的负载电流。

除了运作于PWM模式，降压式调控器100，以及其它种调控器，亦可以运作于PFM模式(脉冲-频率模式(pulse-frequency mode)，亦称为跳跃模式(skip mode))。可于两种模式运作的同步降压式调控器实例为MicrelMIC2177。图2显示MIC2177运作于PFM模式时的简化功能示意图。调控器电路200于PFM模式运作期间，输出P型信道元件120导通于某一频率和工作周期，其为Vin、Vout和电感122的电感值L1的函数。当处于PFM模式时，连接至P型信道元件120的N型信道元件121保持于关闭的状态以通过降低栅极电荷的耗用使其效率最佳化。Vout的调控是通过变换P型信道元件120导通的切换周期。比较器126通过控制调控器电路200何时变换周期以调控Vout。其将节点FB的电压(V_FB)和参考电压(V_REF)比较，并有10mV的磁滞(hysteresis)幅度以避免控制循环的振荡。当VFB小于VREF-5mV时，比较器126的输出为逻辑1，使得P型信道元件120导通。相反地，当V_FB大于V_REF+5mV时，P型信道元件120则被关闭。虽然调控器电路200运作于PFM模式，其需要外部的保护二极管(catch diode)124配合其运作，此增加了使用调控器电路200构建调控器的成本。

许多先前技术的其它问题和缺点在与揭示于此的本发明相比较之后对于本领域技术人员将趋于明显。

发明内容

于某一类实施例中，一种用于执行直流对直流(DC-DC)转换的切换式电源调控器可以运作于脉冲-频率模式(PFM)，其依据峰值电流的感测调控具有可变频率的负载电流，以在不需要使用外部二极管元件的条件下对于多种不同负载达到高效能的运作。

PFM直流对直流电压调控器可以包含电感和负载电容，二者皆连接至节点，该节点是做为调控器的电压输出Vout。包含二电阻的分压电路可用以于第二节点(FB)提供Vout的衰减或分压后的版本。此调控器可以包含二功率晶体管-PMOS(Positive channel Metal Oxide Semiconductor)元件和NMOS(Negative channel Metal Oxide Semiconductor)元件其信道(漏极端)可串联于介于供应电压AVDD和信号参考电压AVSS间的节点(LX)-、用以驱动PMOS元件栅极的反相器、用以驱动NMOS元件栅极的反相器、和控制PMOS和NMOS元件的控制电路。前述控制电路可包含过零点比较器(zero-crossingcomparator)、跳跃模式比较器(skip-mode comparator)、峰值电流比较器(peak current comparator)、和其它逻辑电路，包括单击脉冲产生器(one-shot pulse generator)、延迟构件(delay element)、和分别控制每一对应晶体管栅极的SR闩锁。

于某一类实施例中，跳跃模式比较器可以感测Vout并控制输出功率晶体管的切换以使得输出电压于Vout±5％的特定范围内升降(ramp)。假如Vout下降至跳跃模式比较器的′高′门坎值以下，PMOS晶体管将会导通。PMOS晶体管可以维持于导通状态直到Vout返抵跳跃模式比较器的′高′门坎值或者直到峰值负载(或电感)电流超过为PFM所设定的特定电流电平。一旦PMOS晶体管关闭，其输出端用以部分控制NMOS元件栅极的SR闩锁可以被设定直到电感电流下降至零。过零点比较器可用于感测节点LX的电压相对于AVSS的极性。当节点LX的电压相对于AVSS由负值切换为正值之时，NMOS晶体管可以关闭以避免反向的电流同时流过电感。当Vout下降至跳跃模式比较器的′高′门坎值之下，PMOS晶体管可以再次导通，而整个切换周期(PMOS/NMOS)可以又一次重复-以储存电荷于电容-直到Vout抵达对应于跳跃模式比较器′高′门坎值所需的电平。此时该NMOS元件可短暂地导通以使得电感内的电流下降至零，之后PMOS晶体管和NMOS晶体管可以同时关闭而进入极低耗电模式。

万一由于运作于PFM模式而使得当Vout下降至跳跃模式比较器′低′门坎值以下时负载电流增加，电源调控器将自动变换为固定频率的PWM模式。于PFM运作期间，PMOS晶体管可以导通于某一频率和工作周期(用于PWM)，其为电源调控器输入电压、电源调控器输出电压、和电感值的函数，且NMOS晶体管可保持于关闭的状态以通过降低栅极电荷的耗用使其效率最佳化。电源调控器的输出电压因此可通过略过导通PMOS晶体管的切换周期而被调控。

根据本发明的一个方面，提供了一种电源调控器，其包含：第一节点，其中输出于该第一节点的第一电压用于产生该电源调控器的输出电压；第一晶体管，其具有控制端，其中该第一晶体管是连接于第一供应电压和该第一节点之间，且其中该第一晶体管于导通时是用以供应电流予该第一节点；第二晶体管，其具有控制端，其中该第二晶体管是连接于该第一节点和第二供应电压之间；及控制电路，其连接至该第一晶体管的该控制端和该第二晶体管的该控制端，其中该控制电路是用以感测该电流、感测该输出电压、感测该第一电压的极性、且至少依据该电流、该输出电压、和该第一电压的极性而导通及/或关闭该第一晶体管和该第二晶体管。

附图说明

配合所附图式和以下详细说明，将对本发明的前述和其它目的、特征、和优点有更完整的理解，其中：

图1显示依据已知技术PWM模式直流对直流转换器电路的一实施例；

图2是依据已知技术运作于PFM模式的Micrel MIC2177切换式直流对直流电源转换器的简化功能示意图；

图3是直流对直流转换器于高电流负载期间所观测到的电压信号V_{g_P}、V_{g_N}、和Vx，以及电感电流I_L的时序图。

图4是直流对直流转换器于低电流负载期间所观测到的电感电流I_L的时序图，其中的电感通过逆转I_L的极性运作于连续传导模式(continuousconduction mode或CCM)；

图5是直流对直流转换器于低电流负载运作期间所观测到的电感电流I_L的时序图，其中的电感运作于非连续传导模式(discontinuous conductionmode或DCM)；

图6显示电感电流I_L于可变频率脉冲频率模式(PFM)运作期间的波形；

图7显示电感电流I_L于最大负载/频率PFM模式运作期间的波形；以及

图8是依据本发明一实施例的PFM直流对直流电压调控器的电路图。

本发明可以有不同的修改和替代形式，以下仅就其特定的实施例配合图标的范例详细说明。然而其应有所理解，各图式和其详细说明的含意并非在于限制本发明于所揭示的特定形式，而是在于涵盖落入由所附权利要求范围所定义的本发明的精神和范畴的所有修改、等效物和替代。各标题仅是用于组织的目的而非意味限制或诠释说明书或权利要求范围的内容。此外，本说明书中的所有″可″或″可以″是强调其可能性或潜在性以别于强制的必要性。

[主要元件标号说明]

100     降压式调控器

102     控制逻辑区块

108     P型信道元件

110     N型信道元件

112     电感

114     电容

116     误差放大器

V_{g_P}   P型信道元件的控制信号

V_{g_N}    N型信道元件的控制信号

I_L      电感电流

LX       共用输出节点

200      PFM模式切换式直流对直流电源转换器电路

120      P型信道元件

121      N型信道元件

122      电感

124      保护二极管

126      比较器

R1/R2    分压电阻

FB       分压电路节点/第二节点

t_dead   失效时间延迟

I_Load   负载电流

Vx       节点LX的电压

202      V_{g_P}的时序图

204      V_{g_N}的时序图

206      Vx的时序图

208      I_L的时序图

308      波形208向下位移的时序图

408      低电流负载的I_L时序图

Ipeak    I_L的峰值

tp       P型信道元件120的导通时间

tn       N型信道元件121的导通时间

fs       切换频率

500      PFM模式P型信道元件导通时序图

502      PFM模式N型信道元件导通时序图

504      PFM模式Ipeak的时序图

600      最大负载/频率PFM模式P型信道元件导通时序图

602      最大负载/频率PFM模式N型信道元件导通时序图

604      最大负载/频率PFM模式Ipeak的时序图

800      PFM直流对直流电压调控器

802    PMOS元件

804    NMOS元件

806    电感

808    电容

810    电阻

812    电阻

814    电流感测区块

816    峰值电流比较器

818    过零点比较器

820    跳跃模式比较器

822    SR闩锁

824    SR闩锁

826    单击脉冲产生器

828    延迟构件

830    与门

832    或门

834    与非门

840    比较器816的输出端

842    分压电路内的节点

844    比较器820的输出端/PMOS重置点

846    比较器818的输出端

848    参考电压

850    单击脉冲产生器826的输出端

852    或门832的输出端

854    电流感测区块814的输出端

856    PMOS元件802的控制端

860    调控器800的输出端

862    反相器

864    反相器

866    共用输出节点

具体实施方式

再次参见图1，以下将进一步检视同步降压式转换器的运作。图3显示同步降压式转换器100于高电流负载期间所观测到的电压信号V_{g_P} 202、V_{g_N}204、和Vx 206(节点LX的电压)，以及电感电流I_L208和对应的负载电流I_LOAD的电压波形。

当V_{g_P} 202为逻辑低电位时，晶体管108被导通。当V_{g_N} 204为逻辑高电位时，晶体管110被导通。失效时间延迟(deadtime delay)t_dead表示二晶体管均被关闭的时段。如图3所示，平均电感电流(即I_L的平均值)基本上等于转换器100提供的直流负载电流，其于图3中被表示为I_LOAD。图4是转换器100于低电流负载期间所观测到的电感电流(和对应的直流负载电流)的时序图。由图4可知，当I_LOAD小于电流I_L的波形峰对峰值的一半时，整个I_L波形208可向下位移，如图4中的I_L波形308所示。其应有所认知，异步降压式转换器于低电流负载运作期间，电感电流I_L由于跨负载的整流二极管效应，其值可能变化至零，而使得电感112运作于非连续传导模式(DCM)。转换器100中，于低电流负载运作期间，电感112可通过逆转电感电流I_L的极性而运作于连续传导模式(CCM)。

运作于低电流负载的CCM模式是无法接受的，因为电感电流I_L极性的逆转可能促成传导漏失-由于电感电流由电容114流入接地端-而对输出端负载电流(I_LOAD)却毫无贡献。同步调控器于低电流负载运作期间的DCM模式可以通过于电感电流I_L的过零点(zero-crossing point)禁能(disable)N型信道元件110而达成。其结果的电感电流I_L波形408显示于图5。由于N型信道元件110于过零点被关闭，电感112不会传导逆向电流，因此I_L408仅于单一方向流动。换言之，电感电流I_L于DCM模式仍可维持正值。但是，于DCM低电流负载运作期间，电感电流I_L的工作周期可能明显低于CCM期间的值，而可能影响电源调控器100的效率。

相对于PWM模式，PFM低耗电模式是基于使切换频率正比于负载电流I_LOAD的构想。通过使切换频率正比于负载电流，负载电流于一大范围之内均能维持高效率。举例而言，图6显示图2的调控器电路200于PFM模式运作的波形。波形500和502分别表示P型信道元件120和N型信道元件121的导通。波形504是由电感122所传导的电感电流。假设tp和tn分别表示P型信道元件120和N型信道元件121的导通时间，则：

$\left(1\right)---t_p=\frac{{\mathrm{LI}}_{\mathrm{peak}}}{V_{\mathrm{in}}-V_{\mathrm{out}}},$ 且

$\left(2\right)---t_n=\frac{{\mathrm{LI}}_{\mathrm{peak}}}{V_{\mathrm{out}}},$

其中L是电感122的电感值、Vin是调控器电路200(参照图2)的输入电压、Vout是调控器电路200(亦参照图2)的输出电压、而Ipeak则为电感122所传导的电流I_L的峰值。

因此，I_Load可以表示为：

$\left(3\right)---I_{\mathrm{Load}}=\frac{1}{2}{I}_{\mathrm{peak}}(t_p+t_n)\·f_s,$

其中f_s为切换频率，其定义为：

$\left(4\right)---f_s=\frac{1}{t_p+t_n}.$

结合1至4式，切换频率可以改写为：

$\left(5\right)---f_s=\frac{{2V}_{\mathrm{out}}{I}_{\mathrm{Load}}}{{\mathrm{LI}}_{\mathrm{peak}}^2}(1-\frac{V_{\mathrm{out}}}{V_{\mathrm{in}}}).$

如第5式所示，切换频率和负载电流成正比。PFM的输出电压变化因此可表示为：

$\left(6\right)---\left(2\mathrm{\ΔV}\right)\≈\frac{1}{2C}{I}_{\mathrm{peak}}(t_p+t_n)=\frac{{\mathrm{LI}}_{\mathrm{peak}}^2}{2C}\·\frac{V_{\mathrm{in}}}{V_{\mathrm{out}}(V_{\mathrm{out}}-V_{\mathrm{in}})},$

表示其相对于PWM模式有较高的电压变化，其中的C代表和电感112连接的电容值。

以下参见图7，其显示调控器电路200于最大负载电流/频率运作期间的相关PFM波形。波形600和602分别表示P型信道元件120和N型信道元件121的导通。波形604是由电感122所传导的电感电流。其最大负载电流可表示为：

$\left(7\right)---I_{\mathrm{Load}\_\max ,\mathrm{PFM}}=\frac{1}{2}{I}_{\mathrm{peak}},$

其对应的切换频率为：

$\left(8\right)---f_s=\frac{{2V}_{\mathrm{out}}}{{\mathrm{LI}}_{\mathrm{peak}}}(1-\frac{V_{\mathrm{out}}}{V_{\mathrm{in}}}).$

于PFM运作模式期间，PMOS元件120、NMOS元件121和电感122的传导漏失可表示为：

$\left(9\right)---P_{\mathrm{Cond}\_\mathrm{PFM}}=R_{\mathrm{on}\_p}{i}_{p\_\mathrm{RMS}}^2+R_{\mathrm{on}\_n}{i}_{n\_\mathrm{RMS}}^2+R_L{I}_{L\_\mathrm{RMS}}^2,$

其中Ron_p和Ron_n分别表示PMOS元件120和NMOS元件121的导通电阻，i_{p_RMS}和i_{n_RMS}则分别为PMOS元件120和NMOS元件121导通的均方根电流(RMS current)，R_L表示电感122的阻抗，I_{L_RMS}则为通过电感122的RMS电流。

第9式可以Vin、Vout和Ipeak改写为：

$\left(10\right)---P_{\mathrm{Cond}\_\mathrm{PFM}}=\frac{{\mathrm{LI}}_{\mathrm{peak}}^3}{3}(\frac{R_{\mathrm{on}\_p}}{V_{\mathrm{in}}-V_{\mathrm{out}}}+\frac{R_{\mathrm{on}\_n}}{V_{\mathrm{out}}}+\frac{R_L{V}_{\mathrm{in}}}{(V_{\mathrm{in}}-V_{\mathrm{out}})V_{\mathrm{out}}})\·f_s.$

结合第10式和第5式，传导漏失可表示为：

$\left(11\right)---P_{\mathrm{Cond},\mathrm{PFM}}=\frac{2}{3}{I}_{\mathrm{Load}}{I}_{\mathrm{peak}}[R_{\mathrm{on}\_p}\·\frac{V_{\mathrm{out}}}{V_{\mathrm{in}}}+R_{\mathrm{on}\_n}(1-\frac{V_{\mathrm{out}}}{V_{\mathrm{in}}})+R_L],$

表示传导漏失于PFM模式期间直接和负载电流成正比。

图8是依据本发明一实施例的PFM直流对直流电压调控器800的部分电路图。调控器800可包含电感806和负载电容808，二者皆连接至节点860，节点860可做为调控器800的输出端以产生输出电压Vout。包含电阻810和812的分压电路可用以于节点842提供Vout的衰减或分压后的版本。调控器800亦可以包含二功率晶体管，PMOS元件802和NMOS元件804，其信道(漏极端)可串联于介于供应电压AVDD和信号参考电压AVSS之间(其于某些实施例中可以接地)、用以驱动PMOS元件802栅极的反相器862、用以驱动NMOS元件804栅极的反相器864、和控制PMOS元件802和NMOS元件804的控制电路。PMOS元件802和NMOS元件804的控制电路可包含比较器818(过零点比较器)、比较器820(跳跃模式比较器)、比较器816(Ipeak比较器)、和其它额外的逻辑电路，包括单击脉冲产生器826、延迟构件828、和控制闩锁822和824、以及逻辑门832、830、和834。使用PMOS元件802和NMOS元件804之外的其它晶体管元件的替代性实施例是可能且预期中的变异。

依据调控器800一模式的运作，比较器820可感测Vout(经由节点842)，并控制输出元件802和804的状态切换以使得输出电压在″Vout±特定幅度″内变化，该特定幅度于某些实施例中可能是5％。若Vout下降至比较器820的″高″门坎值以下，PMOS元件802可被导通。PMOS元件802可以维持于导通状态直到Vout抵达比较器820的″高″门坎值或者直到峰值电流Ipeak超过为PFM模式所设定的特定电流电平(I_PFM)。某一类实施例中，IPFM可设定等于I_Load+I_PK。一旦PMOS元件802被关闭，SR闩锁824可被设定(启动)直到电感电流(通过电感806)下降至零。比较器818可用于感测位于节点866的电压极性，其等同于检测NMOS的零电流状态。当节点866的电压由负值切换到正值时，NMOS元件804可关闭以避免同时有逆向的电流流过电感806。当Vout下降至比较器820的″高″门坎值之下，PMOS元件802可以再次导通，而整个切换周期(PMOS/NMOS)可以又一次重复-以储存电荷于电容808-直到Vout抵达对应于比较器820″高″门坎值所需的″高″电平。此时该NMOS元件804可短暂地导通以使得电感806内的电流下降至零，之后PMOS元件802和NMOS元件804可以同时关闭而进入极低耗电模式。

万一由于运作于PFM模式而使得当Vout下降至比较器820″低″门坎值在某些实施例中大约是电压设计值以下50mV-以下时负载电流增加，调控器800将自动变换为固定频率的PWM模式。其应有所认知，调控器800的固定频率PWM运作模式可能需要额外的电路构件，此等电路构件并未显示于图8中以强调调控器800的PFM运作。此等额外电路构件及其于电源调控器PWM运作模式下的操作为本领域技术人员所熟知。如先前所述，于PFM运作期间，PMOS元件802可导通于某一频率和工作周期(用于PWM)，其为Vin、Vout和电感806的值的函数，且NMOS元件804可保持于关闭的状态以通过降低栅极电荷的耗用使其效率最佳化Vout因此可通过变换PMOS元件802导通的切换周期而被调控

以下将详细说明依据一实施例的调控器800的PFM模式运作。首先于初使状态，PMOS元件802和NMOS元件804皆关闭，节点866的电压，其近似Vout，大于零，使得比较器818的输出端846被确立(asserted)(意即被设为逻辑上的高电平)。因此，电容808得以放电，而Vout则自其当时的值下降。节点842的分压可下降至参考电压848以下，使得比较器820的输出端844变成逻辑上的高电平。由于输出端844和846均为逻辑上的高电平，与门(ANDgate)830将输出逻辑上的高电平，使得单击脉冲产生器826于输出端850产生触发脉冲，其将SR闩锁822的输出端Q1重置为逻辑上的低电平，藉此将PMOS元件802导通并使电感806内的电流I_L线性地增加直到其抵达预设电流限制(例如，如之前提及的I_PFM，某些实施例中其值可以是80mA)。电流感测区块814-连接至节点866-可用以感测I_L，并于输出端854产生对应的电压值。

当电感806内的电流I_L增加至前述预设电流限制之时，比较器816的输出端840可因为电流感测区块814的输出端854而确立(assert)，其将SR闩锁822的输出Q1设为逻辑上的高电平以关闭PMOS元件802。PMOS元件802和NMOS元件804皆被关闭期间为失效时间，其强制NMOS元件804的本体二极管(body-diode)被导通(正向偏压)并汲取电感806的电流I_L。因此，节点866的电压将下降至接地电位以下(某些实施例中为-0.6V)，使得比较器818的输出端846变成逻辑上的低电平，并输出至SR闩锁824的输入端R2。SR闩锁822输出端的反相亦可连接至延迟构件828，其用以将SR闩锁824的输入端S2维持于逻辑上的高电平一段特定的额外延迟时间，而使得SR闩锁824的输入端S2在节点866的电压降至接地电位以下后短暂时间内仍能保持高电平，尽管SR闩锁822的输出端Q1此时已是逻辑上的高电平。SR闩锁824高电平的S2输入和低电平的R2输入一起将SR闩锁824的输出端Q2设为逻辑上的高电平。由于SR闩锁822的输出端Q1和SR闩锁824的输出端Q2均为逻辑上的高电平，NMOS元件804被导通而使得电感电流I_L下降至零。当I_L越过零点，其方向逆转，节点866的电压自负值切换到正值，使得比较器818的输出端846变为逻辑上的高电平，其又使得SR闩锁824的输出端Q2重置为逻辑上的低电平。此外，当节点842的电压仍低于参考电压848之时，比较器820的输出信号844将是逻辑上的高电平，配合SR闩锁824的输入端R2变为逻辑上的高电平，将使得与门830触发单击脉冲产生器826，而将SR闩锁822的输出端Q1重置为逻辑上的低电平。此使得PMOS元件802被导通而开始另一个切换周期。

当电感电流IL抵达接地电位，比较器818可使得NMOS元件804被关闭。由于比较器使NMOS元件804在导通和关闭间切换，接地端可能出现一些噪声。SR闩锁824可用以控制NMOS元件804的栅极以关闭NMOS元件804。当节点856的电压变成逻辑上的高电平以关闭PMOS元件802，延迟构件828的输出端在变成逻辑上的低电平之前可以停留于逻辑上的高电平一段特定的延迟时间。当SR闩锁824的二输入端S2和R2均处于逻辑上的低电平，SR闩锁824的输出端可仍维持其原值，使得NMOS元件804处于导通状态。若节点842的电压高于参考电压848，(即电容808已完全充电)，则PMOS重置点844为逻辑上的低电平，且当NMOS元件804由于SR闩锁824的输入端R2是逻辑上的高电平而关闭，PMOS重置点844为逻辑上的低电平配合SR闩锁824的输入端R2是逻辑上的高电平使得单击脉冲产生器826的输入端维持于逻辑上的低电平而不致重置SR闩锁822，因此不会导通PMOS元件802。因此，当Vout完全回复(即节点842的电压大于参考电压848)，PMOS元件802和NMOS元件804可同时被关闭。

一般而言，比较器820调控Vout的方式是通过控制调控器800何时略过周期、将节点842的电压和参考电压848做比较，配合内建的磁滞特性，于某些实施例中可达20mV，以避免反馈控制循环的振荡。当节点842的电压小于参考电压848减去默认值(某些实施例中为10mV)之时，比较器820的输出端844(基本上，即PMOS重置信号844)可处于逻辑上的高电平，并如前所述地将PMOS元件802导通。反之，当节点842的电压大于参考电压848之时，PMOS元件802即被关闭。

PMOS元件802的控制因此可归纳如下。经由或门(OR gate)832，PMOS元件802于以下二情况的任一种成立时可被关闭。第一种情况是当电流感测区块814所感测的电流(I_L)抵达Ipeak限制之时，第二种情况则是当节点842的电压超过参考电压848之时。经由与门830，PMOS元件802于以下二情况的任一种成立时可被导通。第一种情况是当节点842的电压下降至参考电压848以下之时，第二种情况则是当节点866的电压超过接地电位之时。

虽然以上实施例的说明已相当完备，其仍可能有其它变异。当以上揭示被彻底理解，各种变异和修改对于本领域技术人员将趋于明显。所述权利要求范围的用意在于总括所有此等变异和修改。各节的标题仅是用于组织的目的而非意味限制说明书或权利要求范围的内容。

Claims (10)

1.一种电源调控器，其包含：

第一节点，其中输出于该第一节点的第一电压用于产生该电源调控器的输出电压；

第一晶体管，其具有控制端，其中该第一晶体管是连接于第一供应电压和该第一节点之间，且其中该第一晶体管于导通时是用以供应电流予该第一节点；

第二晶体管，其具有控制端，其中该第二晶体管是连接于该第一节点和第二供应电压之间；及

控制电路，其连接至该第一晶体管的该控制端和该第二晶体管的该控制端，其中该控制电路是用以感测该电流、感测该输出电压、感测该第一电压的极性、且至少依据该电流、该输出电压、和该第一电压的极性而导通及/或关闭该第一晶体管和该第二晶体管。

2.根据权利要求1所述的电源调控器，还包含：

第一驱动器电路，其连接于该控制电路和该第一晶体管控制端之间，并用于致使该第一晶体管导通及/或不导通；及

第二驱动器电路，其连接于该控制电路和该第二晶体管控制端之间，并用于致使该第二晶体管导通及/或不导通。

3.根据权利要求1所述的电源调控器，其中该控制电路将关闭该第一晶体管，若：

该电流的值抵达特定电流限制；及/或该输出电压的分压版本超过参考电压值。

4.根据权利要求1所述的电源调控器，其中该控制电路将导通该第一晶体管，若：该输出电压的分压版本下降至参考电压以下；且

该第一电压的极性相对于该第二供应电压为正。

5.根据权利要求1所述的电源调控器，其中该控制电路是用以：在该第一晶体管被关闭且该第一电压相对于该第二供应电压变成负值之后导通该第二晶体管；且在该第一电压相对于该第二供应电压变成正值之时关闭该第二晶体管。

6.根据权利要求1所述的电源调控器，其中该控制电路包含：

电流感测电路，其用以感测该电流并产生对应于该电流的电流感测输出值；和

第一比较器，其具有输出端并用以将该电流感测输出值和对应于特定电流的第一参考值做比较，其中该第一比较器的该输出端指示该电流是否大于等于或者小于该特定电流；

其中该控制电路于该第一比较器的该输出端指示该电流大于等于该特定电流时关闭该第一晶体管。

7.根据权利要求1所述的电源调控器，其中该控制电路包含第二比较器，其具有输出端并用以将对应于该输出电压的第一输入值和对应于参考电压的第二输入值做比较，其中该第二比较器的该输出端指示该第一输入值是否大于或者小于等于该参考电压；

其中该控制电路于该第二比较器的该输出端指示该第一输入值大于该参考电压时关闭该第一晶体管。

8.根据权利要求1所述的电源调控器，其中该控制电路包含第三比较器，其具有输出端并用以将该第一电压和该第二供应电压做比较，其中该第三比较器的该输出端指示该第一电压是否大于或者小于等于该第二供应电压；

其中该控制电路于该第三比较器的该输出指示该第一电压小于该第二供应电压时导通该第二晶体管。

9.根据权利要求1所述的电源调控器，

其中该第一晶体管是PMOS元件且该第一晶体管的该控制端是该PMOS元件的栅极；而其中该第二晶体管是NMOS元件且该第二晶体管的该控制端是该NMOS元件的栅极。

10.根据权利要求1所述的电源调控器，其中该第一供应电压是正供应电压且该第二供应电压是以下其中之一：

正供应电压，其小于该第一供应电压；

负供应电压；及

接地端。

Images