CN1846306A - 用于生产电子部件或模块的方法,以及相应的部件或模块 - Google Patents

用于生产电子部件或模块的方法,以及相应的部件或模块 Download PDF

Info

Publication number
CN1846306A
CN1846306A CNA2004800044502A CN200480004450A CN1846306A CN 1846306 A CN1846306 A CN 1846306A CN A2004800044502 A CNA2004800044502 A CN A2004800044502A CN 200480004450 A CN200480004450 A CN 200480004450A CN 1846306 A CN1846306 A CN 1846306A
Authority
CN
China
Prior art keywords
parts
module
conduction region
coating
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800044502A
Other languages
English (en)
Inventor
杰基·乔安
巴彻勒·科达贾尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sierra Wireless SA
Original Assignee
Wavecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wavecom SA filed Critical Wavecom SA
Publication of CN1846306A publication Critical patent/CN1846306A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种用于生产部件或模块的方法，上述部件或模块包括被安排在可安装到印刷电路上的外壳中的衬底上的部件组合。本创新性的方法包括至少一个阶段，在其中，所述模块的至少一部分被涂覆绝缘材料，以及至少一个阶段，在其中，以这样一种方式在所述绝缘材料的一部分上生产至少一个导电区，使得定义形成和/或接纳所述部件的至少一部分和/或至少一个互连元件的区域。

Description

用于生产电子部件或模块的方法， 以及相应的部件或模块
技术领域
本发明的领域是复杂的电子部件的生产，特别是，尽管非排他地，以单独和紧凑外壳的形式将部件组合安排在衬底上的模块，使得它能以单独元件的形式被安装在印刷电路上。
例如，在远程通信终端的情况下，这种模块可以重组实现这个终端的功能所需的重要部件和软件。在某些情况下，特别是为了优化空间的管理，可以提供两个(或多个)模块。在这种情况下，它们有利地以数字方式互相连接。
在电子部件和模块的制造领域中，一个主要目标就是缩小整体的庞大体积，特别是减小所占用的印刷电路的表面。
本发明对这个目标作出一种新的和十分有效的解决方案。
背景技术
模块和部件的特性
下面特别地说明模块的不利之处。正如将在下面所看到的那样，本发明也可以应用于更常见的部件的情形。下面所讨论的某些不利之处也被施加到这些部件。
下面所提供的仅仅是模块的最复杂情形，它甚至更醒目地强调了
现有技术的不利之处。
庞大部件的取出
用于缩小模块的庞大体积的第一种解决方案自然是从中去除一个或多个最庞大的部件，然后把这些直接地附到客户的印刷电路上。
由于所述模块不再是一个完整的解决方案，由于增加了组件的复杂性(在印刷电路上安装好几个部件)，并且由于还需要在不同元件之间提供连接，所以这个解决方案不是期望的。
单面CMS模块
通常，模块包括衬底，其一面接纳各部件，并且另一面接纳互连结构。因此，有可能获得低的厚度。另一方面，被占用的表面相对显著，并且由各部件以及它们的可选屏蔽来确定。
然而，在专用于互连的那一面上，整个表面并没有被占用，导致空间的损失。
在同一面上具有部件和互连的模块
基于这种观察，已经提出在同一面上安排互连结构以及至少某些部件。正是这个面确定了用于所述模块的必需表面。
这自然地导致用于互连的可用表面的损失。
另一面可以保留没有部件，但是再次存在用于接纳部件和屏蔽的空间损失。
一般来说，人们观察到，不存在优化可用表面的利用率，从而允许减小印刷电路上被所述模块所占用的表面的解决方案。
在这种模块上、特别是当它使用射频部件时，通常是必要的屏蔽的存在再次增加庞大的体积。
而且，伴随着诸如连接器、无源部件或金属屏蔽部件的附加元件，这些部件或模块通常具有增加的成本，同时也增加了庞大的体积。
因此，通常需要提供金属屏蔽和互连结构。类似地，利用诸如电容器和电阻器的无源部件也导致组件的复杂性以及整体体积的增加。
发明内容
本发明的目的尤其是要消除现有技术中固有的不利之处。
更准确地说，本发明的一个目的就是提供一种技术，它有助于缩小尺寸，特别是缩小在衬底上被模块或者电子部件所占用的表面，同时保留这个模块或这个部件的所有功能。
本发明的另一个目的就是提供这样一种技术，它使得简化印刷电路上的连接器技术以及组件。特别是，本发明的一个目的就是在模块上没有连接器部件。
本发明的又一个目的就是提供这样一种技术，它使各部件的屏蔽得以优化，以及例如允许元件的有选择屏蔽。
本发明的再一个目的还是提供这样一种技术，它允许以可接受的制造成本，并且通过使用易取得的技术来生产复杂和紧凑的模块。
本发明的还一个目的就是提供这样一种技术，由于缩小了庞大的体积以及由于它们的效率，使得制造部件或模块，至少在它们的形状或者设计方面，它们本身允许生产新的器件。
本发明的主要特性
借助于一种制造方法来达到这些目的以及将在下面变得明显的其它方面，上述制造方法用于被安排在准备安装在印刷电路上的一个外壳中的部件或模块，被安装在衬底上的部件组合。根据本发明，这种方法包括至少一部分所述模块的绝缘材料的至少一个涂覆阶段，以及在所述绝缘材料的一部分上的至少一个导电区的至少一个生产阶段，以便定义形成和/或能够接纳一个部件的至少一部分和/或至少一个互连元件的区域。
因此，正如将在下面看到的那样，可以仅通过调整制造方法来获得更紧凑的装置，它能安排更多的部件并且集成某些无源部件、互连元件和屏蔽，而不必购买专门的部件。由此获得的装置也可以简单地和直接地安装到印刷电路上。
根据本发明的第一优选方面，所述导电区中的至少一个因此定义了互连结构，允许所述模块附到印刷电路上。
在这种情况下，所述互连结构有利地具有至少一个连接点，以及在所述外壳的至少一个横向边缘延伸直到所述衬底的至少一条相应连接线。
根据一个优选实施例，所述互连结构允许在印刷电路上通过钎焊(brazing)进行直接组装(没有外部互连元件)。
特别是，所述互连结构可允许在印刷电路上按照CMS技术进行组装。
根据本发明的第二有利方面，至少一个所述导电区定义无源部件(或者这种无源部件的一部分)。
所述无源部件可尤其属于包括电容器、有感电阻器和电阻器以及它们的组合的组。
有利的是，至少一个所述导电区是电容器的一个电极，所述电容器的电介质由所述绝缘材料形成。这特别地有助于优化输入/输出的去耦。
根据本发明的第三方面，所述的方法最好是包括生产被设计用于接纳至少一个部件的至少两个导电区。
因此，有可能把一个或多个部件附在所述模块(或部件)的表面上。它们可以例如通过钎焊或者通过粘合被安装在所述模块的表面上。
根据本发明的第四方面，所述的方法有利地包括所述部件的至少一部分的在前涂覆阶段，以及涂覆部分的金属化阶段，以便保证电磁屏蔽，随后是最后的涂覆阶段。
然后，通过重复成型来完成最后涂覆。
以一种有利的方式来进行各部件的至少两个子组件的独立屏蔽。
如果产热部件优先地出现，则所述各组件中的至少一个被连接到外部散热器。
根据本发明的有利特性，至少一个导电区的所述涂覆和生产阶段被重复至少一次。
因此，有可能更进一步地优化所述模块的紧凑性。
根据本发明的一个特定方面，所述方法包括利用形成一个块图案(block plan)的金属化层。
有利的是，设置至少一个被填充穿过至少一个涂层的导电材料的开口。这允许若干层彼此互连或者与衬底互连。
尤其是，所述(各)开口可以是圆锥形或截锥形。它们例如通过涂层的机械钻孔、激光钻孔、化学腐蚀或成型来形成。
通过绢印(serigraphy)或者加压填充、化学和/或电化学浴，有利地将导电材料填充到所述开口。
根据本发明的另一项特性，所述绝缘材料是一种塑料材料。
所述绝缘材料的热膨胀系数最好被这样选择，使得它与将在其上连接所述部件或模块的印刷电路的材料的热膨胀系数兼容。
这允许印刷电路上的组件的更高可靠性。
所述涂覆阶段有利地是选择性的，以便节省所述衬底的表面的至少一部分，以便在至少一个所述导电区和至少一个所述表面部分之间呈现电气连续性。
可通过模铸材料、喷射材料或转移(transfer)材料，然后聚合或烧结来专门地进行所述涂覆阶段。
至少一个导电区的所述生产阶段有利地包括所述绝缘材料表面的金属化阶段，以及允许消除所述金属化的一部分的几何形状的生产阶段。
所述金属化阶段尤其可以包括至少通过化学和/或电化学浴、导电涂刷、导电元素的喷镀(pulverisation)和/或真空汽化，来专门地进行表面处理。
所述几何形状的生产阶段有利地包括通过激光或者通过选择性显影(MID：成型互连装置)或化学腐蚀，来进行三维蚀刻。
有利的是，所述方法还可以包括将光敏有机材料的薄膜淀积在所述涂层和/或所述导电区上的阶段。
根据本发明的另一方面，所述方法有利地包括至少一个排热器件(thermal drain)的生产阶段，以帮助排出由至少一个所述部件产生的热。
本发明还涉及根据上述方法而获得的部件和模块。在本说明书中，术语“模块”用得更频繁一些。然而，很清楚，大多数方面(那些专用于模块的除外，尤其是与组合了若干部件的这样的模块有关的除外)，可以用相同的方式应用于部件和模块。
更一般地说，根据本发明的部件或模块包括涂覆所述模块的至少一部分的绝缘材料以及所述绝缘材料的一部分上的至少一个导电区，诸如定义形成和/或能够接纳部件的至少一部分和/或至少一个互连元件的区域。
有利的是，至少一个所述导电区定义了一种互连结构，允许所述模块被附到印刷电路上。
所述模块或部件最好承载由至少一个所述导电区定义的至少一个无源部件。因此，尤其是，它可以包括至少一个电容器，其电介质由所述绝缘材料形成，以及至少一个电极由所述导电区中的一个形成。
有利的是，所述模块或部件承载被连接到至少两个所述导电区的至少一个部件。
附图说明
通过阅读借助于简单的图解和非限定性的实例而给出的本发明的优选实施例的以下的说明以及附图，将更清晰地展现本发明的其它特性和优点，在附图中：
图1A和1B分别以仰视图和侧视图的形式图解根据本发明的模块的第一实例；
图2图解图1A和1B中的模块被附到印刷电路上；
图3A至3F图解根据本发明的一个模块的一个实例的不同制造阶段；
图4A和4B图解根据本发明的技术而产生的电容效应；
图5图解将部件附到根据本发明的模块上的实例；
图6图解将各部件安装在根据本发明的模块中的另一个实例。
具体实施方式
本发明的原理的提示
本发明基于一种十分新颖的模块或部件生产的方案，特别是基于利用一个涂层作为在一个或多个面上以及在一个或多个层上的导电区的支撑物，这些导电区在连接、各部件和/或屏蔽(screening)中具有积极作用。
涂层和导电区的淀积可以重复多次，并且可以在模块或部件的各部分上有选择地进行。
因此，这种方案允许释放模决的衬底的表面，并由此限制在印刷电路上模块所占用的表面。
这种方案尤其是能使屏蔽被并入到涂层上和涂层中、涂层表面上互连、部件被嵌入到涂层中，和/或部件被安装在涂层表面上。
显而易见，本专利申请书的拥有者已经在专利文献FR-2808 164中提出了一种技术，包括把金属表面附到部件的整个涂层上，以便保证后者的屏蔽。本发明基于一种十分不同的方案，根据这种方案，金属表面并不覆盖涂层的整个表面，而是与此相反有选择地进行分布，以便赋予由此形成的导电区以特定的功能，特别是进行连接(允许所述模块被附加和/或用于接纳部件)，或者再次用于直接形成某些无源部件。
以此方式，本发明提出了使用绝缘涂层和有选择金属化的用于电子模块的外壳的新颖三维体系结构，用于集成：
—例如CMS类型的互连结构；
—可选择的电磁屏蔽；
—无源部件的生产；
—将部件安装在模块上，或者在后者的衬底表面上。
根据本发明的模块的实例
图1A和1B分别以仰视图和以侧视图的形式图解根据本发明的模块的第一实施例。
在其上已经按照传统方式安装了各部件的普通衬底11是不同的。已经有可能在两面上安装这些部件。然后，绝缘涂层13被淀积在这些面1的每一面上。
这种涂层也可以覆盖屏蔽层。
在下表面上(图1A)，更精确地说，在涂层的表面上，已经形成了导电区14，它定义了一种互连结构。
每一个互连元件可以通过导电迹线15被附到衬底11上(更精确地说，由后者承载的部件)，上述导电迹线15在外壳的横向边缘上延伸(图1B)。在所述模块的上表面上，也安装了部件16和17，并且这些部件也以相同的方式，或者借助于为此目的而提供的跨越元件，被附到衬底上。
如图2所示，这个模块可以直接附到印刷电路21(诸如一块客户应用卡)上。直接地由形成于涂层表面上的互连14来保证至电路21的连接，而不需要任何***物。
其结果是，得到一种减小了厚度的十分简单的CMS型组件。由于某些部件16和17不出现在衬底11上，而是附到外壳的表面上，所以占用的表面也是有限的。正如已经指出的那样，这些部件也可以位于一个中间层上，它本身再被涂层覆盖，必要时，被新的部件覆盖。
取消根据本发明的模块的实例
图3A至3F图解根据本发明的技术的模块的生产实例。
相继的各阶段如下：
图3A：部件32以传统方式被附到衬底31，最好是以分布的方式，以便一方面优化表面的利用率，另一方面根据各部件的功能来组合它们，或者再次去除例如由于干扰可能被扰乱的部件。在图解的实例的情况下，各部件被组合为两个区，分别对应于无线电话模块的基带部分和射频部分；
图3B：两个基带和射频组，例如根据为生产塑料外壳而提供的技术，接纳可选绝缘涂层33，34；
图3C：这两个涂层区33和34的表面，例如通过化学浴或涂刷被金属化(35)，以便为每一项功能保证有效的和有选择的屏蔽。显而易见，由于不需要购买和组装诸如金属盒的部件，所以这种屏蔽具有降低成本的好处；
图3D：塑料复制模制物36被附到所述模块的上半部的整体上，以形成一个外壳；
图3E：根据本发明，通过适当的表面处理，金属化层37被施加到复制模制外壳36的整个表面上；
图3F：然后，部分金属化层37被去除，以便定义相应的导电区38，在所图解的实例中，例如根据一种三维蚀刻技术，定义互连结构的线和片。
可以看出，可以用例如通过绢印直接生产所期望的导电区的单独阶段来取代图3E和3F所示的两个阶段。
因此，互连的成本得以降低，它仅对应于处理成本，而不需要购买连接器。此外，要注意的是，互连所占用的衬底表面是很小的，甚至不占用。
当然，最好选择一方面绝缘材料的热膨胀系数，和另一方面印刷电路的材料的热膨胀系数，以便在附加模块期间呈现良好的兼容性，以得到更高的互连可靠性。
在涂层内集成无源部件
如图4A和4B所示，在电容效应的情况下，本发明的技术也允许在涂层内有效和简单集成无源部件。图4A示意性地示出根据本发明制作的电容器的电极，图4B则表示对应的电路图。
因此，片38(图3F)不仅是一个连接元件，而且还是电容器42的电极41，其另一个电极43由在最后一层涂层之前制作的内部导电区形成，并且它可能是例如一个块图案(对应于例如内部屏蔽)。
因此，其结果是一种有助于输入/输出的去耦的电容效应。这些无源部件的成本仅仅是处理成本，而不需要购买任何部件。此外，这些部件不占用所述模块的衬底的任何表面。通过绝缘涂层来生成电容器43的电介质。
绝缘和导电材料的形状、厚度和表面的选择特别有助于定义电容器、有感电阻器或电阻器，或者这些元件的组合。
通过适当选择导电区的表面，也可以生成某些部件(或部件的各部分)。
双面模块
如图5所示，本发明的技术通过把某些部件安装在所述模块的至少一面上，再次允许部件的分布趋于优化。在这种情况下，导电区51为导电迹线，允许被安装在表面上的部件52和53与衬底54上的其它部件互相连接。这特别可能是有关CMS 52部件，或者电缆部件(“导线连接”或“倒焊片”)。
人们都理解，本发明的技术可能是重复的，并且图3A至3F所示的处理可以重复应用于图5的部件52和53。
相同的方案也可以应用于所述部件的下表面，如图6所示，通过提供外壳61、62，使得部件63、64不超出所述表面。
在图6的实例中，必要时，还可以让外壳61、62被涂层和屏蔽所覆盖。
根据本发明的模块或部件的制造精度
本发明以有涂层的外壳的形式来生产电子模块或部件，上述外壳具有被***到一个或多个导电的淀积层之间的一个或多个电绝缘材料的涂层系列，其表面几何形状的定义能保证同时实现至少某些下列功能：
—屏蔽不同的独立区域，减少所述模块的衬底上的占用表面；
—通过印刷电路上的钎焊进行连接，不占用所述模块的衬底上的任何表面；
—整合等效于无源元件的各项电气功能，不占用衬底上或衬底中的相应体积；
—在外壳的涂层上移动部件的可能性(并且不在所述模块的衬底上，也不在印刷电路的另一个位置上)。
本发明的电磁屏蔽根据法拉第带给广大群众的笼式(cage)原理，通过生成环绕这些区域中的每一个的部件的导电包络，把所述模块的一个或多个区域的内部屏蔽和外部屏蔽相关联。
可以通过下列方法来专门完成导电层的淀积：
—导电元素的喷镀；
—导电涂刷；
—通过一系列一个或多个化学和/或电化学浴，来贴附导电元素。
接纳该层的绝缘涂层在材料的选择中有利地选择，并且节省所述衬底的已定义表面，以便所述涂层上的导电淀积物和衬底的主体之间呈现电气的连续性。
例如，可以通过下列方法来进行绝缘涂覆：
—材料的模铸和聚合或烧结；
—材料的喷射和聚合或烧结；
—材料的转移和聚合或烧结。
可以置于根据本发明的电子模块上的互连结构链接用于互连的导电端子，该导电端子以可参数化几何形状的片的形式由衬底的信号输出处的迹线连接，迹线再分布在后者的表面上或者薄层上。
可以通过下列方法来专门地完成在绝缘涂层的三维表面上的淀积导电的这些几何形状：
—蚀刻最初均匀的导电淀积物；
—对最初均匀的导电淀积物进行化学腐蚀；
—通过导电表面的刻划进行有选择淀积；
—通过与在其上进行所述淀积的涂层的绝缘材料的化学或电化学亲和力，来进行导电材料的有选择淀积。
根据本发明，可以来实现等效的无源电路图的电气功能，其方法是，例如通过把导电块图案以及几何可参数化形状的导电表面的实施例联系在一起，使得这些元件被绝缘材料分隔，以及：
—绝缘和导电材料的电气特性；
—绝缘和导电材料的淀积厚度；
—所得到的导电表面的形状和大小的选择提供诸如电容器、有感电阻器和电阻器的电气功能，以及等效于这些无源部件的组合的电路。
正如已经指出的那样，根据本发明的模块或部件可以利用多次重复淀积导电和绝缘材料，以便接纳更多的元件或功能。此外，通过钎焊或通过粘合而安装在表面上的部件可以被附到在所述模块的最后表面上形成的导电印迹。
最好是，这样来选择用于支持导电互连的涂层的绝缘材料，使得它呈现出与它将被贴附于其上的印刷电路的材料的热膨胀系数兼容的热膨胀系数。
有利的是，还可以将一块例如由有机光敏材料制成的薄膜附到所述涂层和所述金属淀积物之上的表面，以保证表面保护和为组装各部件而划定的区域的节约使用。
为了允许在涂层的体积中介于几个由绝缘层分隔的相继的导电层之间进行互连，在各绝缘层中有利地形成一个或多个例如圆柱形或圆锥形的孔，并且这些孔将被填充导电材料。
例如通过下列方法来获得在涂层体积中的这些互连：
—机械或激光钻孔；
—化学腐蚀或者用于去除材料的任何工艺；
—涂层上的机械成型，或者有关材料到达预定体积的涂层上的任何经济化的工艺。
特别是，可以通过下列方法来进行在这些孔中的导电材料的淀积：
—压力下的绢印或填充；
—化学和/或电解浴；跟随去除多余的导电材料。
还可以生产用于排出某些被涂覆部件所产生的热或者被安装在所述模块的表面上的排热器件。这些导电元件有助于把热散发到所述模块的外部。
体积中的互连可以被用来将热源部件连接到块图案，后者被连接到印刷电路。
电绝缘元件还可以被选择为导热性的，特别是当它们涂覆热源部件时，以便把这种热散发到外面，例如送往散热器。

Claims (34)

1.一种在准备安装到印刷电路上的外壳内组合安装在衬底上的部件组合的部件或模块的生产方法，其特征在于，它包括至少一部分所述模块的绝缘材料的至少一个涂覆阶段，以及在部分所述绝缘材料上至少一个导电区的至少一个生产阶段，以便限定形成和/或能够容纳部件的至少一部分和/或至少一个互连元件的区域。
2.根据权利要求1所述的方法，其特征在于，至少一个所述导电区限定一种互连结构，允许所述模块被附到印刷电路上。
3.根据权利要求2所述的方法，其特征在于，所述互连结构具有至少一个连接点，以及至少在所述外壳的横向边缘直到所述衬底延伸的至少一条对应的连接线。
4.根据权利要求2和3中的任何一个所述的方法，其特征在于，所述互连结构允许在印刷电路上通过钎焊进行组装。
5.根据权利要求4所述的方法，其特征在于，所述互连结构允许在印刷电路上按照CMS技术进行组装。
6.根据权利要求1至5中的任何一项所述的方法，其特征在于，至少一个所述导电区限定无源部件。
7.根据权利要求6所述的方法，其特征在于，所述无源部件属于包括电容器、有感电阻器和电阻器以及它们的组合的组。
8.根据权利要求1至7中任何一项所述的方法，其特征在于，至少一个导电区是一个电容器的一个电极，所述电容器的电介质由所述绝缘材料形成。
9.根据权利要求1至8中任何一项所述的方法，其特征在于，它包括被设计用于容纳至少一个部件的至少两个导电区。
10.根据权利要求9所述的方法，其特征在于，通过钎焊或者通过粘合来安装所述部件。
11.根据权利要求1至10中任何一项所述的方法，其特征在于，它包括至少部分所述部件的先涂覆阶段，以及已涂覆部分的金属化阶段以保证电磁屏蔽，然后是最后的涂覆阶段。
12.根据权利要求11所述的方法，其特征在于，通过重复成型来完成所述最后涂覆阶段。
13.根据权利要求11和12中任何一项所述的方法，其特征在于，对各部件的至少两个子组件进行独立的屏蔽。
14.根据权利要求13所述的方法，其特征在于，所述子组件的至少一个被连接到一个外部散热器。
15.根据权利要求1至14中任何一项所述的方法，其特征在于，所述涂覆阶段和至少一个导电区的生产阶段被重复至少一次。
16.根据权利要求1至15中任何一项所述的方法，其特征在于，它包括淀积金属化层形成块图案。
17.根据权利要求1至16中任何一项所述的方法，其特征在于，形成至少一个被填充穿过至少一个涂层的导电材料的开口。
18.根据权利要求17所述的方法，其特征在于，所述开口为圆锥形或截锥形。
19.根据权利要求17和18所述的方法，其特征在于，通过涂层的机械、激光钻孔、化学腐蚀或成型来形成所述开口。
20.根据权利要求17至19中任何一项所述的方法，其特征在于，通过绢印或者加压填充、化学和/或电化学浴，将导电材料填充到所述开口。
21.根据权利要求1至20中任何一项所述的方法，其特征在于，所述绝缘材料是塑料材料。
22.根据权利要求1至21中任何一项所述的方法，其特征在于，所述绝缘材料的热膨胀系数被这样选择，使得它与在其上附加所述部件或模块的印刷电路材料的热膨胀系数兼容。
23.根据权利要求1至22中任何一项所述的方法，其特征在于，所述涂覆阶段是选择性的，以便节省所述衬底的表面的至少一部分，以便在至少一个所述导电区和至少一个所述表面部分之间呈现出电气连续性。
24.根据权利要求1至23中任何一项所述的方法，其特征在于，通过模铸材料、喷射材料或转移材料然后聚合或烧结，来进行所述涂覆阶段。
25.根据权利要求1至24中任何一项所述的方法，其特征在于，至少一个导电区的所述生产阶段包括所述绝缘材料表面的金属化阶段，以及消除所述金属化的一部分的几何形状的生产阶段。
26.根据权利要求25所述的方法，其特征在于，所述金属化阶段包括至少通过化学和/或电化学浴、导电涂刷、导电元素的喷镀和/或真空下的汽化的表面处理。
27.根据权利要求25和26中任何一项所述的方法，其特征在于，所述几何形状的生产阶段包括通过激光或者通过选择性的暴露(MID：模铸的互连装置)或化学腐蚀，来进行三维蚀刻。
28.根据权利要求1至27中任何一项所述的方法，其特征在于，它包括将由有机光敏材料制成的薄膜淀积在所述涂层和/或所述导电区上的阶段。
29.根据权利要求1至28中任何一项所述的方法，其特征在于，它包括用于帮助排出由至少一个所述部件产生的热的至少一个排热器件的生产阶段。
30.一种在准备安装到印刷电路上的一个外壳内组合安装在衬底上的部件组的部件或模块，其特征在于，它包括涂覆至少部分所述模块的绝缘材料以及部分所述绝缘材料上的至少一个导电区，以便定义形成和/或能够接纳一个部件的至少一部分和/或至少一个互连元件的区域。
31.根据权利要求30所述的部件或模块，其特征在于，至少一个所述导电区定义一种互连结构，允许所述模块被附到印刷电路上。
32.根据权利要求30和31中任何一项所述的部件或模块，其特征在于，它包括由至少一个所述导电区限定的至少一个无源部件。
33.根据权利要求30至32中任何一项所述的部件或模块，其特征在于，它包括至少一个电容器，其电介质由所述绝缘材料形成，以及至少一个电极由所述导电区之一形成。
34.根据权利要求30至33中任何一项所述的部件或模块，其特征在于，它载有被连接到至少两个所述导电区的至少一个部件。
CNA2004800044502A 2003-03-03 2004-03-03 用于生产电子部件或模块的方法,以及相应的部件或模块 Pending CN1846306A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0302588A FR2852190B1 (fr) 2003-03-03 2003-03-03 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
FR03/02588 2003-03-03

Publications (1)

Publication Number Publication Date
CN1846306A true CN1846306A (zh) 2006-10-11

Family

ID=32865201

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800044502A Pending CN1846306A (zh) 2003-03-03 2004-03-03 用于生产电子部件或模块的方法,以及相应的部件或模块

Country Status (8)

Country Link
US (1) US20070041163A1 (zh)
EP (1) EP1599903A2 (zh)
JP (1) JP2006519502A (zh)
KR (1) KR20050105507A (zh)
CN (1) CN1846306A (zh)
FR (1) FR2852190B1 (zh)
RU (1) RU2005126975A (zh)
WO (1) WO2004082022A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
US5180976A (en) * 1987-04-17 1993-01-19 Everett/Charles Contact Products, Inc. Integrated circuit carrier having built-in circuit verification
US5069626A (en) * 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5257049A (en) * 1990-07-03 1993-10-26 Agfa-Gevaert N.V. LED exposure head with overlapping electric circuits
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5369552A (en) * 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US6261508B1 (en) * 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
FR2808164B1 (fr) * 2000-04-21 2002-06-07 Wavecom Sa Procede de blindage d'au moins la partie superieure d'un module de radiocommunication, et module de radiocommunication correspondant
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
US6509640B1 (en) * 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
JP4564186B2 (ja) * 2001-02-16 2010-10-20 株式会社東芝 パターン形成方法
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法

Also Published As

Publication number Publication date
FR2852190B1 (fr) 2005-09-23
EP1599903A2 (fr) 2005-11-30
US20070041163A1 (en) 2007-02-22
KR20050105507A (ko) 2005-11-04
WO2004082022A2 (fr) 2004-09-23
RU2005126975A (ru) 2006-05-27
FR2852190A1 (fr) 2004-09-10
WO2004082022A3 (fr) 2005-09-15
JP2006519502A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
CN1209802C (zh) 电子装置的制造方法及电子装置
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1150614C (zh) 半导体封装及其制造方法
CN1449583A (zh) 塑料封装基底、气腔型封装及其制造方法
CN1226783C (zh) 带有散热板的电子产品
CN1774959A (zh) 用于印刷电路板的电磁干扰屏蔽
CN1592570A (zh) 小型无线电装置及其安装方法
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1722784A (zh) 图像拾取装置和照相机模块
CN1244258C (zh) 电路装置及其制造方法
CN1669374A (zh) 复合多层基板及使用该基板的组件
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1578173A (zh) 机内天线和具有机内天线的移动终端
CN1110496A (zh) 与印刷电路板通孔连接的环形电路元件
CN1348205A (zh) 电路装置的制造方法
CN1160984A (zh) 半导体器件的制造方法和半导体器件的封装
CN1476100A (zh) 摄像机模块及其制造方法
CN1374153A (zh) 振动片、振子、振荡器以及电子仪器
CN1853451A (zh) 用于制造电子模块的方法
CN1820331A (zh) 共模噪声滤波器
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1637963A (zh) 线圈和叠层线圈导体及其制法和使用它们的电子元器件
CN1258373A (zh) 复合元件及其制造方法
CN1333562A (zh) 半导体模块及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication