JP2006519502A - 電子部品又はモジュールを生産する方法及び対応する部品又はモジュール - Google Patents

電子部品又はモジュールを生産する方法及び対応する部品又はモジュール Download PDF

Info

Publication number
JP2006519502A
JP2006519502A JP2006505691A JP2006505691A JP2006519502A JP 2006519502 A JP2006519502 A JP 2006519502A JP 2006505691 A JP2006505691 A JP 2006505691A JP 2006505691 A JP2006505691 A JP 2006505691A JP 2006519502 A JP2006519502 A JP 2006519502A
Authority
JP
Japan
Prior art keywords
module
conductive
process according
coating
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006505691A
Other languages
English (en)
Inventor
ジョアン，ジャッキー
コルジャニ，バシール
Original Assignee
ウェーブコム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウェーブコム filed Critical ウェーブコム
Publication of JP2006519502A publication Critical patent/JP2006519502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本発明は、印刷回路に取付け可能なハウジング内の基板上に配置された部品アセンブリーを含む、部品又はモジュールを製造する方法に関する。この発明による方法は、部品の少なくとも一部及び／又は少なくとも１つの相互接続素子を形成する及び／又は受け入れる領域が定義されるように、モジュールの少なくとも一部が絶縁材料でコーティングされる場合の少なくとも１つの段階、及び少なくとも１つの導電性領域が前記絶縁材料の一部の上に作られる場合の少なくとも１つの段階から成る。

Description

本発明の分野は、複雑な電子部品及び特に、これに限定されることはないが、モジュールを生産する分野である。このモジュールは、部品アセンブリーを単独素子の形式で印刷回路上に取り付けることができるように、単独で小型のハウジングの形を取って部品アセンブリーを基板上に配列する。
例えば、電気通信端末の場合では、そのようなモジュールは、この端末を機能させるために必要な必須の部品及びソフトウェアを再編することができる。場合によっては、２つ（又はそれ以上）のモジュールを、特に空間の管理を最適にするように設けることができる。この場合は、それらのモジュールを数的に相互接続することが好ましい。
電子部品及びモジュールを製造する分野では、主な目的は全体的な大きさを減少させることであり、特に印刷回路上で占有した表面を縮小させることである。
本発明は、この目的に対して新規で極めて効果的な解決策を提供する。
モジュール及び部品の区別
以下に、モジュールの欠点が特に具体的に述べられる。以後分かるように、本発明はより昔ながらの部品の場合にも適合することができる。後で説明される幾つかの欠点は、これらの部品にも当てはまる。
後で示されるものは、最も複雑なモジュールの場合のみであり、これは従来技術の欠点をさらに一層著しく強調する。
大きい部品の抽出
モジュールの大きさを減少させる第１の解決策は、無論そこから１つ以上の最も大きい部品を取り除いて、次に、それらをクライアントの印刷回路に直接取り付けることである。
しかしながら、このモジュールはもはや完全な解決策ではなく、アセンブリーの付加された複雑性が存在し（印刷回路に取り付けられる幾つかの部品）、また異なる素子間の接続を行うことも必要であるため、この解決策は望ましくない。
単一面のＣＭＳモジュール
一般に、モジュールは一方の面が部品を受け入れ、他方の面が相互接続構造体を受け入れる基板を含む。このため、厚さを薄くすることが可能である。他方において、占有される表面は比較的大きく、部品やそれらの光学的な遮蔽材によって決定される。
しかしながら、相互接続に専用の面では、全体の表面は占有されないため、場所の損失の原因になる。
同一面に部品及び相互接続体を有するモジュール
この考えに基づいて、相互接続構造体及び少なくとも幾つかの部品を同じ面上に配置することが提案されている。そのため、モジュールに対して必要な表面を決定するのはこの面である。
このことは必然的に、相互接続するために必要な表面の損失を招く。
他の面は部品なしで保持することができるが、また一方部品及び遮蔽材を受け入れるための場所の損失がある。
一般に、利用可能な表面の利用率を最適にする解決策はないため、印刷回路上のモジュールが占有する表面を減少することができることが認められる。
特にモジュールがＲＦ部品を使用する場合に、一般にこのモジュール上で必要な遮蔽材が存在することは、重ねてこの大きさを増加させる。
さらに、これらの部品又はモジュールは一般に、とりわけコネクタ、受動部品又は金属の遮蔽部品などの付加的な素子に関連する費用が増加し、これにより大きさも増加する。
それ故、金属の遮蔽材及び相互接続構造体を提供することが一般に必要である。同様に、コンデンサ又は抵抗などの受動部品を利用することは、アセンブリーを複雑にしたり全体的な寸法を大きくすることになる。
本発明の目的
本発明の目的は、特に従来技術に特有のこれらの欠点を取り除くことである。
より正確には、本発明の目的は、寸法また特に基板、モジュール又は電子部品上の占有された表面を、このモジュール又は部品の全ての機能性を当然保持しながら、減少させるために役立つ技術を提供することである。
本発明の別の目的は、印刷回路上のコネクタ工学技術及びアセンブリーを単純にすることができる技術を提供することである。特に、本発明の目的は、モジュール上にコネクタ部品をなしで済ませることである。
本発明のさらに別の目的は、部品の遮蔽を最適にすることができる、また例えば、部品を選択的に遮蔽することができる技術を提供することである。
本発明の目的はまた、複雑で小型のモジュールを許容できる製造費用でまた利用しやすい技術を用いて製造することができる技術を提供することである。
本発明のさらに別の目的は、それら自身が小さくされた大きさ及び効率の事実に基づいて少なくともそれらの形式又は設計の中で新しい装置を作ることができる部品又はモジュールを作ることを可能にする技術を提供することである。
本発明の主な特徴
これらの目的及び後で現れる他の目的は、基板上に取り付ける部品アセンブリーである印刷回路上に取り付けられる状態のハウジングの中に配置する部品又はモジュールに対する製造工程によって得られる。本発明によれば、この工程は、前記モジュールの少なくとも一部を絶縁材料によってコーティングする少なくとも１つの段階、及び少なくとも部品の一部及び／又は少なくとも相互接続素子を形成する及び／又は受け取ることができる区域を定義するために、少なくとも１つの導電性区域を前記絶縁材料の一部に製造する少なくとも１つの段階を含む。
それ故、下記の説明から分かるように、特別な部品を購入することなく、製造工程を単に適合させることによって、より多くの部品を配列することができ、幾つかの受動部品、相互接続素子及び遮蔽材を一体化することができるより小型の装置を得ることができる。これから得られる装置は、印刷回路上に簡単にまた直接取り付けることもできる。
本発明の第１の好ましい見地によれば、前記導電性区域の少なくとも１つがこのように相互接続構造体を定義し、これにより、前記モジュールを印刷回路上に取り付けることを可能にする。
この場合、前記相互接続構造体が少なくとも１つの接続点及び少なくとも１つの対応するリンクを有し、前記ハウジングの少なくとも１つの横方向のエッジを前記基板の範囲まで延長することが好ましい。
好ましい実施形態によれば、前記相互接続構造体は、ろう付けによって（外部の相互接続素子を用いずに）印刷回路上に直接組み立てすることを可能にする。
特に、前記相互接続構造体は、ＣＭＳ技術に基づいて、印刷回路上にアセンブリーを取り付けることを可能にする。
本発明の第２の好ましい見地によれば、前記導電性区域の少なくとも１つが受動部品（又はそのような受動部品の一部）を定義する。
受動部品又は前記受動部品は、特に、コンデンサ、誘導抵抗及び抵抗並びにそれらの組合せを含むグループに属することができる。
都合の良いことに、前記導電性区域の少なくとも１つは、誘電体が前記絶縁材料によって形成されるコンデンサを有する電極である。このことは、入口／出口のデカップリングを最適にするために特に役に立つ。
本発明の第３の見地によると、工程は少なくとも１つの部品を受け入れるように設計された少なくとも２つの導電性区域を作るステップを含むことが好ましい。
このため、１つ以上の部品をモジュール（又は部品）の表面に取り付けることができる。それらの部品は、例えば、モジュールの表面にろう付け又は接着によって取り付けることができる。
本発明の第４の見地によれば、工程は前記部品の少なくとも一部に対する事前コーティング段階、電磁遮蔽を確実に行うためのコーティングされた部分に対する金属化段階、次に、最終的なコーティング段階を含むことが好ましい。
この時、最終的なコーティングは、デュプリケート成形（duplicate moulding）によって仕上げることができる。
好ましい方法では、部品の少なくとも２つのサブアセンブリーの独立した遮蔽が実行される。
発熱部品が存在する場合、少なくとも１つの前記アセンブリーが外部のラジエータに接続されることが好ましい。
本発明の好適な特徴によれば、少なくとも１つの導電性区域の前記コーティング段階及び製造段階は、少なくとも１回繰り返される。
このため、モジュールの小型化をさらに最適にすることが可能である。
本発明の特定の見地によれば、工程はブロックプラン（block plan）を形成する金属化層を利用するステップを含む。
都合の良いことに、少なくとも１つのコーティング層を通過する導電性材料で充填される少なくとも１つの開口部が作られる。これにより、幾つかの層が互いに又は基板と相互接続することが可能にされる。
開口部又は前記開口部は、円錐形すなわちテーパ付きとすることができる。例えば、それらの開口部は機械的なボーリング、レーザボーリング、薬品による腐食又はコーティングの成形によって作られる。
開口部又は前記開口部は、セリグラフィー又は加圧充填、化学的及び／又は電気化学的なバスによって導電材料で充填されることが好ましい。
本発明の別の特徴によれば、前記絶縁材料はプラスチック材料である。
前記絶縁材料は、前記部品又はモジュールが接続される印刷回路の材料のものと両立するように選択される熱膨張係数を有することが好ましい。
これにより、印刷回路上のアセンブリーの信頼性が大いに向上する。
前記コーティング段階は、少なくとも１つの前記導電性区域と少なくとも１つの前記表面部分との間に電気的な導通を示すように、前記基板の表面の少なくとも一部を選択的に使わないようにすることが好ましい。
前記コーティング段階は、特に材料を鋳造すること、材料を注入すること又は材料をトランスファ成形することによって、次に、重合又は焼結することによって作ることができる。
少なくとも１つの導電性区域の前記製造段階は、前記絶縁材料の表面を金属化する段階及び前記金属化の部分を取り除くことを可能にする幾何学的な形状を製造する段階を含むことが好ましい。
前記金属化する段階は、少なくとも化学的及び／又は電気化学的なバス、導電性の塗装、導電性素子の微粉化及び／又は真空状態での蒸発によって表面処理する段階を含むことができる。
前記幾何学的な形状を製造する段階は、レーザ又は選択的な形成（ＭＩＤ：成形された相互接続装置）又は薬品の腐食による三次元エッチングを含むことが好ましい。
工程が、前記コーティング区域及び導電性区域又は前記導電性区域上に感光性の有機材料の薄膜を付着形成する段階も含むことができることが好ましい。
本発明の別の見地によれば、工程が、少なくとも１つの前記部品が発生した熱を排出するために、少なくとも熱排出動作を行う段階を含むことが好ましい。
本発明は、前述した工程に基づいて得られた部品及びモジュールにも関係する。この説明では、モジュールという用語がより多く使用される。しかしながら、大部分の局面は（モジュールに限定された局面及び特にこうしたモジュールが幾つかの部品と結合するという事実に関連する局面は除く）、部品及びモジュールに対して同じ方法で適用されることは明白である。
より一般的に言うと、本発明による部品又はモジュールは、前記モジュールの少なくとも一部及び前記絶縁材料の一部上の少なくとも１つの導電性区域をコーティングする絶縁材料を含み、部品の少なくとも一部及び／又は少なくとも１つの相互接続素子を形成する及び／又は受け取ることができる区域を定義する。
前記導電性区域の少なくとも１つが相互接続構造体を定義して、これにより、前記モジュールを印刷回路に取り付けることができるようにすることが好ましい。
前記モジュール又は部品は、少なくとも１つの前記導電性区域によって定義された少なくとも１つの受動部品を保持することが好ましい。このため、それは誘電体が前記絶縁材料で形成され、少なくとも１つの電極が前記導電性区域の１つによって形成される少なくとも１つのコンデンサを特に含むことができる。
前記モジュール又は部品は、少なくとも２つの前記導電性区域に接続された少なくとも１つの部品を保持することが好ましい。
本発明の他の特徴及び利点は、単純で例証となるまた限定されることはない実施例及び添付の図面によって与えられる本発明の好ましい実施形態の以下の説明を読むことにより、より明白になるであろう。
本発明の原理を思い出させるもの
本発明は、１つ以上の面及び１つ以上のレベル上の導電性区域の支持体として特にコーティングを使用することによる、モジュール又は部品の全く新しい製造方式に基づいている。これらの導電性区域は、接続、部品及び／又は遮蔽において積極的な役割を有している。
コーティングの堆積物及び導電性区域は多数回繰り返すことができ、またモジュール又は部品の部分の上に選択的に行うことができる。
このように、この方式はモジュールの基板上の表面を解放することができ、これにより、モジュールが印刷回路上で占有する表面を制限する。
これにより、特に、遮蔽材をコーティングの上及び中に組み込むこと、相互接続体をコーティング面の上に組み込むこと、部品をコーティングの中に埋め込むこと、及び／又は部品をコーティングの表面上に取り付けることができる。
本特許出願の所有者が特許文献ＦＲ−２８０８ １６４の中で、その後の遮蔽を確実にするために、部品全体のコーティングに金属面を取り付ける工程を含む技術を既に示していることは明らかである。本発明は、極めて異なった方式に基づいている。この方式によれば、金属面はコーティングの全面をカバーしないが、逆に選択的に分散されて、（モジュールを取り付けることができるように及び／又は部品を受け取るために）このように形成され特に接続された導電性区域に特別な機能を与える、又は幾つかの受動部品を直接形成する。
このようにして、本発明は、絶縁コーティング及び
−例えば、ＣＭＳ形の相互接続構造体、
−選択的な電磁遮蔽、
−受動部品の製品、
−後者の基板の表面以外の、モジュール上の部品の取付け部、
を一体化するための選択的な金属化を有する、新しい三次元アーキテクチャの電子モジュール又は部品用のハウジングを提供する。
本発明によるモジュールの実施例
図１Ａ及び図１Ｂは、それぞれ下及び横から見た、本発明によるモジュールの第１の実施形態を示す。
従来から上に部品が取り付けられている通常の基板１１が見分けられる。これらの部品を両面に取り付けることは可能である。次に、絶縁コーティング１３がこれらの各面１の上に蒸着された。
このコーティングは、遮蔽材もカバーすることができる。
下側の面上では（図１Ａ）、より正確にはコーティング面上では、相互接続構造体を定義する導電性区域１４が作られている。
各相互接続素子は、ハウジングの横方向の端部（図１Ｂ）に伸びる導電トラック１５によって、基板１１に取り付けることができる（またより正確には、基板が保持する部品）。モジュールの上面には、部品１６及び１７がこの面に取り付けられており、これらは基板に同じ方法で、又はこの目的のために設けられたトラバース素子（traverse element）によって取り付けることができる。
これらのモジュールは、図２に示すように、クライアントのアプリケーションカードなどの印刷回路２１の上に直接取り付けることができる。この回路２１へのリンクは、何らの介在物も必要とせずに、直接コーティングの表面上に作られた相互接続体１４によって確実に行われる。
結果は、このように、厚さが薄くなったＣＭＳ形の極めて単純なアセンブリーとなる。占有される表面は、幾つかの部品１６及び１７が基板１１の上には存在せずに、ハウジングの表面に取り付けられているという事実によって制限される。既に述べたように、これらの部品は、それ自体が再度コーティングによって、また必要な場合、新しい部品によってカバーされた中間層の上に配置することもできる。
本発明によるモジュールを取り消すための実施例
図３Ａ〜図３Ｆは、本発明の技術に基づいてモジュールを製造するための実施例を示す。
連続した段階を以下に示す。
図３Ａ：部品３２が従来の方法で基板３１に取り付けられている。これらの部品は、一方では表面の利用率を最適にするように、また他方では自身の機能に基づいて部品を結合するように、あるいはまた、例えば障害の事実により混乱される傾向がある部品を取り除くために、分散することが好ましい。説明された実施例の場合は、部品はそれぞれ無線電話モジュールのベースバンド及び無線周波数の２つの対応する区域に組み合わされる。
図３Ｂ：２つのベースバンド及びＲＦのグループは、例えばプラスチックのハウジングを作るために提供される技術に基づいて、選択的な絶縁コーティング３３，３４を受け取る。
図３Ｃ：これら２つのコーティングされた区域３３及び３４の表面は、各機能に対して有効で選択的な遮蔽を確実にするために、例えば薬浴又は塗装によって金属化される（３５）。それ自体周知のこの遮蔽は、購入品や金属の箱などの部品のアセンブリーを必要とせずに費用を削減する利点を有することは明らかである。
図３Ｄ：次に、プラスチックのデュプリケート成形物３６がモジュールの上の部分の全体に取り付けられて。ハウジングを形成する。
図３Ｅ：本発明に基づいて、金属被覆３７が適合された表面処理によって、デュプリケート成形されたハウジング３６の全面に対して加えられる。
図３Ｆ：次に、金属被覆３７の一部が取り除かれて、図示した実施例では、例えば三次元のエッチング技術により、相互接続構造体のトラック及びペレットに対して対応する導電性区域３８を定義する。
図３Ｅ及び図３Ｆの段階は、例えばセリグラフィーによって、望ましい導電性区域を直接作る単独の段階に置き換えることができることが分かる。
相互接続の費用はこのように削減され、このことはコネクタを購入する必要がなく処理費用のみに対応する。さらに、相互接続によって占有される基板の表面はほとんど存在しないことに注意されたい。
無論、一方の絶縁材料及び他方の印刷回路の材料の熱膨張係数は、相互接続のより大きな信頼性を得るために、モジュールを取り付ける間は良好な両立性を示すように選択することが好ましい。
コーティング内のデパッシブ部品（depassive component）の組込み
本発明の技術は、容量性効果の場合は図４Ａ及び図４Ｂに示すように、コーティングの中に受動部品を効果的で簡単に組み込むことも可能にする。図４Ａは、本発明に基づいて作られたコンデンサの電極を示し、図４Ｂは対応する電気的な配置図を示す。
このように、ペレット３８（図３Ｆ）は接続素子になるだけではなく、コンデンサ４２の電極になる。コンデンサ４２の他の電極４３は、最後のコーティング層の前に作られた内部の導電性区域によって形成され、これは例えばブロックプランとすることができる（例えば内部の遮蔽材に対応する）。
それ故に、結果は、例えば入口／出口のデカップリングを支援する容量性の効果である。これらの受動部品の費用は、どのような部品も購入する必要なく、加工費用だけである。さらに、これらの部品はモジュールの基板のどのような表面も占有しない。コンデンサ４３の誘電体は絶縁コーティングによって作られる。
絶縁性及び誘導性の材料の形状、厚さ及び表面を選択することは、コンデンサ又は誘導抵抗又は抵抗、又はこれらの素子の組合せを定義するのに役立つ。
幾つかの部品（又は部品の一部）は、導電性区域の表面の選択を適合させることによって作ることもできる。
両面モジュール
図５に示すように、本発明の技術は、部品の分布をモジュールの少なくとも１つの面上に部品の幾つかを取り付けることによって、さらに最適にすることができる。この場合、導電性区域５１は電気トラックであり、基板５４の他の部品の表面上に搭載された部品５２及び５３の相互接続を可能にする。このことはＣＭＳ５２の部品又はケーブル部品（「ワイヤボンディング」又は「フリップチップ」）に関して特に当てはまる。
本発明の技術は繰り返すことができ、図３Ａ〜図３Ｆで示された処理は図５の部品５２及び５３に対して繰り返すことができることは理解されよう。
同じ方式は、図６に示すように部品６３，６４が表面を超えないようなハウジング６１，６２を特に設けることによって、部品の下面に対しても使用することができる。
図６の実施例では、ハウジング６１，６２をコーティングによって、また必要な場合遮蔽材によってカバーすることもできる。
本発明によるモジュール又は部品の製造に関する詳細
本発明はこのように、電気的な導電層の１つ以上の付着物の間に挿入された電気的な絶縁材料の一連の１つ以上のコーティングを備えた、コーティングされたハウジングの形式の中に電子的モジュール又は部品を作る。電気的な導電層の表面の幾何学的な形状を定義することにより、下記の機能の少なくとも幾つかを同時に確実にすることができる、すなわち、
−モジュールの基板上の表面の占有された部分を減らした、異なる独立した領域の遮蔽、
−モジュールの基板上のどのような表面も占有せずに、印刷回路をろう付けすることによる接続、
−基板の上又は中に対応する体積を占めることなく、受動素子に等価な電気的機能の組込み、
−ハウジングのコーティング上（また、モジュールの基板又は印刷回路の別の場所ではない）に部品を移す可能性。
本発明の電磁遮蔽は、集合体にもたらされたファラデーケージ（cage Faraday）の原理に基づいて、これらの領域のそれぞれの部品の周りに導電性の包絡面を作ることによって、モジュールの１つ以上の領域の内部遮蔽及び外部遮蔽と関連する。
この導電層の堆積は、
−導電素子の微粉化、
−導電性の塗装、
−１回以上の薬浴及び／又は電気化学的な薬浴の連続による導電素子の付着、によって特に行うことができる。
この層を受け入れる絶縁コーティングは材料を選択できることが好ましく、またコーティング上の導電性の付着物と大半の基板との間に電気的な連続性を示すように、基板の定義された表面を残しておくことが好ましい。
この絶縁コーティングは、例えば、
−材料の一体成形及び重合又は焼結、
−材料の注入及び重合又は焼結、
−材料のトランスファ成形及び重合又は焼結、によって実行することができる。
本発明に基づいて電子モジュール上に配置することができる相互接続構造体は、基板の信号出力部においてトラックによって接続され、今度は後者の表面又はスライス上に分散された、パラメータ化可能な幾何学的形状のペレットの形式で相互接続するための導電性端子をリンクする。
絶縁コーティングの三次元表面上のこれら導電性の付着物の幾何学的な形状は、
−最初は均一の導電性の付着物をエッチングすること、
−最初は均一の導電性の付着物を薬品により腐食すること、
−導電性表面のステンシルによる選択的な付着形成、
−その上に付着物が形成されるコーティングの絶縁材料との化学的又は電気化学的な結合性による導電性材料の選択的な付着形成、によって特に作ることができる。
本発明によれば、等価の受動部品の図形の電気的機能は、例えば、導電性のブロックプランの実施形態と幾何学的にパラメータ化可能な形式の導電面の実施形態とを対応付けることによって、これらの素子が絶縁材料によって分離され、また、
−絶縁材料及び導電材料の電気的特性、
−絶縁材料及び導電材料の付着物の厚さ、
−結果として生ずる導電面の形状及び大きさの選択が、キャパシタンス、誘導抵抗、抵抗、及びこれらの受動部品の結合に等価な回路などの電気的な機能を提供するように実現することができる。
すでに指摘したように、本発明によるモジュール又は部品は、さらに多くの素子又は機能を受け取るように、電気的に導電性及び絶縁性の材料付着形成の何回かの繰返しを利用することができる。さらに、ろう付け又は接着によって表面に搭載された部品はモジュールの最終面上に作られた導電性の刷り込みに取り付けることができる。
導電性の相互接続を支援するコーティング用の絶縁材料は、その絶縁材料が取り付けられる印刷回路の材料の熱膨張係数と両立する熱膨張係数を示すように選択されることが好ましい。
都合の良いことに、例えば有機物の感光性材料で作られたフィルムがコーティング及び金属の付着物の上の表面に取り付けられて、表面を確実に保護するようにまた部品をアセンブルするために定義された区域を節約するようにすることもできる。
絶縁層によって分離された幾つかの連続する導電層の間の体積の中で相互接続を可能にするために、例えば、円筒又は円錐の１つ以上のホールが絶縁層の中に作られて、それらが導電性材料で充填されることが好ましい。
コーティングの体積の中のこれらの相互接続体は、例えば、
−機械的な又はレーザによる穿孔、
−薬品による腐食又は材料を取り除くための何らかの処理、
−コーティング上の機械的な成形、又は所定の体積のコーティング上で材料の到着を有効利用する何らかの処理、によって得られる。
これらのホールの中に導電性材料を付着形成させることは、特に、
−圧力を加えた状態でのセリグラフィー又は充填、
−化学的及び／又は電解槽、この後の余分な導電性材料の除去、によって実行することができる。
幾つかのコーティングされた材料又はモジュールの表面に取り付けられた材料が発生する熱を排気するための熱排出部も作ることができる。これらの電気的に導電性の素子は、熱をモジュールの外部に消散させることに役に立つ。
体積の中の相互接続体を使用して、熱源の部品をブロックプランに接続し、次に後者を印刷回路に接続することができる。
電気的に絶縁性の素子は、特にそれらの素子が熱源の部品をコーティングする場合、この熱を外部に、例えばラジエータに向かって放散するために、熱的に伝導性を有するように選択することもできる。
図１Ａ及び図１Ｂは、それぞれ本発明によるモジュールの第１の実施形態の下からの図及び側面図である。 印刷回路に取り付けられた図１Ａ及び図１Ｂのモジュールを示す図である。 図３Ａ〜図３Ｆは、本発明によるモジュールの実施例の様々な製造段階を示す図である。 図４Ａ及び図４Ｂは、本発明の技術に基づいて作られたコンデンサ効果の事例を示す図である。 本発明によるモジュールの上に部品を取り付けるための実施例を説明する図である。 本発明によるモジュールの中に部品を組み込む別の実施例を説明する図である。

Claims (34)

  1. 基板上に取り付ける部品アセンブリーである印刷回路上に取り付けられる、ハウジングを一体化している部品又はモジュールの製造工程が、前記モジュールの少なくとも一部を絶縁材料によってコーティングする少なくとも１つの段階と、少なくとも部品の一部及び／又は少なくとも相互接続素子を形成する及び／又は受け取ることができる区域を定義するために、少なくとも１つの導電性区域を前記絶縁材料の一部に製造する少なくとも１つの段階と、を含むことを特徴とする工程。
  2. 前記導電性区域の少なくとも１つがこのように相互接続構造体を定義し、これにより、前記モジュールを印刷回路に取り付けることを可能にすることを特徴とする請求項１に記載の工程。
  3. 前記相互接続構造体が、少なくとも１つの接続点及び少なくとも１つの対応するリンクを有し、前記ハウジングの少なくとも１つの横方向のエッジを前記基板の範囲まで延長することを特徴とする請求項２に記載の工程。
  4. 前記相互接続構造体が、ろう付けによってアセンブリーを印刷回路上に取り付けることを可能にすることを特徴とする請求項２及び３のいずれかに記載の工程。
  5. 前記相互接続構造体が、ＣＭＳ技術に基づいて、印刷回路上にアセンブリーを取り付けることを可能にすることを特徴とする請求項４に記載の工程。
  6. 前記導電性区域の少なくとも１つが受動部品を定義することを特徴とする請求項１から５のいずれかに記載の工程。
  7. 受動部品又は前記受動部品が、コンデンサ、誘導抵抗及び抵抗並びにそれらの組合せを含むグループに属することを特徴とする請求項６に記載の工程。
  8. 前記導電性区域の少なくとも１つが、誘電体が前記絶縁材料によって形成されるコンデンサの電極であることを特徴とする請求項１から７のいずれかに記載の工程。
  9. 少なくとも１つの部品を受け入れるように設計された少なくとも２つの導電性区域を含むことを特徴とする請求項１から８のいずれかに記載の工程。
  10. 部品又は前記部品がろう付け又は接着によって取り付けられることを特徴とする請求項９に記載の工程。
  11. 前記部品の少なくとも一部に対する事前コーティング段階、電磁遮蔽を確実に行うためのコーティングされた部分に対する金属化段階、次に、最終的なコーティング段階を含むことを特徴とする請求項１から１０のいずれかに記載の工程。
  12. 前記最終的なコーティング段階が、デュプリケート成形によって行われることを特徴とする請求項１１に記載の工程。
  13. 部品の少なくとも２つのサブアセンブリーの独立した遮蔽が行われることを特徴とする請求項１１及び１２のいずれかに記載の工程。
  14. 少なくとも１つの前記サブアセンブリーが外部のラジエータに接続されることを特徴とする請求項１３に記載の工程。
  15. 少なくとも１つの導電性区域の前記コーティング段階及び製造段階は、少なくとも１回繰り返されることを特徴とする請求項１から１４のいずれかに記載の工程。
  16. ブロックプランを形成する金属化層を付着形成する請求項１から１５のいずれかに記載の工程。
  17. 少なくとも１つのコーティング層を通過する導電性材料で充填される少なくとも１つの開口部が作られることを特徴とする請求項１から１６のいずれかに記載の工程。
  18. 開口部又は前記開口部が円錐形又は切頭円錐形であることを特徴とする請求項１７に記載の工程。
  19. 開口部又は前記開口部は機械的なボーリング、レーザボーリング、薬品による腐食又はコーティングの成形によって作られることを特徴とする請求項１７及び１８のいずれかに記載の工程。
  20. 開口部又は前記開口部が、セリグラフィー又は加圧充填、化学的及び／又は電気化学的なバスによって導電材料で充填されることを特徴とする請求項１７から１９のいずれかに記載の工程。
  21. 請求項１から２０のいずれかに記載の工程であって、前記絶縁材料がプラスチック材料であることを特徴とする工程。
  22. 前記絶縁材料が、前記部品又はモジュールが取り付けられる印刷回路の材料の熱膨張係数と両立するように選択される熱膨張係数を有することを特徴とする請求項１から２１のいずれかに記載の工程。
  23. 前記コーティング段階が、少なくとも１つの前記導電性区域と少なくとも１つの前記表面部分との間に電気的な導通を示すように、前記基板の表面の少なくとも一部を選択的に使わないようにすることを特徴とする請求項１から２２のいずれかに記載の工程。
  24. 前記コーティング段階が、材料を鋳造すること、材料を注入すること又は材料をトランスファ成形することによって、次に、重合又は焼結することによって実行されることを特徴とする請求項１から２３のいずれかに記載の工程。
  25. 少なくとも１つの導電性区域の前記製造段階が、前記絶縁材料の表面を金属化する段階と、前記金属化の一部を取り除く幾何学的な形状を製造する段階と、を含むことを特徴とする請求項１から２４のいずれかに記載の工程。
  26. 前記金属化する段階が、少なくとも化学的及び／又は電気化学的なバス、導電性の塗装、導電性素子の微粉化及び／又は真空状態での蒸発によって表面処理する段階を含むことを特徴とする請求項２５に記載の工程。
  27. 前記幾何学的な形状を製造する段階が、レーザ又は選択的なレベレーション（selective revelation）（ＭＩＤ：成形された相互接続装置）又は薬品の腐食による三次元エッチングを含むことを特徴とする請求項２５及び請求項２６のいずれかに記載の工程。
  28. 前記コーティング区域及び導電性区域又は前記導電性区域上に感光性の有機材料の薄膜を付着形成する段階を含むことを特徴とする請求項１から２７のいずれかに記載の工程。
  29. 少なくとも１つの前記部品が発生した熱を排出する目的の、少なくとも熱排出動作を行う段階を含むことを特徴とする請求項１から２８のいずれかに記載の工程。
  30. 基板上に取り付ける部品アセンブリーである印刷回路上に取り付けられる、ハウジングを一体化している部品又はモジュールが、前記モジュールの少なくとも一部及び前記絶縁材料の一部上の少なくとも１つの導電性区域をコーティングする絶縁材料を含み、部品の少なくとも一部及び／又は少なくとも１つの相互接続素子を形成する及び／又は受け取ることができる区域を定義することを特徴とする部品又はモジュール。
  31. 前記導電性区域の少なくとも１つが相互接続構造体を定義して、これにより、前記モジュールを印刷回路に取り付けることができるようにすることを特徴とする請求項３０に記載の部品又はモジュール。
  32. 少なくとも１つの前記導電性区域によって定義された少なくとも１つの受動部品を含むことを特徴とする請求項３０及び３１のいずれかに記載の部品又はモジュール。
  33. 誘電体が前記絶縁材料で形成され、少なくとも１つの電極が前記導電性区域の１つによって形成される少なくとも１つのコンデンサを含むことを特徴とする請求項３０から３２のいずれかに記載の部品又はモジュール。
  34. 少なくとも２つの前記導電性区域に接続された少なくとも１つの部品を保持することを特徴とする請求項３０から３３のいずれかに記載の部品又はモジュール。
JP2006505691A 2003-03-03 2004-03-03 電子部品又はモジュールを生産する方法及び対応する部品又はモジュール Pending JP2006519502A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0302588A FR2852190B1 (fr) 2003-03-03 2003-03-03 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
PCT/FR2004/000505 WO2004082022A2 (fr) 2003-03-03 2004-03-03 Procede de fabrication d’un composant ou d’un module electronique, et composant ou module correspondant

Publications (1)

Publication Number Publication Date
JP2006519502A true JP2006519502A (ja) 2006-08-24

Family

ID=32865201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006505691A Pending JP2006519502A (ja) 2003-03-03 2004-03-03 電子部品又はモジュールを生産する方法及び対応する部品又はモジュール

Country Status (8)

Country Link
US (1) US20070041163A1 (ja)
EP (1) EP1599903A2 (ja)
JP (1) JP2006519502A (ja)
KR (1) KR20050105507A (ja)
CN (1) CN1846306A (ja)
FR (1) FR2852190B1 (ja)
RU (1) RU2005126975A (ja)
WO (1) WO2004082022A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
US5180976A (en) * 1987-04-17 1993-01-19 Everett/Charles Contact Products, Inc. Integrated circuit carrier having built-in circuit verification
US5069626A (en) * 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5257049A (en) * 1990-07-03 1993-10-26 Agfa-Gevaert N.V. LED exposure head with overlapping electric circuits
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5369552A (en) * 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US6261508B1 (en) * 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
FR2808164B1 (fr) * 2000-04-21 2002-06-07 Wavecom Sa Procede de blindage d'au moins la partie superieure d'un module de radiocommunication, et module de radiocommunication correspondant
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
US6509640B1 (en) * 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
JP4564186B2 (ja) * 2001-02-16 2010-10-20 株式会社東芝 パターン形成方法
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices

Also Published As

Publication number Publication date
FR2852190B1 (fr) 2005-09-23
EP1599903A2 (fr) 2005-11-30
US20070041163A1 (en) 2007-02-22
KR20050105507A (ko) 2005-11-04
WO2004082022A2 (fr) 2004-09-23
RU2005126975A (ru) 2006-05-27
FR2852190A1 (fr) 2004-09-10
WO2004082022A3 (fr) 2005-09-15
CN1846306A (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
US4153988A (en) High performance integrated circuit semiconductor package and method of making
US7153143B2 (en) Circuit carrier and production thereof
US8043896B2 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package including an inclined via hole
US5406446A (en) Thin film capacitor
US6466430B2 (en) Capacitor
EP1204125A1 (en) Solid electrolyte capacitor
US7006359B2 (en) Modular electronic assembly and method of making
US6100178A (en) Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
CN108293304B (zh) 电路基板以及制造电路基板的方法
JPH01161726A (ja) 集積回路の相互接続構造及び相互接続方法
US4563543A (en) Ultra high-frequency circuit with metallized through hole
JP2001015654A (ja) インターポーザ及びその製造方法とそれを用いた回路モジュール
GB2322735A (en) Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
JP2006519502A (ja) 電子部品又はモジュールを生産する方法及び対応する部品又はモジュール
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
US20030100287A1 (en) Radiocommunication module in the form of an electronic macro-component , corresponding interface structure and transfer method onto a motherboard
CN102446907A (zh) 立体封装结构及其制作方法
CN101221908B (zh) 具有凸块的基板工艺及其结构
US9620445B1 (en) Chip package structure and method of manufacturing the same
US20070063243A1 (en) Structure Of Embedded Capacitors And Fabrication Method Thereof
US10461004B2 (en) Integrated circuit substrate and method of producing thereof
JP6946864B2 (ja) ガラス基材へのめっき方法、配線構造体及びガラスインターポーザ
Efimenko et al. Technology options for embedding low-profile electronic components in printed circuit boards
JP2002299160A (ja) 複合電子部品
CN114390779A (zh) 三维电路模组及其制造方法