KR20050105507A - 전자부품 또는 모듈의 제조방법 및 전자부품 또는 모듈 - Google Patents

전자부품 또는 모듈의 제조방법 및 전자부품 또는 모듈 Download PDF

Info

Publication number
KR20050105507A
KR20050105507A KR1020057016371A KR20057016371A KR20050105507A KR 20050105507 A KR20050105507 A KR 20050105507A KR 1020057016371 A KR1020057016371 A KR 1020057016371A KR 20057016371 A KR20057016371 A KR 20057016371A KR 20050105507 A KR20050105507 A KR 20050105507A
Authority
KR
South Korea
Prior art keywords
module
component
conductive
coating
forming
Prior art date
Application number
KR1020057016371A
Other languages
English (en)
Inventor
젝키 쥬앙
바키르 코르쟈니
Original Assignee
웨이브콤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브콤 filed Critical 웨이브콤
Publication of KR20050105507A publication Critical patent/KR20050105507A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로상에 장착된 하우징내의 기판상에 배열된 하나의 부품조립체를 포함하는 부품 또는 모듈의 제조방법에 관련된다.
본 발명의 방법은 모듈의 적어도 일부를 절연물질로 코팅하는 적어도 하나의 코팅단계와 부품의 적어도 일부 및/또는 적어도 하나의 상호연결요소를 형성 및/또는 수용할 수 있는 영역을 정의하도록 상기 절연물질의 일부 상에 형성된 적어도 하나의 도전영역을 형성하는 적어도 하나의 형성단계를 포함한다.

Description

전자부품 또는 모듈의 제조방법 및 전자부품 또는 모듈{METHOD FOR PRODUCING AN ELECTRONIC COMPONENT OR MODULE AND A CORRESPONDING COMPONENT OR MODULE}
본 발명의 기술분야는 복합 전자 부품제조에 관한 것으로, 특히 이에 한정되지 않으나, 단일 소자 형태로 인쇄 회로에 장착될 수 도록 기판상에 단일한 소형화된 하우징 형태로 부품조립체를 배열하는 모듈제조에 관한 것이다.
예를 들면, 통신 단말기의 경우, 모듈은 해당 단말기를 작동시키는데 필요한 부품과 소프트웨어로 재구성될 수 있다. 특정 예에서는, 특히 공간 사용을 최적화하기 위해서 2개(이상의) 모듈이 제공될 수 있다. 이 경우에, 유익하게는 상기 모듈은 다중으로 상호연결된다.
전자부품과 모듈의 제조 분야에서, 주요 과제는 전체 부피증가를 감소시키는 데 있으며, 특히 인쇄회로 상의 점유면적을 감소시키는 데 있다.
본 발명은 이런 목적에 새롭고 매우 효과적인 해법이 된다.
모듈과 부품의 구별
이하, 특히 모듈의 단점을 상세히 기술한다. 아래에서 확인되는 봐와 같이, 본 발명은 종래의 부품에도 적용될 수 있다. 또한 후술 된 특정단점도 이런 부품들에 적용된다.
아래에서 제공되는 형태는 가장 복잡한 형태의 모듈이다.
큰 부피를 갖는 부품들의 추출
물론, 모듈의 부피를 감소시키는 첫 번째 해법은 가장 큰 부품 중 하나 이상의 부품을 제거한 후, 이들을 클라이언트 인쇄회로에 직접 부착하는 것이다.
하지만, 어셈블리의 복잡성이 더해지고 (수개의 부품들이 인쇄회로에 장착되어야 함), 또한 다른 요소들 사이의 연결이 필요하기 때문에 본 해법은 바람직하지 않으며, 완벽한 해결책일 수 없다.
단면 CMS모듈
일반적으로, 모듈들은 한 면에 부품들을 장착하고 다른 한 면에 상호연결된 구조물을 장착하는 기판을 포함한다. 따라서, 얇은 두께를 갖는 것이 가능하다. 반면에, 점유된 면은 비교적 중요하고,부품들과 그와 관련된 선택적 차폐수단에 의해 결정된다.
그러나, 상기 상호연결에 전용되는 면에서는 표면 전체가 점유되지 않으므로, 공간의 손실이 발생한다.
동일면에 부품과 상호연결부를 갖는 모듈들
이런 관찰에 기초하여, 상호연결된 구조물과 적어도 어떤 부품들을 동일한 면에 배열하는 방안이 제안되어 왔다. 따라서, 이러한 면이 모듈을 위한 필요한 면을 결정한다.
물론, 이는 상호연결을 위한 사용가능한 표면의 손실을 야기한다.
다른 면은 부품들 없이 남겨둘 수 있지만, 부품들과 차폐를 장착하기 위해 또다시 공간의 손실이 발생한다.
일반적으로, 사용가능한 표면의 이용을 최적화하고 인쇄회로기판 상에서 모듈에 의해 점유되는 면을 감소시키는 해결방안은 없다고 할 수 있다.
일반적으로 이런 모듈 특히, RF부품을 사용하는 모듈에 필요한 차폐(screening)가 존재하는 경우, 부피는 다시 증가한다.
나아가,이런 부품들 혹은 모듈들은 일반적으로 비용의 증가를 가져오며 그중에서도 특히 부피를 증가시키는 커넥터, 수동 부품,또는 금속차폐부품 같은 부가적인 요소들에 연관된 비용의 증가를 가져온다.
따라서, 일반적으로 상호연결 구조물과 금속차폐를 제공할 필요가 있다. 유사하게, 저항이나 캐패시터 같은 수동부품들을 사용하는 경우에, 조립체의 복잡성과 전체 부피는 증가한다.
도 1a와 도 1b는 각각 본 발명에 따른 모듈의 제1 예의 배면도와 측면도를 나타낸다.
도 2는 도 1a 및 도 1b의 모듈이 인쇄회로에 부착된 상태를 나타낸다.
도 3a 내지 도 3f는 본 발명에 따른 모듈을 제조하는 각 단계를 나타낸다.
도 4a 및 4b는 본 발명의 기술에 따른 정전용량성 효과를 나타낸다.
도 5는 본 발명에 따른 모듈에 부품들을 부착하는 예를 나타낸다.
도 6은 본 발명에 따른 모듈 안의 부품들을 부착하는 또 다른 예를 나타낸다.
본 발명의 목적은 특히 종래기술이 본래부터 갖는 단점을 해결하는 것이다.
보다 정확하게, 본 발명의 목적은 기존의 모듈, 혹은 부품들의 기능성은 유지하면서, 모듈이나 전자 부품의 크기, 특히 기판에 점유된 면의 크기를 감소시키는 것을 도모하는 기술을 제공한다.
본 발명의 다른 목적은 인쇄회로 상의 조립과 커넥터 기술을 단순화시킬 수 있는 기술을 제공하는 것이다. 특히, 본 발명의 목적은 모듈에서 커넥터부품을 없애는 것이다.
본 발명의 또 다른 목적은 부품들의 차폐를 최적화할 수 있는, 예를 들면 특정 요소를 선택적으로 차폐(screen)하는 기술을 제공하는 것이다.
또한, 본 발명의 목적은 복잡하고 소형화한 모듈을 수용가능한 제조비용으로 접근가능한 기술을 사용하여 제조될 수 있는 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 효율이나 감소된 부피로 인하여, 적어도 형상이나 설계측면에서 부품들이나 모듈들과 새로운 디바이스를 제조될 수 있는 기술을 제공하는 것이다.
상기한 목적뿐만 아니라, 이하에 나타나는 다른 목적들은 본 발명은 인쇄회로상에 장착된 하우징내의 기판상에 배열된 하나의 부품조립체를 포함하는 부품 또는 모듈의 제조방법에 의하여 이루어진다.
본 발명에 따르면, 본 방법은 상기 부품 또는 모듈의 적어도 일부를 절연물질로 코팅하는 적어도 하나의 코팅단계와 상기 부품 또는 모듈의 적어도 일부 및/또는 적어도 하나의 상호연결요소를 형성 및/또는 수용할 수 있는 영역을 정의하도록 상기 절연물질의 일부 상에 형성된 적어도 하나의 도전영역을 형성하는 적어도 하나의 형성단계를 포함한다.
따라서, 후술되는 바와 같이,특정부품을 구입하지 않고 단지 본 제조방법에 의해서, 보다 많은 부품을 배열하고 소정의 수동부품, 상호연결요소 및 차폐부를 집적화 가능한 보다 소형화된 장치를 얻을 수 있다. 또한, 본 방법으로부터 얻어진 상기 장치는 인쇄회로에 간편하게 집적 장착할 수 있다.
본 발명의 바람직한 제1측면에 따르면, 상기 적어도 하나의 도전영역은, 상기 모듈을 인쇄회로 상에 부착시킬 수 있는 상호연결구조를 정의한다.
이 경우에, 유익하게는, 상기 상호연결구조물은 하우징의 측면 모서리 상에서 연장된 적어도 하나의 연결포인트 및 각각에 대응하는 적어도 하나의 링크(link)를 갖는다.
바람직한 실시형태에 따르면, 상기 상호연결구조물은 (외부의 상호연결요소없이) 납땜에 의해 인쇄회로 상에 직접 조립될 수 있다.
특히, 상호연결 구조물은 CMS 기술에 따라 인쇄기판에 조립될 수 있다.
본 발명의 바람직한 제 2 측면에 따르면, 상기 적어도 하나의 도전영역은 수동부품 또는 그 수동부품의 일부 수동부품에 해당되는 부분을 정의한다.
상기 수동부품은 구체적으로 캐패시터, 인덕터, 저항 및 그 조합을 포함하는 그룹에 해당될 수 있다.
유익하게는, 상기 적어도 하나의 도전영역은 상기 절연물로 형성된 유전체를 갖는 캐패시터의 전극이 된다.
이는 특히 입력과 출력의 디커플링을 최적화하는 것을 도울 수 있다.
본 발명의 제3 측면에 따르면, 상기 방법은 바람직하게도 적어도 하나의 부품을 수용하도록 설계된 적어도 2 개의 도전영역을 제조하는 단계를 포함한다.
따라서, 하나 이상의 부품을 모듈, 또는 부품의 표면에 장착할 수 있다. 예를들어, 상기 부품들은 모듈의 표면에 납땜이나 접착방식으로 장착될 수 있다.
본 발명의 제4측면에 따르면,유익하게는, 상기방법은 우선 상기 부품들의 적어도 일부를 코팅하는 선행 단계와 전자기 차폐를 보장하도록 상기 코팅된 부분을 금속화하는 단계와 최종적 코팅 단계를 포함한다.
이어, 최종 코팅단계는 이중 몰딩으로 완료될 수 있다.
유익한 방법에서는, 부품들을 적어도 2개의 부 조립체로 독립적으로 차폐하는 단계를 실행한다.
발열부품들이 존재한다면, 상기 조립체의 적어도 하나는 외부 냉각기에 연결된다.
본 발명의 유익한 특징에 따르면, 상기 적어도 하나의 코팅단계와 적어도 하나의 도전영역형성단계는 적어도 1회 반복된다.
이와 같이, 모듈의 소형화를 보다 최적화시킬 수 있다.
본 발명의 특정측면에 따르면, 본 방법은 블럭플랜(block plan)을 형성하는 금속화층을 사용하는 단계를 포함한다.
유익하게는, 적어도 하나의 코팅층을 통과하며 도전물질이 충전된, 적어도 하나의 개방부를 형성한다. 이는 기판으로의 상호연결 또는 다층 간의 상호연결을 가능하게 한다.
특히, 상기 개방부는 원추형 또는 테이퍼된 형태일 수 있다. 예를 들어, 상기 개방부는 기계적 천공, 레이저 천공, 화학적 부식, 혹은 코팅의 몰딩으로 형성된다.
유익하게는, 상기 개방부는 도전물질로 실크스크린인쇄(serigraphy), 가압충전, 화학적 혹은 전기 화학적 배쓰(bath)를 이용하여 충전된다.
본 발명의 다른 특징에 따르면 상기 절연 물질은 플라스틱 물질이다.
바람직하게, 상기 절연 물질은 상기 부품이나 모듈이 연결될 인쇄 회로 물질의 열팽창계수에 적합하게 선택된 열팽창계수를 지닌다.
이는 인쇄회로 상에서의 조립에 대한 신뢰성을 증가시킬 수 있다.
유익하게, 상기 코팅단계는 적어도 하나의 상기 도전영역과 적어도 하나의 표면부분 사이의 전기적 연속성을 제공하기 위해서, 상기 기판 표면의 적어도 일부를 남겨두도록 선택적으로 실시된다.
특히, 상기 코팅단계는 물질을 주조, 사출 또는 전사(transfer)하고, 이어 중합반응 또는 소성함으로써 제조될 수 있다.
특히, 상기 적어도 하나의 도전 영역의 형성단계는, 상기 절연물질표면을 금속화하는 단계와, 상기 금속화층을 부분적으로 제거하여 기하학적 형태를 형성하는 단계를 포함한다.
특히, 상기 금속화 단계는 적어도 화학적 및/또는 전기 화학적 배쓰(bath), 도전성 페인팅, 전도성 요소의 분해 및/또는 진공상태에서의 증발방법에 의한 표면처리공정을 포함한다.
유익하게, 상기 기하학적 형태의 형성단계는 레이저나 선택적인 현상(developement)에 의한 3차원 에칭(MID: 몰드된 상호연결 디바이스), 혹은 화학적 부식단계를 포함한다.
유익하게는, 본 방법은 또한 상기 코팅 및 도전영역 상에 감광막 유기물로 이루어진 막을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 유익하게, 본 방법은 상기 부품에서 발생된 열의 방출을 도모하기 위해 적어도 하나의 열방출부(thermal drain)를 형성하는 단계를 포함한다.
또한, 본 발명은 상술 된 방법에 따라 얻어지는 부품들과 모듈들에 관련된다.
본 상세한 설명에서, 모듈이란 용어는 매우 자주 사용되지만, 명확하게 말하면 상기한 대부분의 형태(모듈에 특정되고 특히, 모듈이 여러 개 부품으로 조합된 사실에 연관된 형태는 제외됨)는 부품과 모듈에 동일한 방법으로 적용될 수 있다.
보다 일반적으로, 본 발명에 따른 부품 또는 모듈은, 상기 모듈의 적어도 일부에 코팅된 절연물질과, 적어도 일부 부품 및/또는 적어도 상호연결 요소를 형성하거나 (및) 수용할 수 있는 영역을 정의하도록 상기 절연물질의 일부분 상에 형성된 적어도 하나의 도전영역을 포함한다.
유익하게, 상기 적어도 하나의 도전영역은 그 모듈이 인쇄회로에 부착될 수 있는 상호연결구조물을 정의한다.
바람직하게, 상기 모듈이나 부품은 적어도 하나의 도전영역에 의해 정의된 적어도 하나의 수동부품을 정의한다.
바람직하게, 상기 모듈이나 부품은, 상기 절연물질로 형성된 유전체층과 상기 도전영역중 하나로 형성된 적어도 하나의 전극을 갖는 적어도 하나의 캐패시터를 포함한다.
유익하게, 상기 모듈이나 부품은 상기 적어도 2개의 도전영역에 연결된 적어도 하나의 부품을 갖는다.
본 발명은 모듈 또는 부품 제조에서 매우 새로운 접근방안에 기반하며, 특히 하나이상의 면 또는 하나 이상의 레벨 상에 도전영역의 지지체로서 코팅과, 연결, 부품 및/또는 차폐에서 능동적 역할을 갖는 도전영역을 활용하는 접근방안에 기반한다.
코팅 및 도전영역의 형성은 다수 회 반복될 수 있으며, 상기 모듈 또는 부품의 일부에 선택적으로 실시될 수 있다.
이와 같이, 상기 접근방안은 상기 모듈의 기판 상에 표면을 자유롭게 하며, 후자가 인쇄회로 상에 점유하는 표면을 제한시킬 수 있다.
특히, 이를 통해 상기 차폐는 코팅 상과 그 내부에 결합될 수 있으며, 상기 상호연결부는 코팅표면에 결합될 수 있고, 부품은 코팅 내에 내장되며(또는) 상기 코팅의 표면 상에 실장될 수 있다.
본 특허의 출원인은 특허문헌 FR-2808 164에서 부품의 차폐를 보장하기 위해서 부품의 전체 코팅에 금속표면을 부착시키는 공정으로 구성된 기술을 제공한 바 있다. 본 발명은 이와 상당히 다른 접근방안에 기반한다. 본 방안에 따르면, 금속표면이 상기 코팅의 전체 표면을 덮지 않지만, 그와 반대로 이렇게 형성된 도전영역의 특정기능을 부여하기 위해서, 특히 연결성(모듈을 부착시키고(또는) 부품을 수용하기 위한 연결성)을 갖거나 특정 수동소자를 직접 형성하기 위해서 선택적으로 분포시킨다.
이러한 방식에서, 본 발명은 아래를 집적화하기 위해 절연성 코팅과 선택적 금속화층을 갖는 전자모듈 또는 부품을 위한 신규한 3차원 하우징 구조를 제안한다.
- 예를 들어 CMS 형태와 같은 상호연결구조
- 선택성을 갖는 전자기적 차폐
- 수동소자의 제조
- 그 기판의 표면보다는 모듈 상에 부품 부착
본 발명에 따른 모듈의 예
도1a 및 도1b는 본 발명에 따른 모듈의 제1 실시형태를 나타나며, 각각은 배면도 및 측면도이다.
종래의 방식대로 부품이 실장된 일반적인 기판(11)이 도시되어 있다. 2개의 면 상에 상기 부품들을 부착하는 것도 가능하여져 왔다. 다음으로, 절연성 코팅(13)은 각 면에 형성되었다.
또한, 이러한 코팅은 차폐를 덮을 수 있다.
하부면(도1a) 상에, 보다 정확하게는 상기 코팅의 표면 상에, 상호연결구조를 정의하는 도전영역(14)을 제조하였다.
각 상호연결요소는 상기 하우징의 측면 모서리까지 연장된 도전성 트랙(15)에 의해 기판(11)(보다 정확하게는 그 모듈에 의해 운반되는 부품) 상에 부착될 수 있다(도1b). 상기 모듈의 상부 표면 상에, 또한 그 표면에서 부착된 부품(16,17) 상에, 이들은 상기 기판에 동일한 방식 또는 이러한 목적을 제공되는 측방향 수단에 의해 부착된다.
이러한 모듈은 도2에 도시된 클라이언트의 애플리케이션 카드와 같은 인쇄회로(21) 상에 직접 부착될 수 있다. 상기 회로(21)와의 링크는 임의의 중간삽입물이 요구되지 않고, 상기 코팅의 표면 상에 형성된 상호연결(14)에 의해 직접 보장된다.
그 결과로, 두께가 감소된, CMS 형태의 매우 간소화된 조립체를 제공할 수 있다. 또한, 특정 부품(16,17)이 상기 기판(11) 상에 제공되지 않고 상기 하우징의 표면에 부착되므로, 점유된 표면은 제한된다. 이미 지적한 바와 같이, 상기 부품들은 그 자체가 코팅에 의해 다시 덮혀지면 중간층 상에 존재할 수 있으며, 이어 필요한 경우에는 새로운 부품이 추가로 부착될 수 있다.
본 발명에 따른 모듈을 취소한 예
도3a 내지 도3f는 본 발명의 기술에 따른 모듈의 제조예를 나타낸다.
상기 연속적인 공정은 아래와 같다
도3a: 부품(32)은 종래의 방식으로 기판(31)에 부착되며, 바람직하게 그 표면의 이용을 최적화하는 한편, 그 기능에 따라 부품을 조합하거나 예를 들어 간섭에 의해 상기 부품이 섭동하는 것을 방지하기 위해서 분산된다. 도시된 본 예에서, 상기 부품은 2개의 대응영역에서 각각 무선전화모듈의 고주파와 베이스밴드로 조합된다.
도3b: 상기 2개의 베이스밴드와 RF 그룹은, 예를 들어 플라스틱 하우징을 제조하기 위해 제공되는 기술에 따라 선택적 절연성 코팅(33,34)을 수용한다.
도3c: 이러한 2개의 코팅영역(33,34) 표면은 효과적이면서 선택적인 차폐를 보장하기 위해서, 예를 들어 화학적 배쓰(bath) 또는 페인팅(painting)에 의해 금속화된다. 이러한 차폐는 금속박스와 같은 부품의 구입 및 조립을 요구하지 않으므로, 비용을 감소시키는 장점이 있다.
도3d: 이어, 플라스틱 이중 몰딩부(36)는 하우징을 형성하기 위해서 모듈의 상부 전체에 부착된다.
도3e: 본 발명에 따르면, 금속화부(37)는 적응표면처리(adapted surface treatment)에 의해 이중 몰딩형 하우징(36)의 전체 표면에 적용된다.
도3f: 이어, 예를 들어 3차원 에칭기법을 이용하여 상기 금속화부(37)을 부분적으로 제거하여 예를 들어 상호연결구조의 트랙(track)과 펠릿(pellet)에 상응하는 도전영역(38)을 정의한다.
도3e 및 도3f의 단계는 예를 들어 실크스크린인쇄(serigraphy)공정과 같이, 원하는 도전영역을 직접 제조하는 단일 공정으로 대체될 수 있다.
이와 같이, 연결수단을 구입할 필요 없이 단지 공정비용에 상응하는 정도로 상호연결부에 소요되는 비용은 감소된다. 게다가, 상기 기판 표면에서 상기 상호연결부에 의해 점유되는 면은 매우 작거나 없다.
물론, 모듈을 부착하는 과정에서, 상기 상호연결부가 보다 큰 신뢰성을 갖기 위해서, 상기 절연물질과 상기 인쇄회로 구성물질의 열팽창계수는 우수한 호환성을 제공하도록 선택되는 것이 바람직하다.
코팅에서의 수동소자의 집적화
또한, 정전용량효과를 얻고자 하는 경우에, 본 발명의 기술은 도4a 및 도4b에 도시된 바와 같이, 상기 코팅에서 수동소자의 효과적이면서 간소한 집적화를 실현할 수 있다. 도4a는 본 발명에 따라 제조된 캐패시터의 전극을 도시하며, 도4b는 그에 대응하는 회로도를 나타낸다.
이와 같이, 상기 펠릿(38)(도3f)은 연결요소뿐만 아니라, 캐패시터(42)의 전극(41)이 될 수 있으며, 상기 캐패시터(42)의 타측 전극(43)은 최종 코팅층 전에 형성된 내부 도전영역에 의해 형성되며, 이는 예를 들어 블럭플랜(block plan)일 수 있다(예를 들어, 내부 차폐에 상응함).
그 결과로, 예를 들어 입력/출력의 디커플링을 보조하는 정전용량효과를 구현할 수 있다. 이러한 수동소자에 소요되는 비용은 임의의 부품을 구입하지 않아도 되므로, 단지 공정상 소요되는 비용이다. 게다가, 이러한 부품은 상기 모듈의 기판 상에 표면을 점유하지 않는다. 상기 캐패시터(43)의 유전체는 절연코팅에 의해 형성된다.
절연층과 도전물질의 형상, 두께 및 표면을 선택함으로써, 구체적으로 캐패시터, 인덕터, 저항기 또는 그 조합요소를 정할 수 있다.
특정 부품(또는 부품의 일부)도 도전영역의 표면을 적절히 선택함으로써 제조될 수 있다.
양면 모듈
도5에 도시된 바와 같이, 본 발명의 기술은 모듈의 적어도 한 면 상에 특정 부품을 실장함으로써 그 부품의 배열을 최적화할 수 있다. 이 경우에, 도전영역(51)은 전기적 트랙(electrical track)이며, 그 표면에 실장된 부품(52,53)을 상기 기판(54)의 다른 부품과 상호 연결시킨다. 이는 대략 CMS(52) 부품 또는 케이블 부품("와이어 본딩" 또는 "플립칩")일 수 있다.
본 발명의 기술은 반복적으로 실시될 수 있다는 것을 이해해야 한다. 즉, 도3a 내지 도3f에 도시된 처리과정은 도5의 부품(52,53) 상에서 반복될 수 있다.
또한, 동일한 방법이 상기 부품의 하부 표면 상에도 사용될 수 있다. 특히, 이 경우에, 도6에 도시된 바와 같이, 상기 부품(63,64)이 상기 표면보다 높지 않도록 하우징(61,62)을 제공함으로써 사용될 수 있다.
도6의 예에서, 필요한 경우에 상기 하우징(61,62)은 코팅층 및 실드층에 의해 덮혀질 것이다.
본 발명에 따른 모듈 또는 부품의 제조 정밀도
이와 같이, 본 발명은, 하나이상의 전기적 도전층 사이에 개재된 하나이상의 전기적 절연물질의 코팅으로 이루어진 적층체가 제공된, 코팅형 하우징 형태로, 전자 모듈 또는 부품을 제조한다. 여기서, 동시에 상기 각 층 표면의 기하학적인 형상은 적어도 하나의 아래의 기능을 보장하도록 정의된다.
- 상기 모듈의 기판 상에서 점유된 표면이 감소된, 다른 독립된 영역을 갖는 차폐수단;
- 상기 모듈의 기판 상에서 표면을 점유하지 않는 인쇄회로 상에 납땜한 연결수단;
- 상기 기판 상 또는 상기 기판 내에서 그 대응하는 부피를 점유하지 않는 수동소자와 동일한 전기적 기능을 갖는 집적수단;
- 상기 하우징의 코팅 상에 부품을 전사하는 가능성(상기 모듈의 기판 상 또는 상기 인쇄회로의 배치위치 상이 아님).
본 발명의 전자기적 차폐는 본체로 회귀시키는 케이지 페러데이(cage Faraday) 원리에 따라서, 각 영역의 부품에 도전성 포장부를 형성함으로써 상기 모듈의 하나 이상의 영역에 위치한 내부 차폐 및 외부차폐에 관련된다.
특히, 도전층의 형성은 아래 공정으로 실시될 수 있다.
- 도전요소의 분쇄(pulverization);
- 도전성 페인팅(conductive painting);
- 하나 이상의 화학적 및/또는 전기화학적 배쓰(bath)에 의한 도전요소의 부착.
유익하게는, 이러한 층을 수용하는 절연성 코팅은 물질을 선택하고 그 코팅 상에서 상기 도전층과 상기 기판 본체 사이에 전기적 연속성을 제공하기 위해서 상기 기판의 특정 표면을 비워두도록 선택적으로 형성된다.
예를 들어, 상기 절연코팅부는 아래의 공정에 의해 실시될 수 있다.
- 물질의 주조 및, 중합반응 또는 소성;
- 물질의 사출성형 및, 중합반응 또는 소성;
- 물질의 전사(transfer) 및, 중합반응 또는 소성.
본 발명에 따라 전자모듈 상에 배치될 수 있는 상호연결구조는 상기 기판의 신호출력에서 트랙에 의해 연결되고, 차례로 상기 표면 또는 상기 표면의 일부에 분포된, 가변적인(parametrable) 기하학적 형태를 갖는 펠릿구조인 상호연결용 도전성 단자에 연결된다.
특히, 상기 절연코팅의 3차원적인 표면 상에서 도전층의 상기한 기하학적인 형태는 아래의 공정에 의해 형성될 수 있다.
- 최초 형성된 균일한 도전층에 대한 에칭공정;
- 최초 형성된 균일한 도전층에 대한 화학적 부식공정;
- 스텐슬(stencil)에 의한 도전성 표면의 선택적 형성;
- 상기 코팅의 절연물질과 화학적 또는 전기화학적 친화력에 의해 그 코팅 상에서 도전성 물질의 선택적 증착.
본 발명에 따르면, 등가 수동 다이어그램(equivalent passive diagram)의 전기적 기능부는 절연성 물질로 서로 분리되도록 예를 들어 전도성 블럭플랜에 따른 실시형태와 기하학적 가변형태를 갖는 도전성 표면의 실시형태를 결합함으로써 구현될 수 있으며, 이 경우에,
- 절연성 물질 및 도전성 물질의 전기적 특징;
- 절연성 물질 및 도전성 물질의 형성두께;
- 그로부터 얻어진 도전성 표면의 패턴 및 크기를 선택하여 캐피시턴스, 인덕터, 저항기 및 이러한 수동소자의 관련요소와 등가인 회로와 같은 전기적 기능부를 제공할 수 있다.
앞서 지적한 바와 같이, 본 발명에 따른 모듈 또는 부품은 보다 많은 요소 및 기능부를 수용하기 위해서, 전기적 도전성 물질 및 절연성 물질의 수회 반복적으로 형성하는 방식을 이용할 수 있다. 또한, 납땜 또는 접착공정에 의해 상기 표면상에 실장된 부품은 상기 모듈의 최종 표면상에 형성된 도전성 임프린트(imprint)에 부착될 수 있다.
상기 도전성 상호연결부를 지지하는 코팅층을 위한 절연물질은 부착되는 인쇄회로기판물질의 열팽창계수에 적합한 열팽창계수를 갖는 물질을 선택하는 것이 바람직하다.
유익하게는, 상기 부품을 조립하기 위해 정해진 영역 상에서 표면을 보호하고 절약하기 위해서, 상기 코팅층 및 금속층 상의 표면에 예를 들어 유기 감광성 물질로 이루어진 막을 부착시킬 수도 있다.
유익하게는, 상기 절연코팅부에서 절연층에 의해 분리된 다수의 연속적인 도전층을 상호 연결하기 위해서, 상기 코팅의 원통형 또는 원추형과 같은 하나 이상의 홀을 형성하며, 상기 홀은 도전성 물질로 충전될 것이다.
상기 코팅부에서의 이러한 상호연결은 예를 들어 아래의 공정을 얻어질 수 있다.
- 기계적 또는 레이저 천공공정;
- 화학적 부식 또는 물질제거를 위한 임의의 공정;
- 상기 코팅 상에 기계적 몰딩(moulding)공정 또는 소정의 부피로 상기 코팅 상에서 물질의 착상을 억제하는 임의의 공정.
구체적으로, 상기 홀에 도전성 물질을 형성하는 공정은 아래의 공정에 의해 실행될 수 있다.
- 실크스크린 인쇄 또는 가압 충전;
- 화학적 및/또는 전해성 배쓰; 이에 후속하여 초과된 도전성 물질의 제거.
또한, 특정 코팅된 부품 또는 모듈의 표면에서 발생된 열을 제거하기 위한 열방출부(thermal drain)를 형성한다. 이러한 전기적인 도전성 요소를 통해 모듈의 외부로 열을 방출시킬 수 있다.
상기 코팅 내의 상호연결부는 열원인 부품을 블럭플랜에 연결시키는데 사용될 수 있다. 여기서, 상기 블럭플랜은 인쇄회로기판에 연결된다.
또한, 상기 전기적 절연요소는 열원인 부품의 코팅에 사용되는 경우에 열적 전도성을 갖도록 선택되어 방사체와 같은 외부로 열을 방출시킬 수 있다.

Claims (34)

  1. 인쇄회로상에 장착된 하우징내의 기판상에 배열된 하나의 부품조립체를 포함하는 부품 또는 모듈의 제조방법에 있어서:
    상기 부품 또는 모듈의 적어도 일부를 절연물질로 코팅하는 적어도 하나의 코팅단계;및
    상기 부품 또는 모듈의 적어도 일부 및/또는 적어도 하나의 상호연결요소를 형성 및/또는 수용할 수 있는 영역을 정의하도록 상기 절연물질의 일부 상에 형성된 적어도 하나의 도전영역을 형성하는 적어도 하나의 형성단계를 포함하는 것을 특징으로 하는 제조방법.
  2. 제1항에 있어서,
    상기 적어도 하나의 도전영역은 상기 부품 또는 모듈을 인쇄회로 상에 부착시킬 수 있는 상호연결구조물을 정의하는 것을 특징으로 하는 제조방법.
  3. 제2항에 있어서,
    상기 상호연결구조물은 상기 하우징의 측면 모서리 상에서 상기 기판까지 연장된 적어도 하나의 연결포인트 및 대응하는 적어도 하나의 링크를 포함하는 것을 특징으로 하는 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 상호연결구조물은 납땜에 의해 인쇄회로 상에 직접 조립되는 것을 특징으로 하는 제조방법.
  5. 제4항에 있어서,
    상기 상호연결구조물은 CMS 기술에 따라 인쇄회로 상에 조립되는 것을 특징으로 하는 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 적어도 하나의 도전영역은 수동부품을 정의하는 것을 특징으로 하는 제조방법.
  7. 제6항에 있어서,
    상기 수동부품은 캐패시터, 인덕터, 저항 및 그 조합을 포함하는 그룹에 속하는 것을 특징으로 하는 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 적어도 하나의 도전영역은 상기 절연물질로 형성된 유전체를 갖는 캐패시터의 전극이 되는 것을 특징으로 하는 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 적어도 하나의 도전영역은 적어도 하나의 부품을 수용하도록 설계된 적어도 2개의 도전영역을 포함하는 것을 특징으로 하는 제조방법.
  10. 제9항에 있어서,
    상기 부품은 납땜이나 접착방식으로 장착되는 것을 특징으로 하는 제조방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    우선하여 상기 부품들의 적어도 일부를 코팅하는 단계;
    전자기 차폐를 보장하도록 상기 코팅된 부분을 금속화하는 단계; 및
    최종적으로 코팅하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  12. 제11항에 있어서,
    상기 최종적 코팅단계는 이중 몰딩으로 완료되는 것을 특징으로 하는 제조방법.
  13. 제11항 및 제12항 중 어느 한 항에 있어서,
    상기 차폐는 상기 부품들을 적어도 2개의 조립체로 독립적으로 시행하는 것을 특징으로 하는 제조방법
  14. 제13항에 있어서,
    상기 하위 조립체의 적어도 하나는 외부 방열체(radiator)에 연결되는 것을 특징으로 하는 제조방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 적어도 하나의 코팅단계와 상기 적어도 하나의 도전영역의 형성단계는 적어도 1회 반복되는 것을 특징으로 하는 제조방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    블럭플랜(block plan)을 형성하기 위한 금속화층을 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    적어도 하나의 코팅층을 통과하며 도전물질로 충전된, 적어도 하나의 개방부를 형성하는 것을 특징으로 하는 제조방법.
  18. 제17항에 있어서,
    상기 개방부는 원추형 또는 원뿔대(truncated) 형태임을 특징으로 하는 제조방법.
  19. 제17항 및 제18항 중 어느 한 항에 있어서,
    상기 개방부는 기계적 천공, 레이저천공, 화학적 부식, 혹은 코팅 몰딩으로 형성되는 것을 특징으로 하는 제조방법.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 개방부는 도전물질로 실크스크린인쇄, 가압충전, 화학적 혹은 전기 화학적 배스를 이용하여 충전되는 것을 특징으로 하는 제조방법.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 절연물질은 플라스틱물질인 것을 특징으로 하는 제조방법.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서,
    상기 절연물질은 상기 부품 또는 모듈이 연결될 인쇄회로기판 물질의 열팽창계수에 적합하게 선택된 열팽창계수를 갖는 것을 특징으로 하는 제조방법.
  23. 제1항 내지 제22항 중 어느 한 항에 있어서,
    상기 코팅단계는 상기 적어도 하나의 도전영역과 적어도 하나의 표면부분 사이의 전기적 연속성을 제공하기 위해서 상기 기판 표면의 적어도 일부를 남겨두도록 선택적으로 실시되는 것을 특징으로 하는 제조방법.
  24. 제1항 내지 제23항 중 어느 한 항에 있어서,
    상기 코팅단계는 물질을 주조, 사출 또는 전사하고, 이어 중합반응 또는 소성함으로써 제조되는 것을 특징으로 하는 제조방법.
  25. 제1항 내지 제24항 중 어느 한 항에 있어서,
    상기 적어도 하나의 도전영역의 형성단계는 상기 절연물질표면을 금속화하는 단계와, 상기 금속화층을 부분적으로 제거하여 기하학적 형태를 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  26. 제25항에 있어서,
    상기 금속화하는 단계는 적어도 화학적 및/또는 전기 화학적 배스, 도전성 페인팅, 전도성 요소의 분해 및/또는 진공상태에서의 증발방법에 의한 표면처리공정을 포함하는 것을 특징으로 하는 제조방법.
  27. 제25항 및 제26항 중 어느 한 항에 있어서,
    상기 기하학적 형태의 형성단계는 레이저나 선택적인 레블레이션(revelatiom)에 의한 3차원 에칭(MID: 몰드된 상호연결 디바이스) 또는 화학적 부식단계를 포함하는 것을 특징으로 하는 방법
  28. 제1항 내지 제27항 중 어느 한 항에 있어서,
    상기 코팅 및 도전영역 상에 감광막 유기물질로 이루어진 막을 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  29. 제1항 내지 제28항 중 어느 한 항에 있어서,
    상기 부품에서 발생된 열의 방출을 도모하기 위해 적어도 하나의 열방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  30. 인쇄회로상에 장착된 하우징내의 기판상에 배열된 하나의 부품조립체를 포함하는 부품 또는 모듈에 있어서,
    상기 부품 또는 모듈의 적어도 일부에 코팅된 절연물질과, 상기 부품 또는 모듈의 적어도 일부 및/또는 적어도 상호연결 요소를 형성 및/또는 수용할 수 있는 영역을 정의하도록 상기 절연물질의 일부 상에 형성된 적어도 하나의 도전영역을 포함하는 것을 특징으로 하는 부품 혹은 모듈
  31. 제30항에 있어서, 상기 부품 또는 모듈은,
    상기 모듈이 인쇄회로에 부착될 수 있는 상호연결구조물을 정의하는 상기 적어도 하나의 도전영역을 포함하는 것을 특징으로 하는 부품 또는 모듈.
  32. 제30항 및 제31항 중 어느 한 항에 있어서, 상기 부품 또는 모듈은,
    상기 적어도 하나의 도전영역에 의해 정의된 적어도 하나의 수동부품을 포함하는 것을 특징으로 하는 부품 또는 모듈.
  33. 제30항 내지 제32항 중 어느 한 항에 있어서, 상기 부품 또는 모듈은,
    상기 절연물질로 형성된 유전체층과 상기 도전영역중 하나로 형성된 적어도 하나의 전극을 갖는 적어도 하나의 캐패시터를 포함하는 것을 특징으로 하는 부품 또는 모듈.
  34. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 부품 또는 모듈은,
    상기 적어도 2개의 도전영역에 연결된 적어도 하나의 부품을 포함하는 것을 특징으로 하는 부품 또는 모듈.
KR1020057016371A 2003-03-03 2004-03-03 전자부품 또는 모듈의 제조방법 및 전자부품 또는 모듈 KR20050105507A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0302588A FR2852190B1 (fr) 2003-03-03 2003-03-03 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
FR03/02588 2003-03-03

Publications (1)

Publication Number Publication Date
KR20050105507A true KR20050105507A (ko) 2005-11-04

Family

ID=32865201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016371A KR20050105507A (ko) 2003-03-03 2004-03-03 전자부품 또는 모듈의 제조방법 및 전자부품 또는 모듈

Country Status (8)

Country Link
US (1) US20070041163A1 (ko)
EP (1) EP1599903A2 (ko)
JP (1) JP2006519502A (ko)
KR (1) KR20050105507A (ko)
CN (1) CN1846306A (ko)
FR (1) FR2852190B1 (ko)
RU (1) RU2005126975A (ko)
WO (1) WO2004082022A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
US5180976A (en) * 1987-04-17 1993-01-19 Everett/Charles Contact Products, Inc. Integrated circuit carrier having built-in circuit verification
US5069626A (en) * 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5257049A (en) * 1990-07-03 1993-10-26 Agfa-Gevaert N.V. LED exposure head with overlapping electric circuits
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5369552A (en) * 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US6261508B1 (en) * 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
FR2808164B1 (fr) * 2000-04-21 2002-06-07 Wavecom Sa Procede de blindage d'au moins la partie superieure d'un module de radiocommunication, et module de radiocommunication correspondant
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
US6509640B1 (en) * 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
JP4564186B2 (ja) * 2001-02-16 2010-10-20 株式会社東芝 パターン形成方法
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices

Also Published As

Publication number Publication date
FR2852190B1 (fr) 2005-09-23
EP1599903A2 (fr) 2005-11-30
US20070041163A1 (en) 2007-02-22
WO2004082022A2 (fr) 2004-09-23
RU2005126975A (ru) 2006-05-27
FR2852190A1 (fr) 2004-09-10
WO2004082022A3 (fr) 2005-09-15
CN1846306A (zh) 2006-10-11
JP2006519502A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US5455064A (en) Process for fabricating a substrate with thin film capacitor and insulating plug
EP1761119B1 (en) Ceramic capacitor
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
CN104205268B (zh) 三维无源多器件结构
WO2000063970A1 (fr) Composant modulaire et son procede de production
KR101153570B1 (ko) 반도체 패키지 모듈
US20060214278A1 (en) Shield and semiconductor die assembly
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
JP2018006778A (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
EP1579746A1 (en) Mounting capacitors under ball grid array
JP2001298273A (ja) 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
CN108900216B (zh) 一种无线传输模组及制造方法
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
US20030100287A1 (en) Radiocommunication module in the form of an electronic macro-component , corresponding interface structure and transfer method onto a motherboard
KR20050105507A (ko) 전자부품 또는 모듈의 제조방법 및 전자부품 또는 모듈
CN107046777B (zh) 一种电路基板内埋无源器件的集成方法
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
JP2780424B2 (ja) 混成集積回路
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
CN107068647B (zh) 电子模块以及其制造方法
CN219811487U (zh) 封装模组、板对板连接结构及电子设备
CN110708864B (zh) 一种含有散热介质的印制电路板及其制备方法
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid