CN1832463B - 数字信号接收电路 - Google Patents

数字信号接收电路 Download PDF

Info

Publication number
CN1832463B
CN1832463B CN2005101085351A CN200510108535A CN1832463B CN 1832463 B CN1832463 B CN 1832463B CN 2005101085351 A CN2005101085351 A CN 2005101085351A CN 200510108535 A CN200510108535 A CN 200510108535A CN 1832463 B CN1832463 B CN 1832463B
Authority
CN
China
Prior art keywords
level
peak
signal
input signal
detection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101085351A
Other languages
English (en)
Other versions
CN1832463A (zh
Inventor
水永直
村上忠正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1832463A publication Critical patent/CN1832463A/zh
Application granted granted Critical
Publication of CN1832463B publication Critical patent/CN1832463B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

提供即使解调信号中产生直流电位偏置,也可正确重现基带信号的数字信号接收电路。通过延迟峰值检测部13,在比峰值检测部11迟的定时,检测输入信号IN的峰值电平,在峰值差分检测部15检测延迟峰值电平DPL与峰值电平PL的峰值差PLD。复位部17中,当峰值电平PL与底部电平BL的电平差超过输入信号IN的振幅对应的规定值,且峰值差PLD超过允许峰值差PLM时,输出针对底部检测部12的复位信号BRS。从而,底部检测部12输出的底部电平BL,替换成基于最新的输入信号IN的底部电平。

Description

数字信号接收电路
技术领域
本发明涉及在有线及无线通信等的数据传送***中,将解调信号变换成基带信号的数字信号接收电路,具体地说,涉及解调信号的直流电位补偿。
背景技术
图2是传统的数字信号接收电路的构成图。
数字信号接收电路是,将在解调电路中解调的模拟信号作为输入信号IN,通过与由该输入信号IN获得的基准电位REF进行比较,重现基带的输出信号OUT。
该数字信号接收电路具有:峰值检测部1,检测未图示的解调电路提供的输入信号IN的波形的顶点电位;底部检测部2,检测该输入信号IN的波形的底部电位。从峰值检测部1输出的峰值电平PL,和从底部检测部2输出的底部电平BL,分别通过缓冲放大器3、4提供给电阻5的两端,形成从该电阻5的中点输出基准电位REF。
基准电位REF提供给比较器(CMP)6的基准端子,输入信号IN提供给该比较器6的比较端子,形成从比较器6的输出侧输出输出信号OUT。
该数字信号接收电路中构成为,峰值检测部1在输入信号IN上升时,立即跟随,当该输入信号IN降低时通过以大的时间常数跟随,保持峰值电平PL。另外,底部检测部2构成为,与峰值检测部1相反,输入信号IN降低时,立即跟随,当该输入信号IN上升时通过以大的时间常数跟随,保持底部电平BL。从而,电阻5的中点,底部电平BL和峰值电平PL的平均电平,作为基准电位REF输出。
然后,通过比较器6比较输入信号IN和基准电位REF,根据比较结果,重现“L”或“H”的2值基带信号,作为输出信号OUT输出。
[专利文献1]特开平10-84231号公报
[专利文献2]特开2001-36470号公报
但是,上述数字信号接收电路具有如下的问题。
图3是用于说明图2的数字信号接收电路的问题的信号波形图。
如图3所示,例如作为输入信号IN,如果输入伴随直流电位上升一定电平偏置的信号,则峰值检测部1输出的峰值电平PL立即跟随偏置上升。另一方面,从底部检测部2输出的底部电平BL,不立即跟随,基本上保持原来的电平。因而,基准电位REF不能成为实际输入信号IN的峰值和底部的中间电位,不能重现正确的基带信号,导致输出异常脉冲宽度的输出信号OUT。并且,输入信号IN的直流电位产生降低一定电平的偏置时,峰值检测部1输出的峰值电平PL不跟随,会产生同样的问题。
发明内容
本发明的目的是提供,即使在解调信号产生直流电位偏置时,也能正确重现基带信号的数字信号接收电路。
本发明的数字信号接收电路,其特征在于具备:峰值检测部,跟随输入信号的电位的上升并保持峰值电平,提供第1复位信号时,复位保持的峰值电平;底部检测部,跟随上述输入信号的电位的降低并保持底部电平,提供第2复位信号时,复位保持的底部电平;延迟峰值检测部,在比上述峰值检测部迟的定时,跟随上述输入信号的电位的上升并保持延迟峰值电平;延迟底部检测部,在比上述底部检测部迟的定时,跟随上述输入信号的电位的降低,保持延迟底部电平;峰值差分检测部,检测上述峰值电平和上述延迟峰值电平的差,输出峰值差;底部差分检测部,检测上述底部电平和上述延迟底部电平的差,输出底部差;复位部,当上述峰值电平和上述底部电平的电平差比上述输入信号的振幅对应设定的规定值大,且上述峰值差超过预先设定的允许峰值差时,输出上述第2复位信号,当该电平差比该规定值大,且上述底部差超过预先设定的允许底部差时,输出上述第1复位信号;比较器,将上述输入信号与由上述峰值电平及上述底部电平获得的基准电位进行比较,重现数字基带信号。
发明的效果
本发明中,在峰值电平和底部电平的检测中,分别设置时间常数不同的2组检测部,当2个检测结果的电平差超过预先规定的允许差时,对检测部提供复位信号。从而,输入信号中产生直流电位变动,则检测部复位,峰值电平和底部电平变更成对应于最新输入信号的电平。因此,即使解调信号中产生直流电位偏置时,也有可以正确重现基带信号的效果。
附图说明
图1是表示本发明实施例1的数字信号接收电路的构成图。
图2是传统的数字信号接收电路的构成图。
图3是用于说明图2的数字信号接收电路的课题的信号波形图。
图4是表示图1的动作的一例的信号波形图。
图5是表示本发明实施例2的数字信号接收电路的构成图。
图6是表示本发明实施例3的数字信号接收电路的构成图。
图7是表示图6的动作的一例的信号波形图。
符号说明
11、11A、11B  峰值检测部
12、12A、12B  底部检测部
13  延迟峰值检测部
14  延迟底部检测部
15  峰值差分检测部
16  底部差分检测部
17   复位部
21   比较器
22、23  电平转换部
具体实施方式
在处理振幅无变化,直流电位变动的输入信号的数字信号接收电路的场合,构成如下:峰值检测部,具有跟随输入信号的电位上升保并持峰值电平的第1电容;底部检测部,具有跟随上述输入信号的电位降低并保持底部电平的第2电容;第1电平转换部,将只比上述底部电平高上述输入信号的振幅对应设定的规定值的电平提供给上述第1电容;第2电平转换部,将只比上述峰值电平低上述规定值的电平提供给上述第2电容;比较器,将上述输入信号与由上述峰值电平及上述底部电平获得的基准电位进行比较,重现数字基带信号。
本发明除上述外的其他目的和新特征,通过下面的最佳实施例的说明并参考附图进行理解,变得更清楚。但是,附图只是用于说明,并不是限定本发明的范围。
实施例1
图1是表示本发明实施例1的数字信号接收电路的构成图。
该数字信号接收电路具备:从未图示的解调电路提供输入信号IN的峰值检测部11、底部检测部12、延迟峰值检测部13、及延迟底部检测部14。
峰值检测部11构成为检测输入信号IN的波形顶点的电位,输出峰值电平PL,该输入信号IN上升时立即跟随,当输入信号IN降低时,以大的时间常数跟随,保持峰值电平PL。另外,该峰值检测部11构成为,当提供复位信号PRS时,复位保持的峰值电平PL,保持新的输入信号IN对应的峰值电平PL。
底部检测部12与峰值检测部11相反,构成为检测输入信号IN的波形底部的电位,输出底部电平BL,该输入信号IN降低时,立即跟随,输入信号IN上升时以大的时间常数跟随,保持底部电平BL。另外,该底部检测部12构成为,当提供复位信号BRS时,复位保持的底部电平BL,保持新的输入信号IN对应的底部电平BL。
延迟峰值检测部13构成为,迟于输入信号IN的波形变动,检测顶点电位,输出延迟峰值电平DPL,当该输入信号IN上升时,比峰值检测部11迟地进行跟随,输入信号IN降低时,以大的时间常数跟随,以保持延迟峰值电平DPL。
延迟底部检测部14与延迟峰值检测部13相反,构成为迟于输入信号IN的波形变动,检测底部的电位,输出延迟底部电平DBL,当该输入信号IN降低时,比底部检测部12迟地进行跟随,当输入信号IN上升时,以大的时间常数进行跟随,以保持延迟底部电平DBL。
峰值检测部11的峰值电平PL和延迟峰值检测部13的延迟峰值电平DPL提供给峰值差分检测部15,底部检测部12的底部电平BL和延迟底部检测部14的延迟底部电平DBL提供给底部差分检测部16。
峰值差分检测部15将峰值电平PL和延迟峰值电平DPL的差分,作为峰值差PLD输出,底部差分检测部16将底部电平BL和延迟底部电平DBL的差分,作为底部差BLD输出。这些峰值差PLD及底部差BLD,与峰值电平PL及底部电平BL,同时提供给复位部17。
复位部17,根据峰值电平PL、底部电平BL、峰值差PLD、及底部差BLD的状态,输出峰值检测部11对应的复位信号PRS和底部检测部12对应的复位信号BRS。即,复位部17,在峰值电平PL和底部电平BL的差大于规定值(相当于正常状态下的输入信号IN的振幅的值)A且当峰值差PLD超过预先设定的允许峰值差PLM时,输出底部检测部12对应的复位信号BRS,当底部差BLD超过预先设定的允许底部差BLM时,输出峰值检测部11对应的复位信号PRS。
这里,如果将复位信号的输出条件进行整理,则如下所述。
复位信号BRS的输出条件:PL-BL>A且|PLD|>PLM
复位信号PRS的输出条件:PL-BL>A且|BLD|>BLM
另外,该数字信号接收电路具有,用于将峰值检测部11输出的峰值电平PL和底部检测部12输出的底部电平BL以阻抗进行分离的缓冲放大器18、19,这些缓冲放大器18、19的输出侧与电阻20的两端连接。电阻20的中点输出的基准电位REF提供给比较器21的基准端子,将输入信号IN提供给该比较器21的比较端子。然后,比较器21的输出侧输出输出信号OUT。
图4是表示图1的动作的一例的信号波形图。下面,参考该图4,说明图1的动作。
在输入信号IN中无直流电位变动的场合,是与传统的数字信号接收电路相同的动作。
即,峰值检测部11的峰值电平PL和延迟峰值检测部13的延迟峰值电平DPL成为相同值,峰值差分检测部15的峰值差PLD变成0。另外,底部检测部12的底部电平BL和延迟底部检测部14的延迟底部电平DBL变成相同值,底部差分检测部16的底部差BLD变成0。从而,不输出来自复位部17的复位信号PRS、BRS,通过峰值检测部11和底部检测部12,分别检测峰值电平PL和底部电平BL。
峰值电平PL和底部电平BL,分别通过缓冲放大器18、19提供给电阻20,从该电阻20的中点,将这些峰值电平PL和底部电平BL的平均值作为基准电位REF输出。然后,通过比较器21比较输入信号IN和基准电位REF,根据比较结果,重现“L”或“H”的2值基带信号,输出输出信号OUT。
另一方面,当输入信号IN中产生直流电位变动的场合,例如图4的左侧所示直流电位上升,峰值电平PL急速上升,与底部电平BL的差超过规定值A。虽然伴随直流电位的上升,延迟峰值电平DPL也上升,但该上升速度比峰值电平PL的上升速度要慢,峰值差PLD增加。然后,峰值差PLD如果超过允许峰值差PLM,则从复位部17输出复位信号BRS。从而,底部检测部12复位,保持至今的底部电平BL复位。从而,底部电平BL补偿成输入信号IN的底部电平。
通过补偿底部电平BL,复位信号BRS被解除,通过根据补偿后的峰值电平PL和底部电平BL生成的基准电位REF,正确无误重现基带信号,并输出输出信号OUT。
另外,图4的右侧所示直流电位如果降低,则底部电平BL急速降低,与峰值电平PL的差超过规定值A。虽然伴随直流电位的降低,延迟底部电平DBL也降低,由于该降低速度比底部电平BL的降低速度要慢,底部差BLD增加。如果底部差BLD超过允许底部差BLM,则从复位部17输出复位信号PRS。从而,峰值检测部11被复位,保持至今的峰值电平PL被复位。从而,峰值电平PL补偿成实际输入信号IN的顶点电平。
通过补偿峰值电平PL,复位信号PRS被解除,通过根据补偿后的峰值电平PL和底部电平BL生成的基准电位REF,正确无误重现基带信号,并输出输出信号OUT。
如上所述,该实施例1的数字信号接收电路具备:通过复位信号PRS可复位保持的峰值电平PL的峰值检测部11,及通过复位信号BRS可复位保持的底部电平BL的底部检测部12,同时具备:峰值电平PL和底部电平BL急剧变动时,用于复位峰值检测部11和底部检测部12的延迟峰值检测部13;延迟底部检测部14、峰值差分检测部15、底部差分检测部16、及复位部17。从而,检测电位变动的方向,可对该变动方向进行对应电平变动的补偿,并可降低基带信号的重现误差的优点。
实施例2
图5是表示本发明实施例2的数字信号接收电路的构成图,与图1中相同的要素,使用相同的符号。
该数字信号接收电路,取代图1的数字信号接收电路中的峰值检测部11及底部检测部12,而设置功能有若干不同的峰值检测部11A及底部检测部12A,同时追加用于帮助这些峰值检测部11A及底部检测部12A的动作的电平转换部22、23。
即,峰值检测部11A构成为,具有与图1中的峰值检测部11相同峰值电平检测功能的同时,当提供复位信号PRS时,将从电平转换部22提供的转换信号BLS的电平作为峰值电平PL输出。同样,底部检测部12A构成为,具有与图1中的底部检测部12相同的底部电平检测功能的同时,当提供复位信号BRS时,将从电平转换部23提供的转换信号PLS的电平作为底部电平BL输出。
另一方面,电平转换部22,将比底部检测部12输出的底部电平BL总是高规定值A(相当于正常状态的输入信号IN的振幅值)的电平,作为转换信号BLS输出。另外,电平转换部23,将比峰值检测部12输出的峰值电平PL,总是低规定值A的电平作为转换信号PLS输出。因此,转换信号BLS变成与峰值电平PL大致相同电位,转换信号PLS变成与底部电平BL大致相同电位。
接着对动作进行说明。
该数字信号接收电路中,输入信号IN中无直流电位变动场合的动作,及检测输入信号IN中的直流电位变动并输出复位信号PRS、BRS之前的动作,与实施例1相同。
这里,如果将复位信号BRS提供给底部检测部12A,则该底部检测部12A输出的底部电平BL,变成与转换信号PLS的电平,即实际输入信号IN的底部电平大致相同的电位。
另外,如果将复位信号PRS提供给峰值检测部11A,则该峰值检测部11A输出的峰值电平PL,变成与转换信号BLS的电平,即实际输入信号IN的峰值电平大致相同的电位。之后的动作,与实施例1相同。
如上所述,该实施例2的数字信号接收电路具备:峰值检测部11A,当通过复位信号PRS复位保持的峰值电平PL时,将提供的转换信号BLS作为新的峰值电平PL输出;底部检测部12A,将通过复位信号BRS复位保持的底部电平BL时,将提供的转换信号PSL作为新的底部电平BL输出。而且,该数字信号接收电路还具备:电平转换部22,输出比峰值电平PL总是低规定值A的电平的转换信号BLS;电平转换部23,输出比底部电平BL总是高规定值A的电平的转换信号PLS。从而,输出复位信号PRS、BRS时,没有输出瞬间异常的峰值电平PL和底部电平BL的可能性,可进行更稳定的电平变动补偿,有能进一步降低基带信号的重现误差的优点。
实施例3
图6是表示本发明实施例3的数字信号接收电路的构成图。
该数字信号接收电路由,峰值检测部11B及底部检测部12B,与图5相同的缓冲放大器18、19,电阻20,比较器21,及电平转换部22、23构成。
峰值检测部11B,在第1输入侧被施加输入信号IN的差动放大电路的输出侧和接地电位GND之间,连接有用于保持峰值电平PL的电容,同时该输出侧连接到第2输入侧。而且,峰值检测部11B的电容由电平转换部22提供转换信号BLS。转换信号BLS是,比底部电平BL总是高规定值A(相当正常状态的输入信号IN的振幅值)的电平而生成的信号。
底部检测部12B,在第1输入侧被施加输入信号IN的差动放大电路的输出侧和电源电位VDD之间,连接有用于保持底部电平BL的电容,同时该输出侧与第2输入侧连接。而且,底部检测部12B的电容由电平转换部23提供转换信号PLS。转换信号PLS是,比峰值电平PL总是低规定值A的电平而生成的信号。
图7是表示图6的动作的一例的信号波形图。下面参考该图7,对图6的动作进行说明。
在输入信号IN中无直流电位变动的场合,峰值检测部11B输出的峰值电平PL与底部检测部12B输出的底部电平BL的电平差成为规定值A。因此,电平转换部22输出的转换信号BLS变成与峰值电平PL相同的电平,不影响任何峰值检测部11B的输出。同样,电平转换部23输出的转换信号PLS变成与底部电平BL相同的电平,不影响任何底部检测部12B的输出。从而,基准电位REF变成正确的峰值电平PL和底部电平BL的平均电平,通过比较器21准确无误地重现2值的基带信号,并作为输出信号OUT输出。
接着,在输入信号IN的直流电位急速上升的场合,峰值检测部11B输出的峰值电平PL,跟随直流电位的急速上升而急速上升。伴随之,电平转换部23输出的转换信号PLS也急速上升直流电位的上升量。由于转换信号PLS提供给底部检测部12B的电容,该底部检测部12B输出的底部电平BL也急速上升直流电位的上升量。而且,该急速上升的底部电平BL提供给电平转换部22,转换信号BLS也急速上升直流电位的上升量。虽然转换信号BLS提供给峰值检测部11B的电容,但由于该电容的电位已经上升了直流电位的上升量,对峰值电平PL无任何影响。
通过这样的反馈动作,输入信号IN的直流电位急速上升后,不仅峰值电平PL,底部电平BL也跟随输入信号IN的直流电位的变动,总是维持正确的电平。同样,在输入信号IN的直流电位急速降低的场合,不仅底部电平BL,峰值电平PL也跟随输入信号IN的直流电位的变动,总是维持正确的电平。
如上所述,该实施例3的数字信号接收电路具备,将比峰值检测部11B检测出的峰值电平PL低输入信号IN的振幅的电平的转换信号PLS提供给底部检测部12B,将比该底部检测12B检测出的底部电平BL高输入信号IN的振幅的电平的转换信号BLS提供给峰值检测部11B的反馈环。因此,输入信号IN的振幅无变化的场合,有通过比实施例1、2简单得多的构成,可不影响直流电位的变动进行基带信号的重现的优点。

Claims (3)

1.一种数字信号接收电路,其特征在于具备:
峰值检测部,跟随输入信号的电位上升并保持峰值电平,在提供第1复位信号时,复位保持的峰值电平;
底部检测部,跟随所述输入信号的电位的降低并保持底部电平,在提供第2复位信号时,复位保持的底部电平;
延迟峰值检测部,在比所述峰值检测部迟的定时,跟随所述输入信号的电位的上升,并保持延迟峰值电平;
延迟底部检测部,在比所述底部检测部迟的定时,跟随所述输入信号的电位的降低并保持延迟底部电平;
峰值差分检测部,检测所述峰值电平和所述延迟峰值电平的差,输出峰值差;
底部差分检测部,检测所述底部电平和所述延迟底部电平的差,输出底部差;
复位部,当所述峰值电平和所述底部电平的电平差比对应于所述输入信号的振幅设定的规定值大,且所述峰值差超过预先设定的允许峰值差时,输出所述第2复位信号,当该电平差比该规定值大,且所述底部差超过预先设定的允许底部差时,输出所述第1复位信号;
比较器,将所述输入信号与由所述峰值电平及所述底部电平获得的基准电位进行比较,重现数字基带信号。
2.权利要求1所述的数字信号接收电路,其特征在于设置有:
第1电平转换部,将只比所述峰值电平低所述规定值的电平,作为第1转换信号输出;
第2电平转换部,将只比所述底部电平高所述规定值的电平,作为第2转换信号输出,
所述峰值检测部构成为:在被供给所述第1复位信号时,将保持的峰值电平替换成所述第2转换信号,
所述底部检测部构成为:在被供给所述第2复位信号时,将保持的底部电平替换成所述第1转换信号。
3.一种数字信号接收电路,其特征在于:
通过具备:
峰值检测部,具有跟随输入信号的电位的上升并保持峰值电平的第1电容;
底部检测部,具有跟随所述输入信号的电位的降低并保持底部电平的第2电容;
第1电平转换部,将只比所述底部电平高所述输入信号的振幅对应设定的规定值的电平,提供给所述第1电容;
第2电平转换部,将只比所述峰值电平低所述规定值的电平,提供给所述第2电容;以及
比较器,将所述输入信号与由所述峰值电平及所述底部电平获得的基准电位进行比较,重现数字基带信号,
从而,具有将比所述峰值检测部检测出的峰值电平低输入信号的振幅的电平的转换信号提供给所述底部检测部,将比所述底部检测部检测出的底部电平高输入信号的振幅的电平的转换信号提供给所述峰值检测部的反馈环。
CN2005101085351A 2005-03-11 2005-09-30 数字信号接收电路 Expired - Fee Related CN1832463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP068506/05 2005-03-11
JP2005068506A JP2006254143A (ja) 2005-03-11 2005-03-11 ディジタル信号受信回路

Publications (2)

Publication Number Publication Date
CN1832463A CN1832463A (zh) 2006-09-13
CN1832463B true CN1832463B (zh) 2011-06-08

Family

ID=36994467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101085351A Expired - Fee Related CN1832463B (zh) 2005-03-11 2005-09-30 数字信号接收电路

Country Status (4)

Country Link
US (1) US7570715B2 (zh)
JP (1) JP2006254143A (zh)
KR (1) KR20060097547A (zh)
CN (1) CN1832463B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2073472A1 (en) * 2007-12-19 2009-06-24 Eqcologic NV DC restoration circuit allowing sparse data patterns
US7863940B2 (en) * 2008-08-15 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Envelope detector for high speed applications
US8698543B1 (en) * 2013-02-28 2014-04-15 Memsic, Inc. Interface to a serial communications bus
CN105763182B (zh) * 2014-12-16 2018-12-07 华硕电脑股份有限公司 信号解析电路及信号解析方法
JP6336506B2 (ja) * 2015-09-24 2018-06-06 株式会社デンソー リンギング抑制回路
US11817861B2 (en) 2021-11-29 2023-11-14 Samsung Electronics Co., Ltd. Receiver including offset compensation circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412692A (en) * 1992-07-27 1995-05-02 Mitsumi Electric Co., Ltd. Data slicer
CN1395371A (zh) * 2001-06-27 2003-02-05 三星电子株式会社 具有偏移补偿功能的突发模式接收装置及其数据恢复方法
CN1525395A (zh) * 2003-02-24 2004-09-01 深圳迈瑞生物医疗电子股份有限公司 信号时域波形极值点和周期的检测方法
CN1534614A (zh) * 2003-03-28 2004-10-06 上海乐金广电电子有限公司 抖动信号检测装置及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754335B2 (ja) * 1989-01-31 1995-06-07 富士通株式会社 ピーク値検出回路
JP2856787B2 (ja) * 1989-10-27 1999-02-10 日本電気ホームエレクトロニクス株式会社 2値化回路、中間レベル検出回路及びピーク包絡線検出回路
JPH1084231A (ja) 1996-05-24 1998-03-31 Toshiba Corp デジタル信号受信回路
JP3526719B2 (ja) * 1997-03-19 2004-05-17 富士通株式会社 自動閾値制御回路および信号増幅回路
US6041084A (en) * 1997-08-15 2000-03-21 Lucent Technologies, Inc. Circuit for optimal signal slicing in a binary receiver
JP2000022509A (ja) * 1998-06-26 2000-01-21 Sharp Corp スレッショルドレベル信号出力回路および同回路を使用した信号処理回路
JP3504176B2 (ja) * 1998-12-02 2004-03-08 富士通株式会社 信号増幅回路
JP3576874B2 (ja) * 1999-07-15 2004-10-13 シャープ株式会社 バースト伝送対応光受信器
JP2002111758A (ja) * 2000-09-28 2002-04-12 Ando Electric Co Ltd 波形整形回路及びその波形整形方法
US20030198302A1 (en) * 2002-04-17 2003-10-23 Wireless Interface Technologies, Inc. DC-tolerant bit slicer and method
JP3466181B1 (ja) * 2002-06-24 2003-11-10 沖電気工業株式会社 オフセット電圧キャンセル回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412692A (en) * 1992-07-27 1995-05-02 Mitsumi Electric Co., Ltd. Data slicer
CN1395371A (zh) * 2001-06-27 2003-02-05 三星电子株式会社 具有偏移补偿功能的突发模式接收装置及其数据恢复方法
CN1525395A (zh) * 2003-02-24 2004-09-01 深圳迈瑞生物医疗电子股份有限公司 信号时域波形极值点和周期的检测方法
CN1534614A (zh) * 2003-03-28 2004-10-06 上海乐金广电电子有限公司 抖动信号检测装置及方法

Also Published As

Publication number Publication date
JP2006254143A (ja) 2006-09-21
CN1832463A (zh) 2006-09-13
KR20060097547A (ko) 2006-09-14
US7570715B2 (en) 2009-08-04
US20060227900A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
CN1832463B (zh) 数字信号接收电路
TWI481144B (zh) 感應式電源供應器之供電模組中電流訊號檢測方法
US8576928B2 (en) Capacitive divider transmission scheme for improved communications isolation
JP5725168B2 (ja) 検出装置、光受信装置、検出方法および光受信方法
US11356135B2 (en) Measurement circuit for isolation product
US20110095817A1 (en) Overcurrent detection circuit and signal amplifying device
CN100492889C (zh) 定时调节方法和定时调节设备
US20020051271A1 (en) Loss of signal detection circuit for light receiver
CN101599802B (zh) 光接收器以及光接收器的光信号损失检测方法
JP2006349466A (ja) 温度検出装置
JP4397406B2 (ja) 受信回路および2値信号生成回路
US7711071B2 (en) Setting the slice level in a binary signal
CN105634521B (zh) 一种mlvds接收电路
JP2005072925A (ja) 光電流・電圧変換回路
CN102386857B (zh) 一种无直流恢复器的限幅放大器
CN100565116C (zh) 电子感测电路
CN209946245U (zh) 电压最值比较电路
CN111095884B (zh) 信号输出装置
CN102904575A (zh) Adc前端电路及利用其测量电阻的方法
CN111030648B (zh) 对称双通道信号峰峰值检测电路
JP4530363B2 (ja) 光電流・電圧変換回路
JP2009188818A (ja) Ask復調回路および受信機
US20060055435A1 (en) Dynamic slice level detector
JP4903637B2 (ja) コンパレータ回路
CN103560788B (zh) Sar adc电路、电子设备及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20120930