JP4397406B2 - 受信回路および2値信号生成回路 - Google Patents

受信回路および2値信号生成回路 Download PDF

Info

Publication number
JP4397406B2
JP4397406B2 JP2007207854A JP2007207854A JP4397406B2 JP 4397406 B2 JP4397406 B2 JP 4397406B2 JP 2007207854 A JP2007207854 A JP 2007207854A JP 2007207854 A JP2007207854 A JP 2007207854A JP 4397406 B2 JP4397406 B2 JP 4397406B2
Authority
JP
Japan
Prior art keywords
signal
circuit
level
value
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007207854A
Other languages
English (en)
Other versions
JP2009044508A (ja
Inventor
竜行 二瓶
圭一 楫野
竜朗 佐藤
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2007207854A priority Critical patent/JP4397406B2/ja
Publication of JP2009044508A publication Critical patent/JP2009044508A/ja
Application granted granted Critical
Publication of JP4397406B2 publication Critical patent/JP4397406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

本発明は、受信信号からデジタル信号を再生する受信回路に係り、特に、無信号時などにおいてデジタル信号に生じるノイズを抑制できる受信回路および2値信号生成回路に関するものである。
例えば赤外線通信などにおいては、受信信号のレベルが数10dB程度も変化する場合がある。そのため、検波後の受信信号からデジタル信号を再生する際に参照されるしきい値を、受信信号のレベルに応じて適切に変化させる必要がある。一般に、このしきい値は、検波後の受信信号を積分回路によって平均化することにより得られる。
図8は、ASK(amplitude shift keying)により変調された信号を検波してデジタル信号を再生する一般的な受信回路の一例を示す図である。図8に示す受信回路は、アンプ110と、検波回路120と、積分回路130と、コンパレータ140を備えている。
アンプ110は、ASKで変調された受信信号RFinを増幅する。検波回路120は、アンプ110において増幅された受信信号からベースバンド信号S11を分離する。積分回路130は、検波回路120において分離されたベースバンド信号S11を積分し、その平均を参照信号S12としてコンパレータ140に出力する。コンパレータ140は、ベースバンド信号S11と参照信号S12の電圧を比較し、その比較結果に応じたハイレベル又はローレベルのデジタル信号Doutを出力する。
図8に示す受信回路では、ベースバンド信号S11を積分することによって参照信号S12を生成している。そのため、搬送波が伝送されない無信号時において、参照信号S12はベースバンド信号S11に近づく。一方、コンパレータ140においては、ベースバンド信号S11と参照信号S12とが直接比較されるため、両者の電圧値が近づくと、ベースバンド信号S11に含まれるノイズ成分の影響でコンパレータ140の誤動作が生じ易くなる。その結果、無信号時においてコンパレータ140のデジタル信号Doutにノイズが発生する。
また、搬送波の伝送時においても、積分回路130の時定数より持続時間の長い搬送波が伝送されると、参照信号S12はベースバンド信号S11に近づく。このとき、ベースバンド信号S11には、上述したノイズの他に搬送波のリップルが含まれている。そのため、両者の電圧値が近づくと、デジタル信号Doutにノイズが発生する。
図9は、図8に示す受信回路におけるコンパレータ140の入力信号(S11,S12)の波形を例示する図である。図9に示すように、ベースバンド信号S11にはノイズやリップル成分が重畳している。そのため、無信号時や搬送波伝送時において参照信号S12がベースバンド信号S11に漸近すると、コンパレータ140の出力はノイズに応じて変化しやすくなる。
コンパレータ140の出力がノイズに応じて変化すると、通信のエラー率を上昇させる原因になる。また、本来は停止しているべき期間にコンパレータ140が動作するため、無駄な消費電力が増大する。
このようなコンパレータの誤動作を抑制するため、例えば下記の特許文献1では、ヒステリシスを持ったコンパレータを用いてASK復調器を構成している。
特開2004−135306号公報
コンパレータがヒステリシスを持つ場合、ヒステリシスの範囲をノイズの振幅より広く設定すれば、コンパレータの誤動作を有効に防止できる。しかしながら、ヒステリシスを持ったコンパレータは一般に消費電力が大きいという不利益がある。
また、ベースバンド信号に含まれる搬送波のリップルは、受信信号のレベルに比例して変動する。そのため、受信信号のレベル変動があまり大きくなると、リップルの振幅よりヒステリシスの不感範囲を広く設定することが困難になる。このような場合、従来の受信回路では、検波回路120に入力される受信信号の振幅が一定の範囲内に収まるように、アンプ110において自動利得制御を行っていた。しかし、アンプ110に自動利得制御の機能を持たせると、回路が複雑になり消費電力が増大するという不利益が生じる。
更に、無信号の状態を検出してコンパレータの動作を停止させることにより消費電力の低減を図る方法もあるが、この方法では、無信号状態の検出回路が必要になり、構成が複雑化するという不利益がある。
本発明はかかる事情に鑑みてなされたものであり、その目的は、簡易な回路構成でありながら、受信信号からデジタル信号を再生する際のノイズの発生を効果的に抑制できる受信回路および2値信号生成回路を提供することにある。
本発明の第1の観点に係る受信回路は、検波された受信信号を積分し、その積分結果を参照信号として出力する積分回路と、前記受信信号のレベルが前記参照信号のレベルより高い場合には第1の値を持ち、前記受信信号のレベルが前記参照信号のレベルより低い場合には第2の値を持つデジタル信号を出力する比較回路と、前記比較回路に入力される前記参照信号又は前記積分回路に入力される前記受信信号を増幅する第1の増幅回路であって、前記デジタル信号が前記第2の値から前記第1の値へ変化するとゲインを下げ、前記デジタル信号が前記第1の値から前記第2の値へ変化するとゲインを上げる第1の増幅回路とを有する。
上記第1の観点に係る受信回路によれば、前記受信信号のレベルが前記参照信号のレベルより高くなると、前記比較回路において出力される前記デジタル信号が前記第2の値から前記第1の値へ変化する。前記デジタル信号が前記第1の値へ変化すると、前記第1の増幅回路のゲインが低下し、前記比較回路に入力される前記参照信号のレベルが低くなる。これにより、前記デジタル信号を前記第1の値に維持した状態で、前記比較回路に入力される前記参照信号と前記受信信号とのレベル差が広がる。両信号のレベル差が広がると、前記受信信号に含まれるノイズ成分の影響による前記比較回路の誤動作が起こりにくくなり、前記デジタル信号のノイズが抑制される。
また、前記受信信号のレベルが前記参照信号のレベルより低くなると、上記とは逆に、前記デジタル信号は前記第2の値へ変化し、前記第1の増幅回路のゲインが上昇し、前記比較回路に入力される前記参照信号のレベルが高くなる。これにより、前記デジタル信号を前記第2の値に維持した状態で、前記比較回路に入力される前記参照信号と前記受信信号とのレベル差が広がる。この場合も、両信号のレベル差が広がることによって前記比較回路の誤動作が起こりにくくなり、前記デジタル信号のノイズが抑制される。
好適に、前記第1の増幅回路は、前記デジタル信号が前記第1の値を持つ場合には1より小さいゲインを持ち、前記デジタル信号が前記第2の値を持つ場合には1より大きいゲインを持つようにしてよい。
また好適に、前記第1の観点に係る受信回路は、前記比較回路に入力される前記受信信号を増幅する第2の増幅回路を有してもよい。前記第2の増幅回路は、前記デジタル信号が前記第2の値から前記第1の値へ変化するとゲインを上げ、前記デジタル信号が前記第1の値から前記第2の値へ変化するとゲインを下げてよい。
前記デジタル信号が前記第1の値へ変化した場合、前記第2の増幅回路のゲインが上昇し、前記比較回路に入力される前記受信信号のレベルが高くなる。これにより、前記デジタル信号を前記第1の値に維持した状態で、前記比較回路に入力される前記参照信号と前記受信信号とのレベル差が広がる。両信号のレベル差が広がると、前記比較回路の誤動作が起こりにくくなり、前記デジタル信号のノイズが抑制される。
また前記デジタル信号が前記第2の値へ変化した場合、前記第2の増幅回路のゲインが低下し、前記比較回路に入力される前記受信信号のレベルが低くなる。これにより、前記デジタル信号を前記第2の値に維持した状態で、前記比較回路に入力される前記参照信号と前記受信信号とのレベル差が広がる。両信号のレベル差が広がると、前記比較回路の誤動作が起こりにくくなり、前記デジタル信号のノイズが抑制される。
本発明の第2の観点に係る受信回路は、検波された受信信号を積分し、その積分結果を参照信号として出力する積分回路と、前記受信信号のレベルが前記参照信号のレベルより高い場合には第1の値を持ち、前記受信信号のレベルが前記参照信号のレベルより低い場合には第2の値を持つデジタル信号を出力する比較回路と、前記比較回路に入力される前記受信信号を増幅する増幅回路であって、前記デジタル信号が前記第2の値から前記第1の値へ変化するとゲインを上げ、前記デジタル信号が前記第1の値から前記第2の値へ変化するとゲインを下げる増幅回路とを有する。
上記第2の観点に係る受信回路によれば、前記受信信号のレベルが前記参照信号のレベルより高くなると、前記比較回路において出力される前記デジタル信号が前記第2の値から前記第1の値へ変化する。前記デジタル信号が前記第1の値へ変化すると、前記増幅回路のゲインが上昇し、前記比較回路に入力される前記受信信号のレベルが高くなる。これにより、前記デジタル信号を前記第1の値に維持した状態で、前記比較回路に入力される前記参照信号と前記受信信号とのレベル差が広がる。両信号のレベル差が広がると、前記受信信号に含まれるノイズ成分の影響による前記比較回路の誤動作が起こりにくくなり、前記デジタル信号のノイズが抑制される。
また、前記受信信号のレベルが前記参照信号のレベルより低くなると、上記とは逆に、前記デジタル信号は前記第2の値へ変化し、前記増幅回路のゲインが低下し、前記比較回路に入力される前記受信信号のレベルが低くなる。これにより、前記デジタル信号を前記第2の値に維持した状態で、前記比較回路に入力される前記参照信号と前記受信信号とのレベル差が広がる。この場合も、両信号のレベル差が広がることによって前記比較回路の誤動作が起こりにくくなり、前記デジタル信号のノイズが抑制される。
好適に、前記増幅回路は、前記デジタル信号が前記第1の値を持つ場合には1より大きいゲインを持ち、前記デジタル信号が前記第2の値を持つ場合には1より小さいゲインを持つようにしてよい。
第3の観点に係る2値信号生成回路は、デジタル情報を含む入力信号と参照信号とを比較して2値信号を出力する比較回路と、上記比較回路から出力される上記2値信号の論理レベルに応答して上記参照信号のレベルを制御する参照信号制御回路と、を有し、上記参照信号制御回路が上記参照信号を供給する増幅回路を含み、上記2値信号が第1の論理レベルのときに上記参照信号が第1の信号レベルとなり、上記2値信号が第2の論理レベルのときに上記参照信号が上記第1の信号レベルと異なる第2の信号レベルとなるように、上記増幅回路の利得が上記2値信号の論理レベルに応じて変化する
好適には、第3の観点に係る2値信号生成回路は、上記入力信号を積分して当該積分信号を上記増幅回路に供給する積分回路を更に有する。
好適には、第3の観点に係る2値信号生成回路は、上記2値信号が第1の論理レベルのときに上記参照信号が低くなり、上記2値信号が第2の論理レベルのときに上記参照信号が高くなるように制御される。
好適には、第3の観点に係る2値信号生成回路は、赤外線を電気信号に変換する赤外線検出回路と、上記電気信号を検波して上記入力信号を生成する検波回路とを更に有する。
本発明によれば、デジタル信号の値に応じてゲインを切り替える増幅回路を用いた簡易な回路構成によって、受信信号からデジタル信号を再生する際のノイズの発生を効果的に抑制できる。
図1は、本発明の第1の実施形態に係る受信回路の構成の一例を示す図である。
図1に示す受信回路は、アンプ10と、検波回路20と、積分回路30と、ヒステリシスアンプ40と、コンパレータ50とを有する。
積分回路30は、本発明における積分回路の一例である。
コンパレータ50は、本発明における比較回路の一例である。
ヒステリシスアンプ40は、本発明における第1の増幅回路の一例である。
アンプ10は、入力される受信信号RFinを増幅する回路であり、例えば一定のゲインを持つ電圧増幅器などの簡易な回路で構成することができる。
検波回路20は、アンプ10において増幅された受信信号から搬送波の高周波成分を除去してベースバンド信号S1を取り出す。検波回路20は、例えば図1に示すように、ダイオード21,抵抗22,キャパシタ23を有している。ダイオード21は、アンプ10で増幅された受信信号をアノードに入力し、カソードからベースバンド信号S1を出力する。抵抗22とキャパシタ23は、ダイオード21のアノードとグランド電位Gとの間に並列に接続されており、ダイオード21において整流された信号に含まれる搬送波の高周波成分を減衰させる。
積分回路30は、検波回路20から出力される検波後の受信信号(ベースバンド信号S1)を積分する。積分回路30は、例えば図1に示すように、抵抗31とキャパシタ32を有している。抵抗31の一方の端子には検波回路20からのベースバンド信号S1が入力され、他方の端子はキャパシタ32を介してグランド電位Gに接続される。積分回路30の積分結果は、キャパシタ32に電圧として発生する。
コンパレータ50は、検波回路20において分離されたベースバンド信号S1と、ヒステリシスアンプ40から入力される参照信号S2とを比較し、その結果に応じたデジタル信号を発生する。すなわち、コンパレータ50は、ベースバンド信号S1のレベルが参照信号S2のレベルより高い場合には値「1」を持ち、ベースバンド信号S1のレベルが参照信号S2のレベルより低い場合には値「0」を持つデジタル信号Doutを出力する。
ヒステリシスアンプ40は、積分回路30において積分された信号(キャパシタ32の電圧)を増幅してコンパレータ50に入力する。ヒステリシスアンプ40は、コンパレータ50のデジタル信号Doutに応じてゲインを切り替える。すなわち、デジタル信号Doutが「0」から「1」へ変化するとゲインを下げ、デジタル信号Doutが「1」から「0」へ変化するとゲインを上げる。
図2は、ヒステリシスアンプ40の構成の一例を示す図である。
図2に示すヒステリシスアンプ40は、差動増幅回路41と、抵抗42,43,44と、セレクタ回路45とを有する。
差動増幅回路41は、正入力端子と負入力端子を有し、この端子間の電圧を増幅して出力する。正入力端子には、増幅すべき信号Sin(図1の例では積分回路30の出力信号)が入力される。負入力端子には、抵抗42を介して差動増幅回路41の出力信号が帰還される。負入力端子とグランド電位Gとの間には、抵抗43および44が直列に接続される。
セレクタ回路45は、デジタル信号Doutに応じて、差動増幅回路41の出力のノードNA又は抵抗43および44の接続点のノードNBを選択し、その選択したノードをヒステリシスアンプ40の出力ノードNCに接続する。セレクタ回路45は、デジタル信号Doutが「1」の場合にノードNBを選択し、デジタル信号Doutが「0」の場合にノードNAを選択する。セレクタ回路45は、例えば図2に示すように、スイッチ回路46,47を有する。スイッチ回路46は、ノードNAおよびNCの間に接続されており、デジタル信号Doutが「1」の場合にオフ、「0」の場合にオンする。スイッチ回路47は、ノードNBおよびNCの間に接続されており、デジタル信号Doutが「1」の場合にオン、「0」の場合にオフする。
差動増幅回路41のゲインが十分高いものとすると、抵抗42を介した負帰還によって正入力端子と負入力端子の電圧がほぼ等しくなる。したがって、差動増幅回路41の出力ノードNAは入力信号Sinより高電位になり、抵抗43および44の接続点のノードNBは入力信号Sinより低電位になる。
デジタル信号Doutが「1」になると、抵抗43および44の接続点のノードNBが選択されるため、出力信号Soutは入力信号Sinより低電位になる。この場合、ヒステリシスアンプ40のゲインは「1」より小さくなる。一方、デジタル信号Doutが「0」になると、差動増幅回路41の出力ノードNAが選択されるため、出力信号Soutは入力信号Sinより高電位になる。この場合、ヒステリシスアンプ40のゲインは「1」より大きくなる。
ここで、上述した構成を有する受信回路の動作について、図3を参照して説明する。図3は、図1に示す受信回路におけるコンパレータ50の入力信号の波形を例示する図である。
受信信号RFinは、例えばASKにより変調されており、搬送波の有無によって信号を運んでいる。検波回路20においてこの受信信号RFinから分離されるベースバンド信号S1には、図3に示すように、外来ノイズや搬送波のリップルが含まれている。
搬送波が受信されない期間において、ベースバンド信号S1はローレベルになり、コンパレータ50から出力されるデジタル信号Doutは「0」になる。この期間が長く持続すると、積分回路30で積分された信号はベースバンド信号S1の平均値とほぼ等しくなる。しかし、デジタル信号Doutが「0」のときヒステリシスアンプ40のゲインは「1」より高くなる(高ゲイン)。そのため、ヒステリシスアンプ40から出力される参照信号S2は、図3(A)に示すようにベースバンド信号S1の平均値より高くなる。つまり、デジタル信号Doutを「0」に維持したまま、ベースバンド信号S1の平均値と参照信号S2との電圧差が広がる。この電圧差がノイズの振幅に比べて大きくなるようにヒステリシスアンプ40のゲイン(高ゲイン)を設定することによって、ノイズの影響によるコンパレータ50の誤動作が生じ難くなる。
他方、搬送波が受信される期間において、ベースバンド信号S1はハイレベルになり、コンパレータ50から出力されるデジタル信号Doutは「1」になる。この期間が長く持続した場合も、積分回路30で積分された信号はベースバンド信号S1の平均値とほぼ等しくなる。しかし、デジタル信号Doutが「1」のときヒステリシスアンプ40のゲインは「1」より低くなる(低ゲイン)。そのため、ヒステリシスアンプ40から出力される参照信号S2は、図3(A)に示すようにベースバンド信号S1の平均値より低くなる。つまり、デジタル信号Doutを「1」に維持したまま、ベースバンド信号S1の平均値と参照信号S2との電圧差が広がる。この電圧差がリップル成分やノイズの振幅に比べて大きくなるようにヒステリシスアンプ40のゲイン(低ゲイン)を設定することによって、ノイズの影響によるコンパレータ50の誤動作が生じ難くなる。
以上説明したように、本実施形態に係る受信回路によれば、検波後のベースバンド信号S1のレベルが参照信号S2のレベルより高くなると、コンパレータ50において出力されるデジタル信号Doutが「0」から「1」へ変化し、ヒステリシスアンプ40のゲインが低下し、コンパレータ50に入力される参照信号S2のレベルが低くなる。この場合、デジタル信号Doutを「1」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がるため、ノイズやリップル成分によるコンパレータ50の誤動作が起こりにくくなる。また、ベースバンド信号S1のレベルが参照信号S2のレベルより低くなると、デジタル信号Doutが「1」から「0」へ変化し、ヒステリシスアンプ40のゲインが上昇し、コンパレータ50に入力される参照信号S2のレベルが高くなる。この場合、デジタル信号Doutを「0」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がるため、ノイズによるコンパレータ50の誤動作が起こりにくくなる。
このように、本実施形態に係る受信回路では、消費電力の大きいヒステリシスコンパレータの代わりに簡易なヒステリシスアンプ40を用いることによって、ノイズ等によるコンパレータ50の誤動作を抑制できるため、回路構成の簡易化と消費電力の削減を図ることができる。
また、検波回路20に入力される受信信号のレベルを調節するための自動利得制御アンプや、無信号状態を検出するための回路を特別に設けることなく、コンパレータ50の誤動作を抑制できるため、この点においても回路構成の簡易化と低消費電力化を図ることができる。
また、本実施形態に係る受信回路によれば、積分回路30によりベースバンド信号S1が平均化された信号を増幅して参照信号S2が生成されるので、受信信号RFinのレベル変化に合わせて参照信号S2を変化させることができる。そのため、受信信号RFinの変動が大きい場合でも、正しいデジタル信号Doutを再生することができる。
しかも、ヒステリシスアンプ40のゲインを切り替えることによって、ベースバンド信号S1の平均値と参照信号S1とのレベル差が発生することから、このレベル差を搬送波のリップル成分の変化に合わせて変化させることができる。つまり、受信レベルに応じて搬送波のリップル成分が大きくなると、これに合わせてヒステリシスの不感範囲が広くなる。したがって、受信レベルに応じてリップル成分が大きく変化する場合でも、コンパレータ50の誤動作を効果的に抑制できる。
更に、本実施形態に係る受信回路によれば、積分回路30の時定数より持続期間の長い搬送波が入力された場合でも、コンパレータ50の誤動作を効果的に抑制して、デジタル信号Doutのノイズを抑えることができる。これにより、積分回路30の時定数を切り替えることなく、搬送波の持続期間が異なる様々な通信プロトコルに対応することが可能になるため、簡易な構成でありながら互換性の高い受信回路を提供できる。
また、図2に示すヒステリシスアンプ40によれば、抵抗42,43,44の抵抗比によってゲインが設定される。一般に、半導体基板上に形成される抵抗素子の抵抗比は精度が高く温度特性が良好なので、本実施形態によれば、精密な基準電圧回路を設けることなく精度の高いゲインを設定できる。
図4は、本実施形態に係る赤外線通信用の受信回路の構成の一例を示す図である。
図4に示す赤外線通信用の受信回路は、図1に示す受信回路の前段に赤外線検出部70を設けたものである。赤外線検出部70は、例えば図4に示すように、フォトダイオード71と、キャパシタ72と、抵抗73とを有する。フォトダイオード71のカソードは電源ラインVccに接続される。フォトダイオード71のアノードは、抵抗73を介してグランド電位Gに接続されるとともにキャパシタ72を介してアンプ10の入力に接続される。
フォトダイオード71において受光された赤外線信号は、光の強度に応じた電流信号に変換される。この電流信号が抵抗73に流れることで電圧信号に変換され、キャパシタ72を介してアンプ10に入力される。
次に、本発明の他の実施形態について説明する。
図5は、本発明の第2の実施形態に係る受信回路の構成の一例を示す図である。
図5に示す受信回路は、図1に示す受信回路におけるヒステリシスアンプ40を積分回路30の前段から後段に移したものである。すなわち図5の例において、ヒステリシスアンプ40は、積分回路30に入力される検波後のベースバンド信号S1を増幅する。ヒステリシスアンプ40のゲインは、先に説明した通り、コンパレータ50のデジタル信号Doutに応じて切り替えられる。積分回路30の出力は、そのまま参照信号S2としてコンパレータ50に入力される。
図5に示す受信回路において、ベースバンド信号S1のレベルが参照信号S2のレベルより高くなると、デジタル信号Doutが「0」から「1」へ変化し、ヒステリシスアンプ40のゲインが低下する。ゲイン低下により、積分回路30に入力される信号のレベルが低下するので、積分回路30から出力される参照信号S2のレベルが低くなる。これにより、デジタル信号Doutを「1」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がる。
他方、ベースバンド信号S1のレベルが参照信号S2のレベルより低くなると、デジタル信号Doutが「1」から「0」へ変化し、ヒステリシスアンプ40のゲインが上昇する。ゲイン上昇により、積分回路30に入力される信号のレベルが高くなるので、積分回路30から出力される参照信号S2のレベルが高くなる。これにより、デジタル信号Doutを「0」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がる。
したがって、図5に示す受信回路においても、図1に示す受信回路と同様に、ノイズ成分の影響によるコンパレータ50の誤動作を効果的に抑制できる。
図6は、本発明の第3の実施形態に係る受信回路の構成の一例を示す図である。
図6に示す受信回路は、図1に示す受信回路にヒステリシスアンプ60を追加したものである。
ヒステリシスアンプ60は、コンパレータ50に入力されるベースバンド信号S1を増幅する回路であり、既に説明したヒステリシスアンプ40と同様に、コンパレータの出力(デジタル信号Dout)に応じてゲインを切り替える。ただし、ヒステリシスアンプ60によるゲインの切り替え方向はヒステリシスアンプ40と逆であり、デジタル信号Doutが「0」から「1」へ変化するとゲインを上げ、デジタル信号Doutが「1」から「0」へ変化するとゲインを下げる。ヒステリシスアンプ60は、例えば図2に示す簡易な回路構成で実現可能である。
なお、ヒステリシスアンプ60は、本発明における第2の増幅回路の一実施形態である。
図6に示す受信回路において、ベースバンド信号S1のレベルが参照信号S2のレベルより高くなると、コンパレータ50において出力されるデジタル信号Doutが「0」から「1」へ変化し、ヒステリシスアンプ40のゲインは低下、ヒステリシスアンプ60のゲインは上昇する。ヒステリシスアンプ40のゲインが低下すると、コンパレータ50に入力される参照信号S2のレベルが低くなる。また、ヒステリシスアンプ60のゲインが上昇すると、コンパレータ50に入力されるベースバンド信号S1のレベルが高くなる。これにより、デジタル信号Doutを「1」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がる。
他方、ベースバンド信号S1のレベルが参照信号S2のレベルより低くなると、デジタル信号Doutが「1」から「0」へ変化し、ヒステリシスアンプ40のゲインは上昇、ヒステリシスアンプ60のゲインは低下する。ヒステリシスアンプ40のゲインが上昇すると、コンパレータ50に入力される参照信号S2のレベルが高くなる。また、ヒステリシスアンプ60のゲインが低下すると、コンパレータ50に入力されるベースバンド信号S1のレベルが低くなる。これにより、デジタル信号Doutを「0」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がるため、コンパレータ50の誤動作が起こりにくくなる。
したがって、図6に示す受信回路においても、図1に示す受信回路と同様に、ノイズ成分の影響によるコンパレータ50の誤動作を効果的に抑制できる。
また、2つのヒステリシスアンプ(40,60)によってコンパレータ50の2つの入力信号(S1,S2)の相対的なレベル差を任意に設定できるため、設計の自由度が向上する。
図7は、本発明の第4の実施形態に係る受信回路の構成の一例を示す図である。
図7に示す受信回路は、図6に示す受信回路におけるヒステリシスアンプ40を省略したものである。
図7に示す受信回路において、ベースバンド信号S1のレベルが参照信号S2のレベルより高くなると、コンパレータ50において出力されるデジタル信号Doutが「0」から「1」へ変化し、ヒステリシスアンプ60のゲインは上昇する。ヒステリシスアンプ60のゲインが上昇すると、コンパレータ50に入力されるベースバンド信号S1のレベルが高くなる。これにより、デジタル信号Doutを「1」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がる。
他方、ベースバンド信号S1のレベルが参照信号S2のレベルより低くなると、デジタル信号Doutが「1」から「0」へ変化し、ヒステリシスアンプ60のゲインは低下する。ヒステリシスアンプ60のゲインが低下すると、コンパレータ50に入力されるベースバンド信号S1のレベルが低くなる。これにより、デジタル信号Doutを「0」に維持した状態でベースバンド信号S1と参照信号S2との電圧差が広がるため、コンパレータ50の誤動作が起こりにくくなる。
したがって、図6に示す受信回路においても、図1に示す受信回路と同様に、ノイズ成分の影響によるコンパレータ50の誤動作を効果的に抑制できる。
以上、本発明の実施形態について説明したが、本発明は上記の実施形態のみに限定されるものではなく、種々のバリエーションを含んでいる。
例えば、上述の実施形態では、ヒステリシスアンプ40(60)のゲインを切り替えることによってコンパレータ50の2つの入力信号にレベル差を作り、コンパレータの誤動作を防止しているが、本発明はこれに限定されない。例えば、デジタル信号Doutの値に応じて、コンパレータ50の2つの入力信号(ベースバンド信号S1又は参照信号S2)の一方又は両方に固定のオフセットを加える回路を更に追加してもよい。例えば、デジタル信号Doutの値が「1」へ変化したときにベースバンド信号S1のレベルを上昇又は参照信号S2のレベルを低下させ、デジタル信号Doutの値が「0」へ変化したときにベースバンド信号S1のレベルを低下又は参照信号S2のレベルを上昇させるように固定のオフセットを発生する回路を設ける。これにより、受信信号のレベルが広い範囲で変動する場合でも、ベースバンド信号S1と参照信号S2とのレベル差をより適切に発生できるため、ノイズによるコンパレータ50の誤動作を効果的に抑制することができる。
また、上述の実施例においては、参照信号をベースバンド信号に基づいて生成しているが、ベースバンド信号とは関係のない独立な参照信号としてコンパレータに供給する構成としてもよい。この場合、コンパレータの出力に応じて参照信号に所定のオフセット電圧を印加する構成としてよい。
更には、コンパレータにおいて、ベースバンド信号を負側の入力端子に供給し、参照信号を正側の入力端子に供給する構成としてもよい。
上述の実施形態では本発明を赤外線通信用の受信回路に適用する例を挙げているが、本発明はこれに限定されず、たとえばRFID(Radio Frequency IDentification)の無線通信装置など、さまざまな通信分野に広く適用可能である。
本発明の第1の実施形態に係る受信回路の構成の一例を示す図である。 ヒステリシスアンプの構成の一例を示す図である。 図1に示す受信回路におけるコンパレータの入力信号の波形を例示する図である。 本実施形態に係る赤外線通信用の受信回路の構成の一例を示す図である。 本発明の第2の実施形態に係る受信回路の構成の一例を示す図である。 本発明の第3の実施形態に係る受信回路の構成の一例を示す図である。 本発明の第4の実施形態に係る受信回路の構成の一例を示す図である。 ASK変調された信号を検波してデジタル信号を再生する一般的な受信回路の一例を示す図である。 図8に示す受信回路におけるコンパレータの入力信号の波形を例示する図である。
符号の説明
10…アンプ10、20…検波回路、30…積分回路、40,60…ヒステリシスアンプ、50…コンパレータ、70…赤外線検出部、21…ダイオード、22,31,42〜44,73…抵抗、23,32,72…キャパシタ、41…差動増幅回路、46,47…スイッチ回路、フォトダイオード71

Claims (7)

  1. 検波された受信信号を積分し、その積分結果を参照信号として出力する積分回路と、
    前記受信信号のレベルが前記参照信号のレベルより高い場合には第1の値を持ち、前記受信信号のレベルが前記参照信号のレベルより低い場合には第2の値を持つデジタル信号を出力する比較回路と、
    前記比較回路に入力される前記参照信号又は前記積分回路に入力される前記受信信号を増幅する第1の増幅回路であって、前記デジタル信号が前記第2の値から前記第1の値へ変化するとゲインを下げ、前記デジタル信号が前記第1の値から前記第2の値へ変化するとゲインを上げる第1の増幅回路と
    を有する受信回路。
  2. 前記比較回路に入力される前記受信信号を増幅する第2の増幅回路であって、前記デジタル信号が前記第2の値から前記第1の値へ変化するとゲインを上げ、前記デジタル信号が前記第1の値から前記第2の値へ変化するとゲインを下げる第2の増幅回路を更に有する、
    請求項1に記載の受信回路。
  3. 検波された受信信号を積分し、その積分結果を参照信号として出力する積分回路と、
    前記受信信号のレベルが前記参照信号のレベルより高い場合には第1の値を持ち、前記受信信号のレベルが前記参照信号のレベルより低い場合には第2の値を持つデジタル信号を出力する比較回路と、
    前記比較回路に入力される前記受信信号を増幅する増幅回路であって、前記デジタル信号が前記第2の値から前記第1の値へ変化するとゲインを上げ、前記デジタル信号が前記第1の値から前記第2の値へ変化するとゲインを下げる増幅回路と
    を有する受信回路。
  4. デジタル情報を含む入力信号と参照信号とを比較して2値信号を出力する比較回路と、
    上記比較回路から出力される上記2値信号の論理レベルに応答して上記参照信号のレベルを制御する参照信号制御回路と、
    を有し、
    上記参照信号制御回路が上記参照信号を供給する増幅回路を含み、
    上記2値信号が第1の論理レベルのときに上記参照信号が第1の信号レベルとなり、上記2値信号が第2の論理レベルのときに上記参照信号が上記第1の信号レベルと異なる第2の信号レベルとなるように、上記増幅回路の利得が上記2値信号の論理レベルに応じて変化する
    2値信号生成回路。
  5. 上記入力信号を積分して当該積分信号を上記増幅回路に供給する積分回路を更に有する
    請求項に記載の2値信号生成回路。
  6. 上記2値信号が第1の論理レベルのときに上記参照信号が低くなり、上記2値信号が第2の論理レベルのときに上記参照信号が高くなるように制御される
    請求項に記載の2値信号生成回路。
  7. 赤外線を電気信号に変換する赤外線検出回路と、上記電気信号を検波して上記入力信号を生成する検波回路とを更に有する
    請求項4乃至の何れかに記載の2値信号生成回路。
JP2007207854A 2007-08-09 2007-08-09 受信回路および2値信号生成回路 Active JP4397406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207854A JP4397406B2 (ja) 2007-08-09 2007-08-09 受信回路および2値信号生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207854A JP4397406B2 (ja) 2007-08-09 2007-08-09 受信回路および2値信号生成回路

Publications (2)

Publication Number Publication Date
JP2009044508A JP2009044508A (ja) 2009-02-26
JP4397406B2 true JP4397406B2 (ja) 2010-01-13

Family

ID=40444756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207854A Active JP4397406B2 (ja) 2007-08-09 2007-08-09 受信回路および2値信号生成回路

Country Status (1)

Country Link
JP (1) JP4397406B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706761B2 (ja) * 2009-01-29 2011-06-22 日本テキサス・インスツルメンツ株式会社 受信回路
US20140161104A1 (en) * 2012-12-10 2014-06-12 Qualcomm Incorporated Dynamic hysteresis selection
CN111368568A (zh) * 2018-12-26 2020-07-03 紫光同芯微电子有限公司 一种新型非接触式高速解调电路

Also Published As

Publication number Publication date
JP2009044508A (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
JP4532563B2 (ja) 光受信器およびその識別閾値生成方法
US6246282B1 (en) First stage amplifier circuit
JP4682142B2 (ja) 受信回路及び光受信回路
JP2010093353A (ja) 光受信器
JP6011273B2 (ja) 増幅器
US7755433B2 (en) Preamplifier and optical receiving device including the same
JP4833124B2 (ja) トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法
JP4760312B2 (ja) 光受信器
JP2009188499A (ja) 光バースト受信器及び方法
JPH10200342A (ja) バイアス電圧供給回路
JP2020005124A (ja) トランスインピーダンスアンプ
US7382987B2 (en) Identification level control method and optical receiver
EP1355437A1 (en) Bottom level detection device for burst mode optical receiver
JP4397406B2 (ja) 受信回路および2値信号生成回路
US7539423B2 (en) Loss of signal detection and programmable behavior after error detection
EP1394938B1 (en) System including a gain switching circuit and method of switching gain of pre-amplifier
JP3999168B2 (ja) キャリア検出回路およびそれを用いる赤外線通信装置
US8301038B2 (en) Electronic circuit and communication system
JP3551642B2 (ja) 増幅回路
US20080159755A1 (en) Optical signal receiving apparatus
US20020057480A1 (en) Optical receiver for optical communications
JP3058922B2 (ja) 広ダイナミックレンジ光受信器
US20100283541A1 (en) Signal level detector with hysteresis characteristic
JP2010041158A (ja) 光受信器
JP4821421B2 (ja) 光受信器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4397406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250