CN1819189A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1819189A
CN1819189A CNA2006100057363A CN200610005736A CN1819189A CN 1819189 A CN1819189 A CN 1819189A CN A2006100057363 A CNA2006100057363 A CN A2006100057363A CN 200610005736 A CN200610005736 A CN 200610005736A CN 1819189 A CN1819189 A CN 1819189A
Authority
CN
China
Prior art keywords
pad
scolding tin
electroplated film
solder
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100057363A
Other languages
English (en)
Other versions
CN100449752C (zh
Inventor
高草木贞道
坂本则明
根津元一
五十岚优助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1819189A publication Critical patent/CN1819189A/zh
Application granted granted Critical
Publication of CN100449752C publication Critical patent/CN100449752C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电路装置及其制造方法，防止在熔融焊锡膏而得到的焊锡上产生收缩。作为本发明电路装置的混合集成电路装置(10)中，在基板(16)的表面形成有含有焊盘的导电图案(18)。焊盘(18A)由于在上面载置散热器(14D)，故形成较大型的形状。焊盘(18B)为将片状部件(14B)及小信号晶体管(14C)固定的小型的焊盘。在本发明中，在焊盘(18A)的表面形成有由镍构成的镀敷膜(20)。因此，由于焊盘(18A)和焊锡(19)不接触，故没有生成焊接性不良的Cu/Sn合金层，而生成焊接性优良的Ni/Sn合金层。由此，抑制在熔融了的焊锡(19)上产生收缩。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别是涉及进行大型电路元件的焊接的电路装置及其制造方法。
背景技术
参照图10及图11说明现有电路装置的制造方法。在此说明在基板106的表面形成导电图案108及电路元件的混合集成电路装置的制造方法(例如参照下述专利文献1)。
参照图10(A)，首先，在形成于基板106表面的导电图案108的表面形成焊锡109A。基板106是例如由铝等金属构成的金属基板，导电图案108和基板106通过绝缘层107绝缘。利用导电图案108形成焊盘108A、焊盘108B及焊盘108C。焊盘108A在之后的工序中将散热器固定在上部。焊盘108B在之后的工序中固定小信号的晶体管。焊盘108C在之后的工序中固定引线。在此，在较大的焊盘即焊盘108A及焊盘108C的表面形成焊锡109A。
参照图10(B)，其次，通过焊锡109B将小信号类的晶体管104C及片状部件104B固定。在该工序中，进行加热直至连接晶体管104C等的焊锡109B熔融。因此，在前工序中形成于焊盘108A及焊盘108C上的焊锡109A也熔融。
参照图10(C)，其次，利用细线105B将小信号类的晶体管104C和规定的导电图案108连接。
参照图11(A)，其次，将预先形成于焊盘108A及焊盘108C上的焊锡109A熔融，固定散热器111及引线101。在此，利用预先形成的焊锡109A将在上部载置有功率晶体管104A的散热器111固定到焊盘108A上。另外，使用粗线105A将所希望的导电图案108和晶体管104A连接。
参照图11(B)，形成密封树脂102，使其包覆形成于基板106表面的电路元件及导电图案108。利用以上的工序，制造混合集成电路装置100。
专利文献1：特开2002-134682号公报
但是，参照图12及图13，在将焊锡109B加热熔融，将片状部件104B等固定的工序中，在焊锡109A上产生收缩的问题。图12(A)是产生了收缩的基板106的平面图，图12(B)是图12(A)的剖面图，图12(C)是将产生了收缩的部分放大了的剖面图。另外，图13是详细表示焊锡109A和焊盘108A的界面的图。
参照图12(A)及图12(B)，“收缩”是指形成于焊盘108A的整个面上的焊锡109A偏歪的现象。特别是固定散热器111的焊盘108A形成例如一个边长为9mm以上的大型矩形。因此，当与其它部位比较时，在焊盘108A上，大量的焊锡附着在上部，且对熔融了的焊锡109A上作用大的表面张力，产生焊锡的收缩。
特别是焊锡109A的收缩在由焊锡109B固定片状部件104B的工序中频繁产生。具体地说，在该工序中，将涂敷于小型焊盘108B上的焊锡膏加热熔融，固定片状部件104B等。通过进行该工序中的加热熔融，预先形成于较大型焊盘108A表面上的焊锡109A也再熔融。在再熔融的焊锡109A上由于不像焊锡膏这样含有焊剂，故作用大的表面张力。因此，在再熔融的焊锡109A上产生收缩。
参照图12(C)，在焊盘108A和焊锡109A之间生成合金层110也是收缩产生的原因之一。当在焊盘108A上部附着焊锡膏，进行加热熔融时，形成由作为焊盘108A的材料即铜和作为焊锡的材料即锡构成的金属间化合物。在该图中，由合金层110表示由金属间化合物构成的层。具体地说，合金层110的厚度为数μm程度，形成组成为Cu6Sn5或Cu3Sn的金属间化合物。当该合金层110与作为焊盘108A的材料即铜比较时，焊锡的濡湿性不好。这样，由于形成焊锡的濡湿性劣化的合金层110，从而产生了焊锡的收缩。在以下的说明中，将由铜和锡构成的合金层称为Cu/Sn。
另外，由于将由铜和锡构成的合金熔入焊锡109A中，从而合金层110和焊锡109A的界面活性化，这也是上述的收缩产生的原因之一。
图13(A)是产生了上述的收缩的基板106的剖面图，图13(B)是照射了焊盘108A和焊锡109A的界面的剖面的SEM(scanning electronmicroscopy：扫描电子显微)图像。
参照图13(B)，在焊盘108A和焊锡109A的界面生成有由铜和锡构成的合金层110。如上所述，焊锡109A由于被多次熔融，故形成例如5μm程度以上的厚的合金层110，并诱发了收缩。另外，形成由铜及锡构成的金属间化合物的速度快，焊锡109A和焊盘108A的界面被活性化，这也是收缩产生的原因。另外，该金属间化合物不仅形成在两者的界面，例如也在焊锡109A的内部形成。
另外，在SEM图像中没有明确显示，但在合金层110上面的整个面上形成有多个例如大小为5μm～10μm程度的由金属间化合物构成的半球状突起物，形成较滑的面。这将合金层110上面的界面电阻减小，使焊锡109A构成表面容易滑动的状况，助长了上述的收缩的产生。
另一方面，近年来，从环境方面考虑，使用无铅焊锡。当使用无铅焊锡作为焊锡109A时，上述的收缩问题更显著地产生。这是由于在无铅焊锡中含有比铅共晶焊锡多的锡。具体地，通常铅共晶焊锡中含有的锡的比例为60重量％程度，与此相对，在无铅焊锡中含有的锡的比例达到90重量％程度。另外，将无铅焊锡熔融时的温度比熔融铅共晶焊锡时高也是形成厚的合金层110的原因。具体地说，进行铅共晶焊锡的熔融时的温度为200℃，与此相对，将例如Sn-3.0Ag-0.5Cu的组成的无铅焊锡熔融时的温度为240℃左右。这样，由于当熔融温度升高时，促进化学反应，则故濡湿性差的合金层110更厚地形成。
当焊锡109A的收缩产生时，在产生了收缩的部分，焊盘10gA与电路元件未接合。因此，产生了收缩的部分的热电阻上升。另外，由于收缩产生而使焊锡接合部的强度降低，故焊锡接合部对温度变化的连接可靠性降低。
发明内容
本发明是鉴于上述问题点构成的，本发明的主要目的在于，提供电路装置及其制造方法，抑制焊锡收缩的产生，提高焊锡接合部的连接可靠性。
本发明提供电路装置，其特征在于，具有在表面形成有含有焊盘的导电图案的基板、和利用焊锡固定在所述焊盘上的电路元件，在形成于所述焊盘表面的镀敷膜上附着所述焊锡。
本发明提供电路装置的制造方法，其特征在于，具有：在基板表面形成含有由镀敷膜将表面包覆的焊盘的导电图案的工序；在所述镀敷膜表面涂敷焊锡膏的工序；通过将所述焊锡膏加热熔融，利用与所述镀敷膜接触的焊锡将电路元件固定到所述焊盘上的工序。
另外，本发明提供电路装置的制造方法，其特征在于，具有：在基板表面形成包含由镀敷膜将表面包覆的第一焊盘及比所述第一焊盘小的第二焊盘的导电图案的工序；在形成于所述第一焊盘表面的所述镀敷膜上涂敷焊锡膏，进行加热熔融，在所述镀敷膜表面形成焊锡的工序；在所述第二焊盘上固定电路元件的工序；使形成于包覆所述第一焊盘表面的所述镀敷膜上的所述焊锡再熔融，将电路元件固定到所述第一焊盘上的工序。
根据本发明的电路装置及其制造方法，由于在安装电路元件的焊盘表面形成镀敷膜，从而可抑制附着于焊盘表面的焊锡上产生收缩。具体地说，在覆盖焊盘而形成的镀敷膜表面附着焊锡，并通过该焊锡将散热器等电路元件固定。因此，由于焊锡不直接接触焊盘，故不会形成由焊锡中含有的锡和作为焊盘的材料即铜的金属间化合物构成的合金层。由于由铜和锡构成的金属间化合物的焊接性不良，故通过防止该金属间化合物的生成，可提高焊锡对焊盘的濡湿性。
目前，特别是当使用无铅焊锡时，则产生了由铜和锡构成的金属间化合物造成的焊锡的收缩的问题，但利用本发明的构成，不会形成该化合物本身。因此，即使在较大型的焊盘上附着濡湿性不良的无铅焊锡的情况下，也可以抑制焊锡产生收缩。
附图说明
图1是表示本发明电路装置的图，(A)是立体图，(B)是剖面图，(C)是剖面图；
图2是表示本发明电路装置的剖面图；
图3是表示本发明电路装置的制造方法的图，(A)是平面图，(B)是剖面图；
图4是表示本发明电路装置的制造方法的图，(A)是剖面图，(B)是剖面图，(C)是平面图，(D)是剖面图；
图5是表示本发明电路装置的制造方法的图，(A)是剖面图，(B)是剖面图，(C)是平面图；
图6是表示本发明电路装置的制造方法的图，(A)是基板的剖面图，(B)是SEM图像；
图7是表示本发明电路装置的制造方法的图，(A)是剖面图，(B)是剖面图；
图8是表示本发明电路装置的制造方法的图，(A)是剖面图，(B)是剖面图；
图9是表示本发明电路装置的制造方法的图，(A)-(D)是剖面图；
图10是表示现有的电路装置的制造方法的图，(A)-(C)是剖面图；
图11是表示现有的电路装置的制造方法的图，(A)是剖面图，(B)是剖面图；
图12是表示现有的电路装置的制造方法的图，(A)是平面图，(B)是剖面图，(C)是放大了的剖面图；
图13是表示现有的电路装置的制造方法的图，(A)是基板的剖面图，(B)是SEM图像。
附图标记的说明
10  混合集成电路装置
11  引线
12  密封树脂
13  合金层
14A  晶体管
14B  片状部件
14C  晶体管
15A  粗线
15B  细线
16  基板
17  绝缘层
18  导电图案
18A、18B、18C  焊盘
18D  配线图案
18E  接合焊盘
19  焊锡
20  镀敷膜
21、21A、21B  焊锡膏
22  第一配线层
23  第二配线层
24  焊剂
具体实施方式
(第一实施例)
在本实施例中，参照图1说明本发明的电路装置即混合集成电路装置10的结构。图1(A)是混合集成电路装置10的立体图，图1(B)是其剖面图，图1(C)是表示固定于焊盘18A上的散热器14D的剖面图。
参照图1(A)及图1(B)，混合集成电路装置10中，在基板16的表面形成有导电图案18，并通过焊锡19将晶体管等电路元件固定到导电图案18上。而且，基板16的至少表面由密封树脂12包覆。
基板16是以铝及铜等为主成分的金属基板、由环氧树脂等树脂材料构成的基板、由例如软片构成的基板及印刷基板等。另外，也可以采用由铝等构成的陶瓷基板、玻璃基板等作为基板16。在采用由铝构成的基板作为基板16时，对基板16的表面进行钝化处理。基板16的具体大小例如为长×宽×厚＝60mm×40mm×1.5mm程度。
绝缘层17覆盖基板16的整个表面形成。绝缘层17由高充填了Al2O3等填充材料的环氧树脂等构成。由此，可通过基板16将从内装的电路元件产生的热有效地排出到外部。绝缘层17的具体厚度例如为50μm程度。
导电图案18由以铜为主材料的金属构成，其形成在绝缘层17的表面，以实现规定的电路。另外，利用导电图案18形成焊盘18A、18B及18C。参照图3下面详述各焊盘。
镀敷膜20覆盖由导电图案18构成的焊盘18A、18B及18C的表面形成。镀敷膜20的厚度例如为3μm程度。优选镍作为镀敷膜20的材料。当在由镍构成的镀敷膜20表面附着焊锡时，则生成由在焊锡中含有的锡和镍构成的金属间化合物。由锡和镍构成的金属间化合物与由上述的锡和铜构成的金属间化合物相比时，其焊锡的濡湿性好。因此，在制造工序中，含有在焊锡中含有的锡的金属间化合物生成造成的收缩的产生被抑制。
镀敷膜20既可以仅在焊锡可能产生收缩的大型焊盘18A上形成，也可以相对全部焊盘形成。另外，镀敷膜20由于容易形成金属细线，故也可以在接合焊盘18E的上面形成。
在本实施例中，镀敷膜20优选由电解镀敷法形成。形成镀敷膜的方法有电解镀敷法和无电解镀敷法，任何一种方法都可以形成镀敷膜20。但是，当由无电解镀敷法形成镀敷膜20时，则作为催化剂使用的磷(P)也混入了镀敷膜20内。由此，在镀敷膜20和焊锡19的界面形成的合金层13中也会混入磷。含有磷的合金层13由于其机械强度低下，故在使用的状态下，当对合金层13作用应力时，则产生合金层13容易从镀敷膜20剥离的问题。而在电解镀敷法中，由于不使用磷，故也不会在形成的镀敷膜20中混入磷，可形成机械强度优良的镀敷膜20。
功率晶体管14A、片状部件14B及小信号晶体管14C等电路元件介由焊锡19被固定在规定的导电图案18上。由于功率晶体管14A介由散热器14D固定在焊盘18A上，从而使散热性提高。片状部件14B由焊锡19将两端的电极固定在导电图案18上。小信号晶体管14C介由焊锡19将背面固定在焊盘18B上。在此，功率晶体管14A例如是流过1A以上的电流的晶体管，小信号晶体管14C是流过不到1A的电流的晶体管。另外，功率晶体管14A表面的电极利用粗细为100μm以上的金属细线即粗线15A与导电图案18连接。另外，形成于小信号晶体管14C表面的电极利用粗细为80μm程度以下的细线15B与导电图案18连接。
安装于基板16上的电路元件可采用晶体管、LSI芯片、二极管等半导体元件。另外，也可以采用片状电阻、片状电容、电感、热敏电阻、天线、振荡器等片状部件作为电路元件。另外，可以将树脂密封型电路装置内也装到混合集成电路装置10中。
引线11被固定在设于基板16周边部的焊盘18C上，具有与外部进行输入·输出的作用。在此，在一个侧边固定有多条引线11。另外，引线11既可以从基板16的四个边导出，还可以从对向的两个边导出。
密封树脂12由使用热硬性树脂的传递模制形成。参照图1(B)，形成于基板16表面的导电图案18及电路元件由密封树脂12包覆。在此，基板16的侧面及背面也由密封树脂12包覆。这样，通过由密封树脂12包覆整个基板16，可使装置整体的耐湿性提高。另外，为提高基板16的散热性，也可以使基板16的背面从密封树脂12露出。另外，也可以采用箱材料进行密封来代替树脂密封12。
参照图1(C)，在形成于焊盘18A上面的镀敷膜20和附着于其上部的焊锡19的界面形成有合金层13。如上所述，该合金层13为由焊锡19的主成分即锡和镀敷膜20的材料即镍的金属间化合物构成的层(在下面的说明中，将由镍和锡构成的合金层称为Ni/Sn层)。合金层13的厚度例如为0.1μm～5μm程度。由镍和锡构成的本实施例的合金层13与由铜和锡构成的合金层的合金相比，其焊锡的濡湿性优良。在本实施例中，通过形成焊锡的濡湿性优良的合金层13，来抑制制造工序中在中途阶段的焊锡的收缩。
参照图2的剖面图说明其它形态的混合集成电路装置10的结构。在此，在基板16的表面形成有由第一配线层22及第二配线层23构成的两层导电图案。基板16的表面由下层的绝缘层17A包覆，且在该绝缘层17A的表面形成有第二配线层23。另外，第二配线层23由上层的绝缘层17B包覆，且在该绝缘层17B的表面形成有第一配线层22。第一配线层22和的二配线层23贯通绝缘层17B，在规定的位置连接。在此，焊盘18A等由第一配线层22构成。图中显示了两层的配线结构，但也可以形成三层以上的多层的配线结构。这样，通过形成多层的配线结构，可在混合集成电路装置10中内装更复杂且多功能的电气电路。
在本实施例中，通过由镀敷膜20将焊盘18A等的表面包覆，可防止由焊锡19连接的连接部被破坏。具体地说，由于焊盘18A等的表面被由镍构成的镀敷膜20包覆，故由铜构成的焊盘18A不直接接触焊锡19。因此，不会生成由在焊锡中含有的锡和作为焊盘18A的材料即铜构成的脆弱的金属化合物。另外，由于晶体管14A等电路元件发热，从而即使对焊盘18A及焊锡19加热，该金属化合物进一步成长的问题也减小。通过由镀敷膜20将焊盘18A的表面包覆，在镀敷膜20和焊锡19的界面形成由镍和锡构成的合金层13。该合金层13与由锡和铜构成的金属化合物相比，则机械强度优良。因此，在使用的状态下，由于晶体管14A等动作，从而即使焊锡19被加热，使合金层13成长，焊锡19和镀敷膜20的连接部也不容易被破坏。
(第二实施例)
在本实施例中，参照图3～图8说明上述的混合集成电路装置10的制造方法。
第一工序：参照图3
在本工序中，在基板16的表面形成导电图案18。图3(A)是本工序中的基板16的平面图，图3(B)是其剖面图。
参照图3(A)及图3(B)，通过对粘贴于基板16表面的导电箔进行构图，形成规定图案形状的导电图案18。在此，由导电图案18形成焊盘18A、18B及18C。焊盘18A是在之后的工序中固定散热器的焊盘，形成得较大。例如，焊盘18A形成9mm×9mm以上的矩形。焊盘18B是固定小信号类晶体管及片状部件的焊盘，与焊盘18A相比，形成得较小。例如，焊盘18B的大小为2mm×2mm程度的矩形。焊盘18C在纸面上沿基板16的上侧边等间隔地形成有多个。该焊盘18C在之后的工序中固定引线11。另外，也形成连接各焊盘而延伸的配线图案18D。
另外，焊盘18A、18B、18C的表面利用由镍构成的镀敷膜20包覆。另外，接合焊盘18E的表面也利用由镍构成的镀敷膜包覆，使接合性提高。通过在焊盘18A等的表面形成镀敷膜20，可抑制形成于该焊盘18A上的焊锡的收缩。该情况下面详述。
第二工序：参照图4
在本工序中，在焊盘18A及18C的上面形成焊锡19A。
首先，参照图4(A)，通过进行网印，在焊盘18A及18C上面涂敷焊锡膏21A。在本工序中，在较大型的焊盘或焊锡使用量多的焊盘上涂敷有焊锡膏21A。焊盘18A由于在之后的工序中固定散热器，故如上所述，形成一边9mm以上的矩形状。焊盘18C由于在之后的工序中固定引线框，故在其上附着大量的焊锡膏21A。
本工序中使用的焊锡膏21A优选含有硫磺的焊剂和焊锡粉末的混合物。硫磺的混入量相对焊剂在20PPM～80PPM的范围内。通过以这样的浓度范围向焊剂中混入硫磺，可降低焊剂的表面张力，提高焊锡膏21A的濡湿性。当硫磺的量在20PPM以下时，使濡湿性提高的效果不够，可能产生收缩。另外，当硫磺的量80PPM以上时，混入的硫磺产生的核残留在焊锡上，可能在焊锡的表面形成局部的凹陷。
焊锡膏21A的制造方法是，首先，将粒状的硫磺(S)溶解到溶剂中。其次，在将含有硫磺的溶剂和焊剂混合后，将该焊剂和焊锡粉混合。焊锡膏21A中含有的焊剂的比例例如为5～15重量％程度。
在焊锡膏21A内混入的焊锡粉可采用含有铅的焊锡及无铅焊锡两种。焊锡粉的具体组成例如考虑Sn63/Pb37、Sn/Ag3.5、Sn/Ag3.5/Cu0.5、Sn/Ag2.9/Cu0.5、Sn/Ag3.0/Cu0.5、Sn/Bi58、Sn/Cu0.7、Sn/Zn9、Sn/Zn8/Bi3等。这些数字表示相对全部焊锡的重量％。当考虑铅给予环境的负载大时，优选使用无铅焊锡。含有无铅焊锡的焊锡膏21A有焊锡的濡湿性变坏的倾向，但利用添加的硫磺的作用来降低焊剂的表面张力，抑制收缩的产生。
焊剂可使用松香类焊剂及水溶性焊剂两种，但优选使用水溶性焊剂。这是由于，因为水溶性焊剂的焊接性强，故在焊盘18A的整个面上附着焊锡19A，因而优选使用。当使用水溶性的焊剂时，则由于将焊锡膏21A熔融，从而产生腐蚀性强的焊剂的残渣。因此，在本实施例中，在回流工序结束后，将该残渣清洗除去。
在本实施例中使用的焊剂是活性力非常强的RA型。通过使用RA型的焊剂，即使在镀敷膜20的表面形成氧化膜，也可以利用焊剂将该氧化膜除去。因此，在本实施例中，由于防止氧化膜的形成，故不必通过镀金等来包覆镀敷膜20的表面。通常，焊剂按活性力弱的顺序分成，R型(Rosin base松香为主)、RMA型(Mildly Activated Rosin base：以温和活性的松香为主)及RA型(Activated Rosin base：以活性的松香为主)。在本实施例中，使用活性力最强的RA型焊剂。
在本实施例中，在进行电路元件的安装之前，预先在大型的焊盘18A上形成熔融了的焊锡19A。其理由是，在本实施例中，从小信号晶体管等较小的电路元件顺序进行安装。在将小信号晶体管等电路元件固定后，难以在大型焊盘18A的上面印刷焊锡膏。因此，通过预先准备熔融在焊盘18A上的焊锡19A，可避免该问题。
参照图4(B)及图4(C)，其次，利用进行加热熔融的回流工序将焊锡膏21A熔融，在焊盘18A及18C上面形成焊锡19A。图4(B)是形成焊锡19A后的基板16的剖面图，图4(C)是其平面图。
焊锡膏21A的加热熔融如下进行，由加热块加热基板16的背面，从上方照射紫外线。在焊锡膏21A含有锡铅的共晶焊锡的情况下，回流的温度为220℃程度。另外，在焊锡膏21A为无铅焊锡(例如Sn/Ag3.5/Cu0.5)的情况下，回流温度为250℃程度。
在本实施例中，由于在焊锡膏21A中以规定的比例含有硫磺，从而可抑制焊锡的收缩，可将焊锡膏21A加热熔融，形成焊锡19A。因此，参照图4(C)，焊盘18A、18C的表面的整个面由焊锡19A覆盖。特别是在将散热器固定的大型的焊盘18A上，有容易引起收缩的倾向，但当使用含有硫磺的本实施例的焊锡膏21A时，可将该危险排除。
图4(D)是在上部形成有焊锡19A的焊盘18A的放大剖面图。参照同图，通过将含有硫磺的焊锡膏21A熔融，将焊锡19A形成在焊盘18A的整个上面。因此，焊锡19A的上面构成形状接***坦面的圆滑的曲面，在将焊锡膏21A熔融时产生的焊剂24附着在焊锡19A上面。由此，流向周围的焊剂量受限，可抑制腐蚀力强的焊剂腐蚀周围的图案。如上所述，本实施例中使用的焊剂为活性力最强的RA型。活性力强的RA型焊剂由于氧化力也强，故当该焊剂泄漏到基板16的表面上，则可能将导电图案18腐蚀。因此，在本实施例中，将焊锡19A的上面设为圆滑的曲面，在焊锡19A的上面附着焊剂24，防止向周围泄漏。
另外，在本实施例中，在焊盘18A的表面形成有由镍构成的镀敷膜20，这也防止收缩。具体地说，通过在由铜构成的焊盘18A的表面形成镀敷膜20，并在该镀敷膜20的表面形成焊锡19A，从而可防止焊锡19A和焊盘18A直接接触。因此，不会生成以焊锡为主成分的锡和焊盘的材料即铜的金属间化合物。根据本实施例的结构，生成焊锡的主成分即锡和镀敷膜20的材料即镍的金属间化合物。即，在镀敷膜20和焊锡19A的界面形成Ni/Sn合金层13。Ni/Sn合金层13与Cu/Sn合金层相比，焊锡的濡湿性优良。因此，在本实施例中，金属间化合物的焊锡的濡湿性不好造成的收缩的产生被抑制。
通过将焊锡膏21A加热熔融，考虑硫磺几乎与焊剂成分一起流出到焊锡19A的外部。但是，极少量的硫磺残留在焊锡19A的内部，在将焊锡19A再熔融后的工序中，也可能使熔融了的焊锡19A的表面张力降低。
第三工序：参照图5
在本工序中，将小信号晶体管等固定到基板16上。
参照图5(A)，首先，通过进行网印，在焊盘18B的上面涂敷焊锡膏21B。然后，在焊锡膏21B的上部临时载置片状部件14B及晶体管14C。本工序中使用的焊锡膏21B优选含有松香类焊剂。与水溶性的焊剂相比，通过使用腐蚀性弱的松香类焊剂，可防止位于焊盘18B周围的导电图案被腐蚀。另外，焊锡膏21B既可以为含有前工序中使用的硫磺的焊锡膏，也可以为不含有硫磺的焊锡膏。焊盘18B为固定小信号晶体管14C及片状部件14B等的小的焊盘。因此，与大型的焊盘18A相比，焊锡产生收缩的可能性减少。
参照图5(B)，其次，将在上部载置有片状部件14B的焊锡膏21B加热熔融，固定这些电路元件。本工序中的回流温度与将焊锡19A熔融的前工序相同。因此，通过将焊锡膏21B熔融，形成焊锡19B，从而形成于焊盘18A上部的焊锡19A也再次熔融。
当使附着于大型焊盘18A上的焊锡19A再熔融时，则产生收缩的可能性大。其理由是，在再熔融的焊锡19A上不含有使焊接性提高的焊剂。另外，当附着在大型焊盘18A上的大量的焊锡19A熔融时，则大的表面张力作用也是收缩产生的原因。
因此，在本实施例中，在焊盘18A表面形成由镍构成的镀敷膜20，使焊锡19A不与焊盘18A直接接触，由此抑制收缩的产生。具体地说，由于通过形成镀敷膜20，使焊锡中含有的锡和焊盘的材料即铜不直接接触，因此，不会形成由两者的金属间化合物构成的Cu/Sn合金层。由于利用本实施例的结构在镀敷膜表面形成的Ni/Sn合金层比Cu/Sn合金层的焊接性优良，故在本工序中，焊锡19A的收缩被抑制。
在上述工序结束后，利用细线15B将小信号的晶体管14C与导电图案18电连接。另外，小信号晶体管14C的固定也可以介由Ag膏等导电性膏进行。
图5(C)表示本工序结束后的基板16的平面图。在形成于焊盘18A表面的焊锡19A上没有产生收缩。即，焊盘18A的整个表面由焊锡19A包覆。
参照图6详细说明上述工序结束后的焊锡19A和镀敷膜20的界面。图6(A)是上述工序结束后的基板16的剖面，图6(B)是对焊锡19A和镀敷膜20的界面进行了拍摄的SEM图像。
参照图6(B)，在焊锡19A和镀敷膜20的界面形成有厚度2μm程度的合金层13。如上所述，该合金层13由焊锡19A中含有的锡、和作为镀敷膜20的材料的镍构成。本实施例的合金层13生成的速度比背景技术中所述的含有铜的合金层生成的速度慢许多。
另外，镍可抑制在其下形成的Cu构成阻挡膜，且在Ni表面析出Cu。因此，Cu和Sn的反应被极大地抑制，且收缩的产生也被抑制。另外，合金层13的表面与背景技术的相比，构成粗面，成为液状化的焊锡19A难以移动的环境。该情况也有助于防止收缩。
第四工序：参照图7
在本工序中，在焊盘18A上载置散热器14D。
参照图7(A)，首先，将在上部固定有功率晶体管14A的散热器14D载置到形成于焊盘18A上部的焊锡19A上。然后，通过使用热板(hot blade)加热基板16，使形成于焊盘18A上部的焊锡19A再熔融，将散热器14D固定到焊盘18A上。在此，散热器14D的具体的大小为长×宽×厚＝8mm×8mm×2mm程度。在本实施例中，也可以利用使用了回流炉的回流工序代替使用加热板的方法使焊锡熔融。
在本实施例中，由于抑制了焊锡19A的收缩，故散热器14D的整个背面介由焊锡19A固定在焊盘18A上。因此，确保了载置于散热器14D上部的功率晶体管14A的散热性。
参照图7(B)，其次，使用直径300μm程度的粗线15A将功率晶体管14A的发射极电极及基极电极和规定的导电图案18连接。
在本实施例中，在进行小型的小信号晶体管14C的固定及细线15B的形成后，将散热器14D固定。这是由于，在将散热器14D固定后，难以在其附近进行晶体管14C的配置及细线15B的形成。通过在将小型的电路元件固定后，配置作为大型电路元件的散热器14D，从而可将小型电路元件靠近散热器14D配置。
第五工序：参照图8
在本工序中，进行引线11的固定及密封树脂12的形成。
参照图8(A)，首先，在将引线11载置到焊盘18C的上部后，将焊锡19A熔融，将引线固定。具体地说，利用加热板加热基板16，且照射光束，将焊锡19A熔融，固定引线11。
参照图8(B)，其次，通过进行传递模制来形成密封树脂12，使其包覆固定于基板16表面的电路元件。具体地说，形成密封树脂12，使其也包覆基板16的侧面及背面。在此，也可以使基板16的背面露出到外部，形成密封树脂12。另外，还可以使用箱材将基板16的表面密封。利用上述的工序，形成如图1所示的混合集成电路装置10。
(第三实施例)
在本实施例中，说明制造混合集成电路装置的其它的制造方法。在此，将焊锡膏一并熔融，固定电路元件。
参照图9(A)，首先，准备在表面形成有导电图案18的基板16，在所希望的焊盘上涂敷焊锡膏21。在本实施例中，利用导电图案18形成焊盘18A及焊盘18B。焊盘18A是固定散热器的焊盘，形成例如9mm×9mm程度以上的大型形状。焊盘18B是固定片状电阻等片状部件及小信号晶体管的焊盘，其形成得比焊盘18A小。
在本实施例中，在收缩容易产生的大型的焊盘18A的表面形成有由镍构成的镀敷膜20。因此，即使将焊锡膏21熔融，也不会形成焊接性不良的Cu/Sn合金层。本实施例中，在镀敷膜20的表面形成比Cu/Sn合金层的焊接性优良的Ni/Sn合金层。
另外，本工序中使用的焊锡膏21与第二实施例相同，可使用混入了硫磺的焊剂。硫磺的混入量相对焊剂在20PPM～80PPM的范围内。通过添加硫磺，使熔融了的焊锡膏21的表面张力降低。
参照图9(B)，其次，在将散热器14D等电路元件与焊锡膏21暂时连接后，通过进行回流，将电路元件固定。具体地说，使用贴片机将在上部载置有功率晶体管14A的散热器14D与焊盘18A暂时连接。而且，将片状部件14B及小信号晶体管14C与小型的焊盘18B暂时连接。另外，在这些电路元件的暂时连接全部结束后，通过进行加热熔融，将焊锡膏熔融，由焊锡19将电路元件固定。在本工序中，由于使用含有硫磺的焊锡膏，故焊锡的收缩被抑制。另外，在本工序中，由于使通过焊锡固定的元件一并回流，故具有可缩短制造工序的优点。另外，也可以在焊锡的回流结束后，介由Ag膏等导电性膏将小信号的晶体管固定。
如上所述，在本实施例中，焊盘18A等的上面由镀敷膜20覆盖。因此，当使涂敷于焊盘18A上部的焊锡膏21熔融时，则由于在镀敷膜20的表面形成焊接性优良的Ni/Sn合金层，故焊锡19的收缩被抑制。
参照图9(C)，其次，介由金属细线将所希望的导电图案18和电路元件连接。具体地说，利用由直径80μm程度的铝线构成的细线15B将小信号晶体管14C的电极和所希望的导电图案18连接。而且，利用由直径300μm程度的铝线构成的粗线15A将功率晶体管14A的电极和所希望的导电图案18连接。
参照图9(D)，其次，在设于基板16周边部的焊盘18C上固定引线11后，形成密封树脂12，使其至少覆盖基板16的表面。利用上述的工序制造混合集成电路装置。
在本实施例中，由于将使用焊锡膏固定的电路元件一并回流，故可提供将工序缩短化了的制造方法。

Claims (20)

1、一种电路装置，其特征在于，具有在表面形成有含有焊盘的导电图案的基板、和利用焊锡固定在所述焊盘上的电路元件，在形成于所述焊盘表面的镀敷膜上附着所述焊锡。
2、如权利要求1所述的电路装置，其特征在于，所述镀敷膜由镍构成。
3、如权利要求1所述的电路装置，其特征在于，在将在上部载置有功率晶体管的散热器固定的所述焊盘的表面设置所述镀敷膜。
4、如权利要求1所述的电路装置，其特征在于，在所述镀敷膜和所述焊锡的界面形成由金属间化合物构成的合金层。
5、如权利要求1所述的电路装置，其特征在于，由所述镀敷膜包覆固定所述电路元件的全部的所述焊盘。
6、如权利要求1所述的电路装置，其特征在于，所述焊锡是无铅焊锡。
7、如权利要求1所述的电路装置，其特征在于，所述镀敷膜由电解镀敷法形成。
8、如权利要求1所述的电路装置，其特征在于，所述镀敷膜由镍构成，且在所述镀敷膜和所述焊锡的界面形成由所述焊锡和所述镍构成的合金层。
9、如权利要求8所述的电路装置，其特征在于，所述合金层的表面为粗面。
10、如权利要求1所述的电路装置，其特征在于，所述镀敷膜使用具有这样关系的材料：由所述镀敷膜的材料和Sn构成的金属间化合物的焊锡的濡湿性＞由Cu-Sn构成的金属间化合物的焊锡的濡湿性。
11、一种电路装置的制造方法，其特征在于，具有：在基板表面形成含有由镀敷膜将表面包覆的焊盘的导电图案的工序；在所述镀敷膜表面涂敷焊锡膏的工序；通过将所述焊锡膏加热熔融，利用与所述镀敷膜接触的焊锡将电路元件固定到所述焊盘上的工序。
12、一种电路装置的制造方法，其特征在于，具有：在基板表面形成包含由镀敷膜将表面包覆的第一焊盘及比所述第一焊盘小的第二焊盘的导电图案的工序；在形成于所述第一焊盘表面的所述镀敷膜上涂敷焊锡膏，进行加热熔融，在所述镀敷膜表面形成焊锡的工序；在所述第二焊盘上固定电路元件的工序；使形成于包覆所述第一焊盘表面的所述镀敷膜上的所述焊锡再熔融，将电路元件固定到所述第一焊盘上的工序。
13、如权利要求11或12所述的电路装置的制造方法，其特征在于，所述镀敷膜由镍构成。
14、如权利要求11或12所述的电路装置的制造方法，其特征在于，所述焊锡被多次熔融。
15、如权利要求11或12所述的电路装置的制造方法，其特征在于，在所述焊锡和所述镀敷膜的界面生成金属间化合物。
16、如权利要求12所述的电路装置的制造方法，其特征在于，固定于所述第一焊盘上的所述电路元件是散热器，固定于所述第二焊盘上的所述电路元件是片状部件或小信号晶体管。
17、如权利要求11或12所述的电路装置的制造方法，其特征在于，所述焊锡膏含有无铅焊锡。
18、如权利要求11或12所述的电路装置的制造方法，其特征在于，所述镀敷膜利用电解镀敷法形成。
19、如权利要求11或12所述的电路装置的制造方法，其特征在于，所述镀敷膜由镍构成，且在所述镀敷膜和所述焊锡的界面形成由所述焊锡和所述镍构成的合金层。
20、如权利要求19所述的电路装置的制造方法，其特征在于，所述合金层的表面为粗面。
CNB2006100057363A 2005-01-31 2006-01-06 电路装置及其制造方法 Expired - Fee Related CN100449752C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005023328 2005-01-31
JP023328/05 2005-01-31
JP346916/05 2005-11-30
JP2005346916A JP4817418B2 (ja) 2005-01-31 2005-11-30 回路装置の製造方法

Publications (2)

Publication Number Publication Date
CN1819189A true CN1819189A (zh) 2006-08-16
CN100449752C CN100449752C (zh) 2009-01-07

Family

ID=37044825

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100057363A Expired - Fee Related CN100449752C (zh) 2005-01-31 2006-01-06 电路装置及其制造方法

Country Status (4)

Country Link
US (1) US7936569B2 (zh)
JP (1) JP4817418B2 (zh)
KR (1) KR100758760B1 (zh)
CN (1) CN100449752C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104144764A (zh) * 2012-03-05 2014-11-12 株式会社村田制作所 接合方法、接合结构体及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812429B2 (ja) * 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
WO2009138168A1 (de) * 2008-05-15 2009-11-19 Adc Gmbh Leiterplatte für elektrischen verbinder und elektrischer verbinder
USD639812S1 (en) * 2010-05-17 2011-06-14 Panasonic Corporation Memory card
JP5774292B2 (ja) * 2010-11-04 2015-09-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
US20140033528A1 (en) * 2012-08-06 2014-02-06 Li-Yu Lin Method of fast device attachment
USD709894S1 (en) * 2012-09-22 2014-07-29 Apple Inc. Electronic device
JP6076698B2 (ja) * 2012-11-02 2017-02-08 株式会社谷黒組 電極溶食防止層を有する部品
JP6181441B2 (ja) * 2013-06-24 2017-08-16 新光電気工業株式会社 パッド構造、実装構造、及び、製造方法
USD756317S1 (en) * 2014-08-26 2016-05-17 Féinics Amatech Teoranta Layout for contact pads and connection bridges of a transponder chip module
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
USD788723S1 (en) 2015-03-04 2017-06-06 Osram Sylvania Inc. Serrated light engine and circuit board
USD864881S1 (en) * 2017-04-20 2019-10-29 Msa Technology, Llc Printed circuit board
USD826196S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD824344S1 (en) * 2017-05-26 2018-07-31 TinyPCB, Inc. Modular circuit board
USD826195S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826193S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826190S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826194S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826189S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826192S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826191S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826188S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD824345S1 (en) * 2017-05-26 2018-07-31 TinyPCB, Inc. Modular circuit board
USD826187S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826186S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD875056S1 (en) * 2017-06-08 2020-02-11 Jie Qi Flexible printed circuit board
US10242962B1 (en) * 2017-08-04 2019-03-26 Advanced Micro Devices, Inc. Back side metallization
USD999748S1 (en) * 2021-12-02 2023-09-26 Ace Technologies Corporation Printed circuit board
USD1030688S1 (en) * 2022-05-31 2024-06-11 Faraidoon Pundole Circuit board for an electrical connector

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793161A (en) * 1972-08-11 1974-02-19 Alpha Metals Methods for electroplating solder
JPS5922632B2 (ja) * 1980-05-19 1984-05-28 メツク株式会社 プリント配線基板ハンダ付用水溶性フラツクス
JPS57122592A (en) * 1981-01-23 1982-07-30 Tokyo Shibaura Electric Co Method of producing hybrid integrated circuit
JPS59167049A (ja) * 1983-03-14 1984-09-20 Nec Corp 半導体装置
JPS6257795A (ja) * 1985-09-04 1987-03-13 Electroplating Eng Of Japan Co 水溶性フラツクス
US5121871A (en) * 1990-04-20 1992-06-16 The United States Of America As Represented By The United States Department Of Energy Solder extrusion pressure bonding process and bonded products produced thereby
US5122200A (en) * 1990-09-17 1992-06-16 Motorola, Inc. Method of cleaning printed circuit boards using formic acid
JP3349166B2 (ja) * 1992-01-24 2002-11-20 古河電気工業株式会社 回路基板
JPH0629648A (ja) * 1992-07-13 1994-02-04 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
US5895973A (en) * 1997-05-19 1999-04-20 Delco Electronics Corp. Electronic component assembly for maintaining component alignment during soldering
JP3677983B2 (ja) * 1998-02-05 2005-08-03 株式会社村田製作所 セラミック基板
SG75841A1 (en) * 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
US6416590B1 (en) * 1998-07-02 2002-07-09 Matsushita Electric Industrial Co., Ltd. Solder powder and method for preparing the same and solder paste
JP2000077841A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Ind Co Ltd 半田付け方法
US6333989B1 (en) * 1999-03-29 2001-12-25 Dew Engineering And Development Limited Contact imaging device
US6189203B1 (en) * 1999-04-08 2001-02-20 Lucent Technologies Inc. Method of manufacturing a surface mountable power supply module
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
US6436199B1 (en) * 1999-09-03 2002-08-20 Kawasaki Steel Corporation Non-oriented magnetic steel sheet having low iron loss and high magnetic flux density and manufacturing method therefor
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
US6812562B2 (en) * 1999-12-30 2004-11-02 Texas Instruments Incorporated Method and apparatus for surface mounted power transistor with heat sink
US6197434B1 (en) * 2000-01-07 2001-03-06 Joseph M. E. Hsu Glazing covered ferrite core electrode terminal of a surface mounting inductor
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6653219B2 (en) * 2000-01-13 2003-11-25 Hitachi, Ltd. Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
JP3916850B2 (ja) * 2000-06-06 2007-05-23 株式会社ルネサステクノロジ 半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
DE50014427D1 (de) * 2000-07-28 2007-08-02 Infineon Technologies Ag Verfahren zur Kontaktierung eines Halbleiterbauelementes
JP2002096194A (ja) * 2000-09-21 2002-04-02 Advantest Corp Ｐｂを含まないＳｎ合金系ハンダ用フラックス
JP2002118202A (ja) * 2000-10-05 2002-04-19 Sanyo Electric Co Ltd 放熱基板および半導体モジュール
DE10085331T1 (de) * 2000-10-23 2003-09-11 Mitsubishi Electric Corp Bondhügelbildungsverfahren und Bondhügelbildungsvorrichtung
JP2002134682A (ja) * 2000-10-26 2002-05-10 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2002134902A (ja) * 2000-10-26 2002-05-10 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2002134893A (ja) * 2000-10-26 2002-05-10 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
US6543674B2 (en) * 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
JP3804539B2 (ja) * 2001-04-10 2006-08-02 株式会社村田製作所 セラミック電子部品
JP2003126987A (ja) * 2001-10-16 2003-05-08 Denki Kagaku Kogyo Kk 回路基板用鉛フリー半田及び回路基板
JP3796181B2 (ja) * 2002-02-14 2006-07-12 新日本製鐵株式会社 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
US6790104B2 (en) * 2002-07-26 2004-09-14 Antaya Technologies Corporation Electrical terminal
JP4337326B2 (ja) * 2002-10-31 2009-09-30 千住金属工業株式会社 鉛フリーはんだおよびはんだ付け物品
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
US6706329B1 (en) * 2002-11-21 2004-03-16 Ming-Ho Chien Local nickel plating for aluminum alloy radiator
US7168608B2 (en) * 2002-12-24 2007-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for hermetic seal formation
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US7282175B2 (en) * 2003-04-17 2007-10-16 Senju Metal Industry Co., Ltd. Lead-free solder
TW578250B (en) * 2003-06-05 2004-03-01 Univ Tsinghua Testing method of flip-chip junction
JP2005095977A (ja) 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US20060024943A1 (en) * 2004-07-30 2006-02-02 Kang Sung K Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
US20060147683A1 (en) * 2004-12-30 2006-07-06 Harima Chemicals, Inc. Flux for soldering and circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104144764A (zh) * 2012-03-05 2014-11-12 株式会社村田制作所 接合方法、接合结构体及其制造方法
US9333593B2 (en) 2012-03-05 2016-05-10 Murata Manufacturing Co., Ltd. Joining method, joint structure and method for producing the same
CN104144764B (zh) * 2012-03-05 2016-12-14 株式会社村田制作所 接合方法、接合结构体及其制造方法

Also Published As

Publication number Publication date
KR20060088025A (ko) 2006-08-03
KR100758760B1 (ko) 2007-09-14
JP2006237561A (ja) 2006-09-07
JP4817418B2 (ja) 2011-11-16
US7936569B2 (en) 2011-05-03
CN100449752C (zh) 2009-01-07
US20070205017A1 (en) 2007-09-06

Similar Documents

Publication Publication Date Title
CN1819189A (zh) 电路装置及其制造方法
CN1245857C (zh) 电路基板及其安装方法、以及使用该电路基板的电子设备
CN1295783C (zh) 电子装置
CN1150614C (zh) 半导体封装及其制造方法
CN1220250C (zh) 半导体器件的制造方法
CN1076872C (zh) 载片及其制造方法和安装方法
CN1076998C (zh) 软钎料及使用该软钎料的电子器件
CN1443625A (zh) 焊料
CN1873970A (zh) 电子器件及其制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1707779A (zh) 半导体装置
CN1753177A (zh) 功率半导体模块及其制造方法
CN1943024A (zh) 布线基板及半导体装置
CN101064294A (zh) 电路装置及电路装置的制造方法
CN1301049C (zh) 锡焊方法及焊接结构体
CN1531076A (zh) 半导体器件及其制造方法
CN1674278A (zh) 电路装置
CN1819132A (zh) 电路装置的制造方法
CN1395309A (zh) 混合集成电路装置及其制造方法
CN1395308A (zh) 混合集成电路装置及其制造方法
CN1826664A (zh) 导电球、电子部件电极的形成方法和电子部件以及电子设备
CN1817071A (zh) 使用无Pb焊料的回流焊接方法以及混载实装方法和结构体
CN103201829B (zh) 电路装置及其制造方法
CN1577825A (zh) 用于半导体封装的引线框架
CN101034700A (zh) 内藏电子部件型模块及内藏电子部件型模块的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20220106

CF01 Termination of patent right due to non-payment of annual fee