JP2002134682A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2002134682A JP2002134682A JP2000326301A JP2000326301A JP2002134682A JP 2002134682 A JP2002134682 A JP 2002134682A JP 2000326301 A JP2000326301 A JP 2000326301A JP 2000326301 A JP2000326301 A JP 2000326301A JP 2002134682 A JP2002134682 A JP 2002134682A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- manufacturing
- circuit device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、工程日数がかかる問題があった。 【解決手段】 混成集積回路基板1の所望の導電路2に
導電性ロウ材3を付着する工程と、前記導電路2上に少
なくとも前記導電性ロウ材3で固着される回路素子4、
7、11を一括してマウントする工程と、前記導電性ロ
ウ材3を溶融炉内で一括溶融して、前記回路素子を前記
導電路2に固着する工程とを具備し、特に、半田ペース
トで固着するチップ部品4、バンプ7およびパワートラ
ンジスタ11を半田クリーム3印刷後に一括してマウン
トし、半田溶融炉で一括して溶融するすることで、従来
の複数工程を1ライン化したシンプルラインを実現する
ものである。
Description
の製造方法に関し、特に複数工程を連続して作業する混
成集積回路装置の製造方法に関するものである。
13〜図22を参照して説明する。
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。
す。なお、図示しなくても明確な工程は図面を省略して
いる。
(以下基板という。)の反対主面に製造管理のためのロ
ット番号をインキで印刷する。
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板1あるいは金属基板の表面を絶縁処理した基板1
を準備し、この基板1の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路2が形成され、こ
の導電路2の所定の部分に半田クリーム3をスクリーン
印刷して選択的に半田クリーム3を付着する。
程では、中速のチップマウンタを用いて定型部品である
チップコンデンサやチップ抵抗等のチップ部品4を半田
クリーム3上に仮接着する。
ンプ工程で小信号トランジスタを搭載する導電路2上に
先端に銀ペースト5を付着したスタンプ針で銀ペースト
5を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約7時間放置して有機溶剤を蒸発させる必要があ
る。
スタソルダー工程では、前工程付着した銀ペースト5上
に小信号トランジスタのチップ6を半導体用チップマウ
ンタを用いて載置する。
工程では予めセミパワーのトランジスタ8を固着した金
属片よりなるバンプ7を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路2に本工程でディスペンサ
ーで付着した銀ペースト5上に載置する。
半田クリーム3の溶融を行う。すなわち、ホットプレー
ト上に基板1を配置し、210℃で約2〜3分間加熱を
してチップ部品4の固着を行う。
では、硬化炉内に多数の基板1を収納して、約150℃
で4〜5時間還元雰囲気中で銀ペースト5の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板1への付着は防止できる。
図19に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ6およびバンプ7に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路2とを約50μmの径のア
ルミニウムのボンディング細線9で超音波ボンダーによ
り接続する。
は基板1として金属基板を用いた場合の特有の工程であ
り、導電路2と基板1間の絶縁膜に起因する寄生容量を
除去するために導電路2と露出させた金属基板とを接続
するものである。
スタソルダー工程では、放熱性の良いヒートシンク10
上にパワートランジスタ11を固着したブロックの取り
付けを行う。導電路2上には予め半田クリームを印刷し
て溶融した半田12を付着しており、このブロック取り
付ける際にホットプレート上で再び半田12を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。
程では、パワートランジスタ11のベース電極およびエ
ミッタ電極と所定の導電路2との接続を約300μmの
径のアルミニウムのボンディング太線13で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路2間にはジャンパー線を形成する。
製造方法を実現する製造ラインを図22に示す。
板1はマガジンMに収納されて各工程を流れる。
するロード装置LにマガジンMを配置し、印刷が終了し
た基板1はアンロード装置ULで基板をマガジンMに収
納する。
ジンMに収納された形で運ばれてきたものをロード装置
Lにセットし、マガジンM内の基板1を1枚ずつ供給し
て半田クリーム3のスクリーン印刷を行い、アンロード
装置ULにセットしたマガジンMに1枚ずつ収納してい
く。
ップマウンタでチップ部品4の装着を行うことで、工程
の処理能力を平準化している。
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンMの形でロード装置L、アンロード装
置ULを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンMを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンMを収容して処理する。
す。基板1の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路2
が延在している。チップ部品4は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ6は導電路2上に大部分が菱形に見えるものが該当
し、ベース電極Bとエミッタ電極Eが付されている。こ
の小信号トランジスタ6からは2本のボンディング細線
9が伸びており、導電路2との接続を行っている。バン
プ7はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に4個並べられたブ
ロックがヒートシンク10上にパワートランジスタ11
を固着したブロックである。パワートランジスタ11の
ベース電極Bおよびエミッタ電極Eからは2本のボンデ
ィング太線13(図でも太く記載している。)が所定の
導電路2との接続を行っている。このボンディング太線
13では交差導電路のジャンパー線Jやアース線Aも形
成される。
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために各工程間が順
次マガジンMの形でロード装置L、アンロード装置UL
を用いて流す搬送設備を必要とし、各工程の加工設備と
搬送設備で多くの作業面積を必要とする問題点があっ
た。
融工程で加熱をすると、この有機溶剤が飛散して導電路
に付着してボンディングワイヤーの固着度の信頼性を悪
化させる問題点があるので、銀ペーストに含まれる有機
溶剤を蒸発させるために約7時間の常温放置が不可欠で
あり、これが工程日数を長くする原因となる問題点とな
った。具体的には、チップマウント工程までで約1日、
バンプソルダー工程までで約1日、銀ペースト硬化工程
までで約1.5日かかり、更に工程間の仕掛かり日数が
約0.5日必要として、約4日の工程日数となる。
の課題に鑑みて成され、混成集積回路基板の所望の導電
路に導電性ロウ材を印刷する工程と、前記導電路上の前
記導電性ロウ材にチップ部品をチップマウンターで仮接
着する工程と、前記導電路上の前記導電性ロウ材に異形
部品を多機能チップマウンターで仮接着する工程と、前
記導電性ロウ材を溶融炉で一括して溶融する工程とを一
貫して設け、前記混成集積回路基板を前記各工程を連続
して流すことを特徴とする。特に、半田ペーストで固着
するチップ部品、バンプおよびパワートランジスタを半
田クリーム印刷後に連続してマウントし、半田溶融炉で
一括して溶融するすることで、従来の複数工程を1ライ
ン化したシンプルラインを実現するものである。
プ部品等の定型回路素子とヒートシンクに固着されたパ
ワートランジスタ等の非定型回路素子を含み、前記定型
回路素子および非定型回路素子を連続して前記導電路上
にマウントすることに特徴を有し、従来の小型の部品か
ら順序よく大型の部品を取り付ける工程に並べるのでは
なく、回路素子を固着する導電性ロウ材に着目して工程
日数の短縮を図る混成集積回路装置の製造方法を提供す
るものである。
方法を図1から図12を参照して説明する。
刷、半田印刷、チップマウント、多機能マウンタ(バン
プソルダー、パワートランジスタソルダー)、半田溶
融、銀ペーストスタンプ/小信号トランジスタソルダ
ー、銀ペースト硬化、細線ボンダー、アースボンダー、
太線ボンダーの各工程から構成されている。このフロー
から明確なように、半田ペーストで固着する回路素子を
一括してまとめたことで、工程のシンプル化を実現して
いる。
なお、図示しなくても明確な工程は図面を省略してい
る。従来と同一構成要素には同一符号を付した。
(以下基板という。)の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板1あるいは金属基板の表面を絶縁処理した基板1を準
備し、この基板1の表面に所望のパターンの銅箔あるい
は導電性塗料で形成された導電路2が形成され、この導
電路2のチップ部品、バンプおよびパワートランジスタ
を載置する所定の部分に半田クリーム3をスクリーン印
刷して選択的に半田クリーム3を付着する。本工程の特
徴は半田クリーム5で固着する回路素子はすべてこの工
程で半田クリーム5の印刷を行う点である。
では、中速のチップマウンタを用いて定型部品であるチ
ップコンデンサやチップ抵抗等のチップ部品4を半田ク
リーム3上に仮接着する。
工程の前半では、予めセミパワーのトランジスタ8を固
着した金属片よりなるバンプ7を準備し、異形部品用の
多機能チップマウンタを用いて、所定の導電路2上の半
田クリーム3に仮接着する。
工程の後半では、放熱性の良いヒートシンク10上にパ
ワートランジスタ11を固着したブロックを準備し、同
様に異形部品用の多機能チップマウンタを用いて、所定
の導電路2上の半田クリーム3に仮接着する。この際、
半田クリーム3は溶融されない状態である。
は、半田クリーム3の一括溶融を行い、チップ部品4、
バンプ7およびヒートシンク10の導電路2への固着を
行う。
田クリーム3を加熱溶融処理されることが特徴である。
このN2リフロー半田溶融炉は基板1を載置して定速で
移動する金属メッシュのベルト21と、このベルト21
の下に設けたヒーターブロック22と、基板1の上面に
N2ガスのリフローを行う交互に配置した排出管23と
吸入管24と、上面から基板1を加熱する赤外線ランプ
25から構成されている。赤外線ランプ25とヒーター
ブロック22とで両面から基板1を均一に早く加熱し、
ヒートシンク10上にパワートランジスタ11を固着し
たブロックの最適な固着ができるリフロー条件下(投入
時常温→溶融時約210℃で4〜5秒間→冷却時100
℃以下)で4〜5分間で半田クリーム3を一括して加熱
溶融する。またN2ガスのリフローを矢印で示すように
近接した排出管23と吸入管24とで行うので、フラッ
クスの飛散も無く、半田ボールの発生も無く、銅箔等の
導電路2表面の酸化も防止できる。
ストスタンプ/小信号トランジスタソルダー工程で小信
号トランジスタを搭載する導電路2上に先端に銀ペース
ト5を付着したスタンプ針で銀ペースト5を付着し、付
着した銀ペースト5上に小信号トランジスタのチップ6
を半導体用チップマウンタを用いて載置する。
度にしているが、銀ペースト硬化工程まで加熱工程が無
いので有機溶剤が飛散する恐れはないので、従来のよう
に約7時間放置なしに直ちに小信号トランジスタのチッ
プ6を載置して、次工程に送る。なお、この工程は銀ペ
ースト5の常温乾燥をしないので、半導体用チップマウ
ンタ内で連続して処理されることで処理のスピード化を
図れる。
では、硬化炉内に多数の基板1を収納して、約150℃
で4〜5時間還元雰囲気中で銀ペースト5の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板1への付着は防止できる。
図9に示す如く細線ボンダー工程に移行する。細線ボン
ダー工程では小信号トランジスタ6およびバンプ7に固
着されたセミパワーのトランジスタのベースおよびエミ
ッタ電極と対応する導電路2とを約50μmの径のアル
ミニウムのボンディング細線9で超音波ボンダーにより
接続する。
は基板1として金属基板を用いた場合の特有の工程であ
り、導電路2と基板1間の絶縁膜に起因する寄生容量を
除去するために導電路2と露出させた金属基板とを接続
するものである。
程では、パワートランジスタ11のベース電極およびエ
ミッタ電極と所定の導電路2との接続を約300μmの
径のアルミニウムのボンディング太線13で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路2間にはジャンパー線を形成する。
の製造方法を実現する製造ラインを図11に示す。
板1はマガジンMに収納されて各工程を流れる。
田印刷工程、チップマウント工程、多機能マウンター工
程(バンプソルダー、パワートランジスタソルダー)お
よび半田溶融工程を1ライン化したことにある。すなわ
ち、基板1はこれらの工程を連続して流れ、順次これら
の工程で所定の作業を進めるのである。
マガジンMを配置し、ロット番号印刷工程へ基板1を送
る。この工程ではレーザー印刷により基板1の裏面にロ
ット番号を印刷して、次工程の半田印刷工程からの送り
信号待っている。送り信号が来ると次工程に基板1を送
り、次の基板1にロット番号を印刷して待機する。
ずつ基板1が供給されて半田クリーム3のスクリーン印
刷を行い、待機する。
ップマウンタでチップ部品4の装着を行い、待機する。
その後、多機能マウンター工程では異形部品用の多機能
チップマウンタを用いて、前半でバンプソルダーを行
い、後半でパワートランジスタソルダーを行い、直ちに
半田溶融工程に送られ、4〜5分間N2リフロー半田溶
融炉内で半田クリーム3を加熱溶融処理される。アンロ
ード装置ULのマガジンMに1枚ずつ収容される。
ランジスタソルダー工程、銀ペースト硬化工程、細線ボ
ンダー工程、アースボンダー工程、太線ボンダー工程と
順次マガジンMの形でロード装置L、アンロード装置U
Lを用いて流すことで混成集積回路装置を完成させる。
ただ銀ペースト硬化工程では硬化炉を用いるので、従来
同様に多数のマガジンMを貯めて、バッチ処理で硬化炉
に収納可能な数のマガジンMを収容して処理する。
発明の製造ラインの面積の比較を説明する。比較の対象
は本発明のロット番号印刷工程、半田印刷工程、チップ
マウント工程、多機能マウンター工程(バンプソルダ
ー、パワートランジスタソルダー)および半田溶融工程
を1ライン化部分と、前述した工程を抜き出した従来の
製造ラインとである。
て単機能の加工設備であり、その面積は16.09m2
であるのに対し、本発明では12.60m2である。パ
ワーソルダー工程で半田クリーム5の溶融を止めたこと
などで、25%程度の削減が進められた。
1.41m2から本発明では0.9m2と大幅な削減が
できた。本発明では1ライン化を実現し、従来では各工
程で備えたロード装置L、アンロード装置ULをライン
の最初と最後のみに限定したためである。従って、加工
設備および搬送設備では、従来の27.50m2から本
発明では13.50m2まで、半減できた。
行う面積が必要であり、これらと設備面積を加えた作業
面積は従来の94.00m2から本発明では39.00
m2と従来より60%も縮小できる。
すものと同じであるが、その製造ラインは従来より大幅
に短縮されている。
で固着するチップ部品、バンプおよびパワートランジス
タを半田クリーム印刷後に順次基板が送られて、連続し
てマウントし、半田溶融炉で一括して溶融するすること
で、従来の複数工程を1ライン化したシンプルラインを
実現する。これにより、ロット番号印刷工程から半田溶
融工程までを1枚の基板を連続して処理でき、処理日数
を0.5日に短縮できる。また、最初から銀ペースト硬
化工程まででも1日から1.5日で処理でき、従来の4
日から約1/3以下に短縮できる。
工程までを1ライン化するので、各工程の前後に設けた
ロード装置L、アンロード装置UL等の搬送設備が不要
となり、設備面積を従来の40%程度まで大幅に削減で
き、設備投資額を抑えることができる。
クリームを一括して加熱溶融処理されるので、フラック
スの飛散も無く、半田ボールの発生も無く、銅箔等の導
電路表面の酸化も防止できる。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
する図である。
ンを比較して説明する図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
Claims (5)
- 【請求項1】 混成集積回路基板の所望の導電路に導電
性ロウ材を印刷する工程と、前記導電路上の前記導電性
ロウ材にチップ部品をチップマウンターで仮接着する工
程と、前記導電路上の前記導電性ロウ材に異形部品を多
機能チップマウンターで仮接着する工程と、前記導電性
ロウ材を溶融炉で一括して溶融する工程とを一貫して設
け、 前記混成集積回路基板を前記各工程を連続して流すこと
を特徴とする混成集積回路装置の製造方法。 - 【請求項2】 前記導電性ロウ材として半田ペーストを
用いることを特徴とする請求項1記載の混成集積回路装
置の製造方法。 - 【請求項3】 前記多機能チップマウンターではバンプ
とパワートランジスタ等の異形部品をマウントできるよ
うに複数ステージのマウンターで構成されることを特徴
とする請求項1記載の混成集積回路装置の製造方法。 - 【請求項4】 前記チップ部品および前記異形部品が前
記導電路にマウントされると直ちに前記溶融炉に移送し
て、窒素ガスを流入させて前記導電性ロウ材を一括リフ
ローすることを特徴とする請求項1から請求項3のいず
れかに記載された混成集積回路装置の製造方法。 - 【請求項5】 前記溶融炉から出てくる一括リフローを
終了した前記混成集積回路基板をアンロード装置に収容
することを特徴とする請求項1記載の混成集積回路装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326301A JP2002134682A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326301A JP2002134682A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002134682A true JP2002134682A (ja) | 2002-05-10 |
Family
ID=18803515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326301A Pending JP2002134682A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002134682A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237561A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2006237573A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
US9572294B2 (en) | 2010-11-04 | 2017-02-14 | Semiconductor Components Industries, Llc | Circuit device and method for manufacturing same |
-
2000
- 2000-10-26 JP JP2000326301A patent/JP2002134682A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237561A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2006237573A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
CN100449752C (zh) * | 2005-01-31 | 2009-01-07 | 三洋电机株式会社 | 电路装置及其制造方法 |
US7936569B2 (en) | 2005-01-31 | 2011-05-03 | Sanyo Electric Co., Ltd. | Circuit device and method of manufacturing the same |
US9572294B2 (en) | 2010-11-04 | 2017-02-14 | Semiconductor Components Industries, Llc | Circuit device and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3219793B2 (ja) | 基板にsmd構成要素を実装する方法 | |
JP2002134682A (ja) | 混成集積回路装置の製造方法 | |
KR100676353B1 (ko) | 혼성 집적 회로 장치의 제조 방법 | |
JPH118474A (ja) | 多層基板の製造方法 | |
JP2002134683A (ja) | 混成集積回路装置の製造方法 | |
JP2002134687A (ja) | 混成集積回路装置の製造方法 | |
JP2002134680A (ja) | 混成集積回路装置の製造方法 | |
JP2002134902A (ja) | 混成集積回路装置の製造方法 | |
JP3869643B2 (ja) | 混成集積回路装置の製造方法 | |
JP2002134901A (ja) | 混成集積回路装置の製造方法 | |
JP3965795B2 (ja) | 電子部品の半田付け方法 | |
JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
JPH02234447A (ja) | 半導体集積回路素子の接続方法 | |
JP2881088B2 (ja) | 半導体装置の製造方法 | |
TWI841202B (zh) | 基板之電子元件植入方法及裝置 | |
JP4909283B2 (ja) | 電子回路の製造方法 | |
JPH11168171A (ja) | 混成集積回路装置及びその製造方法 | |
JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2004241416A (ja) | 電子回路ユニットおよびその製造方法 | |
JP2001007250A (ja) | パッケージ基板 | |
JP2002134893A (ja) | 混成集積回路装置の製造方法 | |
JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
JP2002368038A (ja) | フリップチップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040906 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |