JP5774292B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP5774292B2
JP5774292B2 JP2010247063A JP2010247063A JP5774292B2 JP 5774292 B2 JP5774292 B2 JP 5774292B2 JP 2010247063 A JP2010247063 A JP 2010247063A JP 2010247063 A JP2010247063 A JP 2010247063A JP 5774292 B2 JP5774292 B2 JP 5774292B2
Authority
JP
Japan
Prior art keywords
solder
pad
alloy layer
circuit device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010247063A
Other languages
English (en)
Other versions
JP2012099688A (ja
Inventor
伸久 小内
伸久 小内
茂木　昌巳
昌巳 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2010247063A priority Critical patent/JP5774292B2/ja
Priority to KR1020137011495A priority patent/KR20130060361A/ko
Priority to US13/882,952 priority patent/US9572294B2/en
Priority to CN201180053072.7A priority patent/CN103201829B/zh
Priority to PCT/JP2011/005716 priority patent/WO2012060054A1/ja
Publication of JP2012099688A publication Critical patent/JP2012099688A/ja
Application granted granted Critical
Publication of JP5774292B2 publication Critical patent/JP5774292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、大型の回路素子の半田接続を行う回路装置の製造方法に関する。
図８を参照して、従来の回路装置の製造方法を説明する。ここでは、基板１０６の表面に導電パターン１０８および回路素子を形成する混成集積回路装置の製造方法を説明する（例えば、下記特許文献１を参照）。
図８（Ａ）を参照して、先ず、基板１０６の表面に形成された導電パターン１０８の表面に半田１０９を形成する。基板１０６は例えばアルミニウム等の金属から成る金属基板であり、導電パターン１０８と基板１０６とは、絶縁層１０７により絶縁されている。導電パターン１０８により、パッド１０８Ａ、パッド１０８Ｂおよびパッド１０８Ｃが形成されている。パッド１０８Ａは後の工程にてヒートシンクが上部に固着される。パッド１０８Ｂは後の工程にて小信号のトランジスタが固着される。パッド１０８Ｃは、後の工程にてリードが固着される。ここでは、比較的大きなパッドであるパッド１０８Ａおよびパッド１０８Ｃの表面に半田１０９が形成される。
図８（Ｂ）を参照して、次に、小信号系のトランジスタ１０４Ｃおよびチップ部品１０４Ｂを、半田を介して固着する。この工程では、トランジスタ１０４Ｃ等を接続する半田が溶融されるまで加熱を行う。従って、前工程にてパッド１０８Ａおよびパッド１０８Ｃに形成された半田１０９も溶融される。
図８（Ｃ）を参照して、次に、小信号系のトランジスタ１０４Ｃと所定の導電パターン１０８とを細線１０５Ｂにより接続する。
図９（Ａ）を参照して、次に、パッド１０８Ａおよびパッド１０８Ｃ上に予め形成された半田１０９を溶融させて、ヒートシンク１１１およびリード１０１を固着する。ここでは、上部にパワートランジスタ１０４Ａが載置されたヒートシンク１１１を、予め形成された半田１０９を介してパッド１０８Ａ上に固着している。更に、太線１０５Ａを用いて、所望の導電パターン１０８とトランジスタ１０４Ａとを接続する。
図９（Ｂ）を参照して、基板１０６の表面に形成された回路素子および導電パターン１０８が被覆されるように封止樹脂１０２を形成する。以上の工程により、混成集積回路装置１００が製造される。
特開２００２−１３４６８２号公報
しかしながら、図１０を参照して、上記した従来の製造方法では溶融した半田１０９にヒケの問題が発生していた。図１０（Ａ）はヒケが発生した基板１０６の平面図であり、図１０（Ｂ）は断面図であり、図１０（Ｃ）はヒケが発生した部分を拡大した断面図である。
図１０（Ａ）および図１０（Ｂ）を参照して、「ヒケ」とは、パッド１０８Ａの全面に塗布された半田を溶融すると、半田１０９が偏ってしまう現象のことである。特にヒートシンク１１１が固着されるパッド１０８Ａは、例えば１つの辺の長さが９ｍｍ以上の大型な矩形に形成される。従って、他の部位と比較するとパッド１０８Ａには多量の半田が上部に付着され、溶融した半田１０９には大きな表面張力が作用し、半田のヒケが発生する。
半田１０９のヒケが発生すると、ヒケが発生した部分に於いて、パッド１０８Ａと回路素子とが接合されないので、ヒケが発生した部分の熱抵抗が上昇してしまう。更に、ヒケが発生することにより半田接合の強度が低下するので、温度変化に対する半田接合部の接続信頼性が低下する。
図１０（Ｃ）を参照して、パッド１０８Ａと半田１０９との間に合金層１１０が生成されるのが、ヒケが発生する原因である。半田ペーストをパッド１０８Ａの上部に付着させて加熱溶融すると、パッド１０８Ａの材料である銅と半田の材料である錫から成る金属間化合物が形成される。この図では金属間化合物から成る層を合金層１１０で示している。具体的には、合金層１１０の厚みは数μｍ程度であり、組成がＣｕ６Ｓｎ５またはＣｕ３Ｓｎの金属間化合物である。この合金層１１０は、パッド１０８Ａの材料である銅と比較すると、半田の濡れ性が極めて悪い。このように半田の濡れ性に劣る合金層１１０が形成されることにより、半田のヒケが発生していた。更にまた、複数回に渡り半田を溶融させると、パッド１０８Ａの上面に形成される合金層１１０が厚くなり、このことにより半田の濡れ性は更に悪くなる。以下の説明では、銅と錫とか成る合金層をＣｕ／Ｓｎ合金層と呼ぶ。
一方、近年では環境への配慮から鉛フリー半田が使用されている。半田１０９Ａとして鉛フリー半田を用いると、より厚い合金層１１０が形成され、上記したヒケの問題が顕著に発生する。これは、鉛フリー半田には鉛共晶半田よりも多量の錫が含まれるからである。具体的には、一般的な鉛共晶半田に含まれる錫の割合は６０重量％程度であるのに対して、鉛フリー半田に含まれる錫の割合は９０重量％程度である。
更にまた、生産性向上等を目的として、ロジン系フラックスが添加された半田ペーストを採用すると、溶融した半田ペーストが濡れない問題が発生する。この理由は、水溶性フラックスと比較するとロジン系フラックスは活性力が弱いからである。また、銅から成るパッドの上面をニッケル膜により被覆し、このニッケル膜の上面にロジン系の半田ペーストを塗布して溶融すると、半田ペーストが濡れない問題が顕著と成る。
ここで、濡れ性が悪いとは、パッドと半田との間に合金層が形成されずに、半田が広がらないことをいう。一方、ヒケとは、半田とパッドとの間に合金層形成されて一時的に半田は濡れ広がるが、その後、半田の表面張力で半田が寄ってしまう状態のことである。従って、半田にヒケが発生すると、後述するようにパッドの上面に合金層が露出しボイドが発生する。
更に、回路素子を半田接続する場合において、半田とパッドとの境界部分にＣｕ／Ｓｎ合金層が厚く形成されると、厚いＣｕ／Ｓｎ層は機械的強度が弱いので、半田接続の接続信頼性が低下するおそれがある。
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、半田のヒケの発生を抑止して半田接合部の接続信頼性を向上させた回路装置の製造方法を提供することにある。
本発明の回路装置は、主面を有する基板と、前記基板の前記主面に形成され、主面を有する絶縁層と、前記絶縁層の前記主面に形成された導電パターンを有し、第１金属から成り少なくとも１つのパッドを形成する金属膜と、少なくとも一つの前記パッドに半田を介して固着された回路素子と、を具備し、前記半田と前記パッドとの境界には、前記半田を構成する金属と前記第１金属とを含む金属間化合物から成る合金層が形成され、前記合金層は、第１合金層と、前記第１合金層よりも薄い第２合金層を有し、前記第１合金層は、互いに離間してマトリックス状に配置されることを特徴とする。
本発明の回路装置の製造方法は、主面を有する基板と、前記基板の前記主面に形成された絶縁層と、前記絶縁層の主面に形成されて第１金属から成るパッドと、を用意し、前記パッドの上面に複数の第１半田ペーストを互いに離間して形成する工程と、リフローにより第１半田ペーストを溶融させて第１半田構造を形成する工程と、前記第１半田構造および前記パッドの上面が覆われるように第２半田ペーストを塗布する工程と、前記第２半田ペーストの上面に回路素子を載置して加熱することにより、前記回路素子を前記パッドに固着する工程と、を具備し、前記固着する工程では、複数の第２半田構造を形成し、前記第１半田構造と前記第２半田構造と前記パッドとの間に合金層を生成し、前記合金層は第１半田構造と第２半田構造と前記パッドの前記第１金属とを含む化合物を有し、前記合金層は第１合金層と第２合金層を有し、前記第２合金層は前記第１合金層よりも薄く、前記第１合金層は互いに離間してマトリックス状に配置されることを特徴とする。
本発明の回路装置では、回路素子を接続する半田とパッドとの境界に設けられる合金層を、厚い第１合金層と、薄い第２合金層とから構成している。このようにすることで、薄い合金層により接続強度が確保されるので、半田とパッドとの接続信頼性が向上される。
本発明の回路装置の製造方法では、比較的大型なパッドの上面に複数の第１半田を離間した状態で溶着させる。パッドの上面に一体化された第１半田を形成するのではなく、離散的に複数個の第１半田をパッド状に設けることにより、個々の第１半田に作用する表面張力が低減されるので、第１半田を形成する工程におけるヒケが防止される。
更に、第１半田にヒケが発生しないことにより、第１半田が形成されない領域のパッドの上面にＣｕ／Ｓｎ合金層が露出しない。半田の濡れ性が悪いＣｕ／Ｓｎ合金層が露出しないことにより、更に半田ペーストを溶融する次工程でのヒケが抑止される。
本発明により製造される回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は拡大された平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。 従来の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 従来の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。 従来の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。
＜第１の実施の形態＞
本実施の形態では、図１を参照して、本発明の回路装置の一例として混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の斜視図であり、図１（Ｂ）はその断面図である。図１（Ｃ）はトランジスタ１４Ａ（回路素子）が固着される構造を示す断面図である。
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、基板１６の表面に導電パターン１８が形成され、半田１９を介して導電パターン１８にトランジスタ等の回路素子が固着されている。そして、基板１６の少なくとも表面は封止樹脂１２により封止されている。
基板１６は、アルミニウムや銅等の金属から成る金属基板、エポキシ樹脂等の樹脂材料からなる基板である。基板１６としてアルミニウムより成る基板を採用した場合、基板１６の両主面はアルマイト処理により生成された陽極酸化膜により被覆される。基板１６の具体的な大きさは、例えば、縦×横×厚さ＝６０ｍｍ×４０ｍｍ×１．５ｍｍ程度である。
絶縁層１７は、基板１６の上面全域を覆うように形成されている。絶縁層１７は、Ａｌ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、基板１６を介して良好に外部に放出することができる。絶縁層１７の具体的な厚みは、例えば５０μｍ程度である。
導電パターン１８は銅を主材料とする金属膜から成り、所定の電気回路が実現されるように絶縁層１７の表面に形成される。更に導電パターン１８により、パッド１８Ａ、パッド１８Ｃおよびパッド１８Ｅが形成されている。各パッドの詳細は図２を参照して後述する。
パワートランジスタ１４Ａ、チップ部品１４Ｂおよび小信号トランジスタ１４Ｃ等の回路素子は、半田１９を介して所定の導電パターン１８に固着されている。ここで、パワートランジスタ１４Ａは、ヒートシンク１４Ｄを介してパッド１８Ａに固着されることで、放熱性が向上されている。チップ部品１４Ｂは、両端の電極が半田１９により導電パターン１８に固着されている。小信号トランジスタ１４Ｃは、半田１９を介して裏面がパッド１８Ｃに固着されている。ここで、パワートランジスタ１４Ａとは、例えば１Ａ以上の電流が流れるトランジスタであり、小信号トランジスタ１４Ｃとは１Ａ未満の電流が流れるトランジスタである。更に、パワートランジスタ１４Ａの表面の電極は、太さが１００μｍ以上の金属細線である太線１５Ａにより導電パターン１８と接続されている。また、小信号トランジスタ１４Ｃの表面に形成された電極は、太さが８０μｍ程度以下の細線１５Ｂを介して導電パターン１８に接続されている。
基板１６に実装される回路素子としては、トランジスタ、ＬＳＩチップ、ダイオード等の半導体素子を採用することができる。更に、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器等のチップ部品も回路素子として採用することができる。さらには、樹脂封止型の回路装置も回路素子として混成集積回路装置１０に内蔵させることができる。また本形態では、下面にヒートシンク１４Ｄが固着されたトランジスタ１４Ａを、一つの回路素子としてみなしても良い。
リード１１は、基板１６の周辺部に設けられたパッド１８Ｅに固着され、外部との入力・出力を行う働きを有する。ここでは、一つの側辺に多数個のリード１１が固着されているが、リード１１は基板１６の４辺から導出させることも可能であり、対向する２辺から導出させることも可能である。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図１（Ｂ）を参照すると、基板１６の表面に形成された導電パターン１８および回路素子が封止樹脂１２により被覆される。ここでは、基板１６の側面および裏面も封止樹脂１２により被覆されており、このようにすることで、装置全体の耐湿性を向上させることができる。また、基板１６の放熱性を向上させるために、基板１６の裏面を封止樹脂１２から露出させても良い。更に、封止樹脂１２の替わりに、ケース材による封止を行うこともできる。
図１（Ｃ）を参照して、ヒートシンク１４Ｄがパッド１８Ａに溶着される構造を説明する。具体的には、銅を主材料とするパッド１８Ａの上面には半田１９を介してヒートシンク１４Ｄが固着されており、更にヒートシンク１４Ｄの上面にトランジスタ１４Ａの下側の電極が固着されている。
また、トランジスタ１４Ａの上面に配置された電極は太線１５Ａを経由して、パッド１８Ａの近傍に配置されたパッド状の導電パターン１８と接続される。上記したように、トランジスタ１４Ａとパッド１８Ａとの間にヒートシンク１４Ｄを配置することにより、熱が伝導する面積が大きくなり、トランジスタ１４Ａから放出された熱は良好に基板１６に伝導する。
トランジスタ１４ＡとしてＭＯＳＦＥＴが採用された場合、トランジスタ１４Ａの下面に設けたドレイン電極はヒートシンク１４Ｄを経由してパッド１８Ａと接続される。また、トランジスタ１４Ａの上面に設けたソース電極は、パッド１８Ａの近傍に配置された他の導電パターン１８と太線１５Ａを経由して接続される。そして、トランジスタ１４Ａの上面に配置されたゲート電極は太線１５Ａあるいは細線を経由して、パッド１８Ａの周囲に配置された他の導電パターン１８と接続される。
パッド１８Ａの上面と半田１９との境界部分には、半田パッド１８Ａの材料と半田１９の材料とから構成される金属間化合物が生成される。例えば、パッド１８Ａの材料が銅であり、半田１９の主材料が錫の場合は、上記したＣｕ／Ｓｎ合金層が生成される。特に、半田１９として錫を主材料とする鉛フリーはんだが採用された場合、厚いＣｕ／Ｓｎ合金層が生成される傾向にある。
また、本形態では、パッド１８Ａの上面に固着される素子として、トランジスタ１４Ａが上面に固着されたヒートシンクが採用されているが、その他の素子がパッド１８Ａに固着されても良い。例えば、トランジスタ１４Ａが直にパッド１８Ａの上面に固着されても良い。
更に本形態では、上記した合金層を部分的に薄くすることにより、半田１９とパッド１８Ａとの接続信頼性が向上する利点がある。具体的には、Ｃｕ／Ｓｎ合金から成る合金層は脆い性質を備えている。従って、この合金層が厚く形成されると、使用状況下に於いて合金層が形成された箇所にて半田１９とパッド１８Ａとが剥離してしまう恐れがある。このことを防止するために、合金層を部分的に薄く形成している。このようにすることで、厚い合金層２２では強度が弱くなるが、薄い合金層２３で強度が確保されるので、この合金層の部分で使用状況下においてクラックが発生することが抑制される。
また、厚い合金層２２はパッド１８Ａの上面にマトリックス状に配置されており、薄い合金層２３は合金層２２の間に格子状に形成されている。薄い合金層２３が格子状に形成されることにより、パッド１８Ａの全面に渡り合金層２３で剥離が防止される。
更にまた、厚い合金層２２は、パッド１８Ａの四方の周辺部に配置されており、このことによっても半田１９とパッド１８Ａとの剥離が抑制されている。ここで、薄い合金層は符号２３で示されている。

このような合金層は、後述するように、部分的に半田を複数個に分けて形成することで実現される。図５（Ｂ）を参照して、パッド１８Ａの上面に半田１９が形成される箇所が上記した厚い合金層２２が形成される領域である。また、パッド１８Ａの上面に於いて半田１９が形成されない領域が、薄い合金層２３が形成される領域である。
＜第２の実施の形態＞
本実施の形態では、図２から図７を参照して、上記した混成集積回路装置１０の製造方法を説明する。
第１の工程：図２参照
本工程では、基板１６の表面に導電パターン１８を形成する。図２（Ａ）は本工程での基板１６の平面図であり、図２（Ｂ）はその断面図である。
図２（Ａ）および図２（Ｂ）を参照して、基板１６の表面に貼着された導電箔をパターニングすることで、所定のパターン形状の導電パターン１８が形成される。ここでは、導電パターン１８により、パッド１８Ａ〜１８Ｅが形成されている。パッド１８Ａは、後の工程にてヒートシンクが固着されるパッドであり、比較的大型に形成される。例えば、パッド１８Ａは、９ｍｍ×９ｍｍ以上の四角形形状に形成される。パッド１８Ｂ、１８Ｃは、後の工程にてチップコンデンサ等のチップ素子の両電極が半田を介して固着されるパッドである。また、パッド１８Ｄは、小信号系のトランジスタまたはＬＳＩが固着されるパッドであり、パッド１８Ａと比較すると小さく形成される。例えばパッド１８Ｄの大きさは２ｍｍ×２ｍｍ程度の矩形である。パッド１８Ｅは、紙面上にて基板１６の上側辺に沿って複数個が略等間隔に形成されている。このパッド１８Ｅは、後の工程にてリード１１が固着される。更に、各パッドを相互に接続するように延在する配線パターン１８Ｆも形成される。
上記した導電パターン１８は、銅を主材料とする金属から構成されている。また、パッド１８Ａ等の上面はメッキ膜等により被覆されることはなく、導電パターン１８を構成する金属材料が露出する面である。更に、通常の作業雰囲気下では、パッド１８Ａの表面は薄い酸化膜により被覆される場合もあるが、この酸化膜は後に塗布される半田ペーストに含まれるフラックスにより除去される。
第２の工程：図３参照
本工程では、パッド１８Ａ〜１８Ｄの上面に半田ペースト２１Ａを塗布する。
具体的には、図３（Ａ）を参照して、スクリーン印刷を行うことにより、パッド１８Ａ〜１８Ｄの上面に半田ペースト２１Ａを塗布する。本工程では、次工程で小信号系素子が実装されるパッド１８Ｂ−１８Ｄおよび大型のパッド１８Ａの上面に、半田ペースト２１Ａが印刷して塗布される。
図３（Ａ）および図３（Ｂ）を参照して、パッド１８Ｂ、１８Ｃは抵抗器等のチップ素子が実装される素子であり、上面のほぼ全域に半田ペースト２１Ａが一体的に塗布される。また、パッド１８Ｄは、制御用のＬＳＩが固着されるものであり、上面のほぼ全域に半田ペースト２１Ａが一体的に塗布される。
ここで、図３（Ａ）で右端に配置されるパッド１８Ｅは後の工程にて外部出力端子であるリードが固着されるものであるので、本工程では半田は溶着されない。
一方、図３（Ｃ）を参照して、パッド１８Ａの上面では、全面的に半田ペースト２１Ａが均一の厚みで塗布されるのではなく、半田ペースト２１Ａは離散的に塗布されている。具体的には、パッド１８Ａの上面には、マトリックス状に３行３列で合計９個の半田ペースト２１Ａが互いに離間して配置されている。ここでは９個の半田ペースト２１Ａがパッド１８Ａの上面に配置されているが、この個数は２個、４個または６個程度でも良い。
先ず、半田ペースト２１Ａが離散して配置されるパッド１８Ａの平面視での形状は、Ｌ１＝４．５ｍｍ以上１３．０ｍｍであり、Ｌ２も同程度である。
各々の半田ペースト２１Ａは、平面視で四角形形状を呈しており、Ｌ３＝２．４ｍｍ以上３．４ｍｍ以下であり、Ｌ４の長さも同程度である。ここで、半田ペースト２１Ａは正方形型でも良いし長方形型でも良い。半田ペースト２１Ａの一辺の長さが大きすぎると、半田ペースト２１Ａの量が多くなり、表面張力が大きくなるので、上記したヒケが発生する恐れが大きくなる。一方、逆に半田ペースト２１Ａの一辺の長さが小さすぎると、半田ペースト２１Ａの量が不十分となり、パッド１８Ａとその上面に固着される素子との接続強度が不十分となる。
個々の半田ペースト２１Ａは、溶融された際に離散化された状態を維持する様に互いに離間している。半田ペースト２１Ａ同士が紙面上で縦方向に離間する距離Ｌ５は、例えば０．９ｍｍ以上１．７ｍｍ以下である。また、半田ペースト２１Ａ同士が紙面上で横方向に離間する距離Ｌ６も同様である。半田ペースト２１Ａ同士が離間する距離が短すぎると、溶融した半田ペースト２１同士が一体化してしまい、その結果液状の半田に発生する表面張力が大きくなりヒケが発生する。一方、半田ペースト２１Ａ同士が離間する距離が長すぎると、半田ペースト２１Ａの量が不足する恐れがある。
本工程は、スクリーン印刷塗布またはシリンジによる供給により行われる。スクリーン印刷による場合は、半田ペースト２１Ａが塗布される領域に開口部を有したスクリーンを、基板１６の上面に載置し、このスクリーンの開口部にスキージを用いて半田ペーストを供給する。その後、スクリーンを基板１６から離間させることにより、所定の位置に半田ペースト２１Ａが塗布される。
本工程にて用いる半田ペースト２１Ａは、フラックスと半田粉末との混合物である。半田ペースト２１Ａに混入される半田粉としては、鉛を含む半田および鉛フリー半田の両方を採用することができる。半田粉の具体的な組成としては、例えば、Ｓｎ６３／Ｐｂ３７、Ｓｎ／Ａｇ３．５、Ｓｎ／Ａｇ３．０／Ｃｕ０．５、Ｓｎ／Ａｇ２．９／Ｃｕ０．５、Ｓｎ／Ａｇ３．０／Ｃｕ０．５、Ｓｎ／Ｂｉ５８、Ｓｎ／Ｃｕ０．７、Ｓｎ／Ｚｎ９、Ｓｎ／Ｚｎ８／Ｂｉ３等が考えられる。これらの数字は半田全体に対する重量％を示す。鉛は環境に与える負荷が大きいことを考慮すると、鉛フリー半田を用いることが好ましい。
上記した鉛フリー半田でも、Ｓｎ／Ａｇ３．０／Ｃｕ０．５の組成を有する半田が融点の好適さ等の観点から最適である。ここで、この半田に含有されるＡｇの重量％は２．０以上４．０％以下でも良く、Ｃｕの重量％は０．５％以上０．８％以下でも良い。
また、鉛フリー半田はＳｎ（錫）を主材料とする場合が多いので、パッド１８Ａと半田１９との境界には、銅と錫とを含む濡れ性の悪い金属間化合物層が生成される。
半田ペースト２１Ａに含まれるフラックスとしては、ロジン系フラックスが適用可能である。本形態ではリフローの工程が終了した後に、フラックスの残渣を洗浄して除去している。
第３の工程：図４および図５参照
次に、パワートランジスタ以外の素子（小信号系トランジスタおよびチップ部品）の電気的接続を行い、パッド１８Ａの上面に離散的に半田１９を形成する。
先ず、図４（Ａ）を参照して、本工程で接続される素子を半田ペースト２１Ａに載置する。具体的には、パッド１８Ｂ、１８Ｃに塗布された半田ペースト２１Ａの上面に、チップ部品１４Ｂを載置して仮留する。同様に、パッド１８Ｄの上面に塗布された半田ペースト２１Ａの上面に、トランジスタ１４Ｃを載置する。
次に、図４（Ｂ）を参照して、リフロー工程により過熱することで、上記した半田ペースト２１Ａを溶融させて半田１９を形成している。このことにより、チップ部品１４Ｂの両端の電極は半田１９を介して、パッド１８Ｂ、１８Ｃに固着される。また、トランジスタ１４Ｃの裏面も、半田１９を介してパッド１８Ｄの上面に固着される。本工程のリフローにて、パッド１８Ａの上面に塗布された半田ペースト２１Ａも溶融して、半田１９（第１半田）となる。
図４（Ｃ）を参照して、次に、細線１５Ｂを介して、トランジスタ１４Ｃの上面に配置された電極を、パッド１８Ｄの周囲に配置された導電パターンから成るパッドと接続する。ここで、細線１５Ｂとしては、太さが８０μｍ程度以下の金、銅またはアルミニウムから成る金属細線である。
本工程が終了した後の基板１６の状態を図５に示す。図５（Ａ）は本工程が終了した後の基板１６の上面を示す平面図であり、図５（Ｂ）はパッド１８Ａを示す拡大平面図である。
図５（Ａ）および図５（Ｂ）を参照して、パッド１８Ａの上面には、３行３列で合計９個の半田１９が互いに離間して配置されている。個々の半田１９の平面的な大きさは図３（Ｃ）を参照して説明した場合よりも若干大きくなっており、その形状はやや膨らんだ四角形形状を呈している。これは、半田ペーストが溶融して外部に広がった事による。また、各半田１９同士が離間する距離Ｌ５、Ｌ６は、図３（Ｃ）に示した場合と比較すると、若干距離が短くなっている。しかしながら、本工程を経ても、半田１９同士は離間した状態を保っている。
本形態では、このようにパッド１８Ａの上面に離散的に小型の半田１９を設けることで、半田ヒケが防止される。
具体的には、上記したように、後の工程にてヒートシンクが実装されるパッド１８Ａは、例えば一辺が９ｍｍ以上の大型なものである。従って、パッド１８Ａの上面全域に半田ペーストを塗布して溶融すると、大量の液状の半田に対して大きな表面張力が作用する。このようになると、表面張力の作用で半田１９がヒケてしまう。また、半田１９がヒケた部分では、パッド１８Ａと半田１９とから生成されるＣｕ／Ｓｎ合金が露出する。このＣｕ／Ｓｎ合金が露出する面では、半田の濡れ性が極めて悪いので、後の工程にてこの領域に半田が溶着せずにボイドが発生する。
本形態では、小型の半田１９をパッド１８Ａの上面に離間的に形成することで、表面張力を小さくした結果、半田１９はヒケが防止された状態でパッド１８Ａの上面に溶着されている。従って、半田１９が形成されてない領域のパッド１８Ａの上面には、Ｃｕ／Ｓｎ層は露出しない。即ち、この領域では、パッド１８Ａの材料である銅等の金属材料が露出する。このことにより、この領域にて半田の濡れ性が低下することが防止されている。
第４の工程：図６参照
図６を参照して、次に、トランジスタ１４Ａが固着されたヒートシンク１４Ｄを、パッド１８Ａの上面に固着する。
図６（Ａ）を参照して、先ず、パッド１８Ａの上面に新たに半田ペースト３１を供給する。本工程では、基板１６の上面にチップ部品１４Ｂ等の回路素子が既に配置されており、スクリーン印刷が困難であるので、シリンジ３０を用いて半田ペースト３１をパッド１８Ａの上面に供給している。本工程では、既にパッド１８Ａの上面に形成された半田１９の間を埋めるように団子状に半田ペースト３１を供給する。本工程で使用される半田ペースト３１の組成は、図３（Ａ）に示す半田ペースト２１Ａと同様で良い。
本工程では、半田ペースト３１は、半田１９が形成されていない領域のパッド１８Ａの上面に接触する。更に、半田１９の表面は半田ペースト３１に被覆される。
図６（Ｂ）を参照して、次に、パワー系のトランジスタ１４Ａが固着されたヒートシンク１４Ｄを、半田１９の上面に載置する。ここでは、予めヒートシンク１４Ｄの上面にトランジスタ１４Ａが半田を介して固着されているが、ヒートシンク１４Ｄをパッド１８Ａに固着した後に、トランジスタ１４Ａをヒートシンク１４Ｄに固着しても良い。
この状態で、リフロー工程を行うことにより、パッド１８Ａの上面に形成された半田１９と、半田ペースト３１が溶融する。この結果、予め形成された半田１９と半田ペースト３１とが溶融して混合された結果、図６（Ｃ）に示す新たな半田１９（第２半田）を介してヒートシンク１４Ｄがパッド１８Ａの上面に固着される。また、チップ部品１４Ｂとトランジスタ１４Ｃを固着する半田１９も本工程にて溶融された後に固化する。
ここで、半田１９が溶着されていない領域のパッド１８Ａの上面は、パッド１９Ａの材料である銅が露出する面である。即ち、半田の濡れ性が悪いＣｕ／Ｓｎ合金層がこの領域に露出していない。従って、本形態で生成される半田はこの領域に良好に密着し、ボイドの発生は抑止されている。
図６（Ｃ）を参照して、半田１９を介したヒートシンク１４Ｄの固着が終了した後に、トランジスタ１４Ａの上面に配置された電極を、太線１５Ａを経由して導電パターン１８と接続する。
本工程にて、半田ペーストを溶融して半田１９を形成することにより、パッド１８Ａと半田１９との間に上記した合金層が生成される。具体的には、パッド１８Ａと半田１９との境界部分には、厚みの異なる２種類の合金層２２、２３が生成される。
合金層２２は、上記した半田１９が離散的に配置される箇所に有り、半田の溶融が２回行われるので、比較的厚い合金層となる。換言すると、合金層２２は、図４に示す工程で生成された合金層と、本工程にて生成された合金層とを含むものである。
一方、合金層２３は、本工程のみ（即ち一回のみの溶融）で生成されたものであり、その厚みは、例えば合金層２２の半分以下程度である。図６（Ａ）を参照して、厚みが不均一な合金層は、最初に形成される半田１９を部分的に形成し、再度形成される半田ペースト３１を全体的に行き渡らせることで設けられる。
本形態では、上記のように、最初に離散的に半田を設け、その後再び半田ペースト３１を供給して半田１９を形成することにより、ヒートシンク１４Ｄを実装するために十分な半田量が確保されると共に、この半田のヒケが防止できる２つの効果が得られる。
第５の工程：図７参照
本工程では、リード１１の固着および封止樹脂１２の形成を行う。
図７（Ａ）を参照して、先ずパッド１８Ｅの上部に半田ペースト２１Ａを塗布してリード１１を載置した後に、半田ペースト２１Ａを溶融させてリード１１を固着する。
図７（Ｂ）を参照して、次に、基板１６の表面に固着された回路素子が被覆されるように封止樹脂１２を形成する。本形態では、基板１６の側面および裏面も被覆されるように封止樹脂１２が形成されている。ここで、基板１６の裏面を外部に露出させて封止樹脂１２を形成することもできる。更に、ケース材を用いて基板１６の表面を封止することもできる。
上述した工程により、図１に示すような混成集積回路装置１０が形成される。
１０ 混成集積回路装置
１１ リード
１２ 封止樹脂
１４Ａ トランジスタ
１４Ｂ チップ部品
１４Ｃ トランジスタ
１４Ｄ ヒートシンク
１５Ａ 太線
１５Ｂ 細線
１６ 基板
１７ 絶縁層
１８ パターン
１８Ａ パッド
１８Ｂ パッド
１８Ｃ パッド
１８Ｄ パッド
１８Ｅ パッド
１８Ｆ 配線パターン
１９ 半田
２１ 半田ペースト
２１Ａ 半田ペースト
２２ 合金層
２３ 合金層
３０ シリンジ
３１ 半田ペースト

Claims (11)

  1. 主面を有する基板と、
    前記基板の前記主面に形成され、主面を有する絶縁層と、
    前記絶縁層の前記主面に形成された導電パターンを有し、第１金属から成り少なくとも１つのパッドを形成する金属膜と、
    少なくとも一つの前記パッドに半田を介して固着された回路素子と、を具備し、
    前記半田と前記パッドとの境界には、前記半田を構成する金属と前記第１金属とを含む金属間化合物から成る合金層が形成され、
    前記合金層は、第１合金層と、前記第１合金層よりも薄い第２合金層を有し、
    前記第１合金層は、互いに離間してマトリックス状に配置されることを特徴とする回路装置。
  2. 前記第２合金層は、前記第１合金層の間に格子状に形成されることを特徴とする請求項１に記載の回路装置。
  3. 前記回路素子は、その上面に半導体素子が固着されたヒートシンクであることを特徴とする請求項１または請求項２に記載の回路装置。
  4. 主面を有する基板と、前記基板の前記主面に形成された絶縁層と、前記絶縁層の主面に形成されて第１金属から成るパッドと、を用意し、前記パッドの上面に複数の第１半田ペーストを互いに離間して形成する工程と、
    リフローにより第１半田ペーストを溶融させて第１半田構造を形成する工程と、
    前記第１半田構造および前記パッドの上面が覆われるように第２半田ペーストを塗布する工程と、
    前記第２半田ペーストの上面に回路素子を載置して加熱することにより、前記回路素子を前記パッドに固着する工程と、を具備し、
    前記固着する工程では、複数の第２半田構造を形成し、前記第１半田構造と前記第２半田構造と前記パッドとの間に合金層を生成し、前記合金層は第１半田構造と第２半田構造と前記パッドの前記第１金属とを含む化合物を有し、前記合金層は第１合金層と第２合金層を有し、前記第２合金層は前記第１合金層よりも薄く、前記第１合金層は互いに離間してマトリックス状に配置されることを特徴とする回路装置の製造方法。
  5. 前記第１半田構造は前記パッドの上面に直に形成され、前記第２半田ペーストは前記第１半田構造の表面および前記パッドの上面に塗布されることを特徴とする請求項４に記載の回路装置の製造方法。
  6. 前記第１半田ペーストを、前記パッドの上面にマトリックス状に配置することを特徴とする請求項４または請求項５に記載の回路装置の製造方法。
  7. 前記第１半田構造と前記パッドとの境界部分には第１合金層が生成され、
    前記第２半田ペーストを溶融することにより形成された第２半田構造と前記パッドとの境界部分には第２合金層が生成され、
    前記第２合金層は、前記第１合金層よりも薄いことを特徴とする請求項４から請求項６の何れかに記載の回路装置の製造方法。
  8. 前記第１半田構造は平面視で、一辺の長さが３ｍｍ以下の四角形状に形成されることを特徴とする請求項４から請求項７の何れかに記載の回路装置の製造方法。
  9. 前記第１半田構造を形成する工程では、チップ素子または小信号トランジスタを、半田を介して前記基板の上面に固着することを特徴とする請求項４から請求項８の何れかに記載の回路装置の製造方法。
  10. 前記回路素子は、上面にトランジスタが固着されたヒートシンクであることを特徴とする請求項４から請求項９の何れかに記載の回路装置の製造方法。
  11. 前記第２合金層同士の間に、前記第１合金層をグリッド状に形成する工程、を更に具備することを特徴とする請求項４から請求項１０の何れかに記載の回路装置の製造方法。
JP2010247063A 2010-11-04 2010-11-04 回路装置およびその製造方法 Active JP5774292B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010247063A JP5774292B2 (ja) 2010-11-04 2010-11-04 回路装置およびその製造方法
KR1020137011495A KR20130060361A (ko) 2010-11-04 2011-10-12 회로 장치 및 그 제조 방법
US13/882,952 US9572294B2 (en) 2010-11-04 2011-10-12 Circuit device and method for manufacturing same
CN201180053072.7A CN103201829B (zh) 2010-11-04 2011-10-12 电路装置及其制造方法
PCT/JP2011/005716 WO2012060054A1 (ja) 2010-11-04 2011-10-12 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010247063A JP5774292B2 (ja) 2010-11-04 2010-11-04 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012099688A JP2012099688A (ja) 2012-05-24
JP5774292B2 true JP5774292B2 (ja) 2015-09-09

Family

ID=46024182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247063A Active JP5774292B2 (ja) 2010-11-04 2010-11-04 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US9572294B2 (ja)
JP (1) JP5774292B2 (ja)
KR (1) KR20130060361A (ja)
CN (1) CN103201829B (ja)
WO (1) WO2012060054A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212559B1 (ko) 2014-08-20 2021-02-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
USD836073S1 (en) * 2017-01-25 2018-12-18 Shindengen Electric Manufacturing Co., Ltd. Solid state relay
CN109599334A (zh) * 2017-09-30 2019-04-09 株洲中车时代电气股份有限公司 用于绝缘栅双极晶体管的制造方法
JP7192523B2 (ja) * 2019-01-23 2022-12-20 富士通株式会社 半導体パッケージ及び電子装置
CN113894398A (zh) * 2021-10-25 2022-01-07 智新半导体有限公司 提高ntc电阻焊接可靠性的方法及装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132941A (ja) * 1982-02-02 1983-08-08 Sharp Corp 部品搭載基板のリ−ド接続方法
US4748085A (en) * 1985-11-16 1988-05-31 Narumi China Corporation Multilayer ceramic circuit board fired at a low temperature
US4775917A (en) * 1985-12-03 1988-10-04 Wells Manufacturing Company Thermal compensated circuit board interconnect apparatus and method of forming the same
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JPH0690078A (ja) * 1992-09-07 1994-03-29 Harima Chem Inc プリコート基板の製造方法
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
JP2002134682A (ja) 2000-10-26 2002-05-10 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
CN1445049A (zh) * 2002-03-19 2003-10-01 日本胜利株式会社 焊锡膏、焊接成品及焊接方法
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
US20050230842A1 (en) * 2004-04-20 2005-10-20 Texas Instruments Incorporated Multi-chip flip package with substrate for inter-die coupling
JP2006100752A (ja) 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
JP4812429B2 (ja) 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
US7851916B2 (en) * 2005-03-17 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
US20090085207A1 (en) * 2007-09-28 2009-04-02 Texas Instruments, Inc. Ball grid array substrate package and solder pad
US20090218124A1 (en) * 2008-02-28 2009-09-03 Motorola, Inc. Method of filling vias with fusible metal

Also Published As

Publication number Publication date
CN103201829A (zh) 2013-07-10
US9572294B2 (en) 2017-02-14
JP2012099688A (ja) 2012-05-24
CN103201829B (zh) 2016-08-10
KR20130060361A (ko) 2013-06-07
US20130286594A1 (en) 2013-10-31
WO2012060054A1 (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP4817418B2 (ja) 回路装置の製造方法
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
US7224066B2 (en) Bonding material and circuit device using the same
JP5774292B2 (ja) 回路装置およびその製造方法
JP4730181B2 (ja) 半導体装置
JP2009054690A (ja) リードフレーム構造体
CN111372393A (zh) 一种降低焊接空洞率的qfn元件贴片方法
JP2006303173A (ja) 回路基板デバイスおよびその製造方法
JP4812429B2 (ja) 回路装置の製造方法
JP2024029106A (ja) ＳｉＣ半導体装置
JP2019091922A (ja) 半導体装置
JP2005129886A (ja) 半導体装置およびその製造方法
CN109216214B (zh) 半导体封装结构及其制作方法
JP4305424B2 (ja) 半導体装置及びその製造方法
US7199468B2 (en) Hybrid integrated circuit device with high melting point brazing material
JP2006073554A (ja) 回路装置およびその製造方法
JP3959839B2 (ja) 半導体装置の製造方法
JP2013219296A (ja) 半導体装置の製造方法および半導体装置
JP3446829B2 (ja) 半導体装置
WO2024142884A1 (ja) 電子装置および電子装置の製造方法
CN211744885U (zh) 一种降低焊接空洞率的qfn元件贴片结构
JP2008270846A (ja) 半導体装置の製造方法
JP2009105327A (ja) 放熱板付き半導体装置、及びその製造方法
JP2008172120A (ja) パワーモジュール
CN117238856A (zh) 薄型化半导体封装件及其封装方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R150 Certificate of patent or registration of utility model

Ref document number: 5774292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250