CN1808721A - 固态成像器件及其制造方法 - Google Patents

固态成像器件及其制造方法 Download PDF

Info

Publication number
CN1808721A
CN1808721A CNA2006100057876A CN200610005787A CN1808721A CN 1808721 A CN1808721 A CN 1808721A CN A2006100057876 A CNA2006100057876 A CN A2006100057876A CN 200610005787 A CN200610005787 A CN 200610005787A CN 1808721 A CN1808721 A CN 1808721A
Authority
CN
China
Prior art keywords
semiconductor
gate electrode
drain region
imaging element
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100057876A
Other languages
English (en)
Inventor
田中晶二
宫川良平
古贺一成
平田达也
长崎博记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1808721A publication Critical patent/CN1808721A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的一个目标是提供可以增加光电二极管中信号电荷累积的数量的固态成像器件及其制造方法。根据本发明的固态成像器件包括:形成于p型半导体基底之上的栅电极;n型信号累积区,累积通过光电转换获得的信号电荷,且其形成于半导体基底中,使信号累积区的一部分位于栅电极之下;n型漏区,位于半导体基底中,使n型漏区穿过上述栅电极与信号累积区相对;以及p型穿通阻止区,具有高于半导体基底的杂质浓度,并形成于半导体基底中,使p型穿通阻止区位于漏区之下,其中穿通阻止区的末端比漏区的末端更接近信号累积区。

Description

固态成像器件及其制造方法
发明领域
本发明涉及固态成像器件,并尤其涉及具有改进的读取晶体管部分的固态成像器件及其制造方法,其中该晶体管部分读取光电二极管发出的信号电荷。
技术背景
常规地,例如电荷耦合器件(CCD)固态成像器件以及金属氧化物半导体(MOS)固态成像器件等固态成像器件应用于不同的图像输入装置,例如视频照相机、数字静态照相机和传真机。固态成像器件主要应用于便携式装置,而且固态成像器件要求低电压驱动。在例如日本公开专利申请No.2000-150847中,公开了响应该要求的固态成像器件。
图1为示出常规MOS型固态成像器件结构的电路图。
固态成像器件包括成像区域201,其中以二维阵列安排n×m单位晶格200;第一垂直信号线202,用于在逐列的基础上,将单位晶格200的信号电压传输到信号处理器205;垂直移位寄存器203,在逐行的基础上选择单位晶格200;加载晶体管组204;以及信号处理器205,保持通过第一垂直信号线202传输的信号电压,并消除噪声;水平移位寄存器206,在逐列的基础上选择单位晶格200;水平信号线207,用于将从信号处理器205输出的信号电压传输到输出放大器208;以及输出放大器208。
每个单位晶格200由将光学信号转换为信号电荷的光电二极管211、读取光电二极管211发出信号的读取晶体管212、放大光电二极管211信号电压的放大晶体管213、重置光电二极管211信号电压的重置晶体管214、从要被读取的放大信号电压中选择一行的垂直选择晶体管215、以及探测光电二极管211信号电压的浮动扩散(FD)单元216。
图2为示出单位晶格200结构的横截面图(读取晶体管212附近的横截面)。
单位晶格200包括形成于p型半导体基底221中的n型信号累积区222、p型表面屏蔽区223、n型漏区224和p型穿通阻止区(punch-through stopper region)226,以及形成于半导体基底221之上的读取晶体管212的栅电极225。
信号累积区222作为光电二极管211工作,并累积通过光-电转换而获得的信号电荷。
表面屏蔽区223位于半导体基底221的表面,靠近栅电极225,并通过屏蔽在半导体基底221的表面生成的噪声电荷,防止在信号累积区222中累积噪声电荷。
漏区224越过半导体基底221的表面中的栅电极225与表面屏蔽区223相对,并作为FD单元216工作。
穿通阻止区226位于比漏区224更接近半导体基底221的后表面的位置,并防止穿通,换句话说,防止累积在信号累积区222中的信号电荷未经栅电极225的控制而被读取到漏区224。
这里,表面屏蔽区223和穿通阻止区226具有比半导体基底221大一位(one-digit greater)的杂质浓度。
在具有上述结构的固态成像器件中,即使当栅电极225之下的p型区中的杂质浓度降低到1×1016到1×1015cm-3的时候,也能由穿通阻止区226防止穿通。因此,通过降低栅电极225之下的p型区的杂质浓度,由栅极电压执行的通道调制变得更有效,并且能够降低栅极电压。换句话说,可以实现在低电压下驱动的固态成像器件。
发明内容
此外,近年来,对应于固态成像器件的小型化和更高分辨率的要求,单位晶格的大小被小型化,而作为结果,单位晶格中的MOS晶体管更加小型化。例如,晶格大小从常规的2.8μm降至2.2μm,而栅极长度从常规的0.85μm降至和0.7μm长。在常规固态成像器件中,当晶格大小小型化时,缩短栅电极225的栅极长度,并缩短信号累积区222和漏区224之间的距离。因此,存在一个问题,由于短通道效应,不能由穿通阻止区226防止穿通,而且产生漏电流(off-leakagecurrent)(图2中显示为A),使得在信号累积区222中没有累积信号电荷的有效数量。下文中,详细描述漏电流的产生。
图3A和3B为当栅极关闭时(当栅极电压为0V时),示出光电二极管211和读取晶体管212中电势分布的示图。
图3A示出由于短通道效应,栅极下电势变高,而光电二极管的电势230变得比栅极下电势231更低。同样,图3B示出光电二极管的信号电荷传输到漏区,成为漏电流,直到光电二极管的电势230变得与栅极下电势231相同。
这里,作为减少漏电流的方法,存在一种提高半导体基底221的杂质浓度的方法。然而,当半导体基底221具有高杂质浓度时,由栅极电压执行的通道调制效果变小,而光电二极管的信号电荷不能被完全传输。换句话说,如图4中的电势分布所示(信号电荷读取路径中的电势分布),在光电二极管和栅电极之间产生电势差240,将信号电荷留在光电二极管,使得光电二极管中的信号电荷不能完全传输到漏区。因此,该方法不能解决问题。
考虑到上述问题,本发明的一个目标是提供可以增加光电二极管中信号电荷累积的数量的固态成像器件及其制造方法。
为了实现上述目标,根据本发明的固态成像器件为一种固态成像器件,包括:形成于第一传导类型的半导体基底之上的栅电极;第二传导类型的信号累积区,累积通过光电转换获得的信号电荷,且其形成于半导体基底中,使信号累积区的一部分位于栅电极之下;第二传导类型的漏区,形成于半导体基底中,使漏区越过栅电极位于信号累积区对面;以及第一传导类型的穿通阻止区,具有高于半导体基底的杂质浓度,并形成于半导体基底中,使穿通阻止区位于漏区之下,其中在信号累积区一侧的穿通阻止区末端,比在信号累积区一侧的漏区末端更接近信号累积区。这里,在信号累积区一侧的穿通阻止区末端可以位于栅电极之下。
因此,穿通阻止区位于连接在信号累积区和漏区之间的最短路径上。因此,漏电流降低,而可以增加光电二极管中信号电荷累积的数量。同样,不是通过增加半导体基底或势阱的杂质浓度,而是通过改变漏区和穿通阻止区的位置来降低漏电流。因此,不产生如图4所示的光电二极管和栅电极之间电势差,使得光电二极管的信号电荷可以完全传输到漏区。换句话说,实现光电二极管中信号电荷的完全传输。
同样,在向下的方向上,上述信号累积区一侧的上述漏区末端和上述信号累积区变得逐渐远离。
因此,漏区位于与信号累积区较远的位置,使得减弱短通道效应,并防止穿通。因此,降低漏电流,并可以更多地增加光电二极管中信号电荷累积的数量。
另外,固态成像器件进一步包括第一传导类型的读取控制区,其杂质浓度高于半导体基底的杂质浓度,低于穿通阻止区的杂质浓度,并形成于半导体基底中,使得读取控制区的一部分位于栅电极之下,其中漏区和穿通阻止区形成于读取控制区之内。
因此,主要由穿通阻止区防止穿通,使得通过降低读取控制区的杂质浓度,栅电极电压的通道调制变得更加有效,而且可以降低栅极电压。也就是说,可以实现能以低电压驱动的固态成像器件。
此外,本发明可以作为固态成像器件的制造方法,包括:在第一传导类型的半导体基底上形成栅电极;利用栅电极作为掩模,通过在斜对半导体基底主表面的方向上,注入第二传导类型的杂质,从而在半导体基底中形成第二传导类型的漏区;并利用栅电极作为掩模,通过在垂直于半导体基底主表面的方向上,注入第一传导类型的杂质,从而在半导体基底中形成第一传导类型的穿通阻止区。
因此,可以实现这样一种固态成像器件的制造方法,其能够增加光电二极管中的信号电荷累积的数量。
根据本发明的固态成像器件,可以实现能够增加光电二极管中信号电荷累积的数量的固态成像器件。另外,可以实现能够完全传输光电二极管中信号电荷的固态成像器件。此外,可以实现能够以低电压驱动的固态成像器件。
因此,本发明可以提供固态成像器件及其制造方法,其中该固态成像器件可以增加光电二极管中信号电荷累积的数量。因而本发明的实用价值非常高。
作为该申请的关于技术背景的更多信息,这里作为参考完全引入于2005年1月17日提交的日本专利申请No.2005-9678的公开内容,包括说明书、附图和权利要求书。
附图简述
结合说明该发明的具体实施例的附图的以下描述,本发明的这些和其他目标、优势和特征将变得显而易见。在附图中:
图1为示出常规MOS型固态成像器件结构的电路图;
图2为示出常规MOS型固态成像器件的单位晶格结构的横截面图(读取晶体管附近的横截面);
图3A为示出栅极关闭时,常规MOS型固态成像器件的光电二极管和读取晶体管中的电势分布的示图;
图3B为示出栅极开启时,常规MOS型固态成像器件的光电二极管和读取晶体管中的电势分布的示图;
图4为示出栅极关闭时,常规固态成像器件中的电势分布的示图(信号电荷读取路径中的电势分布);
图5为示出本发明一个实施例中的MOS型固态成像器件结构的电路图;
图6为示出该实施例中的MOS型固态成像器件的单元晶格结构的横截面图(读取晶体管附近的横截面);
图7A为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7B为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7C为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7D为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7E为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7F为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7G为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);
图7H为用于说明形成该实施例中的MOS型固态成像器件的光电二极管、读取晶体管和FD单元的方法的横截面图(单元晶格的读取晶体管附近的横截面);以及
图8为示出栅极开启时,根据该实施例的MOS型固态成像器件的电势分布的示图(信号电荷的读取路径中的电势分布)。
发明详述
下文中,参考附图描述根据本发明一个实施例的固态成像器件。
图5为示出根据本实施例的MOS型固态成像器件结构的电路图。在图5中,相同的参考标记分配给如图1所示的相同部件,且这里省略关于它们的详细解释。
根据本实施例的MOS型固态成像器件由成像区域101,第一垂直信号线202,垂直移位寄存器203,加载晶体管组204,信号处理器205,水平移位寄存器206,水平信号线207,以及输出放大器208组成,其中成像区域201中以二维阵列安排n×m单位晶格100。
每个单位晶格100包括将光学信号转换为信号电荷的光电二极管111、读取光电二极管111的信号的读取晶体管112、放大晶体管213、重置晶体管214、垂直选择晶体管215、以及探测光电二极管111信号电压的FD单元113。
图6为示出单元晶格100的结构的横截面图(读取晶体管112附近的横截面)。
单位晶格100包括形成于p型半导体基底120中的n型信号累积区121、p型表面屏蔽区122、p型读取控制区124、形成于读取控制区124中的n型漏区123和p型穿通阻止区125,以及形成于半导体基底120之上的读取晶体管112的栅电极126。
信号累积区121的一部分位于栅电极126之下。信号累积区121累积通过光电转换而获得的信号电荷,作为光电二极管111工作。这里,信号累积区121具有介于6.0×1016和1.0×1015cm-3之间的杂质浓度。
表面屏蔽区122位于信号累积区121之上,并暴露于半导体基底120的表面,使其屏蔽半导体基底120的表面中产生的噪声电荷,并防止噪声电荷累积在信号累积区121中。这里,表面屏蔽区122具有介于1.2×1019和1.0×1015cm-3之间的杂质浓度。
漏区123越过半导体基底120的表面中的栅电极126与信号累积区121相对,并作为FD单元113工作。这里,漏区123具有介于4.0×1018和1.0×1015cm-3之间的杂质浓度。
这里,漏区123的位置使栅电极126和漏区123之间具有间隔B,使得信号累积区121一侧的漏区123的末端不会位于栅电极126之下。在向下的方向上,间隔B更大。
读取控制区124的一部分位于栅电极126之下,使得从信号累积区121到漏区123的电势变化的平滑部分变得平滑。读取控制区124包括p型第一读取控制区124a、p型第二控制区124b和p型第三读取控制区124c。在栅极电压为例如低至2.8到3.3V的情况下,p型第一读取控制区124a调整读取电压,并删除信号累积区121和漏区123之间形成的第一电势凹坑(potential pocket)。p型第三读取控制区124c形成于第二读取控制区124b之下,并在栅极电压较低的情况下,删除比第一电势凹坑更接近信号累积区121一侧形成的第二电势凹坑。p型第二读取控制区124b形成于第一读取控制区124a之下,并删除第一电势凹坑和第二电势凹坑之间形成的势垒。这里,读取控制区124具有高于半导体基底120并低于穿通阻止区125的杂质浓度。具体地,第一读取控制区124a具有介于1.0×1017和1.8×1016cm-3之间的杂质浓度;第二读取控制区124b具有介于2.6×1016和3.2×1015cm-3之间的杂质浓度;第三读取控制区124c具有介于9.2×1016和1.0×1015cm-3之间的杂质浓度。
这里,信号累积区121一侧的第三读取控制区124c的末端位于比信号累积区121一侧的第二读取控制区124b的末端之下的部分更接近信号累积区121的位置。另外,信号累积区121一侧的第二读取控制区124b的末端位于比信号累积区121一侧的第一读取控制区124a的末端之下的部分更接近漏区123的位置。
穿通阻止区125位于漏区123之下,并防止穿通。信号累积区121一侧的穿通阻止区125的末端位于比信号累积区121一侧的漏区123的末端更接近信号累积区121的位置,而且穿通阻止区125的末端突出于漏区123的末端之下的部分。另外,突出的穿通阻止区125的末端的一部分位于栅电极126之下。这里,穿通阻止区125具有介于1.6×1017和1.0×1016cm-3之间的杂质浓度。
这里,在穿通阻止区125的末端明显地突出于漏区123的末端之下的部分,而且穿通阻止区125的末端的大部分位于栅电极126之下的情况下,读取控制区124的杂质浓度变得较高,使得防止读取控制区124中通道的形成。因此,穿通阻止区125在向着栅电极126的方向突出的长度被设定为其中不防止通道形成的长度。
接着,顺着图7A至7H所示的横截面图,描述在制造具有上述结构的MOS型固态成像器件的过程中,形成光电二极管111、读取晶体管112、以及FD单元113的方法(单位晶格100的读取晶体管112附近的横截面)。注意到相同的参考标记分配给如图6所示的相同部件,而且这里省略它们的详细解释。
首先,如图7A所示,通过利用离子注入技术注入p型杂质,在半导体基底120中形成第一读取控制区124a。例如,通过注入p型杂质,例如具有1.6×1012cm-3剂量和大约10KeV注入能量的硼,执行离子注入。
接着,如图7B所示,在利用光阻材料130,形成用于形成第二读取控制区124b和第三读取控制区124c的图案之后,通过利用离子注入技术注入p型杂质,在半导体基底120中形成第二读取控制区124b和第三读取控制区124c。例如,通过注入p型杂质,例如具有8.0×1011cm-3剂量和大约100KeV注入能量的硼,执行用于形成第二读取控制区124b的离子注入。例如,通过注入p型杂质,例如具有4.0×1011cm-3剂量和大约300KeV注入能量的硼,执行用于形成第三读取控制区124c的离子注入。
这里,向半导体基底120的主平面注入离子的角度不同于用于形成第二读取控制区124b的离子注入角度和用于形成第三读取控制区124c的离子注入角度。因此,第二读取控制区124b和第三读取控制区124c的末端被移位,并形成阶梯形的第二读取控制区124b和第三读取控制区124c。
接着,如图7C所示,在利用光阻材料131,形成用于形成信号累积区121的图案之后,通过利用离子注入技术注入n型杂质,在半导体基底120中形成信号累积区121。例如,通过注入n型杂质,例如具有2.0×1012cm-3剂量和大约600KeV注入能量的砷,执行离子注入。
此后,如图7D所示,在半导体基底120上形成栅电极126。
然后,如图7E所示,在利用光阻材料132,形成用于形成表面屏蔽区122的图案之后,通过利用离子注入技术注入p型杂质,在半导体基底120中形成表面屏蔽区122。例如,通过注入p型杂质,例如具有1.0×1014cm-3剂量和大约8KeV注入能量的硼,执行离子注入。
其后,如图7F所示,在利用光阻材料133,形成用于形成漏区123的图案之后,通过利用离子注入技术注入n型杂质,在半导体基底120中形成漏区123。例如,通过注入n型杂质,例如具有4.0×1013cm-3剂量和大约50KeV注入能量的磷,执行离子注入。
这里,注入中利用投影(shadowing)注入形成漏区123,其中所述投影注入是利用栅电极126作为掩模,以与栅电极126例如25°角度进行的注入。
接着,如图7G所示,通过利用光阻材料133作为掩模的离子注入技术,注入p型杂质,在半导体基底120中形成穿通阻止区125。例如,通过注入p型杂质,例如具有2.0×1012cm-3剂量和大约50KeV注入能量的硼,执行离子注入。
这里,离子注入中利用自准直注入形成穿通阻止区125,其中自准直注入是利用栅电极126作为掩模与栅电极126垂直的注入。
最后,如图7H所示,去除光阻材料133,形成光电二极管111、读取晶体管112和FD单元113。
如上所述,在根据本实施例的MOS型固态成像器件中,信号累积区121一侧的穿通阻止区125的末端突出于漏区123的末端之下的部分。因此,穿通阻止区125位于连接在信号累积区121和漏区123之间的最短路径上(图6中显示为C)。因此,降低了漏电流,而且可以增加光电二极管中信号电荷累积的数量。另外,由穿通阻止区主要地防止穿通,使得读取控制区的杂质浓度降低;由栅极电压执行的通道调制变得更加有效;而且可以降低栅极电压。也就是说,可以实现以低电压驱动的固态成像器件。
同样,在根据本发明的MOS型固态成像器件中,信号累积区121一侧的漏区123的末端和栅电极126之间存在间隔B,而且在向下的方向上,间隔B逐渐增大。因此,漏区123位于远离信号累积区121的位置,使得短通道效应的影响降低,并防止穿通。因而,降低了漏电流,而且可以进一步增加光电二极管中信号电荷累积的数量。例如,在漏区123和信号累积区121之间的最小长度从0.28μm伸长到0.37μm的情况下,漏电流从1.31×10-14A降低到1.42×10-16A。
另外,在根据本实施例的MOS型固态成像器件中,不是通过增加半导体基底120的杂质浓度,而是通过改变漏区123和穿通阻止区125的位置来降低漏电流。因此,当栅极开启时,形成如图8所示的电势分布(信号电荷读取路径中的电势分布)。因此,在光电二极管和栅电极之间不产生如图4所示的电势差240,使得光电二极管中的信号电荷可以完全传输到漏区。换句话说,实现光电二极管中信号电荷的完全传输。
应该注意,在根据本实施例的MOS型固态成像器件中,尽管信号累积区121、表面屏蔽区122和读取控制区124形成于半导体基底120中时,但是它们也可以在形成于半导体基底中的阱中形成。
尽管以上只详细描述了本发明的一个代表性实施例,本领域技术人员将很容易理解,本质上不背离本发明的独创主旨和优势,在代表性实施例中,可能有许多修改。因此,应该将所有此类修改都包括在本发明的范围之内。
工业应用
本发明适用于固态成像器件,特别适用于小型固态成像器件以及装配在便携式装置上的类似器件。

Claims (5)

1.一种固态成像器件,包括:
形成于第一传导类型的半导体基底之上的栅电极;
第二传导类型的信号累积区,其累积通过光电转换获得的信号电荷,且形成于所述半导体基底中,使所述信号累积区的一部分位于所述栅电极之下;
该第二传导类型的漏区,其形成于所述半导体基底中,使所述漏区越过所述栅电极与所述信号累积区相对;以及
该第一传导类型的穿通阻止区,其具有高于所述半导体基底的杂质浓度,并形成于所述半导体基底中,使所述穿通阻止区位于所述漏区之下,
其中所述信号累积区一侧的所述穿通阻止区的末端,比所述信号累积区一侧的所述漏区的末端更接近所述信号累积区。
2.根据权利要求1所述的固态成像器件,
其中在向下的方向上,所述信号累积区一侧的所述漏区的末端与所述信号累积区变得逐渐远离。
3.根据权利要求2所述的固态成像器件,
其中所述信号累积区一侧的所述穿通阻止区的末端位于所述栅电极之下。
4.根据权利要求3所述的固态成像器件,进一步包括
该第一传导类型的读取控制区,其杂质浓度高于所述半导体基底的杂质浓度,低于所述穿通阻止区的杂质浓度,并形成于所述半导体基底中,使得所述读取控制区的一部分位于所述栅电极之下,
其中所述漏区和所述穿通阻止区形成于所述读取控制区之内。
5.一种固态成像器件的制造方法,所述方法包括:
在第一传导类型的半导体基底上形成栅电极;
利用该栅电极作为掩模,通过在斜对该半导体基底主表面的方向上注入第二传导类型的杂质,从而在该半导体基底中形成该第二传导类型的漏区;以及
利用该栅电极作为掩模,通过在垂直于该半导体基底的该主表面的方向上注入该第一传导类型的杂质,从而在该半导体基底中形成该第一传导类型的穿通阻止区。
CNA2006100057876A 2005-01-17 2006-01-06 固态成像器件及其制造方法 Pending CN1808721A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005009678A JP4340240B2 (ja) 2005-01-17 2005-01-17 固体撮像装置
JP009678/2005 2005-01-17

Publications (1)

Publication Number Publication Date
CN1808721A true CN1808721A (zh) 2006-07-26

Family

ID=36682985

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100057876A Pending CN1808721A (zh) 2005-01-17 2006-01-06 固态成像器件及其制造方法

Country Status (5)

Country Link
US (1) US7317218B2 (zh)
JP (1) JP4340240B2 (zh)
KR (1) KR20060083851A (zh)
CN (1) CN1808721A (zh)
TW (1) TW200627634A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270649A (zh) * 2010-06-02 2011-12-07 索尼公司 固体摄像器件的制造方法、固体摄像器件和摄像装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070102927A (ko) * 2006-04-17 2007-10-22 마쯔시다덴기산교 가부시키가이샤 고체촬상장치 및 그 제조방법
US7763913B2 (en) * 2006-12-12 2010-07-27 Aptina Imaging Corporation Imaging method, apparatus, and system providing improved imager quantum efficiency
JP2008277787A (ja) * 2007-03-30 2008-11-13 Nec Electronics Corp 電荷転送装置
JP6541361B2 (ja) * 2015-02-05 2019-07-10 キヤノン株式会社 固体撮像装置
US9608069B1 (en) 2016-04-13 2017-03-28 Intenational Business Machines Corporation Self aligned epitaxial based punch through control

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802249B2 (ja) 1998-11-17 2006-07-26 株式会社東芝 固体撮像装置
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Mos型固体撮像装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270649A (zh) * 2010-06-02 2011-12-07 索尼公司 固体摄像器件的制造方法、固体摄像器件和摄像装置

Also Published As

Publication number Publication date
US20060157756A1 (en) 2006-07-20
JP4340240B2 (ja) 2009-10-07
KR20060083851A (ko) 2006-07-21
US7317218B2 (en) 2008-01-08
TW200627634A (en) 2006-08-01
JP2006202786A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
CN101473441B (zh) 具有低串扰的pmos像素结构
JP5235774B2 (ja) 固体撮像装置
US8670056B2 (en) Solid-state imaging apparatus
CN1941388A (zh) 固体摄像设备
RU2502155C1 (ru) Твердотельное устройство захвата изображения
CN1707804A (zh) 用于减小暗电流的图像传感器及其制造方法
CN1764246A (zh) 固态成像装置
US7420603B2 (en) Solid-state image pickup device and module type solid-state image pickup device
CN1808721A (zh) 固态成像器件及其制造方法
CN1157797C (zh) 固体摄像装置
CN1527394A (zh) 固体摄像器件、制造方法及行间传递型ccd图像传感器
CN1684269A (zh) 固态图像传感器
CN1697193A (zh) 固体摄像器件及其制造方法
CN1652344A (zh) N-型衬底上的图像传感器
US8780248B2 (en) Image pickup apparatus and image pickup system
WO2010137269A1 (ja) 固体撮像装置
CN1921129A (zh) 具有铟掺杂形成的横向掺杂梯度的图像传感器像素
CN101043043A (zh) Cmos图像传感器及其制造方法
CN101075625A (zh) 固态成像器件
CN1758442A (zh) 固体摄像装置
CN1941397A (zh) 固态成像器件及其驱动方法
CN1758440A (zh) 固体摄像装置
CN1685516A (zh) 固态摄像装置及其制造方法
CN1665033A (zh) 偏置电路、固态成像装置及其制造方法
JP2017220603A (ja) 固体撮像素子および固体撮像素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication