JP2017220603A - 固体撮像素子および固体撮像素子の製造方法 - Google Patents
固体撮像素子および固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2017220603A JP2017220603A JP2016115008A JP2016115008A JP2017220603A JP 2017220603 A JP2017220603 A JP 2017220603A JP 2016115008 A JP2016115008 A JP 2016115008A JP 2016115008 A JP2016115008 A JP 2016115008A JP 2017220603 A JP2017220603 A JP 2017220603A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- channel
- doped region
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000007787 solid Substances 0.000 title abstract 5
- 239000012535 impurity Substances 0.000 claims abstract description 100
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 50
- 238000002955 isolation Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims 3
- 239000007924 injection Substances 0.000 claims 3
- 230000003321 amplification Effects 0.000 abstract description 128
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 128
- 230000009467 reduction Effects 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 158
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 230000008569 process Effects 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 238000001459 lithography Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】画素の増幅トランジスタの閾値電圧の低下を抑制しつつ、増幅トランジスタに生じるノイズを低減することが可能な固体撮像素子および固体撮像素子の製造方法を得る。
【解決手段】画素の光電変換部に生じた電荷に基づく信号を増幅するＭＯＳ型のトランジスタを備えた固体撮像素子であって、トランジスタのチャネル領域はソース側領域とドレイン側領域とに分けられており、トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、ソース側領域の第１導電型の不純物濃度がドレイン側領域の第１導電型の不純物濃度よりも高い、または、ドレイン側領域の第２導電型の不純物濃度がソース側領域の第２導電型の不純物濃度よりも高いことを特徴とする。
【選択図】図２Ｂ
【解決手段】画素の光電変換部に生じた電荷に基づく信号を増幅するＭＯＳ型のトランジスタを備えた固体撮像素子であって、トランジスタのチャネル領域はソース側領域とドレイン側領域とに分けられており、トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、ソース側領域の第１導電型の不純物濃度がドレイン側領域の第１導電型の不純物濃度よりも高い、または、ドレイン側領域の第２導電型の不純物濃度がソース側領域の第２導電型の不純物濃度よりも高いことを特徴とする。
【選択図】図２Ｂ
Description
本発明は、画素の光電変換部に生じた電荷に基づく信号を増幅するトランジスタを備えた固体撮像素子に関する。
デジタルスチルカメラやデジタルカムコーダー等に用いられる固体撮像素子において、画素のソースフォロワ回路を構成するＭＯＳ型のトランジスタを、埋め込みチャネル型トランジスタとすることが提案されている。例えば、特許文献１では、画素に生じた光電変換電荷に基づく信号を増幅するトランジスタのチャネル領域に、トランジスタの埋め込み性を向上させるためのチャネルドープ層を設けている。これにより、増幅トランジスタのチャネル領域に生じる１／ｆノイズを低減して、画素信号のＳＮ比を向上させることができる。
しかし、トランジスタにチャネルドープ層を設けて埋め込みチャネル型にすると、ｎ型の不純物の影響によりトランジスタの閾値電圧が低下してしまう。特に、画素のソースフォロワ回路を構成する増幅トランジスタは飽和領域で動作させる必要があるが、閾値電圧が低下すると増幅動作が飽和領域を外れ、ソースフォロワ回路のリニアリティが悪化する恐れがある。
本発明に係る固体撮像素子は、画素の光電変換部に生じた電荷に基づく信号を増幅するＭＯＳ型のトランジスタを備えた固体撮像素子であって、トランジスタのチャネル領域はソース側領域とドレイン側領域とに分けられており、トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、ソース側領域の第１導電型の不純物濃度がドレイン側領域の第１導電型の不純物濃度よりも高い、または、ドレイン側領域の第２導電型の不純物濃度がソース側領域の第２導電型の不純物濃度よりも高いことを特徴とする。
本発明に係る固体撮像素子の製造方法は、画素の光電変換部に生じた電荷に基づく信号を増幅するＭＯＳ型のトランジスタを備えた固体撮像素子の製造方法であって、トランジスタのチャネル領域のソース側領域とドレイン側領域とで不純物濃度を異ならせるステップであって、トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、ソース側領域に注入する第１導電型の不純物の量がドレイン側領域に注入する第１導電型の不純物の量よりも多い、または、ドレイン側領域に注入する第２導電型の不純物の量がソース側領域に注入する第２導電型の不純物の量よりも多い、注入ステップを有することを特徴とする。
本発明によれば、画素の増幅トランジスタの閾値電圧の低下を抑制しつつ、増幅トランジスタに生じるノイズを低減することが可能な固体撮像素子および固体撮像素子の製造方法を得ることができる。
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
（第１実施形態）
図１、図２Ａ〜図２Ｃ、図３を用いて、本実施形態に係る固体撮像素子について説明する。図１は、第１実施形態に係る固体撮像素子における画素１００の等価回路を示す概略図である。なお、以下の説明では、画素１００をＭＯＳ型の固体撮像素子に適用することを想定するが、本実施形態はこれに限定されるものではなく、画素１００はＣＣＤ型の固体撮像素子に適用することも可能である。
図１、図２Ａ〜図２Ｃ、図３を用いて、本実施形態に係る固体撮像素子について説明する。図１は、第１実施形態に係る固体撮像素子における画素１００の等価回路を示す概略図である。なお、以下の説明では、画素１００をＭＯＳ型の固体撮像素子に適用することを想定するが、本実施形態はこれに限定されるものではなく、画素１００はＣＣＤ型の固体撮像素子に適用することも可能である。
図１に示す本実施形態の画素１００は、フォトダイオードＤ１、転送トランジスタＭ１、増幅トランジスタＭ２、リセットトランジスタＭ３、選択トランジスタＭ４を含み得る。これらトランジスタのうち、転送トランジスタＭ１、リセットトランジスタＭ３、および選択トランジスタＭ４は、垂直走査回路（図示せず）からの制御信号ｐＴＸ、ｐＲＥＳ、およびｐＳＥＬによってそれぞれ制御される。本実施形態の画素１００は、少なくともフォトダイオードＤ１および増幅トランジスタＭ２を含んでいればよく、その他のトランジスタについては省略してもよい。
フォトダイオードＤ１は、ｐｎ接合を有する光電変換部であり、画素１００に照射された光を光電変換し、生じた電荷を蓄積領域に蓄積する。以下の説明では、フォトダイオードＤ１は光電変換によって生じた電子および正孔のうちの電子を蓄積し、画素１００は蓄積された電子の電荷量に応じた画素信号を出力するものとする。しかし、本実施形態はこのような構成に限定されるものではなく、フォトダイオードＤ１は光電変換によって生じた電子および正孔のうちの正孔を蓄積し、画素１００は蓄積された正孔の電荷量に応じた画素信号を出力するように構成することも可能である。
転送トランジスタＭ１は、制御信号ｐＴＸにより制御され、フォトダイオードＤ１が蓄積した電荷を入力ノードへ転送する。ここで、入力ノードとは、転送トランジスタＭ１のドレイン、増幅トランジスタＭ２のゲート、およびリセットトランジスタＭ３のソースの３つの端子の接続点に形成されたフローティングディフュージョンＦＤのことをいう。
増幅トランジスタＭ２は、フローティングディフュージョンＦＤに転送された電荷の量に応じた信号を、列信号線２０に出力する。列信号線２０の一端には、電流源２１が接続されており、増幅トランジスタＭ２、列信号線２０、および電流源２１は、画素１００のソースフォロワ回路を構成している。
リセットトランジスタＭ３は、制御信号ｐＲＥＳにより制御され、フローティングディフュージョンＦＤが保持する電荷をリセットする。選択トランジスタＭ４は、制御信号ｐＳＥＬにより制御され、増幅トランジスタＭ２の出力を列信号線２０に接続する。なお、フローティングディフュージョンＦＤに保持する電荷に基づく電位に応じて画素１００を列信号線２０に接続する方式においては、選択トランジスタＭ４は省略可能である。
増幅トランジスタＭ２およびリセットトランジスタＭ３のドレイン端子には、電位Ｖｄｄが供給される。また、フォトダイオードＤ１、およびトランジスタＭ１〜Ｍ４には、接地電位等の基準電位が供給される。
図２Ａは、第１実施形態に係る固体撮像素子における画素１００の一部のレイアウト（平面図）を示す概略図である。図２Ａに示す画素１００の活性領域１１０には、フォトダイオードＤ１の蓄積領域１２０、およびフローティングディフュージョンＦＤが配されている。また、活性領域１１０には、転送トランジスタＭ１、増幅トランジスタＭ２、リセットトランジスタＭ３、選択トランジスタＭ４の、それぞれのゲート電極２０１、２０２、２０３、２０４が配されている。
図２Ａに示す画素１００では、ｐ型の活性領域１１０とｎ型の蓄積領域１２０により、フォトダイオードＤ１のｐｎ接合が形成されている。フォトダイオードＤ１を埋め込みフォトダイオード構造とするために、更にｐ型の半導体領域（不図示）をｎ型の蓄積領域１２０の表面に形成してもよい。増幅トランジスタＭ２、リセットトランジスタＭ３、選択トランジスタＭ４は、１つの活性領域１１０の上に、所定の間隔をおいてゲート電極２０２、２０３、２０４を配置することでそれぞれ形成される。これらのゲート電極は、例えばポリシリコン（多結晶シリコン）により形成される。トランジスタのソース領域およびドレイン領域は共通化されている。
図２Ｂおよび図２Ｃは、第１実施形態に係る固体撮像素子における増幅トランジスタの断面図である。図２Ｂには、図２ＡのＡ−Ａ´線に沿った増幅トランジスタの断面を示し、図２Ｃには、図２ＡのＢ−Ｂ´線に沿った増幅トランジスタの断面を示している。増幅トランジスタは、半導体基板１０１、ウェル領域１０２、ソース領域１０３、ドレイン領域１０４、酸化膜１０８、チャネルドープ領域１０９、ゲート電極２０２、および素子分離領域１１１を有して構成される。
図２Ｂおよび図２Ｃに示す増幅トランジスタにおいて、半導体基板１０１、ソース領域１０３、およびドレイン領域１０４は、ｎ型の半導体領域であり、ウェル領域１０２は、ｐ型の半導体領域となっている。ウェル領域１０２とゲート電極２０２の間には、シリコンの酸化膜１０８が形成され、ゲート電極２０２の上方には不図示の配線層、カラーフィルタ、マイクロレンズが形成されている。
ところで、画素１００のソースフォロワ回路を構成する増幅トランジスタでは、チャネルを流れる電子が、チャネル領域と酸化膜１０８との間の界面の格子欠陥に捕獲および放出され、いわゆる１／ｆノイズが発生することが知られている。１／ｆノイズが発生すると、画素１００が出力する画素信号のＳＮ比が低下してしまう。
そこで、本実施形態の増幅トランジスタは、図２Ｂおよび図２Ｃに示すように、チャネル領域にｎ型のチャネルドープ領域１０９を有している。これにより、チャネル領域の埋め込み性を向上させている。すなわち、電子が流れるチャネルドープ領域１０９が、酸化膜１０８との界面から離れたウェル領域１０２に形成されるようにしている。この結果、チャネルドープ領域１０９と酸化膜１０８との間の界面に存在する格子欠陥に電子が捕獲される確率が低下するので、１／ｆノイズを低減できる。
しかし、増幅トランジスタにチャネルドープ層を設けて埋め込みチャネル型にすると、ｎ型の不純物の影響により増幅トランジスタの閾値電圧が低下してしまう。特に、画素のソースフォロワ回路を構成する増幅トランジスタは飽和領域で動作させる必要があるが、閾値電圧が低下すると増幅動作が飽和領域を外れ、ソースフォロワ回路のリニアリティが悪化する恐れがある。
そこで、本実施形態では、更に、チャネルドープ領域１０９を、ｎ型の不純物濃度が相対的に高いソース側の第１チャネルドープ領域１０９ａと、ｎ型の不純物濃度が相対的に低いドレイン側の第２チャネルドープ領域１０９ｂとに分けている。
ここで、不純物濃度とは、添加不純物濃度が逆導電型の不純物によって補償された正味の（ＮＥＴ）不純物濃度を意味する。例えば、所定の領域において、ｎ型の添加不純物濃度がｐ型の添加不純物濃度よりも高ければその領域はｎ型半導体領域となる。また、所定の領域において、ｐ型の添加不純物濃度がｎ型の添加不純物濃度よりも高ければその領域はｐ型の半導体領域となる。正味の不純物濃度は、高濃度の半導体領域の濃度から低濃度の半導体領域の濃度を引いた値となる。例えば以下の説明で「ｎ型の不純物濃度」というときは、高濃度のｎ型の半導体領域の濃度から低濃度のｐ型の半導体領域の濃度を引いた値を意味する。また「ｐ型の不純物濃度」というときは、高濃度のｐ型の半導体領域の濃度から低濃度のｎ型の半導体領域の濃度を引いた値を意味する。
これにより、ソース側の第１チャネルドープ領域１０９ａでは、埋め込み性が向上するので増幅トランジスタのノイズが低減される。一方、ドレイン側の第２チャネルドープ領域１０９ｂでは、チャネルが形成されにくくなるので閾値電圧の低下が抑制される。すなわち、本実施形態によれば、増幅トランジスタのノイズ低減と、閾値電圧の低下の抑制とを両立することができる。
本実施形態では、図２Ｂに示すように、チャネルドープ領域１０９のうち、ソース領域１０３との境界からチャネルドープ領域１０９の中央までを第１チャネルドープ領域１０９ａとしている。また、チャネルドープ領域１０９のうち、ドレイン領域１０４との境界からチャネルドープ領域１０９の中央までを第２チャネルドープ領域１０９ｂとしている。第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂのｎ型の不純物濃度は、１×１０１５〜１０１８（ｃｍ−３）の間であることが望ましい。また、ソース領域１０３およびドレイン領域１０４のｎ型の不純物濃度は、１×１０１８（ｃｍ−３）以上であることが望ましい。しかし、不純物濃度はこれらの値に限定されるものではなく、ソース領域１０３およびドレイン領域１０４の不純物濃度は、ゲート電極２０２の電圧に関わらず領域が反転および空乏化しない不純物濃度となっていればよい。
一方、図２Ｃに示すように、増幅トランジスタのＢ−Ｂ´線に沿った断面には、他の活性領域１１０のトランジスタとの干渉を防止するための素子分離領域１１１が形成されている。素子分離領域１１１は、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により形成される。また、素子分離領域１１１とウェル領域１０２の境界には、素子分離領域１１１とウェル領域１０２の間の界面を通して漏れ出す暗電流を抑制するためのチャネルストッパ領域１１２が形成されている。チャネルストッパ領域１１２は、例えばイオン注入により、ウェル領域１０２と素子分離領域１１１の境界にホウ素を注入して形成される。
図３を用いて、図２Ａ〜図２Ｃに示す本実施形態の増幅トランジスタの製造方法について説明する。図３（ａ）は、第１実施形態に係る増幅トランジスタの製造方法におけるウェル領域１０２の形成工程を示す概略図である。例えばイオン注入により、半導体基板１０１にホウ素（ボロン）を注入し、ｎ型の半導体基板１０１の上面にｐ型のウェル領域１０２を形成する。
また、例えばＳＴＩにより、図２Ｃに示す素子分離領域１１１を形成する。その後、例えばイオン注入により、ウェル領域１０２と素子分離領域１１１の境界にホウ素を注入して、図２Ｃに示すチャネルストッパ領域１１２を形成する。
図３（ｂ）は、第１実施形態に係る増幅トランジスタの製造方法における酸化膜１０８およびチャネルドープ領域１０９の形成工程を示す概略図である。まず、例えば熱酸化により、ウェル領域１０２の上面にシリコンの酸化膜１０８を形成する。次に、例えばイオン注入により、ウェル領域１０２の上方から酸化膜１０８越しに砒素を注入し、ウェル領域１０２の上面にチャネルドープ領域１０９を形成する。
図３（ｃ）は、第１実施形態に係る増幅トランジスタの製造方法における第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂの形成工程を示す概略図である。まず、例えばリソグラフィーにより、酸化膜１０８のドレイン側の上面にフォトレジスト１１３をパターニングする。その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、チャネルドープ領域１０９の上方から酸化膜１０８越しに砒素を注入し、チャネルドープ領域１０９のソース側領域に第１チャネルドープ領域１０９ａを形成する。そして、チャネルドープ領域１０９のドレイン側領域を、そのまま第２チャネルドープ領域１０９ｂとする。その後、フォトレジスト１１３を除去する。
図３（ｄ）は、第１実施形態に係る増幅トランジスタの製造方法におけるゲート電極２０２の形成工程を示す概略図である。まず、例えばリソグラフィーにより、酸化膜１０８の上面の、ゲート電極２０２を形成する部分を除く領域に不図示のフォトレジストをパターニングする。その後、例えばＣＶＤにより、フォトレジストをマスクとして、酸化膜１０８の上面にポリシリコン（多結晶シリコン）を形成し、ゲート電極２０２とする。この際、ゲート電極２０２は、第１チャネルドープ領域１０９ａに一部平面的に重なるように形成するとよい。フォトレジストを除去した後、例えばイオン注入法により、ウェル領域１０２の上方から酸化膜１０８越しに砒素を注入して、ソース領域１０３およびドレイン領域１０４を形成する。
以上のように、本実施形態の増幅トランジスタは、チャネル領域にｎ型のチャネルドープ領域を有し、チャネルドープ領域はソース側の第１チャネルドープ領域とドレイン側の第２チャネルドープ領域とに分けられている。そして、第１チャネルドープ領域のｎ型の不純物濃度を第２チャネルドープ領域のｎ型の不純物濃度よりも高くしている。これにより、画素の増幅トランジスタの閾値電圧の低下を抑制しつつ、増幅トランジスタに生じるノイズを低減することが可能な固体撮像素子および固体撮像素子の製造方法を得ることができる。
なお、以上の説明では、増幅トランジスタがｎチャネル型のＭＯＳトランジスタであることを想定したが、増幅トランジスタがｐチャネル型のＭＯＳトランジスタである場合でも同様の効果を得ることができる。すなわち、増幅トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、第１チャネルドープ領域１０９ａの第１導電型の不純物濃度が、第２チャネルドープ領域１０９ｂの第１導電型の不純物濃度よりも高ければよい。
また、以上の説明では、イオン注入におけるｎ型の不純物として砒素を用いたが、ｎ型の不純物であれば他の材料を用いてもよく、例えばリン、アンチモン等を用いてもよい。また、イオン注入におけるｐ型の不純物としてホウ素を用いたが、ｐ型の不純物であれば他の材料を用いてもよく、例えばガリウム、インジウム等を用いてもよい。
（第２実施形態）
図４、図５を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図４は、第２実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図４、図５を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図４は、第２実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図４に示す本実施形態の増幅トランジスタは、図２Ｂに示す第１実施形態の増幅トランジスタと比較して、ソース−ドレイン方向（Ａ−Ａ´方向）における、第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂの長さが異なっている。これは、本実施形態と第１実施形態とで、増幅トランジスタの製造方法が異なることによる。第１の実施形態では、第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂを形成した後に、ゲート電極２０２を形成した。一方、本実施形態では、ゲート電極２０２を形成した後に、ｎ型の不純物濃度が高い第１チャネルドープ領域１０９ａを形成する。
図５を用いて、図４に示す本実施形態の増幅トランジスタの製造方法について説明する。図５（ａ）は、第２実施形態に係る増幅トランジスタの製造方法におけるウェル領域１０２の形成工程を示す概略図である。また、図５（ｂ）は、第２実施形態に係る増幅トランジスタの製造方法における酸化膜１０８およびチャネルドープ領域１０９の形成工程を示す概略図である。図５（ａ）および図５（ｂ）に示すウェル領域１０２、酸化膜１０８、およびチャネルドープ領域１０９を形成する工程は、第１実施形態の図３に示す工程と同じであるので説明は省略する。
図５（ｃ）は、第２実施形態に係る増幅トランジスタの製造方法におけるゲート電極２０２の形成工程を示す概略図である。まず、例えばリソグラフィーにより、酸化膜１０８の上面の、ゲート電極２０２を形成する部分を除く領域に不図示のフォトレジストをパターニングする。その後、例えばＣＶＤにより、フォトレジストをマスクとして、酸化膜１０８の上面にポリシリコン（多結晶シリコン）を形成し、ゲート電極２０２とする。この際、ゲート電極２０２は、第１チャネルドープ領域１０９ａに一部平面的に重なるように形成するとよい。フォトレジストを除去した後、例えばイオン注入法により、ウェル領域１０２の上方から酸化膜１０８越しに砒素を注入して、ソース領域１０３およびドレイン領域１０４を形成する。
図５（ｄ）は、第２実施形態に係る増幅トランジスタの製造方法における第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂの形成工程を示す概略図である。まず、例えばリソグラフィーにより、ゲート電極２０２および酸化膜１０８のドレイン側の上面にフォトレジスト１１３をパターニングする。この際、フォトレジスト１１３は、ゲート電極２０２のソース側の上面が露出するようにパターニングするとよい。
その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、ゲート電極２０２の斜め上方から酸化膜１０８越しに砒素を注入し、チャネルドープ領域１０９のソース側領域に第１チャネルドープ領域１０９ａを形成する。この際、ゲート電極２０２のソース側の斜め上方から、ゲート電極２０２の下のチャネルドープ領域１０９に砒素が潜り込むようにイオン注入するとよい。そして、チャネルドープ領域１０９のドレイン側領域を、そのまま第２チャネルドープ領域１０９ｂとする。その後、フォトレジスト１１３を除去する。
ところで、第１チャネルドープ領域１０９ａを形成する際にフォトレジスト１１３の位置合わせ精度や形状にばらつきが存在すると、第１チャネルドープ領域１０９ａのゲート電極２０２に対する相対位置や長さが増幅トランジスタ毎に異なってしまう。これにより、増幅トランジスタ毎の特性にばらつきが生じて、画素１００が出力する画素信号にノイズが生じてしまう。
しかし、本実施形態では、ゲート電極２０２の斜め上方から不純物をイオン注入して第１チャネルドープ領域１０９ａを形成している。したがって、第１チャネルドープ領域１０９ａのゲート電極２０２に対する相対位置や長さは、ゲート電極２０２のソース側の端部の位置で決定され、フォトレジスト１１３の位置合わせ精度や形状に関わらず一定となる。このため、本実施形態では、増幅トランジスタ毎の特性のばらつきを抑えて画素１００が出力する信号のノイズを低減することができる。
以上のように、本実施形態では、増幅トランジスタのゲート電極のソース側の斜め上方から不純物をチャネルドープ領域にイオン注入して、チャネルドープ領域に第１チャネルドープ領域および第２チャネルドープ領域を形成している。これにより、第１実施形態と同様の効果に加え、増幅トランジスタ毎の特性のばらつきを抑えて、画素１００が出力する信号のノイズを低減することができる。
（第３実施形態）
図６、図７を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１〜第２実施形態と異なっている。図６は、第３実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第２実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第２実施形態と異なる部分について説明する。
図６、図７を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１〜第２実施形態と異なっている。図６は、第３実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第２実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第２実施形態と異なる部分について説明する。
図６に示す本実施形態の増幅トランジスタは、図４に示す第２実施形態の増幅トランジスタと比較して、第２チャネルドープ領域１０９ｂの長さが、第１チャネルドープ領域１０９ａの長さよりも短くなっている。これは、本実施形態と第２実施形態とで、増幅トランジスタの製造方法が異なることによる。第２の実施形態では、ゲート電極２０２のソース側の斜め上方から砒素をイオン注入して、第１チャネルドープ領域１０９ａを形成した。一方、本実施形態では、ゲート電極２０２のドレイン側の斜め上方からホウ素をイオン注入して、第２チャネルドープ領域１０９ｂを形成する。
図７を用いて、図６に示す本実施形態の増幅トランジスタの製造方法について説明する。図７（ａ）は、第３実施形態に係る増幅トランジスタの製造方法におけるウェル領域１０２の形成工程を示す概略図である。また、図７（ｂ）は、第３実施形態に係る増幅トランジスタの製造方法における酸化膜１０８およびチャネルドープ領域１０９の形成工程を示す概略図である。図７（ａ）および図７（ｂ）に示すウェル領域１０２、酸化膜１０８、およびチャネルドープ領域１０９を形成する工程は、第２実施形態の図５に示す工程と同じであるので説明は省略する。
図７（ｃ）は、第３実施形態に係る増幅トランジスタの製造方法におけるゲート電極２０２の形成工程を示す概略図である。まず、例えばリソグラフィーにより、酸化膜１０８の上面の、ゲート電極２０２を形成する部分を除く領域に不図示のフォトレジストをパターニングする。その後、例えばＣＶＤにより、フォトレジストをマスクとして、酸化膜１０８の上面にポリシリコン（多結晶シリコン）を形成し、ゲート電極２０２とする。この際、ゲート電極２０２は、第１チャネルドープ領域１０９ａに一部平面的に重なるように形成するとよい。フォトレジストを除去した後、例えばイオン注入法により、ウェル領域１０２の上方から酸化膜１０８越しに砒素を注入して、ソース領域１０３およびドレイン領域１０４を形成する。
図７（ｄ）は、第３実施形態に係る増幅トランジスタの製造方法における第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂの形成工程を示す概略図である。まず、例えばリソグラフィーにより、ゲート電極２０２および酸化膜１０８のソース側の上面にフォトレジスト１１３をパターニングする。この際、フォトレジスト１１３は、ゲート電極２０２のドレイン側の上面が露出するようにパターニングするとよい。
その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、ゲート電極２０２の斜め上方から酸化膜１０８越しにホウ素を注入し、チャネルドープ領域１０９のドレイン側領域に第２チャネルドープ領域１０９ｂを形成する。この際、ゲート電極２０２のドレイン側の斜め上方から、ゲート電極２０２の下のチャネルドープ領域１０９にホウ素が潜り込むようにイオン注入するとよい。そして、チャネルドープ領域１０９のソース側領域を、そのまま第１チャネルドープ領域１０９ａとする。ここで、注入するホウ素の量は、第２チャネルドープ領域１０９ｂがｐ型とならない注入量であることが望ましい。その後、フォトレジスト１１３を除去する。
この構成によっても、第２実施形態と同様に、画素１００のソースフォロワ回路のリニアリティを確保することができる。更に、本実施形態では、ソース側の第１チャネルドープ領域１０９ａは、第２チャネルドープ領域１０９ｂよりも領域が大きく、チャネル領域の大部分で埋め込み性が向上するので増幅トランジスタのノイズが低減される。すなわち、本実施形態によれば、増幅トランジスタのノイズ低減と、閾値電圧の低下の抑制とを両立した上で、画素の増幅トランジスタの閾値電圧の低下を更に抑制することができる。
以上のように、本実施形態では、増幅トランジスタのゲート電極のドレイン側の斜め上方から不純物をチャネルドープ領域にイオン注入して、チャネルドープ領域に第１チャネルドープ領域および第２チャネルドープ領域を形成している。これにより、第２実施形態と同様の効果に加え、画素の増幅トランジスタの閾値電圧の低下をより抑制することができる。
（第４実施形態）
第３実施形態と同じ図６、図７を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態の固体撮像素子は、第３実施形態と比較して、チャネルドープ領域１０９の導電型がｎ型ではなくｐ型である点が異なっている。その他については第３実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第３実施形態と異なる部分について説明する。
第３実施形態と同じ図６、図７を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態の固体撮像素子は、第３実施形態と比較して、チャネルドープ領域１０９の導電型がｎ型ではなくｐ型である点が異なっている。その他については第３実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第３実施形態と異なる部分について説明する。
第３実施形態と同じ図７を用いて、図６に示す本実施形態の増幅トランジスタの製造方法について説明する。本実施形態における増幅トランジスタの製造方法は、第３実施形態の図７に示す工程と同じである。但し、図７（ｂ）に示す工程において、砒素の代わりにホウ素を注入する点が第３実施形態と異なっている。
これにより、本実施形態では、図７（ｂ）に示す工程において、ｎ型ではなくｐ型のチャネルドープ領域１０９が形成される。本実施形態のようにチャネルドープ領域がｐ型で形成される場合には、ゲートへの印加によって強反転層がチャネル領域に形成されて、これがチャネルとなる。したがって、チャネルドープ領域がｎ型で形成される第１〜第３実施形態とは異なり、本実施形態ではチャネルドープ領域１０９により埋め込み性が向上するわけではない。しかし、増幅トランジスタのソース側とドレイン側とで閾値電圧を異ならせることができるという点において、第１〜第３実施形態と同様の効果を得ることができる。
以上のように、本実施形態の増幅トランジスタは、チャネル領域にｐ型のチャネルドープ領域を有し、チャネルドープ領域はソース側の第１チャネルドープ領域とドレイン側の第２チャネルドープ領域とに分けられている。そして、第２チャネルドープ領域のｐ型の不純物濃度を第１チャネルドープ領域のｐ型の不純物濃度よりも高くしている。これにより、増幅トランジスタのチャネル領域のドレイン側はソース側よりも反転しにくくなるため、増幅トランジスタ閾値電圧の低下を抑制することができる。
なお、以上の説明では、増幅トランジスタがｎチャネル型のＭＯＳトランジスタであることを想定したが、増幅トランジスタがｐチャネル型のＭＯＳトランジスタである場合でも同様の効果を得ることができる。すなわち、増幅トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、第２チャネルドープ領域１０９ｂの第２導電型の不純物濃度が、第１チャネルドープ領域１０９ａの第２導電型の不純物濃度よりも高ければよい。
（第５実施形態）
図８Ａ〜図８Ｃを用いて、本実施形態に係る固体撮像素子について説明する。図８Ａは、第５実施形態に係る固体撮像素子における画素１００の一部のレイアウト（平面図）を示す概略図である。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＢ−Ｂ´線およびＣ−Ｃ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図８Ｂは、第５実施形態に係る固体撮像素子における増幅トランジスタのＢ−Ｂ´線に沿った断面図である。また、図８Ｃは、第５実施形態に係る固体撮像素子における増幅トランジスタのＣ−Ｃ´線に沿った断面図である。Ａ−Ａ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図８Ａ〜図８Ｃを用いて、本実施形態に係る固体撮像素子について説明する。図８Ａは、第５実施形態に係る固体撮像素子における画素１００の一部のレイアウト（平面図）を示す概略図である。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＢ−Ｂ´線およびＣ−Ｃ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図８Ｂは、第５実施形態に係る固体撮像素子における増幅トランジスタのＢ−Ｂ´線に沿った断面図である。また、図８Ｃは、第５実施形態に係る固体撮像素子における増幅トランジスタのＣ−Ｃ´線に沿った断面図である。Ａ−Ａ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図８Ｂおよび図８Ｃに示す本実施形態の増幅トランジスタでは、図２Ｃに示す第１実施形態の増幅トランジスタと比較して、チャネルストッパ領域１１２のドレイン側のｐ型の不純物濃度がソース側のｐ型の不純物濃度よりも高くなっている。これにより、増幅トランジスタ閾値電圧の低下を抑制することができる。
チャネルストッパ領域１１２は、前述のように、素子分離領域１１１を形成した後に、素子分離領域１１１とウェル領域１０２の境界にホウ素を注入して形成される。この際、フォトレジスト等を用いて、チャネルストッパ領域１１２のソース側の領域とドレイン側の領域を別工程で形成し、工程毎にホウ素の注入量を変えることで、それぞれの領域におけるｐ型の不純物濃度を異ならせることができる。注入されたホウ素は平面方向に拡散するので、チャネルストッパ領域１１２のドレイン側に注入するホウ素の量をソース側よりも多くすることで、チャネル領域のドレイン側領域のｐ型の不純物濃度をソース側領域のｐ型の不純物濃度よりも高くできる。
なお、本実施形態では、チャネルストッパ領域１１２のｐ型の不純物濃度が、ソース側とドレイン側とで異なっていればよく、ホウ素の注入量を変える代わりに、例えばイオン注入のエネルギーを変えてもよい。但し、チャネルストッパ領域１１２に注入するホウ素の量は、第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂがｐ型とならない注入量であることが望ましい。
以上のように、本実施形態では、トランジスタのウェル領域と素子分離領域の境界にチャネルストッパ領域を有している。そして、チャネルストッパ領域１１２は、ドレイン側の第２導電型の不純物濃度がソース側の第２導電型の不純物濃度よりも高くなっている。これにより、増幅トランジスタの閾値電圧の低下を抑制することができる。
（第６実施形態）
図９、図１０を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図９は、第６実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図９、図１０を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図９は、第６実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図９に示す本実施形態の増幅トランジスタは、図２Ｂと比較して、第１チャネルドープ領域１０９ａがウェル領域１０２の相対的に深い位置に形成されており、第２チャネルドープ領域１０９ｂがウェル領域１０２の相対的に浅い位置に形成されている。より厳密には、第１チャネルドープ領域１０９ａ内においてｎ型の不純物濃度が最も大きい領域が、第２チャネルドープ領域１０９ｂ内においてｎ型の不純物濃度が最も大きい領域よりも深い位置に形成されている。
これにより、第１チャネルドープ領域１０９ａが酸化膜１０８と離れて形成されたソース側のチャネル領域では、埋め込み性が向上するので増幅トランジスタのノイズが低減される。一方、第２チャネルドープ領域１０９ｂがゲート電極２０２の近くに形成されたドレイン側のチャネル領域では、ゲート電圧の影響が大きくなるので、画素１００の増幅トランジスタの閾値電圧が高くなる。すなわち、本実施形態によれば、増幅トランジスタのノイズ低減と、閾値電圧の低下の抑制とを両立することができる。
図１０を用いて、図９に示す本実施形態の増幅トランジスタの製造方法について説明する。本実施形態では、第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂに注入する不純物の注入エネルギーを変えることにより、第１チャネルドープ領域１０９ａおよび第２チャネルドープ領域１０９ｂが形成される深さを制御する。
図１０（ａ）は、第６実施形態に係る増幅トランジスタの製造方法におけるウェル領域１０２の形成工程を示す概略図である。例えばイオン注入により、半導体基板１０１にホウ素（ボロン）を注入して、ｎ型の半導体基板１０１の上面にｐ型のウェル領域１０２を形成する。
図１０（ｂ）は、第６実施形態に係る増幅トランジスタの製造方法における第１チャネルドープ領域１０９ａの形成工程を示す概略図である。まず、例えば熱酸化により、ウェル領域１０２の上面にシリコンの酸化膜１０８を形成する。次に、例えばリソグラフィーにより、酸化膜１０８のドレイン側の上面にフォトレジスト１１３をパターニングする。その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、チャネルドープ領域１０９の上方から酸化膜１０８越しに砒素を注入し、チャネルドープ領域１０９のソース側に第１チャネルドープ領域１０９ａを形成する。この際、砒素を注入するエネルギーを、例えば１００（ｋｅＶ）と大きくすることで、第１チャネルドープ領域１０９ａをウェル領域１０２の深い位置に形成する。その後、フォトレジスト１１３を除去する。
図１０（ｃ）は、第６実施形態に係る増幅トランジスタの製造方法における第２チャネルドープ領域１０９ｂの形成工程を示す概略図である。まず、例えばリソグラフィーにより、酸化膜１０８のソース側の上面にフォトレジスト１１３をパターニングする。その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、チャネルドープ領域１０９の上方から酸化膜１０８越しに砒素を注入し、チャネルドープ領域１０９のドレイン側に第２チャネルドープ領域１０９ｂを形成する。この際、砒素を注入するエネルギーを、例えば５０（ｋｅＶ）と小さくすることで、第２チャネルドープ領域１０９ｂをウェル領域１０２の浅い位置に形成する。その後、フォトレジスト１１３を除去する。
図１０（ｄ）は、第６実施形態に係る増幅トランジスタの製造方法におけるゲート電極２０２の形成工程を示す概略図である。図１０（ｄ）に示すゲート電極２０２、ソース領域１０３およびドレイン領域１０４を形成する工程は、第１実施形態の図３に示す工程と同じであるので説明は省略する。
以上のように、本実施形態では、第１チャネルドープ領域にｎ型の不純物をイオン注入するエネルギーを、第２チャネルドープ領域にｎ型の不純物をイオン注入するエネルギーよりも大きくしている。これにより、第１チャネルドープ領域がチャネル領域の深い位置に形成され、第２チャネルドープ領域がチャネル領域の浅い位置に形成されるので、増幅トランジスタのノイズ低減と、閾値電圧の低下の抑制とを両立することができる。
（第７実施形態）
図１１、図１２を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図１１は、第７実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図１１、図１２を用いて、本実施形態に係る固体撮像素子について説明する。本実施形態における画素１００のレイアウトは、図２Ａに示す第１実施形態における画素１００のレイアウトと同じである。但し、図２ＡのＡ−Ａ´線に沿った断面における増幅トランジスタの構造が第１実施形態と異なっている。図１１は、第７実施形態に係る固体撮像素子における増幅トランジスタのＡ−Ａ´線に沿った断面図である。Ｂ−Ｂ´線に沿った断面図やその他の構成は第１実施形態と同じであるので説明は省略する。以下、本実施形態の増幅トランジスタの構造の、第１実施形態と異なる部分について説明する。
図１１に示す本実施形態の増幅トランジスタは、図２Ｂに示す第１実施形態の増幅トランジスタと比較して、ウェル領域１０２が、第１ウェル領域１０２ａと第２ウェル領域１０２ｂとに分かれている。そして、ドレイン側の第２ウェル領域１０２ｂのｐ型の不純物濃度が、ソース側の第１ウェル領域１０２ａのｐ型の不純物濃度よりも高くなっている。
これにより、増幅トランジスタの閾値電圧の低下が抑制される。すなわち、画素１００のソースフォロワ回路のリニアリティを確保することができる。
図１２を用いて、図１１に示す本実施形態の増幅トランジスタの製造方法について説明する。図１２（ａ）は、第７実施形態に係る増幅トランジスタの製造方法における第１ウェル領域１０２ａの形成工程を示す概略図である。まず、例えばリソグラフィーにより、半導体基板１０１のドレイン側の上面にフォトレジスト１１３をパターニングする。その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、半導体基板１０１のソース側の上面にホウ素（ボロン）を注入し、ｎ型の半導体基板１０１にｐ型の第１ウェル領域１０２ａを形成する。その後、フォトレジスト１１３を除去する。
図１２（ｂ）は、第７実施形態に係る増幅トランジスタの製造方法における第２ウェル領域１０２ｂの形成工程を示す概略図である。第１ウェル領域１０２ａと同様に、まず、例えばリソグラフィーにより、第１ウェル領域１０２ａの上面にフォトレジスト１１３をパターニングする。その後、例えばイオン注入により、フォトレジスト１１３をマスクとして、半導体基板１０１のドレイン側の上面にホウ素（ボロン）を注入し、ｎ型の半導体基板１０１にｐ型の第２ウェル領域１０２ｂを形成する。この際、第２ウェル領域１０２ｂのｐ型の不純物濃度が第１ウェル領域１０２ａのｐ型の不純物濃度よりも高くなるようにする。その後、フォトレジスト１１３を除去する。
図１２（ｃ）は、第７実施形態に係る増幅トランジスタの製造方法における酸化膜１０８の形成工程を示す概略図である。また、図１２（ｄ）は、第７実施形態に係る増幅トランジスタの製造方法におけるゲート電極２０２の形成工程を示す概略図である。図１２（ｃ）および図１２（ｄ）に示す酸化膜１０８、ゲート電極２０２、ソース領域１０３およびドレイン領域１０４を形成する工程は、第１実施形態の図３に示す工程と同じである。なお、ゲート電極２０２は、第１ウェル領域１０２ａに一部平面的に重なるように形成するとよい。
以上のように、本実施形態の増幅トランジスタのウェル領域はソース側の第１ウェル領域とドレイン側の第２ウェル領域とに分けられている。そして、チャネル領域の第２ウェル領域における第２導電型の不純物濃度がチャネル領域の第２ウェル領域における第２導電型の不純物濃度よりも高くなっている。これにより、画素の増幅トランジスタの閾値電圧の低下を抑制することができる。
なお、以上の説明では、増幅トランジスタがｎチャネル型のＭＯＳトランジスタであることを想定したが、増幅トランジスタがｐチャネル型のＭＯＳトランジスタである場合でも同様の効果を得ることができる。すなわち、増幅トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、ドレイン側領域の第２導電型の不純物濃度がソース側領域の第２導電型の不純物濃度よりも高ければよい。また、以上の説明では、増幅トランジスタのチャネル領域にチャネルドープ領域１０９を設けなかったが、増幅トランジスタの埋め込み性を向上させるためには、第１実施形態と同様にして、チャネルドープ領域１０９を設けてもよい。
（第８実施形態）
上述の各実施形態で述べた固体撮像素子は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。
上述の各実施形態で述べた固体撮像素子は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。
図１３は、第８実施形態に係る撮像システムの構成例を示すブロック図である。図１３に示す撮像システムは、バリア９０１、レンズ９０２、絞り９０３、固体撮像素子９０４、ＡＦセンサ９０５、信号処理装置９０６、デジタル信号処理部９０８、メモリ部９０９、タイミング発生部９１１、全体制御演算部９１２を備える。これ以外にも、外部Ｉ／Ｆ回路９１０、記録媒体制御Ｉ／Ｆ部９１３、記録媒体９１４、外部コンピュータ９１５等を備えてもよい。
バリア９０１はレンズ９０２をプロテクトする。レンズ９０２は被写体の光学像を固体撮像素子９０４に結像する。絞り９０３はレンズ９０２を通過した光量を調整する。固体撮像素子９０４は上述の各実施形態の固体撮像素子であり、レンズ９０２で結像された被写体の光学像を画像信号として取得する。ＡＦセンサ９０５はＡＦ処理のための焦点情報を取得する。信号処理装置９０６は固体撮像素子９０４やＡＦセンサ９０５から出力される信号を処理する。
デジタル信号処理部９０８は、信号処理装置９０６より出力された画像データに対して各種の補正や、データの圧縮をする。メモリ部９０９は画像データを一時記憶する。外部Ｉ／Ｆ回路９１０は外部コンピュータ９１５などと通信する。タイミング発生部９１１はデジタル信号処理部９０８などに各種タイミング信号を出力する。全体制御演算部９１２は各種演算とカメラ全体を制御する。記録媒体制御Ｉ／Ｆ部９１３は記録媒体９１４を制御する。記録媒体９１４は取得した画像データを記録したり読み出したりする半導体メモリ等である。外部コンピュータ９１５は、取得した画像データを送信する外部のコンピュータである。
次に、図１３に示す撮像システムの撮影時の動作について説明する。バリア９０１がオープンされると、全体制御演算部９１２は、ＡＦセンサ９０５から出力された信号をもとに、位相差検出により被写体までの距離を演算する。
その後、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後には、固体撮像素子９０４が撮像を開始する。固体撮像素子９０４が撮像された画像信号を出力すると、全体制御演算部９１２は、固体撮像素子９０４から出力された画像信号を、信号処理装置９０６及びデジタル信号処理部９０８を介して読み出し、メモリ部９０９に書き込む。その後、全体制御演算部９１２は、メモリ部９０９に蓄積されたデータを、記録媒体制御Ｉ／Ｆ部９１３を介して記録媒体９１４に記録する。あるいは、外部Ｉ／Ｆ回路９１０を介して外部コンピュータ９１５などに入力する。
以上のように、本実施形態の撮像システムは、固体撮像素子９０４を適用して撮像動作を行うことが可能である。撮像システムは少なくとも固体撮像素子９０４と、固体撮像素子９０４から出力された出力信号を処理する信号処理装置９０６とを有していればよい。
（その他の実施形態）
なお、上述の実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、上述の各実施形態は、組み合わせて適用することも可能である。また、上述の実施形態の増幅トランジスタは、画素１００の増幅トランジスタの他にも、ＡＤ変換回路の増幅トランジスタとしても適用可能である。
なお、上述の実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、上述の各実施形態は、組み合わせて適用することも可能である。また、上述の実施形態の増幅トランジスタは、画素１００の増幅トランジスタの他にも、ＡＤ変換回路の増幅トランジスタとしても適用可能である。
ＦＤ フローティングディフュージョン
１０１ 半導体基板
１０２ ウェル領域
１０３ ソース領域
１０４ ドレイン領域
１０８ 酸化膜
１０９ チャネルドープ領域
１１０ 活性領域
１１１ 素子分離領域
１１２ チャネルストッパ領域
１１３ フォトレジスト
１２０ 蓄積領域
２０１ 転送トランジスタのゲート電極
２０２ 増幅トランジスタのゲート電極
２０３ リセットトランジスタのゲート電極
２０４ 選択トランジスタのゲート電極
１０１ 半導体基板
１０２ ウェル領域
１０３ ソース領域
１０４ ドレイン領域
１０８ 酸化膜
１０９ チャネルドープ領域
１１０ 活性領域
１１１ 素子分離領域
１１２ チャネルストッパ領域
１１３ フォトレジスト
１２０ 蓄積領域
２０１ 転送トランジスタのゲート電極
２０２ 増幅トランジスタのゲート電極
２０３ リセットトランジスタのゲート電極
２０４ 選択トランジスタのゲート電極
Claims (12)
- 画素の光電変換部に生じた電荷に基づく信号を増幅するＭＯＳ型のトランジスタを備えた固体撮像素子であって、
前記トランジスタのチャネル領域はソース側領域とドレイン側領域とに分けられており、前記トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、前記ソース側領域の第１導電型の不純物濃度が前記ドレイン側領域の第１導電型の不純物濃度よりも高い、または、前記ドレイン側領域の第２導電型の不純物濃度が前記ソース側領域の第２導電型の不純物濃度よりも高い
ことを特徴とする固体撮像素子。 - 前記チャネル領域は、前記ソース側領域に第１チャネルドープ領域を有し、前記ドレイン側領域に第２チャネルドープ領域を有し、前記第１チャネルドープ領域の第１導電型の不純物濃度が前記第２チャネルドープ領域の第１導電型の不純物濃度よりも高い
ことを特徴とする請求項１に記載の固体撮像素子。 - 前記チャネル領域は、前記ソース側領域に第１チャネルドープ領域を有し、前記ドレイン側領域に第２チャネルドープ領域を有し、前記第２チャネルドープ領域の第２導電型の不純物濃度が前記第１チャネルドープ領域の第２導電型の不純物濃度よりも高い
ことを特徴とする請求項１に記載の固体撮像素子。 - 前記トランジスタのウェル領域はソース側の第１ウェル領域とドレイン側の第２ウェル領域とに分けられており、前記第１ウェル領域における前記チャネル領域が前記ソース側領域であり、前記第２ウェル領域における前記チャネル領域が前記ドレイン側領域であり、前記ドレイン側領域の第２導電型の不純物濃度が前記ソース側領域の第２導電型の不純物濃度よりも高い
ことを特徴とする請求項１に記載の固体撮像素子。 - 前記トランジスタは、ウェル領域と素子分離領域の境界に第２導電型のチャネルストッパ領域を有し、前記チャネルストッパ領域のドレイン側の第２導電型の不純物濃度が、前記チャネルストッパ領域のソース側の第２導電型の不純物濃度よりも高い
ことを特徴とする請求項１から４のいずれか１項に記載の固体撮像素子。 - 画素の光電変換部に生じた電荷に基づく信号を増幅するＭＯＳ型のトランジスタを備えた固体撮像素子の製造方法であって、
前記トランジスタのチャネル領域のソース側領域とドレイン側領域とで不純物濃度を異ならせるステップであって、前記トランジスタの導電型が第１導電型であり、第１導電型と反対の導電型を第２導電型とするとき、前記ソース側領域に注入する第１導電型の不純物の量が前記ドレイン側領域に注入する第１導電型の不純物の量よりも多い、または、前記ドレイン側領域に注入する第２導電型の不純物の量が前記ソース側領域に注入する第２導電型の不純物の量よりも多い、注入ステップ
を有することを特徴とする固体撮像素子の製造方法。 - 前記注入ステップは、
前記チャネル領域に第１導電型または第２導電型の不純物を注入して、前記チャネル領域にチャネルドープ領域を形成する第１注入ステップと、
前記チャネルドープ領域のソース側に第１導電型の不純物を注入して、または、前記チャネルドープ領域のドレイン側に第２導電型の不純物を注入して、第１導電型の不純物濃度が相対的に高いソース側の第１チャネルドープ領域と、第１導電型の不純物濃度が相対的に低いドレイン側の第２チャネルドープ領域とを形成する第２注入ステップと、
を有することを特徴とする請求項６に記載の固体撮像素子の製造方法。 - 前記注入ステップは、
前記チャネル領域に第１導電型または第２導電型の不純物を注入して、前記チャネル領域にチャネルドープ領域を形成する第１注入ステップと、
前記チャネルドープ領域のドレイン側に第２導電型の不純物を注入して、または、前記チャネルドープ領域のソース側に第１導電型の不純物を注入して、第２導電型の不純物濃度が相対的に高いドレイン側の第２チャネルドープ領域と、第２導電型の不純物濃度が相対的に低いソース側の第１チャネルドープ領域とを形成する第２注入ステップと、
を有することを特徴とする請求項６に記載の固体撮像素子の製造方法。 - 前記トランジスタのウェル領域の上面に酸化膜を形成するステップと、
前記酸化膜の上面にゲート電極を形成するステップと、
を更に有し、
前記第２注入ステップは、前記トランジスタの前記ゲート電極のソース側またはドレイン側の斜め上方から、前記チャネルドープ領域に不純物を注入して、前記第１チャネルドープ領域および前記第２チャネルドープ領域を形成する
ことを特徴とする請求項７または８に記載の固体撮像素子の製造方法。 - 前記注入ステップは、
前記チャネル領域に、ソース側の第１チャネルドープ領域とドレイン側の第２チャネルドープ領域とに分けられた第１導電型のチャネルドープ領域を形成するステップであって、前記第１チャネルドープ領域に第１導電型の不純物を注入するエネルギーが、前記第２チャネルドープ領域に第１導電型の不純物を注入するエネルギーよりも大きい、ステップ
を有することを特徴とする請求項６に記載の固体撮像素子の製造方法。 - 前記トランジスタのウェル領域と素子分離領域の境界に第２導電型のチャネルストッパ領域を形成するステップであって、前記チャネルストッパ領域のドレイン側に注入する第２導電型の不純物の量が、前記チャネルストッパ領域のソース側に注入する第２導電型の不純物の量よりも多い、ステップ
を有することを特徴とする請求項６から１０のいずれか１項に記載の固体撮像素子の製造方法。 - 請求項１から５のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子から出力される信号を処理する信号処理装置と、
を備えることを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115008A JP2017220603A (ja) | 2016-06-09 | 2016-06-09 | 固体撮像素子および固体撮像素子の製造方法 |
| US15/595,072 US10229945B2 (en) | 2016-06-09 | 2017-05-15 | Solid state image pickup element and method of manufacturing solid state image pickup element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115008A JP2017220603A (ja) | 2016-06-09 | 2016-06-09 | 固体撮像素子および固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017220603A true JP2017220603A (ja) | 2017-12-14 |
Family
ID=60573113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016115008A Pending JP2017220603A (ja) | 2016-06-09 | 2016-06-09 | 固体撮像素子および固体撮像素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10229945B2 (ja) |
| JP (1) | JP2017220603A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019186750A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018125518A (ja) * | 2017-02-03 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | トランジスタ、製造方法 |
| KR20220152457A (ko) | 2021-05-07 | 2022-11-16 | 삼성전자주식회사 | 이미지 센서 및 그 동작 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5224633B2 (ja) | 2004-03-30 | 2013-07-03 | キヤノン株式会社 | 半導体装置の製造方法 |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
| US8445356B1 (en) * | 2012-01-05 | 2013-05-21 | International Business Machines Corporation | Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same |
| JP5967944B2 (ja) | 2012-01-18 | 2016-08-10 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| JP2015035450A (ja) * | 2013-08-07 | 2015-02-19 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP6541361B2 (ja) | 2015-02-05 | 2019-07-10 | キヤノン株式会社 | 固体撮像装置 |
| US9768213B2 (en) | 2015-06-03 | 2017-09-19 | Canon Kabushiki Kaisha | Solid-state image sensor and camera |
-
2016
- 2016-06-09 JP JP2016115008A patent/JP2017220603A/ja active Pending
-
2017
- 2017-05-15 US US15/595,072 patent/US10229945B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019186750A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
| JPWO2019186750A1 (ja) * | 2018-03-28 | 2021-04-01 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170358618A1 (en) | 2017-12-14 |
| US10229945B2 (en) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537546B1 (ko) | 고체 촬상장치 및 이를 이용한 카메라시스템 | |
| US9711558B2 (en) | Imaging device with photoelectric converter | |
| TWI459549B (zh) | 用於固態成像元件之生產的方法，固態成像元件及成像裝置 | |
| JP5451098B2 (ja) | 半導体装置の製造方法 | |
| WO2014002361A1 (ja) | 固体撮像装置及びその製造方法 | |
| JP6406585B2 (ja) | 撮像装置 | |
| JP6355311B2 (ja) | 固体撮像装置、その製造方法及び撮像システム | |
| US20140191290A1 (en) | Solid-state imaging element | |
| KR20100048872A (ko) | 반도체 장치, 그 제조 방법 및 고체 촬상 장치 | |
| JP2005310826A (ja) | 固体撮像装置 | |
| US10229945B2 (en) | Solid state image pickup element and method of manufacturing solid state image pickup element | |
| JP2005268814A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| CN104600086A (zh) | 固体摄像装置以及固体摄像装置的制造方法 | |
| KR20060083851A (ko) | 고체촬상장치 및 그 제조방법 | |
| JP4435063B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP5274118B2 (ja) | 固体撮像装置 | |
| KR100825803B1 (ko) | 커플링 방지용 전극 배선층을 구비한 트랜지스터 및 그제조방법과 상기 트랜지스터를 구비한 이미지 센서 | |
| CN103996686A (zh) | 能提高信号摆幅的cmos图像传感器像素及其制作方法 | |
| JP2011205037A (ja) | 固体撮像装置及びその製造方法 | |
| JP2009071182A (ja) | 固体撮像装置及びその製造方法、並びにカメラ | |
| JP4779781B2 (ja) | 固体撮像装置とその製造方法 | |
| JP5388939B2 (ja) | 固体撮像素子 | |
| JP2010171439A (ja) | 固体撮像装置 | |
| JP4700919B2 (ja) | 固体撮像素子 | |
| JP2006074063A (ja) | 電荷検出装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20171214 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180126 |