CN1750394A - 电子零件、电路基板、电子仪器和电子零件的制造方法 - Google Patents

电子零件、电路基板、电子仪器和电子零件的制造方法 Download PDF

Info

Publication number
CN1750394A
CN1750394A CNA2005100999219A CN200510099921A CN1750394A CN 1750394 A CN1750394 A CN 1750394A CN A2005100999219 A CNA2005100999219 A CN A2005100999219A CN 200510099921 A CN200510099921 A CN 200510099921A CN 1750394 A CN1750394 A CN 1750394A
Authority
CN
China
Prior art keywords
electronic component
semiconductor substrate
electrode
seal member
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100999219A
Other languages
English (en)
Other versions
CN100525097C (zh
Inventor
伊东春树
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1750394A publication Critical patent/CN1750394A/zh
Application granted granted Critical
Publication of CN100525097C publication Critical patent/CN100525097C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种电子零件,具备:具有第一面和与所述第一面相反侧的第二面的半导体基板;将所述半导体基板的第一面和所述第二面贯通的贯通电极;设置在所述半导体基板的第一面侧的电子元件;和将所述电子元件密封在所述第一面之间的密封部件,其中所述电子元件与所述贯通电极是电连接的。

Description

电子零件、电路基板、电子仪器和电子零件的制造方法
技术领域
本发明涉及电子零件、电路基板、电子仪器和电子零件的制造方法。
本申请要求2004年9月13日提出的第2004-265189号日本专利申请和2005年4月21日提出的第2005-123476号日本专申请的优先权,将其内容引用在本文之中。
背景技术
近年来,在移动电话机和电视接收机等电子仪器中,使用具备弹性表面波元件(以下适当称为“SAW(Surface Acoustic Wave)”元件)的电子零件。在特开2002-290184号公报和特开2002-290200号公报中公开了具备SAW的电子零件技术的一个实例。在特开2002-290184号公报中,公开了将SAW元件和驱动控制该SAW元件的集成电路配置在同一空间的电子零件的封装技术。而且在特开2002-290200号公报中,公开了将SAW元件安装在第一基板上,将集成电路安装在第二基板上的电子零件的封装技术。
然而,伴随着对安装具备SAW元件的电子零件的电子仪器的小型化要求,也要求电子零件本身小型化。而在上述特开2002-290184号公报的构成中,由于SAW元件与集成电路并列配置,所以难于小型化。同样对于特开2002-290200号公报的构成而言,由于其构成中是将安装了SAW元件的第一基板与安装了集成电路的第二基板重叠配置的,所以也难于薄型化(小型化)。
而且不仅对于具备SAW元件的电子零件,而且对于具备石英振动元件、压电振动元件、压电音叉等电子元件的电子零件也要求小型化。
发明内容
本发明正是鉴于上述情况而提出的,目的在于提供一种能够实现小型化的电子零件、电路基板、电子仪器和电子零件的制造方法。
为解决上述课题,本发明的电子零件具备半导体基板、将所述半导体基板的第一面和该第一面反面的第二面贯通的贯通电极、设置在所述半导体基板的第一面侧的电子元件、和将所述电子元件密封在所述第一面之间的密封部件,将所述电子元件与所述贯通电极电连接。
根据本发明,由于在半导体基板的第一面侧设置电子元件、并将该电子元件与贯通第一面与第二面的贯通电极连接,所以能够借助于贯通电极将电子元件与集成电路电连接。因此,不但能够实现电子零件全体的小型化和薄型化,而且还能很好地驱动电子元件。而且由于用密封部件将电子元件密封在第一面之间,所以不但能够实现小型化和薄型化,而且还能将电子元件很好地密封,很好地驱动电子元件。因此根据本发明,能够提供一种具备半导体封装功能、电子元件功能、密封功能的半导体基板尺寸(实际芯片尺寸:终极小型化尺寸)的电子零件。
本发明的电子零件中,可以采用将所述电子元件设置在所述第一面上的构成。
根据本发明,通过在半导体基板的第一面上形成电子元件,能够实现电子零件的进一步小型化和薄型化。
本发明的电子零件中,所述电子元件可以采用将所述电子元件设置在与所述第一面分离的位置上,与所述贯通电极连接的构成。
根据本发明,通过将电子元件设置在与半导体基板的第一面分离的位置上,能够提高电子元件设计的自由度。而且当电子元件与第一面分离的状态下,将该电子元件与贯通电极连接时,不但能够实现电子零件的小型化和薄型化,而且还能很好地驱动电子元件。
本发明的电子零件中,可以采用以下构成,即具有带与所述第一面相对向的第三面的第二部件,所述电子元件设置在所述第三面上,与所述贯通电极连接着。
根据本发明,由于在第二部件的第三面上设置了电子元件,所以能够用该第二部件很好地支持电子元件。因此,能够很好地驱动电子元件。
本发明的电子零件中,所述第二部件可以采用包含所述密封部件的构成。
根据本发明,通过将电子元件设置在密封部件上,不但能够抑制部件数目,而且还能提高电子元件设计的自由度。而且用密封部件支持电子元件的状态下,通过将该电子元件与贯通电极连接,不但能够实现电子零件的小型化和薄型化,而且还能很好地驱动电子元件。
本发明的电子零件中,所述第二部件可以采用包括设置在所述第一面与所述密封部件之间的第二基板的构成。
根据本发明,通过设置在密封部件与半导体基板之间设置的第二基板上,能够提高电子元件设计的自由度。而且用第二基板支持电子元件的状态下,通过将该电子元件与贯通电极连接,不但能够实现电子零件的小型化和薄型化,而且还能很好地驱动电子元件。
本发明的电子零件中可以采用以下构成,即将与外部仪器电连接用的接线端子设置在所述半导体基板的第二面上。
根据本发明,借助于设置在半导体基板的第二面上的接线端子,能够与外部仪器(电路基板等)电连接。因此,能够将实现了小型化和薄型化的电子零件安装在外部仪器上,防止外部仪器全体的巨大化。
本发明的电子零件中,可以采用所述电子元件包括弹性表面波元件的构成。
根据本发明,不但能够实现电子零件的小型化和薄型化,而且还能很好地驱动弹性表面波元件。而且由于利用密封部件将弹性表面波元件密封在与第一面之间,所以不但能够实现小型化和薄型化,而且还能很好地密封弹性表面波元件,并能很好地驱动弹性表面波元件。另外,作为本发明涉及的电子元件,并不限于弹性表面波元件,也可以是需要密封的元件,例如石英振动元件、压电振动元件、压电音叉元件等。
本发明的电路基板安装有上述的电子零件。
根据本发明,能够提供安装了已实现小型化和薄型化的电子零件的电路基板(印刷电路板等)。因此,还能防止因安装该电路基板而使电子仪器全体大型化。
本发明的电子仪器,具有上述的电子零件。
根据本发明,能够提供安装了已实现小型化和薄型化的电子仪器。因此,还能提供大型化得到抑制的电子仪器。
本发明的电子零件的制造方法,其中包括设置将半导体基板的第一面和与该第一面对面的第二面贯通的贯通电极的工序;在所述半导体基板的第一面侧设置与所述贯通电极电连接的电子元件的工序;将所述电子元件密封在所述第一面之间的密封部件与所述第一面连接的工序。
根据本发明,由于将电子元件设置在半导体基板的第一面侧,将该电子元件与贯通第一面和第二面的贯通电极连接,所以例如将驱动控制电子元件的集成电路事先设置在半导体基板的第二面上的情况下,能够借助于贯通电极使电子元件与集成电路电连接。因此,不但能够实现电子零件全体的小型化和薄型化,而且还能很好地驱动电子元件。此外,由于用密封部件将电子元件密封在第一面之间,所以不但能够实现小型化和薄型化,而且还能很好地将电子元件密封,以及很好地驱动电子元件。
本发明的制造方法中可以采用以下构成,即其中包括在所述半导体基板的第二面上设置孔部分,将形成所述贯通电极用的导电性材料配置在该孔部分的内侧之后,处理所述半导体基板的所述第一面,将所述半导体基板减薄的工序。
根据本发明,在半导体基板的第二面上设置孔部分,将导电性材料配置在该孔部分后,对第一面实施研磨处理等所定处理,将半导体基板减薄的情况下,能使贯通电极在第一面侧露出,高效形成贯通电极。
本发明的制造方法中可以采用以下构成,即在同一半导体基板上大体同时形成多个所述电子元件后,将所述半导体基板剪切成所述每个电子元件。
根据本发明,通过在半导体基板上大体同时形成多个所述电子元件,然后将该半导体基板根据所述每个电子元件切断,能够高效制造电子零件,实现电子零件的低成本化。
本发明的制造方法中可以采用以下构成,即所述电子元件包括弹性表面波元件。
根据本发明,不仅能够实现电子零件全体的小型化和薄型化,而且还能很好地驱动弹性表面波元件。此外,弹性表面波由于用密封部件被密封在第一面之间,所以不仅能够实现电子零件全体的小型化和薄型化,而且还能很好地将弹性表面波元件密封,很好地驱动弹性表面波元件。另外,作为本发明涉及的电子元件,并不限于弹性表面波元件,也可以是需要密封的元件,例如石英振动元件、压电振动元件、压电音叉元件等。
附图说明
图1是表示电子零件的第一种实施方式的截面图。
图2是用于说明电子零件制造工序的图。
图3是用于说明电子零件制造工序的图。
图4是用于说明电子零件制造工序的图。
图5是用于说明电子零件制造工序的图。
图6是用于说明电子零件制造工序的图。
图7是用于说明电子零件制造工序的图。
图8是用于说明电子零件制造工序的图。
图9是用于说明电子零件制造工序的图。
图10是用于说明电子零件制造工序的图。
图11是用于说明电子零件制造工序的图。
图12是用于说明电子零件制造工序的图。
图13是表示电子零件的第二种实施方式的截面图。
图14是表示电子零件的第三种实施方式的截面图。
图15是表示搭载了电子零件的电子仪器的图。
具体实施方式
以下参照附图说明本发明的实施方式。
弹性表面波装置(第一种实施方式)
以下参照图1说明本发明的电子零件的第一种实施方式。本实施方式中,将以电子元件用于弹性表面波元件的情况为例说明,并将以电子零件用于弹性表面波元件的情况为例说明。在以下的说明中,将弹性表面波元件适当称为“SAW(Surface Acoustic Wave)元件”并将弹性表面波装置称为“SAW封装”。
图1中,SAW封装1备有:由硅基板构成的半导体基板10;在半导体基板10的第一面10A侧设置的SAW元件50;和将第一面10A与作为该第一面10A反侧的第二面10B贯通的贯通电极12。SAW元件50设置在半导体基板10的第一面10A上。SAW元件50包括压电薄膜和与该压电薄膜连接的梳齿形电极构成,形成在半导体基板10的第一面10A上。而且虽然没有图示,但是在半导体基板10的第二面10B上形成有包括例如晶体管、存储元件和其他电子元件的集成电路。而且在贯通电极12的一端,与设置在第一面10A上的SAW元件50电连接,同时贯通电极12的另一端借助于设置在第二面10B上的上述集成电路和电极15电连接着。因此,设置在半导体基板10的第一面10A上的SAW元件50,与设置在半导体基板10的第二面10B上的集成电路将借助于贯通电极12电连接着。而且在贯通电极12与半导体基板10之间设置着绝缘膜13,使贯通电极12与半导体基板10电绝缘。
而且SAW封装1,在第一面10A上之间备有将SAW元件50密封用的密封部件40。密封部件40可以由玻璃基板形成。其中密封部件40也可以是硅基板。在密封部件40中,与半导体基板10的第一面10A相对向的第三面40A,设置在与第一面10A离开的位置上。半导体基板10的第一面10A的周边部分与密封部件40的第三面40A的周边部分,由粘接剂层30粘接着。粘接剂层30例如由聚酰亚胺树脂等合成树脂形成。而且构成为:由半导体基板10的第一面10A、密封部件40的第三面40A、和粘接剂层30所围定的内部空间60是大体密闭(气体密封)的,并在其内部空间60上配置了SAW元件50。
在半导体基板10的第二面10B上设置有基底层11。基底层11例如可以由氧化硅(SiO2)等绝缘性材料形成。而且将电极15分别设置在基底层11的多个所定区域的每个区域上,在设置该电极15的区域以外的区域上设置有第一绝缘层14。而且在第一绝缘层14上设置有多个第一配线16,多个第一配线16中的特定第一配线16,与多个电极15中的一部分电极15电连接着。而且多个电极15中特定的电极15,与贯通电极12的另一端电连接着。此外在第一绝缘层14上设置有第二绝缘层18以将贯通电极12和第一配线16的一部分覆盖。而且第一配线16的一部分从该第二绝缘层18的一部分露出,形成岸面(land)部17。事先在岸面部17上设置有第二配线19,将该岸面部17(第一配线16)与第二配线19电连接着。而且在第二配线19上,设置有作为外部仪器接线端子用的凸起20。凸起20设置在半导体基板10的第二面10B上,SAW封装1借助于凸起20与作为外部仪器的印刷电路板P电连接。
弹性表面波装置的制造方法
以下参照图2~图12说明SAW封装1的制造方法。在此,在本实施方式中,SAW封装1虽然是在同一硅基板100上同时形成多个(参见图12)的,但是为了简单起见,在图2~图11中示出的是形成一个SAW封装1的情况。
首先如图2所示,在半导体基板10的第二面10B上形成基底层11,在该基底层11上形成电极15。这里在半导体基板10的第二面10B上,形成了例如包括晶体管、存储元件和其他电子元件的集成电路(未图示)。基底层11是绝缘层,由硅(Si)的氧化膜(SiO2)形成的。电极15与上述集成电路电连接,由钛(Ti)、氮化钛(TiN)、铝(Al)、铜(Cu)等形成。而且可以设置第一绝缘层14以将基底层11和电极15覆盖。
第一绝缘层14可以采用聚酰亚胺树脂、硅酮改性聚酰亚胺树脂、环氧树脂、硅酮改性环氧树脂、丙烯树脂、酚树脂、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等形成。或者,第一绝缘层14也可以由氧化硅(SiO2)、氮化硅(SiN)等具有绝缘性的其他材料形成。
接着利用旋涂法在第一绝缘层14的全面上涂布抗蚀剂(未图示)。而且利用形成了所定图案的掩膜进行曝光处理后,进行显影处理。这样可以将抗蚀剂图案化成所定形状。而且进行蚀刻处理,除去覆盖图中右侧电极15部分的第一绝缘层14,形成开口部分。进而以形成了开口部分的第一绝缘层14上的抗蚀剂作掩膜,通过干式蚀刻处理,在多个电极15中可以使右侧电极15的一部分开口。然后利用部分蚀刻法除去与该开口对应的基底层11,及半导体基板10。这样如图3所示,可以在半导体基板10的第二面10B侧的一部分上形成孔部分12H。
然后在第一绝缘层14上以及在孔部分12H的内壁和底面上形成绝缘膜13。绝缘膜13是为防止泄漏电流的产生、以及因氧和水分等引起的半导体基板10的蚀刻而设置的,可以采用利用PECVD(等离子体增强的化学气相沉积法)形成的正硅酸四乙酯(Si(OC2H5)4,以下简记作TEOS),即PE-TEOS,以及利用溴氧CVD法形成的TEOS、即O3-TEOS,或者利用CVD法形成的氧化硅(SiO2)。而且绝缘膜13,只要具有绝缘性,也可以使用其他物质或树脂。这里为了简单起见,图中省略了对设置在第一绝缘层14上的绝缘膜13的图示。而且蚀刻除去设置在电极15上的绝缘膜13和第一绝缘层14的情况下,将变成图4所示的情况。
然后采用电化学镀法(ECP)对孔部分12H的内侧和电极15上实施电镀处理,在该孔部分12H的内侧配置形成贯通电极12用的导电性材料。作为形成贯通电极12用的导电性材料,例如可以使用铜(Cu),在孔部分12H中埋入铜。这样可以在电极15上形成突出形状的贯通电极12,变成图5所示的形态。形成本实施方式中贯通电极12的工序,包括用溅射法形成(层叠)TiN、Cu的工序,和利用电镀法形成Cu的工序。其中也可以包括利用溅射法形成(层叠)TiW、Cu的工序,和利用电镀法形成Cu的工序。而且,作为贯通电极12的形成方法,并不限于上述方法,也可以埋入导电糊、熔融金属、金属导线等。
接着如图6所示,在第一绝缘层14上形成多个第一配线16。在多个第一配线16中,一部分第一配线16形成得与图中左侧电极15电连接。第一配线16可以用包含铜(Cu)、铬(Cr)、钛(Ti)、镍(Ni)、钨化钛(TiW)、金(Au)、银(Ag)、铝(Al)、钒化镍(NiV)、钨(W)、氮化钛(TiN)和铅(Pb)中的至少一种物质的材料形成。而且这些材料中,也可以在层叠至少两种材料的情况下形成第一配线。本实施方式中的第一配线16的形成工序,包括利用溅射法以TiW、Cu、TiW的顺序依次形成的工序。而且,也可以包括利用溅射法以TiW、Cu的顺序依次形成的工序,和利用电镀法形成Cu的工序。
然后如图7所示,设置第二绝缘膜18以将贯通电极12、第一配线16及第一绝缘层14覆盖。第二绝缘层18,可以采用聚酰亚胺树脂、硅酮改性聚酰亚胺树脂、环氧树脂、硅酮改性环氧树脂、丙烯树脂、酚树脂、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等形成。或者第二绝缘层18也可以由氧化硅(SiO2)、氮化硅(SiN)等形成。另外,第二绝缘层18还可以用绝缘性的其他物质形成。
接着在第二绝缘层18中除去与岸面部17对应的区域,使第一配线16的一部分露出,形成岸面部17。其中,当除去第二绝缘层18中与岸面部17对应的区域时,可以采用包括曝光处理和显影处理的光刻法。而且可以在第二绝缘层18上形成第二配线19与岸面部17连接,得到图8所示的形态。
进而通过照射紫外线(UV光线),用可剥离的粘着剂将图中未示出的玻璃板粘合在半导体基板10的第二面10B一侧。这种玻璃基板是被称为WSS(Wafer Support System)的玻璃的一部分,将半导体基板10支持在玻璃板上。而且在粘合这种玻璃板的情况下,对半导体基板10的第一面10A进行抛光处理、干式蚀刻处理或者湿式蚀刻处理等所定的处理。这样如图9所示,在将半导体基板10减薄的同时,使贯通电极12的一端从第一面10A露出。
然后如图10所示,在半导体基板10的第一面10A上形成SAW元件50。形成SAW元件50的工序包括形成压电薄膜的工序,形成与压电薄膜连接的梳齿电极的工序,和形成保护膜的工序。此外,在形成SAW元件50的工序中,还包括通过对SAW元件50照射等离子体等进行频率调整的工序。作为压电薄膜的形成材料,可以举出氧化锌(ZnO)、氮化铝(AlN)、铌酸钾(KNbO3)等。梳齿电极形成材料,可以举出包括铝的金属。作为保护膜形成材料,可以举出氧化硅(SiO2)、氮化硅(Si3N4)、氮化钛(TiN)等。而且将所形成的SAW元件50,与在第一面10A侧露出的贯通电极12的一端电连接。
接着在半导体基板10的第一面10A及密封部件40的第三面40A中的至少一个面上,设置形成粘着剂层30用的粘着剂。作为粘着剂层30,例如可以使用感光性聚酰亚胺粘着剂等。而且借助于粘着剂30,将这些半导体基板10与密封部件40粘接,使得半导体基板10的第一面10A与密封部件40的第三面40A相对向。这样可以得到如图11所示的形态。其中密封,可以采用将内部空间60抽成真空的真空密封法,或者也可以用N2、Ar、He等所定气体将内部空间60置换的气体置换密封法等。另外,当将半导体基板10与密封部件40接合时,还可以沿着半导体基板10的第一面10A的周边部分设置金属突起,在密封部件40的第三面40A上设置与上述金属突起连接用的金属层,借助于这些金属突起和金属层将半导体基板10与密封部件40接合。密封部件40采用玻璃的情况下,密封之后可以用激光等调整SAW的频率。而且将构成上述WSS的玻璃板与半导体基板10剥离后,可以将例如由无铅焊料构成的凸起20搭载在设置在半导体基板10的第二面10B侧的第二配线19上。其中当设置凸起20时,既可以采用将焊料球搭载在第二配线19上的方式,也可以采用将焊料糊膏印刷在第二配线19上的方式。
然而如上所述,参照图2~图11说明的工序,是针对在同一硅基板100上同时设置多个SAW元件50和与其对应的电极15以及密封部件40等的构成,是在一个硅基板100上形成多个SAW封装1的构成。其中在图11所示的工序后,如图12所示,利用切片装置110将硅基板100剪切成每个SAW元件50(每个SAW封装1)。这样能以低成本制造SAW封装1。所制造的SAW封装1,可以借助于凸起20搭载在印刷电路板P等上。其中在本实施方式中,最后的工序虽然是切片工序,但是也可以在适当的工序中(中途工序)制成单片。
如上所述,由于在半导体基板10的第一面10A侧设置SAW元件50,将SAW元件50与贯通第一面10A和第二面10B贯通电极12连接的,所以通过事先在半导体基板10的第二面10B上设置驱动控制SAW元件50的集成电路,借助于贯通电极12能够将SAW元件50与集成电路电连接。因此,不但能够实现SAW封装1全体的小型化和薄型化,而且还能很好地驱动SAW元件50。而且由于SAW元件50是用密封部件40密封在第一面10A之间,所以不但能够实现小型化和薄型化,而且还能很好地密封SAW元件50,并能很好地驱动SAW元件50。
弹性表面波装置(第二种实施方式)
以下参照图13说明SAW封装1的第二种实施方式。其中在以下的说明中,就与上述的实施方式相同或同等的构成部分将赋予相同符号,将简略或省略对其的说明。
本实施方式的特征部分在于,SAW元件50并不在半导体基板10的第一面10A上形成,而是在与该第一面10A相对向的密封部件40的第三面40A上设置得与第一面10A分离这一点上。就本实施方式而言,通过将SAW元件50设置在与半导体基板10有别的部件上,由于很难受作用在半导体基板10上的热应力、膜应力的影响,所以能够得到良好的特性。这种情况下,密封部件40将由硅基板、石英基板、以及含有硅和金刚石的基板构成。而且事先在密封部件40的第三面40A上形成SAW元件50,然后借助于粘着剂层30将半导体基板10与密封部件40接合,使从半导体基板10的第一面10A突出设置的贯通电极12的一端,与在密封部件40的第三面40A上形成的SAW元件50的接线端子51电连接。
贯通电极12的一端及接线端子51,优选在表面上进行金等表面处理或设置焊料材料,使其容易与金属接触。或者也可以将贯通电极12的一端及接线端子51,借助于粘着剂层30的收缩的压接。其中也可以采用这样一种构成,即在密封部件40上形成SAW元件50的情况下,在形成密封部件40用的大的硅基板上事先设置多个SAW元件50之后,剪切(切片)成每个SAW元件50。而且本实施方式中,除在最终工序切片的方式以外,也可以在适当工序(中途工序)中切片。
另外,当利用玻璃基板构成密封部件40的情况下,将由该玻璃基板构成的密封部件40切片(剪切)时,既可以利用参照图12说明的切片装置110进行切片,也可以采用干式蚀刻法或湿式蚀刻法切片。
弹性表面波装置(第三种实施方式)
图14是表示50SAW封装1的第三种实施方式的图。本实施方式中的特征部分在于,将SAW元件50设置在设置在半导体基板10的第一面10A与密封部件40之间的第二基板80上的这一点。本实施方式中,通过将SAW元件50设置在与半导体基板10有别的部件上,使半导体基板10很难受作用在其上的热应力和膜应力的影响,能够获得良好的特性。SAW元件50,设置在第二基板80中与半导体基板10的第一面10A相对向的面80A上。第二基板80由包括硅基板、石英基板、以及硅和金刚石的基板构成。在第二基板80上形成SAW元件50的情况下,可以采用以下构成,即事先在形成第二基板80用的大的硅基板上设置多个SAW元件50后,剪切(切片)成每个已形成的SAW元件50。而且在本实施方式中,除了在最终工序中切片的方式以外,也可以在适当工序(中途工序)中单片化。而且以对从半导体基板10的第一面10A突出的方式设置的贯通电极12的一端,与第二基板80的面80A上形成的SAW元件50的接线端子51进行电连接。在本实施方式中,贯通电极12的一端部和端子51,优选金等表面处理或在表面上设置焊料,使其容易与金属连接。或者也可以将贯通电极12的一端部与接线端子51利用粘着剂层30的收缩的压接。然后,借助于粘着剂层30将半导体基板10与密封部件40接合,在由半导体基板10、密封部件40和粘着剂层30所围定的内部空间60内配置具有SAW元件50的第二基板80。
另外,在上述的第一~第三种实施方式中,虽然是就采用弹性表面波元件作为电子元件的情况为例说明的,但是作为电子元件并不限于弹性表面波元件,也可以是需要密封的元件,例如石英振动元件、压电振动元件、压电音叉元件等。
电子仪器
图15是表示搭载了上述的SAW封装1的电子仪器一例的图,是表示移动电话机的图。由于搭载了实现小型化和薄型化的本发明的SAW封装1,所以可以实现小型化的移动电话机。
以上虽然说明了本发明的优选的实施例,但是本发明并不限于这些实例。在不超出本发明要点的范围内,可以作构成的添加、省略、更换和其他变更。本发明并不限于上述的说明,仅由所述技术方案所限定。

Claims (14)

1.一种电子零件,其中具备:
具有第一面和与所述第一面相反侧的第二面的半导体基板;
将所述半导体基板的第一面和所述第二面贯通的贯通电极;
设置在所述半导体基板的第一面侧的电子元件;和
将所述电子元件密封在所述第一面之间的密封部件;
所述电子元件与所述贯通电极是电连接的。
2.根据权利要求1所述的电子零件,其中所述电子元件设置在所述第一面上。
3.根据权利要求1所述的电子零件,其中所述电子元件设置在与所述第一面分离的位置上,与所述贯通电极连接。
4.根据权利要求3所述的电子零件,其中具有带与所述第一面相对向的第三面的第二部件,将所述电子元件设置在所述第三面上,与所述贯通电极连接。
5.根据权利要求4所述的电子零件,其中所述第二部件包含所述密封部件。
6.根据权利要求4所述的电子零件,其中所述第二部件包括设置在所述第一面与所述密封部件之间的第二基板。
7.根据权利要求1所述的电子零件,其中将与外部仪器电连接用的接线端子设置在所述半导体基板的第二面上。
8.根据权利要求1所述的电子零件,其中所述电子元件包括弹性表面波元件。
9.一种电路基板,安装了权利要求1所述的电子零件。
10.一种电子仪器,具有权利要求1所述的电子零件。
11.一种电子零件的制造方法,其中包括:
设置将半导体基板的第一面和与所述第一面相反侧的第二面贯通的贯通电极的工序;
在所述半导体基板的第一面侧设置与所述贯通电极电连接的电子元件的工序;
将所述电子元件密封在所述第一面之间的密封部件与所述第一面连接的工序。
12.根据权利要求11所述的制造方法,其中包括:
在所述半导体基板的第二面上设置孔部分,将形成所述贯通电极用的导电性材料配置在所述孔部分的内侧之后,处理所述半导体基板的所述第一面,将所述半导体基板减薄的工序。
13.根据权利要求11所述的制造方法,其中在同一半导体基板上大体同时形成多个所述电子元件后,将所述半导体基板剪切成所述每个电子元件。
14.根据权利要求11所述的制造方法,其中所述电子元件包括弹性表面波元件。
CNB2005100999219A 2004-09-13 2005-09-09 电子零件和电子零件的制造方法 Expired - Fee Related CN100525097C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004265189 2004-09-13
JP2004265189 2004-09-13
JP2005123476 2005-04-21

Publications (2)

Publication Number Publication Date
CN1750394A true CN1750394A (zh) 2006-03-22
CN100525097C CN100525097C (zh) 2009-08-05

Family

ID=36605686

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100999219A Expired - Fee Related CN100525097C (zh) 2004-09-13 2005-09-09 电子零件和电子零件的制造方法

Country Status (2)

Country Link
JP (2) JP2008219943A (zh)
CN (1) CN100525097C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1732215A2 (en) * 2005-06-08 2006-12-13 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
CN102403977A (zh) * 2010-09-07 2012-04-04 株式会社大真空 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法
CN101946317B (zh) * 2008-02-13 2013-07-10 精工电子有限公司 电子元器件、电子设备及底座构件制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8991022B2 (en) 2009-01-07 2015-03-31 Daishinku Corporation Method for manufacturing piezoelectric resonator device
WO2019124126A1 (ja) 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置並びに弾性波装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289136A (ja) * 1988-05-16 1989-11-21 Mitsubishi Electric Corp 半導体装置の製造方法
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2000134037A (ja) * 1998-10-21 2000-05-12 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
KR100518616B1 (ko) * 2001-01-18 2005-10-04 노키아 코포레이션 필터디바이스 및 필터디바이스를 제조하는 방법
JP2003078389A (ja) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd 弾性表面波装置及びその製造方法
JP2003229473A (ja) * 2002-02-04 2003-08-15 Sony Corp 半導体ウエハの処理方法及びこれに用いるウエハキャリア
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
JP4221756B2 (ja) * 2002-12-27 2009-02-12 セイコーエプソン株式会社 圧電発振器およびその製造方法
JP4322508B2 (ja) * 2003-01-15 2009-09-02 新光電気工業株式会社 半導体装置の製造方法
JP2004221351A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361144B2 (en) 2005-06-08 2019-07-23 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10283438B2 (en) 2005-06-08 2019-05-07 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US7495331B2 (en) 2005-06-08 2009-02-24 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US8004077B2 (en) 2005-06-08 2011-08-23 Seiko Epson Corporation Interconnection of land section to wiring layers at center of external connection terminals in semiconductor device and manufacturing thereof
US8012864B2 (en) 2005-06-08 2011-09-06 Seiko Epson Corporation Manufacturing method for interconnection having stress-absorbing layer between the semiconductor substrate and the external connection terminal
US8673767B2 (en) 2005-06-08 2014-03-18 Seiko Epson Corporation Manufacturing method for semiconductor device
US8294260B2 (en) 2005-06-08 2012-10-23 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US8896104B2 (en) 2005-06-08 2014-11-25 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US11205608B2 (en) 2005-06-08 2021-12-21 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10636726B2 (en) 2005-06-08 2020-04-28 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10727166B2 (en) 2005-06-08 2020-07-28 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10424533B1 (en) 2005-06-08 2019-09-24 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10262923B2 (en) 2005-06-08 2019-04-16 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
EP1732215A3 (en) * 2005-06-08 2007-02-14 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10312182B2 (en) 2005-06-08 2019-06-04 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
EP1732215A2 (en) * 2005-06-08 2006-12-13 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
TWI447862B (zh) * 2008-02-13 2014-08-01 Seiko Instr Inc Electronic parts, electronic machines, and base member manufacturing methods
CN101946317B (zh) * 2008-02-13 2013-07-10 精工电子有限公司 电子元器件、电子设备及底座构件制造方法
CN102403977B (zh) * 2010-09-07 2016-04-27 株式会社大真空 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法
CN102403977A (zh) * 2010-09-07 2012-04-04 株式会社大真空 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法

Also Published As

Publication number Publication date
JP5170282B2 (ja) 2013-03-27
JP2011160476A (ja) 2011-08-18
JP2008219943A (ja) 2008-09-18
CN100525097C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
CN1257550C (zh) 半导体装置及其制造方法
JP4311376B2 (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US8471433B2 (en) Elastic wave device and electronic device using the same
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
CN1945968A (zh) 表面声波器件及其制造方法
CN1630029A (zh) 半导体器件及其制造方法
JP2006109400A (ja) 電子部品、回路基板、電子機器、電子部品の製造方法
CN1476670A (zh) 弹性表面波装置及其制造方法及电子电路装置
CN1855463A (zh) 半导体装置及其制造方法
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1795610A (zh) 压电电子元件,其制造工艺,和通信装置
CN110855264A (zh) 谐振器封装结构及其制造方法
JP2008005464A (ja) 弾性表面波装置の製造方法
CN1519933A (zh) 半导体器件及其制作方法
CN1750394A (zh) 电子零件、电路基板、电子仪器和电子零件的制造方法
CN1692495A (zh) 半导体集成装置及其制造方法
CN1890789A (zh) 封装元件的工艺和封装的元件
JP4906557B2 (ja) 弾性表面波装置の製造方法
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
CN1194394C (zh) 半导体器件及其制作方法
CN1578134A (zh) 声表面波元件及其制法、声表面波设备和声表面波双工器
CN1790686A (zh) 具有密封膜的芯片尺寸的半导体装置及其制造方法
CN1890809A (zh) 带有增强内连接金属化部的引线接合的半导体元件
CN1855469A (zh) 半导体装置及其制造方法
JP5569473B2 (ja) 電子部品、回路基板及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20210909

CF01 Termination of patent right due to non-payment of annual fee