CN1731407A - 电源分配***的分析方法及相关技术 - Google Patents

Abstract

本发明提供一种电源分配***分析方法，以利用单激、多激与同步切换噪声分析来评估一芯片的电源分配***，如芯片封装。芯片于多个由接垫形成的电源端口而电连接于电源分配***，以从各电源端口取得偏压电压及电流。而单激分析即是在各电源端口上分别导通给定电流，并依据各电源端口所提供的电压来分析各电源端口的等效阻抗。多激分析使一给定电源端口导通电流，并量测其它各电源端口的电压以评估该给定电源端口与其它电源端口间的耦合。同步切换噪声分析分别使不同数目个电源端口同时导通电流，并据此来评估电源分配***在不同情形下的等效阻抗。

Description

电源分配***的分析方法及相关技术

技术领域

本发明涉及一种电源分配***的分析方法及相关技术，特别是涉及一种能有效反映电源分配***中各电源端口相互耦合情形的分析方法及相关技术。

背景技术

在现代化的信息社会中，各种资料、数据、影音信息都能以电子讯号的方式快速地传输、处理及储存，因此各式各样用来处理电子讯号的电子电路，也就成为现代信息社会最重要的硬件基础之一。

如本领域的技术人员所熟知，现代的电子电路是以半导体工艺形成于半导体芯片上的；不过，半导体芯片本身的机械特性较为脆弱，故半导体芯片要包装/附着于适当的封装及/或电路板上，才能保护半导体芯片。为了使芯片本身能与外界的其它芯片/电路交换电子讯号，封装/电路板上会设有讯号布线，这些讯号布线对内可连接于芯片，对外则可连接至其它芯片/电路，以做为芯片与外界交换讯息的途径。同理，封装与电路板上也会分布有电源布线；这些电源布线对内可连接于芯片，对外则可连接至外界电源(像是稳压器，regulator)，以使芯片本身能从外界电源汲取运作所需的偏压电压与电流；而这些在封装/电路板上的电源布线就可视为芯片的电源分配***。

理想上，电源分配***的电源布线是完美导体，能够将外界电源完全地传输至芯片内。然而，事实上，这些电源布线上会有寄生电感及寄生电阻，电源布线间也会有电气性质的耦合，以上这些不理想因素都会影响电源分配***传输电力的能力与特性，让电源分配***无法将外接电源的电力完全传输至芯片。譬如说，如本领域技术人员所熟知，当芯片要输出时变电子讯号时，芯片中的输出驱动电路必需要汲取偏压电流来驱动电子讯号的输出；随着电子讯号的讯号内容转变，输出驱动电路所需要的偏压电流也会转变，而电源供应***也应该依照输出驱动电路的需求而对应地将时变的偏压电流经由电源布线而传输至芯片中的输出驱动电路。不过，在传输时变的偏压电流时，由于电源分配***的电源布线上分布有寄生的等效电感，故当时变偏压电流流经电源布线时，就会在电源布线上引发压降，进而影响电源布线所能传输的偏压电压，使芯片实际接收到的偏压电压并非外界电源所供应的电压。若芯片接收的偏压电压不理想，连带地也会影响芯片中各相关电路的偏压运作，甚至导致误动作。在现代化的芯片中，由于芯片会以高速、高运作时钟来处理大量(多位)的数据，故芯片中常会有许多输出驱动电路会在同一时间进行同步切换来输出时变电子讯号，而这些同步切换会连带地使总偏压电流剧烈改变，故电源布线上因等效寄生电感所产生的压降也就会更明显；对电源分配***来说，这些因非理想因素所导致的压降就形成了偏压电压中的同步切换噪声(SSN，simultaneous switching noise)。

为了要控制电源分配***中的非理想因素，首要关键就是要定量地分析/估计电源分配***中非理想因素对偏压电力的影响程度；这样，芯片设计者才能适当地改进芯片中的电路设计，或是改进电源分配***的设计，加上适当的补偿电路(像是去耦电容，decoupling capacitor)，以减少电源分配***中非理想因素所导致的负面影响。

在现有的电源分配***分析方法中，是以单一接垫的等效电感为基准来估计电源分配***中不理想因素所导致的偏压电压压降。如本领域技术人员所熟知，芯片上会设有多个正接垫(power pad)与多个地接垫(ground pad)，分别经由电源分配***中的电源布线而连接至偏压电源的正端及地端。假设在单一一对的正接垫与地接垫(可视为一组接垫组或一电源端口)中，各接垫连接的对应电源布线上总共寄生有等效电感Leff，则当这一对正接垫与地接垫要从对应的电源布线上汲取偏压电流I时，就会在电源布线上形成压降Vd，而此压降Vd就可表示为Vd＝Leff*(dI/dt)；也就是说，压降Vd会正比于等效电感的电感值与电流的时变率。若芯片中总共有N个接垫组，现有的分析方法就会直接以N*Leff*(dI/dt)来估计电源分配***中因不理想因素而导致的压降。换句话说，现有的电源分配***分析方法中，是先估计电源分配***于单一接垫组上的等效电感，再直接沿用此一等效电感来估计芯片上所有接垫组的总和效应，以此来评估电源分配***因非理想因素所导致的压降。

然而，上述的现有分析方法也有缺点。其缺点之一，就是现有分析方法没有考虑到各电源布线间的耦合。在电源分配***中，除了单一接垫组上的电源布线会因自感(self-inductance)而形成等效电感Leff外，其实不同接垫组所对应的不同电源布线间也会有互耦的互感(mutual inductance)与寄生电容，这些因素都会影响电源分配***的特性与表现(像是压降)。而现有分析方法仅将N个接垫组的自感相加来评估电源分配***，显然无法反映上述这些互耦因素对电源分配***的影响，当然也就无法有效、精确地定量评估电源分配***的表现。

发明内容

因此，本发明提供一种能有效反映电源分配***中各电源布线间互耦情形的分析方法，以克服现有技术的缺点，协助芯片设计者更精确地定量分析在电源分配***中由非理想因素所造成的影响，并使设计者能设计出更佳的相关补偿机制(像是去耦电容)。此外，本发明还能针对不同的同步切换情形分别提供简化却又精确的对应等效电路，以协助芯片设计者了解/仿真电源分配***在传输偏压电力时的运作情形。

本发明的分析方法中包括有三个主要的分析程序：单激分析、多激分析与同步切换噪声分析。针对一个能从多个电源端口(接垫组)将外界电源提供的电力传输至芯片的电源分配***来说，单激分析系针对各个不同的电源端口，每次使其中一个电源端口开始传输一给定偏压电流(其它电源端口则不传输电流)，并量测该电源端口所能提供的偏压电压，以比较该偏压电压与外界电源所提供的电压；两电压间的差异就是单电源端口上因非理想因素所导致的压降。根据压降与该给定的偏压电流大小，就可估计该电源端口上的等效阻抗与等效电感。针对不同的电源端口分别估计其对应的等效阻抗与等效电感，可初步地了解各电源端口上的自感等因素，并了解哪些电源端口是电源分配***中较弱、较容易受非理想因素影响的电源端口。

多激分析可针对某一给定的电源端口来进行。多激分析使该给定电源端口开始传输一给定的偏压电流(其它电源端口则不传输电流)，并量测该电源端口与其它电源端口所能提供的偏压电压。此多激分析可用来了解各电源端口相互间的耦合情形。举例来说，在进行多激分析时，若某一电源端口所提供的偏压电压与该给定电源端口所提供的偏压电压相近，就代表该电源端口与该给定电源端口间的电气耦合较强，比较可能互相影响。反之，若另一电源端口所提供的偏压电压与该给定电源端口所提供的偏压电压相差较大，则代表该电源端口与该给定电源端口间的电气耦合较弱，较不容易互相影响。换句话说，在进行多激分析后，就可对不同电源端口间的耦合情形提供进一步的分析信息。

同步切换噪声分析也可针对电源分配***中的一个给定电源端口来进行。在进行同步切换噪声分析时，每次可使不同数目的电源端口(可包括该给定电源端口本身)同时导通给定的偏压电流，并量测该给定电源端口所能提供的偏压电压，以根据偏压电压与导通的总偏压电流大小而估计出该给定电源端口上的等效阻抗与等效电感。在使不同数目的电源端口同时导通电流时，也就是模拟不同的同步切换情形；而针对不同数目的导通电源端口而分别计算出来的等效阻抗与等效电感，也就代表了该给定电源端口在不同的同步切换情形下所分别对应的等效阻抗与等效电感。而这些分析所得的等效阻抗、等效电感就能提供芯片设计者一个简单却又精确的电路模型；芯片设计者可针对芯片实际应用时的同步切换情形来选用对应的等效电感，以此等效电感来更精确地了解(仿真)电源分配***中的非理想因素对芯片运作的影响。

在本发明的一实施例中，可先用单激分析找出电源分配***中自感较高的电源端口来当作一最劣情形的电源端口，而多激分析与同步切换噪声分析时，就可将此最劣电源端口当作给定电源端口，针对此给定电源端口来评估该给定电源端口与其它电源端口间的耦合，并估计该给定电源端口在不同的同步切换情形下所对应的等效阻抗、等效电感。

在本发明的较佳实施例中，上述的单激、多激与同步切换噪声分析是在封装(及/或电路板)设计时以数值模拟方式来进行的。在使某一电源端口导通偏压电流时，可模拟该电源端口上串连一电流源的情形；而在量测某一电源端口提供的偏压电压时，可用计算的方式估算出该电源端口上的电压大小。换句话说，本发明可在封装设计阶段就可仿真分析出电源分配***的运作情形，使设计者能针对电源分配***的弱点进行设计上的改善，譬如说是改进封装设计中电源布线的分布等等。同时，芯片设计者也能利用本发明分析所得的结果，在仿真芯片运作时将电源分配***的特性一并考虑进去，确保芯片的运作不会受制于电源分配***的非理想因素。

附图说明

图1示意的是芯片与电源分配***的对应关系。

图2示意的是典型的电源分配***分析方法。

图3为本发明分析方法的流程图。

图4示意的是图3中单激分析的进行情形。

图5示意的是图3中多激分析的进行情形。

图6示意的是图3中同步切换噪声分析的进行情形。

图7是以实例数据示意单激分析的结果。

图8是以实例数据示意多激分析的结果。

第9至图10是以实例数据示意同步切换分析的结果。

图11为本发明以单一共享等效电感来为电源分配***建立等效电路模型的情形。

附图符号说明

12   电源分配***

100  流程

102-118  步骤

P1-PN、Pn、Pk-PK、Pm-PM、P1-P10、p1-p32  电源端口

V、Vs、Vd  电压

I、I_k-I_K、I_m-I_M、I_n、Id  电流

Leff  等效电感

Z  等效阻抗

具体实施方式

请参考图1；图1示意的是以电源分配***来描述一芯片对应的封装/电路板的情形。如图1的图面左方所示，半导体芯片安装于封装及/或电路板上，芯片上可设有多个正接垫与多个地接垫；这些正接垫与地接垫连接于封装/电路板内的电源布线，以便将外界电源(像是稳压器，或是电路板上的电源端口)供应的电力传输至芯片，作为芯片运作所必需的偏压电压与电流。举例来说，当芯片内主控运算的核心电路要将电子讯号输出至外界时，这些电子讯号经由驱动电路的驱动而输出；而这些驱动电路即是通过正接垫与地接垫而汲取其运作时所需的偏压电压与电流。

以实际应用的例子来说，芯片上的接垫可经由接合线(bonding wire)的方式连接于封装上的迹线(trace)，而这些迹线会连接于封装的导电接脚(pin)，以经由这些接脚连接至外界电源。而接合线-迹线-接脚就可视为图1中的电源布线。另外，某些集成电路是以叩焊晶片(flip chip)方式封装的，芯片上的接垫会经由凸块(bump)连接至封装正面，再经由封装内的内联机层连接至封装背面的导电球座(ball)；而凸块-内联机层-球座就可视为封装内的电源布线。除了封装之外，电源布线也可包括电路板上的走线。举例来说，芯片在封装为集成电路后，通常还会连接于电路板或主机板上，以经由电路板连接至做为外界电源的稳压器。若要完整考虑整个偏压电力传输途经，也可将电路板/主机板上的走线涵括于图1中的电源布线内。

为了等效芯片至外接电源间的电源布线情形，芯片所对应的封装/电路板可观念性地以一电源分配***模型来加以整合描述，如图1的图右所示。封装/电路板与芯片连接之处(也就是正/地接垫)即可视为此一电源分配***的电源端口；每个电源端口可对应于一对接垫组，也就是一个正接垫与一个地接垫。换句话说，此电源分配***可整合代表封装/电路板内的各个电源布线与电连接途径；芯片即是经由此一电源分配***而从外界电源汲取其运作所需的偏压电压与电流。而本发明的目的之一，就是要提出一种***化的分析流程，以对芯片的电源分配***做更精确的定性/定量分析，协助芯片设计者更了解电源分布***的特性，亦可协助封装/电路板设计者改善封装/电路板的设计，以减少电源分配***中因非理想因素而导致的供电噪声。

请参考图2。图2示意的是典型技术中用来分析电源分配***的分析方法。为了要分析电源分配***因非理想因素(像是电源布线上的寄生电感)所导致的压降，典型的分析技术是根据单一电源端口的行为来估计所有电源端口的行为。若单一电源端口与外界电源间有寄生的等效电感Leff，当此电源端口要传输偏压电流I时，该等效电感就会引发Vd的压降(Vd＝Leff*dI/dt)，使得此一电源端口所实际传输至芯片的偏压电压V仅有Vs-Vd，而非外界电源所能提供的电压Vs。

当要估计/预测电源分配***的整体表现时，图2中的典型分析方法是直接根据单一电源端口的行为来估计整体表现。假设电源分配***在同一时间内会有N个电源端口同时要传输偏压电流I，典型分析方法就会直接以(Vd＝N*Leff*dI/dt)来估计整个电源分配***中因非理想因素所导致的压降。

然而，图2中的典型分析方法也有缺点。其主要的缺点之一，就是忽略了不同电源端口间的相互耦合。在电源分配***的不同电源布线间，会相互有电气性质的耦合，这些耦合会实际影响电源分配***的整体表现，并不能轻易加以忽略。故本发明的主要目的之一，是提出一种较佳的***化分析流程，以有效地反映电源分配***中各电源端口相互耦合的情形，并克服典型/现有分析方法的缺点。

请参考图3及图4至图6。图3示意的即为本发明***化分析方法的进行流程100；图4至图6则分别示意了流程100中各主要步骤的进行方式。在本发明的较佳实施例中，本发明的分析方法是在封装设计时以数值模拟的技术来实现，以协助封装设计者了解电源分配***的特性，同时也可协助芯片设计者仿真电源分配***中的非理想因素，以协助芯片设计者了解这些非理想因素对芯片运作所可能产生的影响。如图3所示，本发明的流程100中有下列步骤：

步骤102：前处理步骤。在完成封装(及/或电路板)的设计后，可先根据封装(及/或电路板)的封装结构与材料特性来建立电源分配***的电路模型。譬如说，封装中是以何种导电系数的导电材料来架构电源布线，以及电源布线的几何分布、长度、宽度、电源布线间的距离等等，都会影响电源分配***的整体表现与特性。而在本步骤中，就可根据这些参数来建立起电源分配***的电路模型，以方便后续分析的进行。

步骤104：进行单激分析。在本发明的单激分析中，针对电源分配***中的各个电源端口，每次使一个电源端口导通一给定的电流，并量测该电源端口所能提供的电压，以根据该电源端口所传输的偏压电压与电流来计算该电源端口上的寄生等效阻抗与等效电感。为了进一步说明本步骤的进行方式，请一并参考图4；图4示意的即为本发明中单激分析的进行方式。

如图4的例子所示，假设现在要对电源分配***中的电源端口P1至PN进行单激分析，就可先使电源端口P1导通一给定电流I(像是以一电流源来使其导通电流I)，并量测电源端口P1在其正/地接垫间所提供的电压V(图4中记为V@P1)；其它的电源端口则可维持悬浮(floating)或高阻抗(highimpedance)状态而不需导通电流。比较电压V与外界电源的电压Vs，再根据电流I的大小，就可初步估计出电源端口P1上的寄生等效阻抗Z与等效电感Leff(图1中以Z@P1以及Leff@P1来代表这些参数是对应于电源端口P1的)。

接下来，就可改使电源端口P2导通给定电流I，并根据电源端口P2所能提供的电压V来估计电源端口P2对应的寄生等效阻抗Z@P2与Leff@P2。同时间，其它的电源端口则不需导通电流。以此类推，当进行至电源端口PN时，也是使电源端口PN导通电流I(其它电源端口则不导通)，以根据电源端口PN的电压与电流来估计电源端口PN所对应的寄生等效阻抗Z@PN与等效电感Leff@PN。这样一来，就能对电源端口P1至PN完成单激分析了。

在进行单激分析而以电流源来使各个受测电源端口导通电流时，可利用直流或交流的时变电流，来分别评估各电源端口所对应的阻抗特性。当在一电源端口导通给定的直流电流时(也就是使图4中的电流源为直流电流源时)，可分析出该电源端口的电阻性阻抗。若使该电源端口导通某一给定频率、给定震幅的谐振交流电流时(也就是使图4中的电流源为谐振交流电流源时)，则可估计出该电源端口在该给定频率下的电感性阻抗。另外，也可使该电源端口导通具有给定时域波形的电流，譬如说是具有脉冲(impulse)、步级(step)或是周期性方波波形的电流，以分析该电源端口寄生等效阻抗在时域(time-domain)的作用，以及对电压的瞬时影响。

单激分析可以针对一电源分配***中的所有电源端口逐一进行，也可在所有电源端口中取样出某些特定的电源端口，以针对这些特定的电源端口来进行本发明的单激分析；譬如说，假设电源分配***中共有100个电源端口，可以只取样出10个具有代表性的电源端口来进行单激分析。总的来说，在完成本步骤的单激分析时，应已能对各别电源端口的各别特性有所了解，可以估计出各别电源端口上的寄生等效阻抗与等效电感Leff。

步骤106：在步骤104中对多个电源端口进行过单激分析后，就能针对这些电源端口所对应的等效阻抗与等效电感来找出一个表现最差的电源端口，以了解电源分配***的最劣情形。譬如说，可根据各电源端口的寄生等效电感来排序(sort)，若某一电源端口上的等效电感最大，则该电源端口就可视为是一最劣的电源端口；因为其电感最大，当其导通电流时，也会在外界电源所提供的电压上造成最大的压降，导致其所能提供的偏压电压与外界电源的电压间具有最大的偏差与噪声。找出最劣电源端口之后，就可检查该电源端口的表现是否已经违反了相关规格。譬如说，芯片封装体某些电气规格中会限定各电源端口的寄生电感上限；某些芯片的规格可能规范了该芯片所能容忍的偏压噪声与误差。若最劣电源端口的表现可通过相关规格，可进一步进行至步骤110；若否，则可进行至步骤108。

步骤108：尝试修改封装(及/或电路板)的设计，或是在适当电源端口上加上去耦电容，以改进最劣电源端口的表现，再递回至步骤104，重新针对改进后的电源分配***进行单激分析。

步骤110：完成步骤104、106而进行至此步骤110，代表初始电路设计已经完成。故从步骤110起，就可针对各电源端口间的耦合情形来进行分析，并评估电源分配***的整体运作情形，以进行电源整合验证。首先，在步骤110中，可先进行多激分析。在针对某一给定电源端口而进行多激分析时，可使该给定电源端口开始导通电流(其它电源端口不导通电流)，并量测该给定电源端口与其它电源端口所能提供的偏压电压，以了解不同电源端口间互相耦合的程度。关于步骤110进行的情形，请一并参考图5；图5示意的即为本发明多激分析进行的情形。

如图5所示，在针对给定电源端口Pn进行多激分析时，可使电源端口Pn导通一给定电流I(像是以一给定电流源来导通电流I)，同时量测电源端口Pn与其它各电源端口Pk至PK、Pm至PM分别所能提供的电压V(图5中分别标记为V@Pn、V@Pk至V@PK、V@Pm至V@PM)。这样一来，就能定量地了解各电源端口间的相互耦合情形。举例来说，在进行多激分析时，若某一电源端口的电压和给定电源端口Pn的电压相近，就代表该电源端口和给定电源端口Pn之间有高度的耦合，两者在电源分配***中的表现可能会相互影响而高度相关。同理，若在多激分析下某一电源端口与给定电源端口Pn的电压不相近，就代表两者的耦合程度较低，互相影响的程度也较少。

类似于单激分析，在进行多激分析时，给定电流源上导通的电流也可以是直流或/及交流时变的电流，以分析不同情况下各电源端口间的相互影响。在本发明的较佳实施例中，多激分析可将最劣电源端口当作给定电源端口，针对此一最劣电源端口来进行多激分析，以分析出其它电源端口与此最劣电源端口间的耦合程度。另外，在进行多激分析时，除了给定电源端口之外，也只要在其余电源端口中选取某些具有代表性的电源端口来进行即可，不一定要量测所有电源端口的电压。举例来说，若某电源分配***中共有100个电源端口，可以在这些电源端口中取样出9个电源端口，以分析某一给定电源端口与这9个电源端口间的耦合情形。

步骤112：进行完步骤110的多激分析后，可根据多激分析的结果检查电源分配***的表现是否符合相关规格；若否，则回到步骤108；若通过规格检测，则可进行至步骤114。

步骤114：进行同步切换噪声(SSN)分析。如前面讨论过的，若芯片中许多个输出驱动电路同时要于多个电源端口汲取偏压电流时，在电源分配***中就会因为偏压电流的瞬间大幅改变而导致偏压电压中的同步切换噪声。故在进行同步切换噪声分析时，可使多个电源端口同时导通电流，再量测某一给定电源端口上的电压，以仿真同步切换情形下该给定电源端口的表现。为了模拟不同的同步切换情形，还可改于不同数目个电源端口上导通电流，以分析不同同步切换情形下该给定电源端口的表现。关于此一步骤114的进行，请一并参考图6；图6示意的即为本发明进行同步切换噪声分析时的情形。

在针对某一给定电源端口Pn进行同步切换噪声分析时，可先使多个电源端口Pk至PK分别导通给定的电流I_k至I_K(电源端口Pn本身也可导通电流I_n)，使其它电源端口不导通电流，并量测电源端口Pn的电压V(图6中标示为V@Pn@N1；N1代表导通的总电流量)；根据此电压V与电源分配***中导通的总电流，就可为电源端口Pn计算出在N1同步切换情形下的等效阻抗与等效电感。另外，也可改变导通的电源端口数目，以模拟不同的同步切换情形。譬如说，除了原先的电源端口Pk至PK外，还可额外使电源端口Pm至PM亦同时分别导通电流I_m至I_M，并量测电源端口I_n的电压V(图6中标示为V@P1@N2；N2代表导通的总电流量)，并据此估计出电源端口Pn在N2同步切换情形下的寄生等效阻抗与等效电感。值得注意的是，由于本发明是同时使多个电源端口导通电流，故在此情形下计算出来的等效阻抗与电感将能有效地反映各电源端口间的互耦情形，以便能更精确地描述电源分配***在同步切换情形下的特性与表现。在本发明的较佳实施例中，此给定电源端口Pn可以是步骤106中选出的最劣电源端口。

类似于前述的单激/多激分析，在进行同步切换噪声分析时，各电源端口导通的电流也可以是直流或交流时变的电流。而在进行同步切换噪声分析时，可依据芯片实际运作的情形来决定要使哪些电源端口导通，并决定这些电源端口导通的电流大小(振幅)，以更精确地模拟同步切换的情形。譬如说，在某一电源分配***中，假设每一电源端口可为芯片中的4个驱动电路供应偏压电流，而每一个驱动电路在驱动时会汲取偏压电流Id。因此，当要仿真3个驱动电路同时切换的情形时，可使某一电源端口导通3*Id的电流(其它电源端口不需导通)，并依据该电源端口上的电压来估计该电源端口在此种同步切换情形下的等效阻抗与等效电感。同理，当要仿真8个驱动电路同时切换的情形时，就可使2个电源端口各自导通4*Id的电流，这样就能分析8个驱动电路同时切换时对电源分配***的影响，以及各电源端口在此情形下的等效阻抗与等效电感。以此类推，要仿真32个驱动电路同时切换的情形，就可使8个电源端口分别导通4*Id的电流，并根据给定电源端口上的电压来分析32个驱动电路同步切换时对电源分配***的影响。

总结步骤114可知，本发明在进行同步切换噪声分析时，将可在同步切换噪声中更为精确地反映电源端口相互耦合的影响。也就是说，在分析同步切换噪声时，本发明将能较为真实地将电源端口相互耦合因素考虑进来。同时，本发明也可为不同的同步切换情形提供不同的等效阻抗与等效电感；芯片设计者可依据芯片运作的实际情形(像是会有几个驱动电路同时切换)来选用对应的等效电感，以便能更精确地模拟在同步切换下电源供应***对芯片运作的影响。

步骤116：进行完步骤114的同步切换噪声分析后，可根据分析结果再次检查电源分配***的表现是否符合相关规格；若否，则回到步骤108；若通过规格检测，则可进行至步骤118。

步骤118：完成封装/电路板的设计与电源整合验证。

在上述的本发明流程100中，步骤110的多激分析与步骤114的同步切换噪声分析不一定要依照图3中的顺序先进行多激分析再进行同步切换分析。此两种分析的进行顺序可以对调，或平行进行。在本发明的较佳实施例中，流程100是以数值模拟来进行的，也就是说，在进行单激/多激或同步切换噪声分析时，若要量测某一电源端口的电压，实际上是以数值模拟来计算该电源端口上的电压。不过，图3中的流程100也可以针对实体的电源分配***来进行，也就是以真实的电流源(像是函数产生器，functiongenerator)来使电源端口导通，并以量测仪器(像是电压计、示波器或网络分析仪，network analyzer)来测量各电源端口上的电压。另外，也可在芯片中内建上述分析的控制硬件或固件；当芯片被封装于封装中而形成集成电路后，仍可由集成电路中的芯片本身来控制要使那些电源端口导通、那些电源端口不导通，以进行本发明中的各项分析。

为进一步说明本发明流程100中各项分析进行的情形，以下将以本发明实际运用所得到的各项数据为例，来说明本发明在实际分析一给定型号的封装时，单激、多激与同步切换噪声分析进行的情形，以了解这些分析所能得到的结果，而这些结果又是如何协助设计者评估一电源分配***。请参考图7至图10；图7至图10示意的即为本发明在实际对一给定型号的封装进行流程100时所得到的各项相关数据。此给定型号的封装可视为一电源分配***12；而图7所示意的即为本发明对此电源分配***12进行单激分析时所得到的各项数据与图表；图8示意的则是本发明对此电源分配***12进行多激分析时所得到的相关数据与图表；图9至图10则示意了本发明对电源分配***12进行同步切换噪声分析的情形与各相关数据/图表。

首先，如图7所示，电源分配***12是由一给定型号的封装所形成的，其上有多个沿封装四周排列的电源端口；而在对此电源分配***12进行单激分析时，可沿封装的两侧而在这些电源端口中取样出10个电源端口P1至P10，并针对这些电源端口进行单激分析(可再度参考图4)。也就是说，在进行单激分析时，可先使电源端口P1导通电流(其它各电源端口不导通电流)，并量测电源端口P1所能提供的电压，根据量测到的电压与外界电源所能提供的电压求得电源分配***12在电源端口P1上形成的压降，并根据此压降与导通的电流算出电源端口P1处的寄生等效阻抗与等效电感。接下来，再使电源端口P2导通电流(其它电源端口不导通电流)，根据电源端口P2所能提供的电压(与外界电源所提供的电压)求出电源分配***12在电源端口P2上的等效阻抗与等效电感。依序针对各电源端口进行上述步骤，就能求出各电源端口P1至P10个别的等效阻抗与等效电感。

更具体地说，在对某一电源端口进行单激分析时，可使该电源端口导通一具有给定频率的谐振时变电流；假设该电源端口在传输该时变电流时会造成Vd的压降，就可在频域中以Z(w)＝Vd(w)/I(w)的等式计算出该电源端口于该给定频率下的等效阻抗Z(其中，w代表角频率；Vd(w)与I(w)则分别为频域下的电压、电流)。一般来说，此一等效阻抗主要为一电感性的阻抗，故在频域下，可进一步利用Z(w)＝j*w*Leff(w)的等式来计算出该电源端口于该给定频率下的等效电感Leff(其中，j为-1的平方根)。改变谐振时变电流的频率，就可计算出该给定电源端口在不同频率下所对应的等效阻抗与等效电感。而在图7中，图表7A与7B即分别示意了在单激分析下各电源端口的等效阻抗与电感随频率变化的情形。图表7A、7B的横轴为频率(单位为GHz，1GHz为10⁹Hz)，图表7A的纵轴为阻抗大小(单位为Ohm，奥姆)，图表7B的纵轴则为电感大小(单位为pH，H为亨利，1pH＝10^-12H)。如图表7A所示，在单激分析下，各电源端口的等效阻抗大小会呈现电感性的高通趋势，电源端口P1的等效阻抗最大；电源端口P2的等效阻抗则次之。电源端口P3至P10的等效阻抗则十分相近。利用等效阻抗算出图表7B中的等效电感后，可发现各电源端口的等效电感几乎呈现一定值(而不随频率改变)，而电源端口P1的等效电感最大，电源端口P2的等效电感次之，电源端口P3至P10的等效电感则十分相近。

在对电源分配***12中的电源端口P1至P10进行单激分析而绘制出图7中的图表7A、7B后，由这两个图表可看出，电源端口P1的等效阻抗与等效电感都是最大的。这也就代表了，电源端口P1在传输偏压电力时会造成最大程度的压降；换句话说，在电源端口P1至P10中，电源端口P1是特性最不良的，可视为一最劣电源端口(可再度参考图3中流程100的步骤106)。经由此分析，封装/电路板的设计者可得知电源分配***的弱点(也就是最劣电源端口)，也才能有效地针对此弱点进行改进，以控制整个电源分配***的特性。

延续图7的例子，请继续参考图8。如图8所示，本发明可沿用图7中取样出的电源端口P1至P10来进行多激分析(可一并参考图5的多激分析)。在进行多激分析时，是以最劣电源端口P1为一给定电源端口，使电源端口P1导通电流(其它电源端口不导通电流)，并量测各电源端口P1至P10的电压。此多激分析可了解其它电源端口P2至P10与电源端口P1间的互耦关系。由于各电源端口间的相互耦合，即使电源端口P2至P10均未导通电流，但仍会有电压，此电压就是由导通的电源端口P1耦合而来。因此，测量各电源端口P2至P10的电压，就可定性/定量地了解各电源端口与电源端口P1间的耦合程度。根据各电源端口(P2至P10)的电压与电源端口P1导通的电流，也可计算出各电源端口在互耦情形下引发的等效阻抗与等效电阻。在图8中，图表8A、8B就分别示意了在互耦情形下各电源端口所引发的等效阻抗与等效电感；图表8A、8B的横轴为频率，图表8A的纵轴为阻抗大小，图表8B的纵轴代表电感值大小。此外，图表8C则表列出各电源端口在400MHz(1MHz＝10⁶Hz)频率下的互耦情形；以电源端口P1的自感作为100％的基准，则电源端口P2与电源端口P1间的耦合程度可计算为24％；电源端口P3与电源端口P1间的耦合程度则为16％，以此类推。由图表8C可知，在电源端口P2至P10中，电源端口P2与电源端口P1间有最大程度的互耦。这可能是因为电源端口P2与电源端口P1的位置相近，或者是，电源端口P2与电源端口P1的电源布线有较大的电气耦合或几何关连。这也代表了，电源端口P2的特性会某种程度地受电源端口P1的影响；由于电源端口P1是最劣电源端口，电源端口P2的特性也会连带地受影响。相对地，若能改善电源端口P1在传输偏压电力时的特性，电源端口P2的特性就有可能也会随之改善。

延续图7、图8的例子，请继续参考图9、图10。在图9、图10中，本发明是另在封装的一侧取样出电源端口p1至p32，以针对这些电源端口来进行同步切换噪声分析。同步切换噪声使不同数目的电源端口同时导通电流，以模拟不同的同步切换情形(可再度参考图6的同步切换噪声示意图)。在图9、图10的例子中，电源分配***12中的每个电源端口p1至p32可分别为4个驱动电路供应偏压电力(偏压电压与偏压电流)；若有N个驱动电路要同时汲取偏压电流，就可视为数目N的同步切换。而电源分配***12在不同数目的同步切换下所引发的电源噪声与等效电感，即示意于图9的图表9A中；此电源噪声与等效电感是以电源端口p1(其可以是图7、图8中的最劣电源端口P1)为基准来测量、计算的。图表9A的横轴为同步切换的数目，左纵轴代表电源噪声(也就是因为偏压电流切换改变而在电源分配***中所引发的压降，即所谓的delta-I noise)的大小，其单位为mV(V为伏特，1mV＝10^(-3)V)；右纵轴则代表等效阻抗的大小，其单位为pH。而标示有SSN的曲线则用来代表电源噪声的变化情形，其度量需参考左纵轴；标示有Leff的曲线则用来代表等效电感Leff的变化情形，其度量需参考右纵轴。

配合图9中的图表9A，在图10的图表10A中，则列表示意了不同切换数目下，在频域(频率为400MHz)与时域中的等效电感及相关数据。如图表10A所示，当同步切换的数目为1时，是以电源端口p1导通1单位电流Id来仿真1个驱动电路所汲取的偏压电流。当同步切换的数目为2、3、4时，则是以电源端口p1分别导通2*、3*、4*Id来分别模拟2、3、4个驱动电路同时于电源端口p1汲取驱动电流的情形；所以，当同步切换数目在1至4时，导通的电源端口数目同样为1。当同步切换的数目为5时，电源端口p1导通4*Id电流，电源端口p2则导通1*Id电流；因为同一个电源端口用来为4个驱动电路供应电流，所以，要仿真5个驱动电路同时汲取偏压电流的情形，就可使两个电源端口分别导通4*Id及1*Id的电流。同理，在同步切换数目为6的情形下，则可使电源端口p1导通4*Id电流、电源端口p2导通2*Id电流，以仿真6个驱动电路同时汲取驱动电流的情形。以此类推，当同步切换数目为32时，就要使电源端口p1至p8同时导通4*Id的电流，以仿真出32个驱动电路同时汲取偏压电流时的情形。

换句话说，在同步切换噪声分析中，以不同电源端口导通对应电流，就可模拟出不同的同步切换数目，并可量测、计算出各种同步切换情形下所各自对应的电源噪声与等效电感。如图表9A所示，随着同步切换的数目增加，电源噪声(曲线SSN，也就是在电源端口p1的压降)也逐渐增加。由曲线SSN可观察出，当同步切换数目在1至4时，电源噪声呈线性的上升。这是因为，当同步切换的数目小于5时，都是由同一电源端口来供应偏压电流，故电源噪声会依照同一电源端口的特性规则地线性上升。不过，当同步切换数目等于(或大于)5时，曲线SSN的上升趋势就会呈现剧烈的改变，这就反映了电源端口间的互耦情形。因为，当同步切换数目大于等于5时，会有多个电源端口要同时传输电力；若每个电源端口相互的间没有耦合，那么曲线SSN的上升趋势应该不会改变，其上升趋势应该和单一电源端口导通时的上升趋势(也就是同步切换数目小于5时)一致。然而，由图表9A可看出，当同步切换数目大于等于5时，曲线SSN的上升趋势趋缓，这也就反映了各电源端口间会因相互耦合而影响电源噪声。

根据电源端口p1上的压降(电源噪声)与各电源端口导通的总电流，就可计算出图9中的等效电感Leff。同理，图10中的等效电感也是如此计算出来的。如前面讨论过的，在使电源端口导通电流时，可用谐振的时变电流来进行频域分析，也可利用具有特定时域波形的时变电流来进行时域分析。图10中的列表同时显示了时域分析所得的等效电感与频域分析时所得的等效电感。要强调的是，就如图表9A所示，这样所求算出来的等效电感已经反映了电源端口间的耦合特性，故能更为精确地描述电源分配***的特性。而在进行此同步切换分析时所得的等效电感，就能用来简化电源分配***的模型，协助芯片设计者以更精简(但不失正确性)的电路模型来仿真电源分配***的非理想特性。关于此情形，请参考图11。图11示意的即为本发明为电源分配***建立电路模型的情形。

如图11的图面左方所示，电源分配***中的电源端口P1、P2至PN可分别为4个驱动电路传输偏压电力。由于电源分配***的非理想因素，各电源端口上分别有寄生的等效自感Leff@P1、Leff@P2至Leff@PN，相互间还有互耦的阻抗Zc1、Zc2至ZcN等等。也就是说，必须要以复杂的阻抗网络，才能仿真电源分配***的特性。因此，当芯片设计者要在芯片设计中考虑电源分配***的非理想因素时，就要使用此一复杂的阻抗网络模型才能较为完整地仿真电源分配***特性，无疑地，这将会使芯片设计/仿真的工作更为复杂，也更难进行，还会增加芯片设计的时间与成本。

相较之下，利用本发明的同步切换噪声分析，芯片设计者就可利用图11右方的简化电路模型来仿真电源分配***的特性，只要依照芯片运作的特性而在图表10A(图10)中选取适当的电感值，就能简单地以单一共享电感Leff来等效地描述整个电源分配***。举例来说，若某一芯片在运作时会有16个驱动电路同时汲取频率400MHz的偏压电流，就可在图表10A中选用534pH(图表10A，频率分析栏，对应同步切换数目16的列)来当作图11右方的共享电感值。同理，若芯片的运作特性会有32个驱动电路同时汲取具有特定时域波形的驱动电流，就可依据图表10A而选取612pH(时域分析栏，对应同步切换数目32的列)来作为共享电感Leff的电感值。再度强调，由图9、图10的讨论可知，图表9A、10A中的电感值都已经涵盖了电源端口间的互耦因素，所以，即使本发明仅使用了单一共享电感Leff，也能精确地反映电源分配***的整体特性。根据此一共享电感所建立的简单电路模型，芯片设计者就能够快速、方便、直觉地在设计芯片时将电源分配***的特性纳入考虑，以使芯片中的电路能够与电源分配***相互协调，使整个集成电路的运作不会受制于电源分配***的非理想因素。

总的来说，相较于现有/典型的分析方法中，本发明中的单激、多激与同步切换噪声分析能够更为精确地反映电源分配***的特性，以将单一电源端口的自感、不同电源端口间因互耦所导致的交互影响与全面性的同步切换噪声同时做一整体性的定量分析。封装/电路板设计者可利用本发明的分析方法找出电源分配***的弱点，并针对此弱点的定量特性予以补偿。因此，本发明将可协助封装/电路板设计者减低设计时的盲点，进而提供较佳的设计准则；同时，本发明也可协助设计者有效评估去耦电源摆放处与必要性。另一方面，本发明也能针对全面性的同步切换噪声进行分析与评估，使芯片设计者能更简单地仿真电源分配***的效应，以有效地进行***电源预算(budget)的控制。本发明的各项分析能以硬件或软件程序代码的形式来实现；譬如说，本发明的各项分析可用软件程序代码来实现；当以计算机执行该软件程序代码时，就可协助相关设计者分析给定电源分配***的特性。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (11)

1.一种分析电源分配***的方法，以分析一芯片所对应的电源分配***；该电源分配***可经由多个接垫组连接于该芯片，任一接垫组包含一正接垫与一地接垫，以将一外界电源所提供的电力分别经由该正接垫及该等地接垫而传输该芯片；而该方法包含有：

进行一单激分析，得到该电源分配***的一接垫组所对应的等效阻抗；

重复进行该单激分析，以得到该电源分配***的所述接垫组中至少二个接垫组在单激分析下的等效阻抗；

比较所述得知的接垫组在单激分析下的等效阻抗，以选出一最劣的接垫组；以及

进行一同步切换噪声分析，计算该最劣的接垫组在该芯片的多个驱动电路同步切换下的等效阻抗。

2.如权利要求1所述的方法，其中该单激分析包含有下列步骤：

针对于该电源分配***的多个接垫组中选出一接垫组，使该接垫组中的正接垫与地接垫间导通一给定电流；以及

量测该接垫组的正接垫与地接垫间的电压，以根据该量测所得的电压与该给定电流计算出一个对应于该接垫组的等效阻抗。

3.如权利要求1所述的方法还包含下列步骤：

进行一多激分析，评估该最劣的接垫组与其它接垫组的一互耦；而该多激分析包含有下列步骤：

针对一给定接垫组，使该给定接垫组中的正接垫与地接垫间导通一给定电流；

量测该给定接垫组的正接垫与地接垫间的电压；

量测至少一其它接垫组的正接垫与地接垫间的电压；以及

根据该给定接垫组的电压与该其它接垫组的电压，评估该给定接垫组与其它接垫组的互耦程度。

4.如权利要求3所述的方法，其中于进行该多激分析时，该量测至少一其它接垫组的正接垫与地接垫间的电压的步骤，是量测全部的所述其它接垫组的正接垫与地接垫间的电压。

5.如权利要求1所述的方法，其中该同步切换噪声分析包含有下列步骤：

于该电源分配***的所述接垫组中选出多个导通接垫组，并同时使所述导通接垫组中的正接垫与地接垫间导通电流，其中每一导通接垫组具有一给定电流，且该电源分配***具有一总电流量为所述导通接垫组的该给定电流的总合；

针对一给定接垫组，量测该接垫组的正接垫与地接垫间的电压；以及

根据该给定接垫阻的给定电流与量测到的电压，估计该给定接垫组在该总电流量下的等效阻抗。

6.如权利要求5所述的方法，其中，进行该同步切换噪声分析时，该于该电源分配***的所述接垫组中选出多个导通接垫组，并同时使所述导通接垫组中的正接垫与地接垫间导通电流的步骤，是导通一具有给定时域波形的时变电流，以求得时域下的等效阻抗与耦合程度。

7.一种分析电源分配***的方法，以分析一芯片所对应的电源分配***；该电源分配***具有多个电源端口而连接于该芯片，以将偏压用的电压与电流传输至该芯片；而该方法包含有：

进行一同步切换噪声分析，其包含有下列步骤：

于该电源分配***的所述电源端口中选出多个导通电源端口，并同时使所述导通电源端口传输电流用以驱动该芯片的多个驱动电路，其中每一导通电源端口具有一传输电流；

针对一给定电源端口，量测该给定电源端口所能传输的电压；以及

根据各个导通电源端口的传输电流与该给定电源端口的量测到的电压，计算该给定电源端口在所述驱动电路同步切换下的等效阻抗。

8.如权利要求7所述的方法，其还包含有：

进行一单激分析，其包含有下列步骤：

于该电源分配***的所述电源端口中选出一待测电源端口，使该待测电源端口传输一给定电流；

量测该待测电源端口所能传输的电压，以根据该量测所得的电压与该给定电流计算出一个对应于该待测电源端口的等效阻抗。

9.如权利要求8所述的方法，其还包含有：

重复进行该单激分析，以得到该电源分配***的所述电源端口的等效阻抗；以及

比较所述电源端口对应的等效阻抗，以选出一最劣的电源端口，其中在进行该同步切换噪声分析时，是以该最劣的电源端口做为该给定电源端口。

10.如权利要求7所述的方法，其还包含有：

进行一多激分析，其包含有下列步骤：

针对一给定电源端口，使该给定电源端口传输一给定电流；

量测该给定电源端口所能传输的电压；

量测该电源分配***的其它电源端口所传输的电压；以及

根据该给定电源端口的电压与其它电源端口中的电压，评估该给定电源端口与其它电源端口的耦合程度。

11.如权利要求7所述的方法，其中进行该同步切换噪声分析时，还包含一步骤：于该电源分配***的所述接垫组中选出另一多个导通接垫组，使所述导通接垫组的导通电流以用驱动该芯片的不同驱动电路，重复该测量该给定接垫组的正接垫与地接垫间的电压步骤、该计算该给定接垫在所述驱动电路同步切换下的等效阻抗步骤。

Images