CN1940583A - 用于测试堆叠管芯半导体器件的方法和配置 - Google Patents

用于测试堆叠管芯半导体器件的方法和配置 Download PDF

Info

Publication number
CN1940583A
CN1940583A CNA2006101357011A CN200610135701A CN1940583A CN 1940583 A CN1940583 A CN 1940583A CN A2006101357011 A CNA2006101357011 A CN A2006101357011A CN 200610135701 A CN200610135701 A CN 200610135701A CN 1940583 A CN1940583 A CN 1940583A
Authority
CN
China
Prior art keywords
test
tube core
chip
contacts
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101357011A
Other languages
English (en)
Inventor
P·施奈德
D·C·库特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN1940583A publication Critical patent/CN1940583A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供一种半导体器件和相关的测试方法以及结构，以能够并行(同时)测试在堆叠的多芯片半导体器件上的多个芯片。在该器件中的每个芯片被配置用于将测试结果选择性地输出到在该器件的衬底上的一个或多个唯一触点。

Description

用于测试堆叠管芯半导体器件的方法和配置
技术领域
本发明涉及半导体器件，更尤其涉及一种用于同时测试堆叠管芯半导体器件的多个芯片或管芯的结构。
背景技术
可根据器件的应用以多种方式封装半导体器件。一种封装技术包括堆叠多个半导体集成电路“芯片”或管芯，和从共用衬底向每个芯片布线连接迹线。堆叠管芯封装在半导体存储器件应用如动态随机存取存储器(DRAM)器件中是常见的。
当测试堆叠管芯器件时该器件出现了挑战。在当前设计中，其实例在图1中示出，在每个管芯上相似的功能管脚连接到在衬底上相似的功能触点。存在顶部管芯或芯片10、底部芯片20和衬底30。所谓的“DQ”或管脚如在每个芯片上的DQ0连接到在衬底30上的DQ0触点。结果，在测试模式程序期间，顺序而非并行地测试各个管芯。仅管芯的DC测试可并行地进行。在器件的多个管芯上顺序地进行功能测试延长了器件完全测试所需的时间。
这是主要的障碍。如上所述，在多个堆叠管芯器件中，在每个管芯上相同的DQ接合到衬底上相同的DQ迹线。因此，如果通过在衬底上的触点同时读出，则来自在管芯上进行的测试程序的测试结果数据信号将相互干扰。
大部分半导体存储器件利用通过一个或多个管脚将功能测试的结果写入测试器件的数据压缩测试模式类型。在当前存储器件设计中，DQ是固定的，且仅存在一种可以被用于特定功能测试的可能的DQ或DQ组合。不可以选择哪一个DQ(或者DQ组合)输出发送到测试器件的信号。
当进行功能测试时，为了节省大量时间和测试器件资源，希望并行地在堆叠半导体器件上测试各个管芯。
发明内容
简要地说，提供一种半导体器件以及相关的测试方法和结构，以能够在堆叠的多芯片半导体器件上并行(同时)测试多个芯片。每个芯片具有多个管脚和电路，该电路将来自测试程序的结果发送到该多个管脚中的选择管脚，其又连接到器件上的相应触点。由此，在器件中的每个芯片被配置用于将测试结果输出至在器件衬底上的一个或多个唯一的触点。以这种方式，可在每个芯片上同时进行功能测试，且基本上同时将测试结果从半导体器件上的不同触点输出到测试器件。
附图说明
图1是现有技术的框图。
图2是本发明实施例的框图。
图3是本发明另一实施例的框图。
图4是如图2或3中所示配置的堆叠管芯半导体器件的框图，且示出了根据本发明实施例的测试程序的结构和操作。
图5是示出根据本发明实施例的测试程序的流程图。
具体实施方式
首先参考图2，以参考数字100示出堆叠的多管芯(或多芯片)半导体器件。在此术语“管芯”和“芯片”可互换使用。器件100包括相互堆叠的至少两个管芯。在图2中示出的例子中，存在两个芯片110和120。应当理解，在此描述的技术可用于具有两个以上芯片的器件。芯片110和120相互堆叠并堆叠于衬底130上。器件100可以例如是动态随机存取存储器(DRAM)器件，其中芯片110和120基本上是相同类型的存储芯片。
对于本发明，在例如图2中示出的堆叠管芯器件中，每个芯片含有它自己的测试模式输出控制电路。具体地，芯片110具有测试模式输出控制电路112以及芯片120具有测试模式输出控制电路122。
每个芯片的输出控制电路连接到该芯片的DQ或管脚。每个芯片通过这些DQ与外界通信，其通过导电迹线与衬底130上的相应触点连接。在衬底130上的触点接收输入信号并输送输出信号。例如，在芯片110上，DQ0和DQ1分别连接到在衬底130上的DQ0和DQ1触点。类似地，在芯片120上，DQ0和DQ1分别连接到衬底130上的DQ0和DQ1触点。由于芯片上仅一个DQ(或多个DQ的组合)用于将测试结果数据发送到测试器件，因此在管芯上和在衬底上存在DQ管脚，其可用于重新发送压缩的测试结果数据。
为了并行测试芯片，测试模式输出控制电路112和122必须确保每个芯片的数据输出到唯一的DQ。为了同时在芯片110和120上执行测试程序，芯片中的一个被配置用于在DQ0上输出其测试结果，并且另一个被配置用于在DQ1上输出其测试结果。以这种方式，测试器件可提供测试信号，以在两个芯片上同时实现相似的功能测试，并且在衬底130上的不同(唯一)触点上同时接收结果。
测试顺序按下述进行。在芯片110上的测试模式输出控制电路112响应于第一测试模式输出控制信号，以及测试模式输出控制电路122响应于第二测试模式输出控制信号。通过在衬底130上的相应触点将测试模式控制信号提供给芯片110和120。例如，在衬底130上的芯片选择(CS)触点从测试器件(在图2中未示出)接收相应的测试模式输出控制信号。然后将相应的测试模式输出控制信号分别提供给相应的测试模式输出控制电路。
在每个芯片中，在所述芯片上执行的测试程序的结果耦合到其测试模式输出控制电路。测试模式输出控制电路112响应于第一测试模式输出控制信号，以选择性地将测试结果送到其DQ0或DQ1。相似地，测试模式输出控制电路122响应于第二测试模式输出控制信号，以选择性地将测试结果送到其DQ0或DQ1。该测试模式允许测试器件程序设计者/控制者确定功能测试的结果在哪个(哪些)DQ上输出。
图3示出了与图2相似的结构，除了测试结果从每个芯片上的多个DQ的组合输出到在衬底130上的相应DQ触点以外。具体地，在芯片110中的测试模式输出控制电路112选择性地将测试结果数据送到表示为DQ0-DQm的第一多个DQ或送到表示为DQn-DQz的第二多个DQ。相似地，在芯片120中的测试模式输出控制电路122选择性地将测试结果数据送到表示为DQ0-DQm的第一多个DQ或送到表示为DQn-DQz的第二多个DQ。在衬底130上的DQ0-DQm触点和DQn-DQz触点通过导电迹线连接到在第一芯片110和第二芯片120上的相应指示DQ。测试模式输出控制信号通过在衬底130上的CS触点提供给芯片110和120。由此，图3的结构是图2中示出的配置的扩展，以支持将每个芯片上的包括因此需要通过多个DQ(而不是图2中所示的单个DQ)来发送的多位的测试结果数据送到在衬底上的相应DQ触点。
测试模式输出控制电路112和122可在相应的芯片110和120的***(spine)中实现。适合于测试模式输出控制电路112和122的电路的例子包括多路信号分离器电路或解码器电路。如果测试结果包括一位数据，则多路信号分离器电路可以是具有一个输入、两个输出和单个位选择控制的1×2多路信号分离器电路。一般，如果测试结果包括n位数据，则多路信号分离器电路将是n×2n多路信号分离器电路。该测试模式输出控制信号耦合到多路信号分离器电路的选择控制。
转向图4和5，将描述根据本发明的测试模式结构操作。测试器件200耦接到堆叠的多个管芯器件100的衬底上的触点。测试器件200具有连接到在将被测试的器件100上的相应触点的多个触点。一旦测试器件200处于适当位置，则在步骤300中，测试器件就将测试模式输出控制信号提供给每个芯片以安排(program)每个芯片将其测试结果送到哪里。例如，如图2和3中所示，测试器件产生提供给在器件100上的相应CS触点的测试模式输出控制信号，其通过导电迹线又连接到在芯片110和120上的CS管脚。在步骤310中，在每个芯片中的测试模式输出控制电路响应于其相应的测试模式输出控制信号，以便对测试程序选择其将把结果发送到哪个(或哪些)管脚(DQ)上。
接下来，在步骤320中，测试器件200通过在衬底上的适当触点将测试模式信号提供给每个芯片，以在两个或多个芯片上同时启动测试模式程序。在步骤330中，每个芯片基于由在步骤310中提供的其测试模式输出控制信号载送的输出结构信息将其测试结果返回到相应的管脚上。在步骤330中，测试器件200基本同时从器件100的衬底130上的相应触点接收来自每个芯片的测试结果。
在此描述的测试模式结构允许测试器件确定在数据压缩下的功能测试的结果被送到哪个DQ上，由此能使来自每个芯片的数据被同时送到衬底上的不同触点衬垫。由此，可并行地在堆叠芯片上进行功能测试。可将这些技术应用于在相互顶部上堆叠多个集成电路管芯的任何类型的半导体器件。半导体DRAM器件仅是这种器件的一个例子。在半导体DRAM器件的情况下，本发明便于以节省如果顺序进行时相应功能DRAM测试的测试时间的大约47％的时间来测试双管芯DRAM器件。
通过这些技术，常规测试器件设备可用于比现有技术顺序功能测试程序快得多地测试堆叠管芯器件。也保留了与该测试程序有关的有效测试覆盖，作为选择性输出测试结果数据的结果，其还具有增强的灵活性。而且，在此描述的技术可以和与测试模式相关的任何数据压缩方案一起使用。
尽管已经详细地描述了本发明及其优点，但是应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可在其中作出多种改变、替换和变型。

Claims (22)

1.一种用于测试半导体器件的方法，包括：在该器件中的两个或多个半导体管芯上基本同时执行测试程序，其中每个管芯将来自测试程序的测试结果输出到在该半导体器件上的相应唯一触点。
2.根据权利要求1的方法，进一步包括安排每个管芯以选择性地将测试结果输出到连接至在该器件上的相应唯一触点的管脚。
3.根据权利要求1的方法，进一步包括安排每个管芯以选择性地将测试结果输出到连接至在该器件上的相应唯一多个触点的多个管脚。
4.根据权利要求1的方法，进一步包括传送来自连接到该器件的测试器件的信号，其配置每个管芯以将其测试结果输出到连接至在该器件上的相应唯一触点的管脚。
5.根据权利要求2的方法，其中安排包括传送来自连接到该器件的测试器件的信号，其配置每个管芯以将其测试结果输出到连接至在该器件上的相应唯一触点的所述管脚。
6.一种用于配置半导体器件以在该半导体器件中同时测试多个堆叠管芯的方法，包括：安排每个管芯以便选择性地将测试结果输出到在该半导体器件上的相应唯一触点。
7.根据权利要求6的方法，进一步包括安排每个管芯以将测试结果输出到连接至在该器件上的相应唯一触点的管脚。
8.根据权利要求6的方法，其中安排包括安排每个管芯以将测试结果输出到连接至在该器件上的相应唯一多个触点的多个管脚。
9.根据权利要求6的方法，其中安排包括传送来自连接到该器件的测试器件的信号，其配置每个管芯以将其测试结果输出到连接至在该器件上的相应唯一触点的所述管脚。
10.一种用于测试包括多个堆叠管芯的半导体器件的方法，包括：
a)将测试器件连接到半导体器件；
b)将来自测试器件的信号传送至该器件的每个管芯，其配置该管芯以输出来自连接到在该器件上的相应唯一触点的管脚的测试结果；
c)将来自测试器件的测试信号传送到每个管芯，以便基本同时在该多个管芯上执行测试程序；以及
d)基本同时在测试器件处接收来自相应的唯一触点的由该多个管芯中的每一个输出的测试结果。
11.根据权利要求10的方法，其中(b)传送包括将来自测试器件的信号传送到与器件上的每个管芯相关的芯片选择管脚。
12.一种半导体器件，包括相互堆叠的至少第一和第二管芯，其中第一和第二管芯中的每一个具有多个管脚和电路，其选择将来自测试程序的结果输出至其多个管脚中的哪一个。
13.根据权利要求12的器件，进一步包括连接到在第一和第二管芯上的相应管脚的多个触点。
14.根据权利要求13的器件，其中在第一管芯上的所述电路和在第二管芯上的所述电路选择性地将来自第一和第二管芯的测试结果分别送到在该半导体器件上的不同触点。
15.根据权利要求13的器件，其中在第一管芯上的所述电路和在第二管芯上的所述电路选择性地将来自第一和第二管芯的测试结果分别送到在该半导体器件上的不同多个触点。
16.根据权利要求14或15的器件，其中在第一和第二管芯上的所述电路是多路信号分离器电路。
17.一种堆叠的多芯片半导体器件，包括：
a)衬底，其具有多个触点，至器件的信号被输入到该多个触点且从该多个触点输出信号；和
b)相互堆叠且支撑在所述衬底上的至少第一和第二集成电路芯片，其中第一和第二芯片中的每一个具有连接到在衬底上的相应触点的多个管脚，以及用于选择性地将来自测试程序的结果送到芯片的该多个管脚中的至少一个的装置，其又连接到在衬底上的相应触点，用于至测试器件的输出。
18.根据权利要求17的器件，其中用于在每个芯片上选择的装置将来自第一和第二芯片的测试结果分别送到衬底的不同多个触点。
19.根据权利要求18的器件，其中用于选择的装置包括多路信号分离器电路。
20.一种堆叠的多芯片半导体器件，包括：
a)具有多个触点的衬底；和
b)相互堆叠且支撑在所述衬底上的多个集成电路芯片，其中每个芯片具有连接到在衬底上的相应触点的多个管脚、和电路，其选择将来自测试程序的结果发送到的该多个管脚中的至少一个，以使在衬底的不同多个触点上基本同时提供来自在该多个芯片中的两个或多个上执行的测试程序的测试结果。
21.根据权利要求20的器件，其中在该多个芯片中的每一个上的所述电路响应于通过在衬底上的触点提供至其的相应控制信号。
22.一种半导体集成电路器件，包括：
-多个管脚；和
-电路，其将来自测试程序的结果选择性地送到该多个管脚中的一个或多个。
CNA2006101357011A 2005-09-06 2006-09-06 用于测试堆叠管芯半导体器件的方法和配置 Pending CN1940583A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/218,636 US20070051949A1 (en) 2005-09-06 2005-09-06 Method and arrangment for testing a stacked die semiconductor device
US11/218636 2005-09-06

Publications (1)

Publication Number Publication Date
CN1940583A true CN1940583A (zh) 2007-04-04

Family

ID=37829228

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101357011A Pending CN1940583A (zh) 2005-09-06 2006-09-06 用于测试堆叠管芯半导体器件的方法和配置

Country Status (3)

Country Link
US (1) US20070051949A1 (zh)
CN (1) CN1940583A (zh)
DE (1) DE102006041817A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543959A (zh) * 2010-11-26 2012-07-04 海力士半导体有限公司 半导体装置及其测试方法
CN102543203A (zh) * 2010-12-03 2012-07-04 海力士半导体有限公司 多芯片封装及其操作方法
CN102565576A (zh) * 2010-12-14 2012-07-11 三星电子株式会社 测试对象的方法以及用于执行测试对象的方法的设备
CN102576051A (zh) * 2009-07-17 2012-07-11 吉林克斯公司 用于测试堆叠裸片结构的设备和方法
CN103226179A (zh) * 2012-01-27 2013-07-31 台湾积体电路制造股份有限公司 用于功能验证多管芯3d ic的***和方法
CN103778966A (zh) * 2012-10-22 2014-05-07 国际商业机器公司 堆叠芯片模块及其制造和维修方法
CN104515952A (zh) * 2013-09-27 2015-04-15 台湾积体电路制造股份有限公司 用于单片堆叠集成电路测试的电路和方法
CN105679748A (zh) * 2014-12-03 2016-06-15 阿尔特拉公司 用于在多芯片封装体中测试辅助部件的方法和装置
CN102543203B (zh) * 2010-12-03 2016-12-14 海力士半导体有限公司 多芯片封装及其操作方法
CN108461108A (zh) * 2017-02-20 2018-08-28 补丁科技股份有限公司 内存芯片电路拓扑
CN111435145A (zh) * 2019-01-11 2020-07-21 北京确安科技股份有限公司 一种针对智能卡芯片的测试***

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711927B2 (en) * 2007-03-14 2010-05-04 Qualcomm Incorporated System, method and software to preload instructions from an instruction set other than one currently executing
US8717057B2 (en) 2008-06-27 2014-05-06 Qualcomm Incorporated Integrated tester chip using die packaging technologies
US8639855B2 (en) * 2008-10-20 2014-01-28 International Business Machines Corporation Information collection and storage for single core chips to 'N core chips
KR101201860B1 (ko) 2010-10-29 2012-11-15 에스케이하이닉스 주식회사 반도체 장치와 그 테스트 방법 및 제조방법
US9575114B2 (en) * 2013-07-10 2017-02-21 Elite Semiconductor Memory Technology Inc. Test system and device
KR102482700B1 (ko) * 2016-03-11 2022-12-28 삼성전자주식회사 반도체 패키지 테스트 방법
KR102457825B1 (ko) * 2018-04-10 2022-10-24 에스케이하이닉스 주식회사 반도체시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0628831B1 (en) * 1988-09-07 1998-03-18 Texas Instruments Incorporated Bidirectional boundary scan test cell
US7308629B2 (en) * 2004-12-07 2007-12-11 Texas Instruments Incorporated Addressable tap domain selection circuit with TDI/TDO external terminal
US7328387B2 (en) * 2004-12-10 2008-02-05 Texas Instruments Incorporated Addressable tap domain selection circuit with selectable ⅗ pin interface
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
US7075175B2 (en) * 2004-04-22 2006-07-11 Qualcomm Incorporated Systems and methods for testing packaged dies
US7112981B1 (en) * 2004-06-21 2006-09-26 National Semiconductor Corporation Method of debugging a 3D packaged IC
WO2007028109A2 (en) * 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576051A (zh) * 2009-07-17 2012-07-11 吉林克斯公司 用于测试堆叠裸片结构的设备和方法
CN102576051B (zh) * 2009-07-17 2014-11-19 吉林克斯公司 用于测试堆叠裸片结构的设备和方法
US9170302B2 (en) 2010-11-26 2015-10-27 SK Hynix Inc. Semiconductor apparatus and test method thereof
CN102543959A (zh) * 2010-11-26 2012-07-04 海力士半导体有限公司 半导体装置及其测试方法
CN102543959B (zh) * 2010-11-26 2016-04-06 海力士半导体有限公司 半导体装置及其测试方法
CN102543203A (zh) * 2010-12-03 2012-07-04 海力士半导体有限公司 多芯片封装及其操作方法
CN102543203B (zh) * 2010-12-03 2016-12-14 海力士半导体有限公司 多芯片封装及其操作方法
CN102565576A (zh) * 2010-12-14 2012-07-11 三星电子株式会社 测试对象的方法以及用于执行测试对象的方法的设备
CN103226179A (zh) * 2012-01-27 2013-07-31 台湾积体电路制造股份有限公司 用于功能验证多管芯3d ic的***和方法
CN103226179B (zh) * 2012-01-27 2016-01-20 台湾积体电路制造股份有限公司 用于功能验证多管芯3d ic的***和方法
CN103778966B (zh) * 2012-10-22 2016-09-14 国际商业机器公司 堆叠芯片模块及其制造和维修方法
CN103778966A (zh) * 2012-10-22 2014-05-07 国际商业机器公司 堆叠芯片模块及其制造和维修方法
CN104515952A (zh) * 2013-09-27 2015-04-15 台湾积体电路制造股份有限公司 用于单片堆叠集成电路测试的电路和方法
CN104515952B (zh) * 2013-09-27 2017-09-29 台湾积体电路制造股份有限公司 用于单片堆叠集成电路测试的电路和方法
CN105679748A (zh) * 2014-12-03 2016-06-15 阿尔特拉公司 用于在多芯片封装体中测试辅助部件的方法和装置
CN105679748B (zh) * 2014-12-03 2019-08-23 阿尔特拉公司 用于在多芯片封装体中测试辅助部件的方法和装置
CN108461108A (zh) * 2017-02-20 2018-08-28 补丁科技股份有限公司 内存芯片电路拓扑
CN108461108B (zh) * 2017-02-20 2021-03-30 补丁科技股份有限公司 内存芯片电路拓扑
CN111435145A (zh) * 2019-01-11 2020-07-21 北京确安科技股份有限公司 一种针对智能卡芯片的测试***

Also Published As

Publication number Publication date
DE102006041817A1 (de) 2007-04-26
US20070051949A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
CN1940583A (zh) 用于测试堆叠管芯半导体器件的方法和配置
US6845477B2 (en) Semiconductor test device for conducting an operation test in parallel on many chips in a wafer test and semiconductor test method
US8847615B2 (en) Method, apparatus and system of parallel IC test
CN101504923B (zh) 半导体器件、半导体器件的制造方法及其测试方法
CN110501628B (zh) 多通道封装及其测试装置和测试方法
KR100881622B1 (ko) 멀티칩 및 그것의 테스트 방법
US20080094086A1 (en) Stack-type semiconductor package sockets and stack-type semiconductor package test systems
CN102103185A (zh) 用于测量芯片间信号的方法和装置
US9165860B2 (en) Multi-chip semiconductor apparatus
US20080237592A1 (en) Semiconductor device and its test method
CN110858586A (zh) 包括堆叠管芯的半导体器件和测试该半导体器件的方法
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
WO2006108439A1 (en) Ic chip package, test equipment and interface for performing a functional test of a chip contained within said chip package
US20110069523A1 (en) Semiconductor memory device and multilayered chip semiconductor device
JP4167244B2 (ja) 試験装置
CN104733050A (zh) 半导体芯片、包括其的层叠芯片及其测试方法
CN112562770B (zh) 具有测试电路的半导体装置
KR20080005425A (ko) 반도체 메모리, 시스템 및 시스템 테스트 실시 방법
US20090289651A1 (en) Probe card layout
US7739571B2 (en) Semiconductor integrated circuit and system LSI having a test expected value programming circuit
CN102565576A (zh) 测试对象的方法以及用于执行测试对象的方法的设备
US9396765B2 (en) Stacked semiconductor package
CN110827914A (zh) 半导体设备及其测试设备和方法
CN1855412A (zh) 使用具有集成电路的小片进行半导体测试的方法和装置
US8103927B2 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication