CN219590419U - 用于测试的电子装置 - Google Patents
用于测试的电子装置 Download PDFInfo
- Publication number
- CN219590419U CN219590419U CN202320518056.0U CN202320518056U CN219590419U CN 219590419 U CN219590419 U CN 219590419U CN 202320518056 U CN202320518056 U CN 202320518056U CN 219590419 U CN219590419 U CN 219590419U
- Authority
- CN
- China
- Prior art keywords
- chip
- power
- test board
- electronic device
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型涉及芯片测试技术领域,提供了一种用于测试的电子装置,其包括:测试板,该测试板用于模拟实际芯片的上电工作环境;至少一个的模拟芯片,安装于测试板上,该至少一个的模拟芯片设置有至少一个的负载电阻,且负载电阻的阻值为模拟实际芯片工作时对应接入电源的工作功耗计算得到;功率计,与测试板的电源接口连接,用于测试至少一个的模拟芯片在工作状态下的功耗。由此可以简化测试操作的步骤,改善实测数据的可靠性,提高准确度,同时节省人力和提高效率。
Description
技术领域
本实用新型涉及芯片测试技术领域,具体涉及一种用于测试的电子装置。
背景技术
在半导体产业中,集成电路(integrated circuits,IC)的生产主要可分为三个阶段:集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(ICpackage)。
芯片封装是安装半导体集成电路芯片用的外壳,起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁,芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器件建立连接。因此,封装对中央处理器(central processing unit,CPU)和其他大规模集成电路((LargeScale Integration,LSI)都起着重要的作用。芯片封装完成后,需要对其进行性能测试,测试封装引脚与芯片接点连接是否存在问题,以及测试产品板的功耗效率。
随着电子技术的发展,集成电路设计越来越复杂并且更加注重功耗的控制。一般情况下产品上功率走向是从电源入口处进入,然后通过电源转换芯片,转换成合适的电压给芯片供电。
当前主要有两种方案测试产品板的功耗效率:第一种方案是针对集成电路中每一个电源模块,通过单供电源和用电子负载模拟拉载的方式测试出对应的效率,然后根据芯片预估功耗计算产品效率;以及第二种方案将实际芯片焊接到产品上,测量总入口功率,然后计算效率。
上述的前一种方案随着集成电路设计的复杂化,产品中可能存在大量的电源模块,针对每一路进行效率测试会占用大量的测试资源,且由于产品上除了电源和芯片外还存在大量杂散器件,通过电子负载的形式进行拉载的方式无法模拟完整功耗,且存在估算准确度较差问题。后一种方案由于芯片的负载是随着使用场景动态变化的,没法做到静态可控,所以测试出来的产品板效率只能是一个范围,无法精确测量。
当前技术主要存在着测试繁琐和无法精确测量问题。
实用新型内容
为了解决上述技术问题,本实用新型提供了一种用于测试的电子装置,可以简化测试操作,改善实测数据的可靠性,提高准确度,同时节省人力和提高效率。
根据本实用新型提供的一种用于测试的电子装置,包括:
测试板,所述测试板用于模拟实际芯片的上电工作环境;
至少一个的模拟芯片,安装于所述测试板上,所述至少一个的模拟芯片设置有至少一个的负载电阻,所述至少一个的负载电阻的阻值为模拟实际芯片工作时对应接入电源的工作功耗计算得到;
功率计,与所述测试板的电源接口连接,用于测试所述至少一个的模拟芯片在工作状态下的功耗。
优选的,所述电子装置还包括:
电源转换模块,连接于所述电源接口与所述至少一个的模拟芯片之间,用于将所述测试板的输入电压转换成所述至少一个的模拟芯片及其相应搭配电路所需要的工作电压。
优选的,所述电子装置还包括:
逻辑控制模块,分别与所述电源转换模块和所述至少一个的模拟芯片电连接,用于提供信号防护及芯片工作的逻辑控制。
优选的,所述电子装置还包括:
计算模块,所述计算模块分别于所述电源转换模块和所述功率计连接,用于根据所述电源接口的功耗计算所述测试板上电工作时的整体效率。
优选的,所述至少一个的模拟芯片的位置与所述实际芯片在测试板上的位置及数量相同。
优选的,所述至少一个的模拟芯片上的预留管脚与所述实际芯片在所述测试版上的电源管脚的位置相对应。
本实用新型的有益效果是:本实用新型提供的用于测试的电子装置,通过提供一个具有和实际芯片焊接封装一致的模拟芯片,以及安装有该模拟芯片的测试板,将模拟芯片中的电源管脚在测试板上预留出来的至少一个的负载电阻下拉到地,该至少一个的负载电阻的阻值可以根据芯片规格书中其在各种状态下某个或某几个的功耗进行计算,然后再将其安装到测试板上的对应焊盘位置,并于上电工作状态下,测量出该测试板电源接口的功耗,以及可以进一步计算得到该测试板的整体效率。由此可以简化测试操作,实现在产品研发阶段评估产品整体功耗效率,改善实测数据的可靠性,提高其准确度,同时节省人力和提高效率。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1示出本实用新型实施例提供的一种用于测试的电子装置的结构框图;
图2示出应用于图1所示电子装置的模型应用示意图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是,本实用新型可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本实用新型内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。
在集成电路的制作中,芯片(chip)是经由晶片(wafer)制作、形成集成电路以及切割晶片(wafer sawing)等步骤而完成。晶片具有一有源面(active surface),其泛指晶片的具有有源元件(active device)的表面。当晶片内部的集成电路完成之后,晶片的有源面还配置有多个焊垫(bonding pad),以使最终由晶片切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(lead frame)或一封装基板(package substrate)。芯片可以打线接合(wire bonding)或倒装焊(flip chip bonding)的方式连接至承载器上,使得芯片的这些焊垫可电性连接于承载器的接点,以构成一芯片封装结构。
现有的用于封装芯片的测试设备在使用过程中,测试主要是通过单供电源和用电子负载模拟拉载的方式测试出对应的效率,然后根据芯片预估功耗计算产品效率,其测试周期长,且根据测试误差的影响测算出的效率会有不同,而通过多次重复测算以及多个模拟芯片的测试,其计算量又大,且当前技术要么是实测带来的资源浪费,且估算准确度较差问题,要么没法做到静态可控,测试出来的产品板效率只能是一个范围,无法精确,因此始终存在着测试繁琐和无法精确测量问题,为此申请人提出一种新的用于芯片封装测试的电子装置。
下面,参照附图对本实用新型进行详细说明。
图1示出本实用新型实施例提供的一种用于测试的电子装置的结构框图。
参考图1,根据本实用新型实施例提供的一种用于测试的电子装置10,其至少包括:测试板100、至少一个的模拟芯片130和连接测试板100的功率计150。
在本实施例中,该测试板100用于模拟实际芯片的上电工作环境;至少一个的模拟芯片130安装于测试板100的相应位置的焊盘上。在实际应用中,测试板100可根据研发用途和用户需求在芯片功能上加以区分成多种与实际芯片封装相一致的模拟芯片,以期达到研发测试的功效。在本实施例中,该至少一个的模拟芯片130是示例性的给出两个模拟芯片130a和模拟芯片130b,需要知道的是,本实施例中的模拟芯片的数量并不作为对本实施例的限制,在此仅是示例,实际工作时其数量、连接位置等都可根据使用者的需求进行合理布局。模拟芯片130a和模拟芯片130b的PCB PAD(未示出)其位置与设计在实际产品板上的实际芯片的位置大致相同,用于焊接模拟PCBA板,即模拟芯片130a和模拟芯片130b。该模拟芯片130a和模拟芯片130b与设计的实际芯片封装一致,模拟PCBA板上的预留管脚与实际芯片的电源管脚位置对应。
在本实施例中,该至少一个的模拟芯片130设置有至少一个的负载电阻(未示出),所述至少一个的负载电阻的阻值为根据实际芯片的规格书中模拟该实际芯片各种工作状态下对应接入每路电源的的工作功耗计算得到。
在本实施例中,功率计150与测试板100的电源接口110连接,用于测试前述至少一个的模拟芯片130在工作状态下的功耗。在本实施例中,电源接口110用于连接外部电源适配器,并作为整板电源入口,提供测试板100工作环境的输入电压。
进一步的,在本实施例中,电子装置10还包括电源转换模块120,该电源转换模块120连接于电源接口110与至少一个的模拟芯片130之间,用于将测试板100的输入电压转换成至少一个的模拟芯片130及其相应搭配电路所需要的工作电压。
进一步的,在本实施例中,电子装置10还包括逻辑控制模块140,该逻辑控制模块140分别与电源转换模块120和至少一个的模拟芯片130电连接,用于提供信号防护及芯片工作的逻辑控制。
进一步的,在本实施例中,电子装置10还包括计算模块160,该计算模块160分别与电源转换模块120和功率计150连接,用于根据电源接口110的功耗B计算该测试板100上电工作时的整体效率μ。
测试时,将实际芯片中的电源管脚在模拟PCBA板(至少一个的模拟芯片130)上预留出来并将预留的至少一个的负载电阻下拉到地,该至少一个的负载电阻的阻值可以根据芯片规格书中各种状态下每路电源的功耗进行计算,然后再将至少一个的模拟芯片130焊接到测试板100的对应焊盘位置上。
进一步的,在本实施例中,前述的电子装置10还可以包括存储装置连接器,其可以位于测试板100上并且将该测试板100和存储装置相连接,其可用于传输测试数据。同时逻辑控制模块140还可用于在测试时向测试板100提供多种测试信号。
在本实施例中,存储装置可以被配置为诸如以下的各种类型的存储装置中的任意一种:SSD,以MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡,以SD、迷你-SD和微型-SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪存(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡型存储装置,***组件互连(PCI)卡型存储装置,高速PCI(PCI-E)卡型存储装置,紧凑型闪存(CF)卡,智能媒体卡,和记忆棒。
测试板100和其他产品板或主板中的任一可包括接地端子。板子的接地端子和工控主机可通过组合工具彼此连接。组合工具可以被不同地构造为螺钉、螺栓、螺母等。
当接地端子与工控主机组合时,可以减小输出的多种测试信号的噪声。例如,接地端子可以与工控主机组合以减少电磁干扰(EMI)或射频(RF)噪声。输出端子可以以各种形式配置。在本实施例中,测试信号输出端子可以被配置为引脚的形式。在另一实施例中,测试信号输出端子还可以构造成用于***销的孔的形式。
在本实施例中,测试结果可以是输出测试信号的特征。例如,可以是测试信号的电压电平、电流电平、信号强度、响应时间、频带等。测试信号输出端子可以包括用于防止测试信号的功率下降或信号损失的电路。
图2示出应用于图1所示电子装置的模型应用示意图。
结合图1和图2,本实用新型实施例提供的用于测试的电子装置10在于提供一个具有和实际芯片焊接封装一致的模拟芯片130,以及安装有该模拟芯片130的测试板100,将至少一个的模拟芯片130中的电源管脚在测试板100上预留出来的至少一个的负载电阻下拉到地,该至少一个的负载电阻的阻值可以通过查阅IC在各种状态下对应的模拟芯片130的功耗值A,计算出对应的负载电阻的阻值,再将容量为该阻值的负载电阻焊接在该模拟芯片130的相应位置上,再将该模拟芯片130焊接在测试板100的对应焊盘上,如某一支路工作时的功耗为A,在上电工作状态下,利用功率计150测量出测试板100电源接口110处的功耗B,再利用与功率计150连接的计算模块160计算得到测试板100整体传输的功耗效率:μ=A/B。
在本实施例中,一般情况下一块PCBA板(测试板100)只有一个电源接口110,我们只需要测量电源接口110的功耗,由于模拟芯片130上的功耗是通过计算固定的,那实际芯片的整体效率也就可以计算出来了。因此,相对于电源引脚(接口),就可以布置有多个负载电阻,通过预先计算得到各个负载电阻的阻值,在测试时,将需要的负载电阻接入测试板100即可,这样更为方便的服务于测试板100的功耗测试。
综上,本实用新型实施例提供的用于测试的电子装置10,通过提供一个具有和实际芯片焊接封装一致的模拟芯片130,以及安装有该模拟芯片130的测试板100,将模拟芯片130中的电源管脚在测试板100上预留出来的至少一个的负载电阻下拉到地,该至少一个的负载电阻的阻值可以根据芯片规格书中其在各种状态下某个或某几个的功耗进行计算,然后再将其安装到模拟芯片130上,而后将该模拟芯片130安装在测试板100上的对应焊盘位置,并于上电工作状态下,测量出该测试板100电源接口110处的功耗,以及可以进一步计算得到该测试板100的整体效率。由此可以简化测试操作,实现在产品研发阶段评估产品整体功耗效率,改善实测数据的可靠性,提高其准确度,同时节省人力和提高效率。
应当说明的是,在本实用新型的描述中,需要理解的是,术语“上”、“下”、“内”等指示方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的组件或元件必须具有特定的方位,以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。
Claims (6)
1.一种用于测试的电子装置,其特征在于,包括:
测试板,所述测试板用于模拟实际芯片的上电工作环境;
至少一个的模拟芯片,安装于所述测试板上,所述至少一个的模拟芯片上设置有至少一个的负载电阻,所述至少一个的负载电阻的阻值为模拟实际芯片工作时对应接入电源的工作功耗计算得到;
功率计,与所述测试板的电源接口连接,用于测试所述至少一个的模拟芯片在工作状态下的功耗。
2.根据权利要求1所述的电子装置,其特征在于,还包括:
电源转换模块,连接于所述电源接口与所述至少一个的模拟芯片之间,用于将所述测试板的输入电压转换成所述至少一个的模拟芯片及其相应搭配电路所需要的工作电压。
3.根据权利要求2所述的电子装置,其特征在于,还包括:
逻辑控制模块,分别与所述电源转换模块和所述至少一个的模拟芯片电连接,用于提供信号防护及芯片工作的逻辑控制。
4.根据权利要求3所述的电子装置,其特征在于,还包括:
计算模块,所述计算模块分别于所述电源转换模块和所述功率计连接,用于根据所述电源接口的功耗计算所述测试板上电工作时的整体效率。
5.根据权利要求1所述的电子装置,其特征在于,所述至少一个的模拟芯片的位置与所述实际芯片在测试板上的位置及数量相同。
6.根据权利要求1所述的电子装置,其特征在于,所述至少一个的模拟芯片上的预留管脚与所述实际芯片在所述测试版上的电源管脚的位置相对应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320518056.0U CN219590419U (zh) | 2023-03-13 | 2023-03-13 | 用于测试的电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320518056.0U CN219590419U (zh) | 2023-03-13 | 2023-03-13 | 用于测试的电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219590419U true CN219590419U (zh) | 2023-08-25 |
Family
ID=87686342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320518056.0U Active CN219590419U (zh) | 2023-03-13 | 2023-03-13 | 用于测试的电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219590419U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117310454A (zh) * | 2023-11-30 | 2023-12-29 | 珠海市芯动力科技有限公司 | 芯片测试方法及相关装置 |
-
2023
- 2023-03-13 CN CN202320518056.0U patent/CN219590419U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117310454A (zh) * | 2023-11-30 | 2023-12-29 | 珠海市芯动力科技有限公司 | 芯片测试方法及相关装置 |
CN117310454B (zh) * | 2023-11-30 | 2024-03-15 | 珠海市芯动力科技有限公司 | 芯片测试方法及相关装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101341414B (zh) | 连接验证技术 | |
CN100588979C (zh) | 集成电路高温动态老化测试方法及测试装置 | |
US7420378B2 (en) | Power grid structure to optimize performance of a multiple core processor | |
KR20160046521A (ko) | 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치 | |
CN219590419U (zh) | 用于测试的电子装置 | |
CN102095946B (zh) | 通用型封装构造电性测试装置 | |
EP1930941A2 (en) | Method of chip manufacturing | |
JP2011128159A (ja) | 信号測定方法及び装置 | |
EP0803822A1 (en) | Card slot unit and its manufacture | |
CN101750578A (zh) | 一种集成电路板级自动测试*** | |
CN105067846A (zh) | 一种bga封装芯片的测试夹具 | |
CN110188009B (zh) | 一种fpga验证设备 | |
CN115267481A (zh) | 一种芯片测试电路和芯片测试装置 | |
US8386229B1 (en) | Integrated circuit package component and ball grid array simulation model | |
EP2962535B1 (en) | Package substrate with testing pads on fine pitch traces | |
CN100547750C (zh) | 半导体装置的封装设计方法及制造方法和布局设计工具 | |
Park et al. | An EMI evaluation method for integrated circuits in mobile devices | |
US7230317B2 (en) | Capacitor placement for integrated circuit packages | |
CN113314516B (zh) | 半导体装置 | |
US8832638B2 (en) | Package test devices having a printed circuit board | |
CN113312302B (zh) | 半导体装置 | |
CN114441941A (zh) | 一种线性稳压电源芯片的老化测试*** | |
CN114646838A (zh) | 一种插槽连通性测试装置及测试方法 | |
CN220324456U (zh) | Bga芯片连接电路及印刷线路板 | |
CN111161788A (zh) | 一种存储器的老炼测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |