CN1700424A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1700424A
CN1700424A CNA2005100666009A CN200510066600A CN1700424A CN 1700424 A CN1700424 A CN 1700424A CN A2005100666009 A CNA2005100666009 A CN A2005100666009A CN 200510066600 A CN200510066600 A CN 200510066600A CN 1700424 A CN1700424 A CN 1700424A
Authority
CN
China
Prior art keywords
semiconductor wafer
adhesive tape
type surface
wafer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100666009A
Other languages
English (en)
Other versions
CN100407379C (zh
Inventor
植松俊英
宫崎忠一
阿部由之
木村稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1700424A publication Critical patent/CN1700424A/zh
Application granted granted Critical
Publication of CN100407379C publication Critical patent/CN100407379C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提高了薄半导体器件的可靠性。将具有环粘贴在其***的胶带粘贴到半导体晶片的主表面，并在这种状态下，磨削和抛光半导体晶片的背表面以使晶片变薄。其后，在其中有环的胶带粘贴在晶片主表面并没有被剥离的状态下，将半导体晶片搬运到切割设备，并且从半导体晶片的背表面侧进行切割，以将晶片分割成单个半导体芯片。根据本方法，有利于通过后表面处理使半导体晶片变薄的操作。此外，因为在从后表面处理转移到切割工序的时候不需要替换胶带，所以能简化制造过程。

Description

半导体器件的制造方法
相关申请的交叉引用
本申请要求于2004年5月20日提交的日本专利申请No.2004-150048的优先权，其内容通过参考引入本申请。
技术领域
本发明涉及一种半导体器件制造技术，以及更具体地涉及一种用于薄型化半导体器件的技术。
背景技术
半导体器件制造中的一种常规后端工序如下。首先，将胶带粘贴在半导体晶片主表面，然后将半导体晶片的背表面进行磨削，然后再进行抛光。接下来，从半导体晶片主表面剥离胶带，然后将半导体晶片的背表面粘贴到切割胶带，之后在半导体晶片主表面上的切割区中定位切割刀片，并用刀片切割晶片，用于将晶片分割为单个的半导体芯片。随后，通过吸具(collet)真空吸取，拾取切割胶带上的每一个半导体芯片，并将其容纳于搬运盘(conveyance tray)中形成的凹处，或安装到所希望的基座上。
例如，在日本未审专利公开No.2003-303921中描述了半导体器件制造中的这种后端工序。所述的专利公开中公开了一种后端工序，包括上述的对半导体晶片主表面的胶带粘贴步骤和上述的拾取步骤(见专利文献1)。
例如，在日本未审专利公开No.平7(1995)-74131中描述了切割技术。根据所述专利公开中公开的切割技术，在晶片表面粘贴到切割胶带的状态下，抛光或蚀刻晶片背表面，此后在监控着在晶片表面上形成的切割线的同时，从晶片背表面侧进行切割(见专利文献2)。
[专利文献1]日本未审专利公开No.2003-303921
[专利文献2]日本未审专利公开No.平7(1995)-74131
发明内容
为了适应近来对降低半导体器件重量、厚度和长度的需求，使组成半导体器件的半导体芯片变薄成为趋势。例如，在被称作SIP(***级封装)的半导体芯片中，因为多个半导体芯片层叠，所以需要减少半导体芯片的厚度。然而，本发明人发现为满足使半导体芯片变薄的需求所作的尝试，在半导体器件制造过程的后端工序中遇到了下列问题。
在前述的背面磨削和抛光步骤中，将薄到约220至280μm的薄半导体晶片进一步地减薄到约一半，即，约100μm或更少，以提供超薄半导体晶片。然而，从确保方便随后胶带剥离的角度，粘贴到半导体晶片主表面的胶带不能太厚。因此，随着半导体晶片变薄，仅利用粘贴到晶片主表面的胶带，不可能完全支撑经过背面磨削和抛光步骤后的半导体晶片。因而，变得难以将半导体晶片传送到随后的步骤中。更为具体地说，由于胶带的刚性比半导体晶片的低，经过背面磨削和抛光步骤后的半导体晶片随着粘贴的胶带弯曲，由此引起了半导体晶片在其传送期间破裂的问题。在半导体器件制造工序中，为了增加能从单一半导体晶片中获得的半导体芯片数目，并由此提高半导体器件的产品产量，趋势是增大半导体晶片的直径。但上述的问题随着半导体晶片直径的增大而变得越来越显著。
根据现有的用在上述背面磨削和抛光步骤中的磨削/抛光设备，通过半导体晶片的背表面高度和固定半导体晶片的台的上表面高度之间的差，识别要经受磨削和抛光的物体的厚度。即，磨削/抛光设备识别的要经受磨削和抛光的物体的厚度不仅是半导体晶片的厚度，而且是晶片厚度和胶带厚度之和。从而，出现了这样的问题即如果胶带厚度的准确性变化，那么晶片厚度的准确性也变化。特别地，在半导体晶片变薄时，粘贴到半导体晶片主表面的胶带的相对厚度增加，所以胶带厚度准确性的变化进一步地成为现实，由此带来的问题是半导体晶片磨削准确性和抛光准确性恶化。
在随后于半导体芯片切割步骤的拾取步骤中，从其背表面侧，向每一个半导体芯片顶上一个顶针(pin)以利于半导体芯片的移动。然而，由于半导体芯片很薄，在顶上顶针时半导体芯片可能破裂。
此外，在切割步骤后通过吸具拾取半导体芯片并将其***到搬运盘中的凹处时，由于吸引效应，半导体芯片变得很难从吸具分离。为了避免这种不便，有时有这样的情形，空气从吸具向外反向喷出。在这种情形下，带来的问题是搬运盘其他凹处内已经接收到的其他半导体芯片在空气的影响下从凹处移出。此外，在搬运期间搬运盘内出现的问题是，半导体芯片向上、向下以及向右、向左移动并撞击搬运盘中形成的凹处的内壁表面，如果半导体芯片很薄，会导致半导体芯片破裂或碎裂。
本发明的一个目的是提供一种技术，该技术能提高薄半导体器件的可靠性。
本发明的另一个目的是提供一种技术，该技术能提高薄半导体晶片的产量。
从下面的描述及附图，本发明的以上及其他目的和新颖性特征将变得显而易见。
下面将概述此处公开的本发明的典型模式。
根据本发明的半导体器件制造方法，包括以下步骤：在其中具有框架部分的胶带粘贴在半导体晶片主表面的状态下，磨削并抛光半导体晶片的背表面，以及将其上粘贴有胶带的半导体晶片分割成单个半导体芯片。更为具体地，该半导体器件制造方法包括，提供具有主表面和相对于主表面的背表面的半导体晶片，在半导体晶片主表面上形成半导体芯片，将沿着其***具有框架部分的胶带粘贴到半导体晶片的主表面，磨削并之后抛光在晶片主表面粘贴有胶带的半导体晶片的背表面，切割在晶片主表面粘贴有胶带的半导体晶片，以将晶片分割成单个半导体芯片，其后取出半导体芯片。
以下是对此处公开的本发明典型模式所获得效果的简要描述。
在其中具有框架部分的胶带粘贴在晶片主表面的状态下，磨削和抛光半导体晶片背表面，以及随后将其上粘贴有胶带的半导体晶片切割成单个半导体芯片，由此可以抑制或防止薄半导体晶片或后端工序中的半导体芯片的质量恶化，并因此可以提高薄半导体器件的可靠性。
此外，通过在具有框架部分的胶带粘贴在晶片主表面的状态下搬运半导体晶片，可以抑制或防止半导体晶片的破裂问题，并因此可以提高薄半导体器件的产品产量。
附图说明
图1是表示根据本发明一个实施方式的半导体器件制造工序的流程图；
图2是图1中所示前端工序后的半导体晶片主表面的完整平面图；
图3是沿图2中的X1-X1线获得的截面图；
图4是图2中所示半导体晶片一个实施例的主要部分的放大平面图；
图5是沿图4中的X2-X2线获得的截面图；
图6是图2中所示半导体晶片另一个实施例的主要部分的放大平面图；
图7是沿图6中的X3-X3线获得的截面图；
图8是有半导体晶片粘贴着的夹具的完整平面图；
图9是沿图8中的X4-X4线获得的截面图；
图10是沿图8中另一个实施例的X4-X4线获得的截面图；
图11是表示测量半导体晶片厚度的实施例的截面图；
图12是图11中所示半导体晶片厚度测量中的主要部分的放大平面图；
图13是用于半导体晶片后表面处理的说明性示意图；
图14是后表面处理的说明性示意图；
图15是用于识别形成在半导体晶片主表面上的图形的图形识别步骤的说明性示意图；
图16是用于半导体晶片切割步骤的说明性示意图；
图17是接着图16的切割步骤的说明性示意图；
图18是用于半导体晶片另一个切割步骤的说明性示意图；
图19是接着图18的切割步骤的说明性示意图；
图20是半导体芯片拾取步骤的说明性示意图；
图21是接着图20的拾取步骤的说明性示意图；
图22是接着图21的拾取步骤的说明性示意图；
图23是半导体芯片拾取步骤另一个例子的说明性示意图；
图24是接着图23的拾取步骤的说明性示意图；
图25是接着图24的拾取步骤的说明性示意图；
图26是用于半导体芯片的芯片键合步骤的说明性示意图；
图27是接着图26的芯片键合步骤的说明性示意图；
图28是接着图27芯片键合步骤的引线键合步骤的说明性示意图；
图29是表示由体现本发明的半导体器件制造方法制造的半导体器件的一个实施例的截面图；
图30是一种普通型搬运盘主要部分的截面图；
图31是说明图30中所示搬运盘缺点的示意图；
图32是说明图30中所示搬运盘另一个缺点的示意图；
图33是用在根据本发明另一个实施方式的半导体器件制造方法中的搬运盘主表面的完整平面图；
图34是图33中所示搬运盘背表面的完整平面图；
图35是沿图33和图34中X5-X5线获得的截面图；
图36是图33至图35中去掉胶带后的搬运盘的截面图；
图37是图33的搬运盘主表面的完整平面图，在该搬运盘中容纳有半导体芯片，分为两层；
图38是沿图37中的X6-X6线获得的截面图；
图39是表示搬运盘胶带结构的修改的主要部分的放大截面图；
图40是在将半导体芯片容纳于搬运盘步骤中，搬运盘主要部分的截面图；
图41是在接着图40的半导体芯片容纳步骤中，搬运盘主要部分的截面图；
图42是用于解释如何检查容纳在搬运盘中的半导体芯片背表面的示意图；
图43是根据本发明又一实施方式的半导体器件制造工序中测量半导体晶片厚度步骤的说明性示意图；
图44是根据本发明又一实施方式的半导体器件中制造工序中测量半导体晶片厚度步骤的说明性示意图；
图45是根据本发明又一实施方式的半导体器件制造工序中半导体晶片的截面图；
图46是在接着图45的半导体器件制造工序中，半导体晶片的截面图；
图47是在接着图46的半导体器件制造工序中，半导体晶片的截面图。
具体实施方式
为了方便的目的，下列实施方式将以分为多个小节或多个实施方式的方式来描述，但除非另有说明，它们并非彼此不相关，它们保持的关系为一个实施方式是另一个实施方式部分或全部的修改、详细描述或补充说明。在下列实施方式中，当涉及元件的数目(包括数目、数值、数量和范围)时，对涉及的数目不作限制，在涉及数目以上和以下的数字也是可以的，除非是在基本明显地对涉及数目进行了限制的情况下。此外，不用说也知道在下列实施方式中它们组成的元件(包括组成步骤)并非总是必须的，除非是在他们基本明显地被认为是要素的情况下。同样，应当注意的是，当在下列实施方式中涉及形状和组成元件的位置关系时，也包括那些实际上十分相似或类似的如形状等等，除非是在否定答案导致基本明显的情况下。这也适用于先前的数值和范围。此外，在下列实施方式的所有说明性示意图中，具有相同功能的部分用相似的参考数字标识，并将省略对它们的重复解释。下面将参考附图对本发明实施方式进行详细描述。
第一实施方式
以下，顺着图1的流程图并参考图2-图28，对根据本发明的第一实施方式的半导体器件制造工序进行描述。
首先，在前端工序100中，提供例如直径约300mm左右的实际圆形平面图形的半导体晶片(此后提及简称为“晶片”)，并且在晶片主表面上形成多个半导体芯片(此后简称为“芯片”)。前端工序100也称为晶片工序、扩散工序或晶片制造，其中在晶片主表面上形成芯片(元件和电路)，并进行制备以允许使用探针等的电测试。前端工序包括薄膜形成工序、杂质引入(扩散或离子注入)工序、光刻工序、刻蚀工序、镀金属工序以及工序至工序的检查工序。图2是晶片1W的主表面的完整平面图，图3是沿图2中的线X1-X1获得的截面图。在平面中例如方形的多个芯片1C，通过环绕芯片形成的切割区CR，排列在晶片1W的主表面上。晶片1W的半导体衬底1S(此后简称为“衬底”)由例如硅(Si)单晶构成，并且元件和布线层1L形成在半导体衬底1S的主表面上。晶片1W厚度(衬底1S厚度和布线层1L厚度之和)此时约为例如775μm。参考标记N表示一个凹口。
图4是图2中所示晶片1W的一个例子的主要部分的放大平面图，图5是沿线X2-X2获得的截面图。在布线层1L中，形成有层间绝缘薄膜1Li、布线1L1和1L2、键合焊盘1LB(外部端子，此后简称为“焊盘”)、测试薄膜1LBt和保护薄膜1LP。夹层绝缘薄膜1Li由无机绝缘薄膜形成，例如氧化硅薄膜(例如SiO2)。布线1L1和1L2以及焊盘1LB、1LBt各由金属薄膜形成，例如铝薄膜。覆盖顶部布线1L2和焊盘1LB、1LBt的保护薄膜1LP由层叠薄膜形成，该层状薄膜既有无机绝缘薄膜，例如氧化硅薄膜，又有有机绝缘薄膜，例如聚酰亚胺树脂薄膜。保护薄膜1LP中的有机绝缘薄膜以暴露的状态沉积在晶片1W主表面侧的顶表面上。孔径2形成在保护薄膜1LP的一部分中，以及焊盘1LB和1LBt从孔径中部分地暴露。焊盘1LB沿着每个芯片1C***并排排列。测试焊盘1LBt排列在芯片1C的切割区CR中。
图6是图2中所示半导体晶片1W另一个例子的主要部分的放大平面图，以及图7是图6中沿线X3-X3获得的截面图。在这个例子中，凸起电极BMP通过基本金属UBM形成在焊盘1LB之上。凸起电极BMP由例如铅(Pb)-锡(Sn)或金(Au)的焊接材料形成，或可以由无铅(Sn-Ag(银)-Cu(铜))焊接材料形成。
接着，在图1所示的测试101中，在将探针施加到晶片1W上每一个芯片1C的焊盘1LB和切割区CR中测试焊盘1LBt的同时，进行多种电特性测量。这一测试工序也称为G/W(好芯片/晶片)检查工序，在这个工序中从电学上判定在晶片1W上形成的每一个芯片1C是好的还是坏的。
图1中随后的工序即后端工序102，紧接在以上的测试工序101之后。后端工序102一直到完成将每一个芯片1C密封至密封体(管壳)中。
在后表面处理102A中，胶带粘贴到晶片1W的主表面(芯片形成表面)(步骤102A1)。图8是有晶片1W粘贴着的夹具3的完整平面图，图9是在图8中沿线X4-X4获得的截面图，图10是在图8中另一个例子沿线X4-X4获得的截面图。在图8中，芯片1C在半导体晶片1W主表面上如何排列由虚线所示。夹具3具有胶带3a和环(框架)3b。胶带3a的带基3a1由例如柔性塑料材料组成，以及在带基3a1的主表面上形成有粘合层3a2。胶带3a通过粘合层3a2牢固地粘贴在晶片1W的主表面。如果胶带3a厚度(带基3a1厚度和粘合层3a2厚度的厚度之和)太大，在随后的步骤中难以实现胶带3a的处理和剥离。因此对胶带3a，采用薄到例如130至210μm的胶带。使用UV胶带是胶带3a的优选实施例。UV胶带是一种压敏粘合胶带，它使用紫外线(UV)可处理树脂作为粘合层3a2材料。UV胶带有强的粘合力，并具有一种粘合层3a2的粘合力随对其进行紫外光辐射迅速减弱的性质。
在该第一实施方式中，具有刚性的环3b粘贴到胶带3a的***。环3b是加固部件，其功能是支撑胶带3a以防止胶带的弯曲。从加固的角度，优选地，环3b由例如不锈钢等之类的金属形成。但环3b可以用塑料材料形成，该塑料材料厚度这样设定，以具有和金属相同程度的硬度。剪切部分3b1和3b2形成在环3b的***。剪切部分3b1和3b2不仅在处理夹具3时、或在夹具3和其上承载夹具的制造设备间校正时使用，也在将夹具3固定到制造设备时作为接合部分使用。在该第一实施方式中，如以后将描述的，也在切割时使用夹具3，因此夹具3各部分(包括剪切部分3b1和3b2)的尺寸和形状这样设定，以在后表面处理和切割中共同被使用。图9表示的情况是环3b粘贴到胶带3a的主表面(晶片粘贴的表面)，而图10表示的情况是环3b粘贴到胶带3a的背表面(晶片粘贴的表面的相对面)。如图9中所示，在环3b被粘贴到胶带3a主表面的情况中，只有一侧粘合层(在胶带3a主表面上的粘合层3a2)能作为用于粘贴环3b的粘合层使用。是在粘贴晶片1W至胶带前将环3b粘贴到胶带3a，还是在粘贴晶片1W至胶带后将环3b粘贴到胶带3a，这是可选择的。
接着，将环3b粘贴到胶带3a以增加支撑强度，以及在这个状态中测量晶片1W厚度(步骤102A2)。图11是表示测量晶片1W厚度实施例的截面图，图12是图11中所示的在晶片1W厚度测量中主要部分的放大平面图。在这个步骤中，将持有晶片1W的夹具3放在后表面处理设备中的真空吸盘台4上并通过真空吸引固定。在这种状态下，使用红外摄像机(此后称为“IR”摄像机)5a测量晶片1W的背表面高度H1和胶带3a的高度H2，由此能测量晶片1W的实际厚度和胶带3a厚度的变化(约±7-8μm)，并可以确定磨削和抛光的确切量。
此后，如图13所示，旋转磨削/抛光工具6和真空吸盘台4，以及在以上的磨削和抛光量基础上，以这种次序磨削和抛光晶片1W的背表面(步骤102A3和102A4)，由此，如图14所示，晶片1W的厚度被制造的非常小，例如100μm或更小(这里为90μm左右)。由于芯片厚度变得小到100μm或更小，由于磨削工作而在晶片1W背表面上引起的损伤或应力，每个芯片的抗弯强度(deflectivestrength)降低，结果是当安装芯片时由于压力芯片易于破裂。因此，磨削工序在消除晶片1W背表面上的损伤和应力以免出现这种不便中很重要。对抛光工序，可以采用的不仅是通过使用抛光垫和二氧化硅来进行抛光的方法，或是化学机械抛光(CMP)方法，还有例如使用硝酸和氢氟酸的蚀刻方法。
在上述的后表面处理之后，真空吸盘台4的真空吸引状态被释放，从后表面处理设备中取出持有极薄晶片1W的夹具3。这时，根据该第一实施方式，即使晶片1W极薄，胶带3a也能被环3b牢固支撑，所以可以便于对极薄晶片1W的处理和搬运。此外，可以防止晶片1W在处理或搬运过程中的破裂或弯曲。从而可以确保晶片1W的质量。因此在该第一实施方式中，在后表面处理之后，极薄晶片1W在被夹具3持有的同时，能被搬运到其他制造场所(例如，装配加工)以在其中进行在后表面处理后的切割和装配(步骤103A)。
接着，转向分割晶片成单个芯片的分割步骤102B。在这个步骤中，首先，将持有极薄晶片1W的夹具3搬运到切割设备，并置于如图15所示切割设备的真空吸盘台7上。更确切地说，通常需要经过一个后表面处理后剥离粘贴在晶片1W主表面的胶带，以及将切割胶带粘贴到晶片1W的背表面的步骤(晶片安装步骤)，但在该第一实施方式中，可以省略该晶片安装步骤并因此可以简化半导体器件制造工序。从而，可以缩短用于制造半导体器件所需要的时间。此外，由于可以不需要使用切割胶带，可以降低材料成本和半导体器件的成本。
随后，在该第一实施方式中为了切割有胶带3a粘贴到晶片主表面的晶片1W，在夹具3保持在真空吸引状态的同时，依靠IR摄像机5b，从晶片背表面一侧识别在晶片1W主表面上形成的图形(切割区CR和芯片1C的图形)(步骤102B1)。这时，在该第一实施方式中，因为晶片极薄，可以完全观察到晶片1W主表面上的图形状态。其后，在IR摄像机获得的图形信息基础上，进行切割线(切割区CR)校正(位置修正)，以及执行切割(步骤102B2)。对于切割，可以采用刀片切割方法或非接触(stealth)切割方法。
图16和17表示的是采用刀片切割方法时的情形。如图16所示，高速旋转的切割刀片(切割刀刃)8从晶片1W背表面侧逆着切割区域CR推进，以将晶片1W切割为如图17中所示的单个芯片1C。
图18和19表示的是采用非接触切割方法时的情形。如图18所示，从激光束产生器9中发射的激光束从晶片1W背表面侧沿着切割区域CR辐射，以在晶片内部形成改进层。其后，如图19中所示，在夹具3置于台10上时，沿着箭头A方向压环3b，以使胶带3a沿箭头B拉伸。用这种方法，以上述改进层作为基点，通过相对小的力，晶片1W被分割成单个的芯片。作为提到的激光束的实施例，NIR(近红外)激光束具有相对于晶片1W的透明波长。在前述的刀片切割方法中，晶片1W越薄，越容易在切割工作期间出现碎裂，并且每个芯片的抗弯强度也越低。因此，从确保芯片1C质量的角度，低速处理是必然的(例如，依赖于晶片1W厚度，60mm左右每秒或更低)。另一方面，在非接触切割方法中，因为只对晶片1W内部切割没有对晶片表面造成损伤，所以可以减小芯片表面的碎裂。从而，可以提高每个芯片1C的抗弯强度。此外，由于切割工作能在高速下进行，例如300mm每秒，可以提高产量。如上所述，红外射线无法穿过的测试焊盘1LBt存在于晶片1W主表面上的切割区域CR，因此，如果激光束从晶片1W主表面侧辐射，测试焊盘1LBt阻碍了激光束辐射，以及那些部分的处理(形成改进层)不能执行到令人满意的程度。另一方面，在该第一实施方式中，由于激光束从晶片1W背表面侧辐射，其中不存在如测试焊盘1LBt的金属，改进层能以令人满意的方式形成，而不出现前述的不便，以及可以以令人满意的方式切割晶片1W。
在该第一实施方式中，在上述切割步骤之后，多个极薄的芯片1C在被夹具3持有的同时能被搬运到其他制造场所(例如，装配加工)，以及能进行切割步骤(步骤103B)之后的装配。
接下来，转向装配步骤102C。在这个步骤中，将持有多个芯片1C的夹具3搬运到拾取装置中。图20是置于拾取装置上夹具3主要部分的放大截面图。上推顶针11安置在胶带3a的背表面侧上以使能垂直活动。此外，吸具12安置在芯片1C背表面之上，以使能垂直和横向活动。虽然可以采用平面吸具(flat collet)作为吸具12，也可用采用颠倒金字塔型吸具(inverted pyramidal collet)。如图21中所示，在该拾取步骤中，胶带3a的背表面被真空吸住，以及在这种状态中，相关的芯片1C依靠上推顶针11从胶带3a的背表面侧被上推。这时，如果使用前述的UV胶带作为胶带3a，将紫外光辐射到胶带3a的粘合层3a2以处理粘合层3a2，从而减弱粘合力。在这种状态中，半导体芯片1C由吸具12被真空吸住，由此芯片1C被拾取，如图22中所示(步骤102C1)。
然而，当芯片1C很薄时，在上推顶针的上推力作用下，即使使用UV胶带也可能发生芯片碎裂或拾取错误。在这种情况下，可以采用如下措施。图23是放置在拾取装置上夹具3的主要部分的放大截面图。在同一图中，多个拖拉吸盘(multi-lug chuck)元件13安置在胶带3a背表面侧上。在这种情况下，如图24所示，胶带3a通过多个拖拉吸盘元件13中形成的吸引口从其背表面一侧被真空吸住，由此将芯片1C主表面和胶带3a主表面间的接触状态由面接触改为点接触。结果可以降低芯片1C和胶带3a间的接触面积。在这种状态中，如图25所示，芯片1C通过吸具12拾取(步骤102C1)。通过这种方法，即使极薄芯片1C也能被拾取而没有破裂等问题。虽然在这种情况下，即使不使用UV胶带作为胶带3a，也能轻易地拾取芯片1C，但通过使用UV胶带和拾取芯片时向胶带3a的粘合层3a2辐射紫外光以减弱粘合力，能更容易地拾取芯片1C。
接下来，这样拾取的芯片1C通过已有的翻转单元被翻转，使得芯片主表面向上。其后，如图26所示，芯片1C通过吸具12被搬运至例如印刷布线板15上的芯片安装区域。在印刷布线板15的芯片安装区，例如银(Ag)浆等之类的粘合剂16以点状矩阵状态得以涂覆。根据具体情况，印刷布线板15可由引线框代替。在这种情况下，芯片1C被安装在引线框的芯片焊盘(芯片安装部分)上。拾取后的芯片1C能被容纳在搬运盘中，并为后续的装配输送到其他制造场所(例如，装配加工)(步骤103C)。关于搬运盘以后将给出描述。然后，如图27所示，当芯片背表面面对着芯片安装区时，将每个芯片1C放置在印刷布线板15的芯片安装区上，然后以适当的方向进行磨擦并适度地推压芯片以在芯片整个背表面全部涂敷上粘合剂16。其后，处理粘合剂16以将芯片1C固定在印刷布线板15上(步骤102C2)。接着，如图28所示，芯片1C主表面上的焊盘1LB和印刷布线板15上的电极通过键合线(此后简称为“导线”)连接在一起(步骤102C3)。随后，根据传递模塑方法，将芯片1C密封在例如环氧树脂的塑料材料的密封体中(步骤102C4)。在芯片1C具有如图6和图7所示的凸起电极BMP情况下，在拾取步骤102C1中，在芯片主表面面向下的状态，芯片1C被搬运到印刷布线板15的芯片安装区，然后使用粘合剂(paste)将芯片1C的凸起电极BMP和芯片安装区中的电极暂时地固定在一起，随后的回流工序(热处理)将芯片1C的凸起电极BMP和印刷布线板15的电极彼此固定(倒装芯片键合(flip-chip bonding))。其后，未充满树脂被注入在芯片1C和印刷布线板的相对表面印刷布线板之间，然后芯片1C以如上相同方式被密封(步骤104C4)。
图29表示用本发明第一实施方式的半导体器件制造方法制造的半导体器件20的截面图的一个实施例。半导体器件20具有SIP(***级封装)结构，其中具有所希望的功能的***被构造在一个管壳中。多个凸起电极21以矩阵形状被排列在印刷布线板15的背表面上，该印刷布线板15构成半导体器件20的一部分。此外，多个薄芯片1C1至1C3(1C)层叠在印刷布线衬底15的主表面上。底层芯片1C1通过在其主表面上形成的凸起电极BMP安装在印刷布线板15的主表面上。在芯片1C1的主表面上形成有例如CPU(中央处理单元)或DSP(数字信号处理器)的逻辑电路。在芯片1C1背表面上，通过黏晶薄膜(die attach film)22安装有芯片1C2。在芯片1C2的主表面上形成有存储电路，例如SRAM(静态随机存取存储器)或闪存。形成在芯片1C2主表面上的焊盘1LB通过导线17与印刷布线板15主表面上形成的电极电连接。芯片1C3通过间隔层23和黏晶薄膜22安装在芯片1C2的主表面上。例如SRAM或闪存的存储电路形成在芯片1C3上，并且在芯片1C3主表面上形成的焊盘1LB通过导线17与印刷布线板15主表面上形成的电极电连接。芯片1C1至1C3和导线17被密封在例如环氧树脂的密封体24中。根据上述第一实施方式的半导体器件制造方法，芯片可像如图29中所示的芯片1C1至1C3以多台阶方式层叠，并因而可以减少具有SIP配置的半导体器件20的厚度。此外，还可以提高具有SIP配置的半导体器件20的可靠性。
虽然在第一实施方式中，在厚度测量前，将环3b粘贴到胶带3a，但是只要在背面磨削步骤前完成将环3b粘贴到胶带3a，这就不会构成限制。
第二实施方式
在该第二实施方式中，将对用于薄芯片的搬运盘进行描述。图30是一种普通类型搬运盘90主要部分的截面图。随着芯片1C厚度减少，考虑到产品保护，在搬运盘90中形成的凹处90a变浅。然而，如果凹处90a过浅，在芯片1C容纳入或移出凹处90a时，这种芯片容纳入或移出的工作影响已接收在相邻凹处90a中的其他芯片1C，从而引起的问题是其他芯片1C从凹处90a中移出。图31表示了这种状态的一个例子，在其中芯片1C将被接收在凹处90a中。通常，为了将芯片1C容纳入在搬运盘90中形成的凹处90a，通过吸具(示出的为颠倒金字塔型吸具)将芯片1C真空吸住，并在这种状态中，将芯片1C搬运到搬运盘90中所希望的凹处90a的位置，然后释放吸具12的真空吸引，使芯片1C掉入所希望的凹处90a。然而，在芯片薄到约100μm或更少时，只通过释放吸具的真空吸引，芯片1C可能不会或难以从吸具分开，这不仅是因为芯片1C的轻质量，还由于吸盘效应，静电作用，或是芯片1C主表面上聚酰亚胺树脂的粘附。在这种情况下，芯片1C可能无法适当地进入凹处90a中。为解决这个问题，在将芯片1C容纳入凹处90a时，如图31中箭头所示，反向注入空气以将芯片1C从吸具12分开，并将芯片容纳入所希望的凹处90a中。然而，由于搬运盘90中凹处90a很浅并且芯片1C既薄又轻，这引起了这样的问题，即在来自吸具12的气流影响下，已容纳在相邻凹处90a中的芯片1C从凹处移出。通过根据每一个芯片1C厚度来制造凹处90a深度，可以解决这个问题。通过这样做，关于置入和取出每个芯片1C的问题得以解决。然而，如果凹处90a是简单做深，在芯片1C被容纳入搬运盘90中时，从每一个芯片1C主表面到相对于芯片主表面的搬运盘90背表面(顶表面)的距离Z1变长了，结果是容纳在搬运盘90中的芯片1C在搬运期间易于垂直移动或旋转，引起问题如通过芯片1C的运动，芯片1C被擦伤或碎裂，或是搬运盘90内壁表面的一部分被削刮，结果形成了杂质。
因此，在该第二实施方式中，以下涉及搬运盘，该搬运盘在向搬运盘(此后简称为“盘”)容纳或从其移出薄芯片1C时，能防止相邻芯片1C受到影响，并且在搬运芯片1C期间，其能防止芯片的垂直运动和旋转。搬运包括用于不同目的搬运，如工序至工序间的搬运和用于运送的搬运。
图33是根据第二实施方式的盘27主表面的完整平面图。图34是盘27背表面的完整平面图。图35是在图33和图34中沿线X5-X5获得的截面图，图36是在图33至图35中所示的盘27在胶带除去后的截面图。
根据第二实施方式的盘27是用于搬运薄芯片1C的盘。例如，在平面上盘27的形状为方形薄板，用于指引的斜切部分27a形成在一角。其外形尺寸为例如约50mm长，约50mm宽，约4mm高。盘27由绝缘材料形成，例如，AAS(丙烯腈-丙烯酸盐-苯乙烯)树脂，ABS(丙烯腈-丁二烯-苯乙烯)树脂，或PS(聚苯乙烯)树脂。从减少静电电荷并因此抑制或防止芯片的静电破坏的观点，在盘27中包含例如亲水聚合物。作为防止静电破坏的措施，可在盘27中加入碳或者可在盘上形成导电图形。然而，与加入碳比较，加入亲水聚合物能减少杂质形成，以及其比形成导电图形更容易形成，由此可以降低盘27的成本。在盘27的主表面和背表面中心都形成一个开口27b以穿过主表面和背表面，并且将胶带27c粘贴到盘以封闭开口27b。胶带27c有在其主表面上形成的带基27c1和粘合层27c2。
图37是有芯片1C以两层方式容纳在其中的盘27的主表面的完整平面图，以及图38是图37中沿线X6-X6获得的截面图。
在图示的实施例中，用于指引两个盘27的斜切部分27a彼此对准，形成在上盘27背表面上的凹入部分装在形成在下盘27主表面上的凸出部分上，由此两个盘27在它们的厚度方向稳定地层叠。
例如，通过粘合层27c2将4×4片芯片1C粘贴到每个盘27的胶带27c主表面。即，以这样一种方式安装芯片1C，在这种方式中芯片主表面(在其上形成有元件和布线的表面)相对于上盘27的背表面，以及它们的背表面与下盘27的胶带27c的主表面相接触。因此，相对于盘27容纳或移走芯片1C的工作并没有对其他已经接收在盘中的芯片1C产生任何坏的影响。此外，在芯片1C的搬运期间，因为芯片被粘贴并因此被固定到胶带27c上，不需要担心芯片垂直或横向运动或旋转。因而，不需要担心发生碎裂或其类似现象，也不需要担心盘27被芯片1C的移动削刮，这种削刮可以导致形成杂质。因此，可以确保芯片1C的质量。
例如，胶带27c是UV胶带。在从盘27拾取芯片1C时，将紫外光辐射到胶带27c的粘合层27c2，以减弱粘合层27c2的粘合力，由此可以容易地从盘27拾取芯片1C。前述后表面处理或切割中使用的胶带3a需要具有强粘合力以经受住在后表面处理或切割中引起的机械应力。但就盘27中的胶带27c而言，需要的粘合力要低于胶带3a的粘合力，以使即使芯片1C很薄，也可以通过在紫外光的辐射下粘合力的降低容易地拾取，而没有破裂。
可以采用如图39所示的这样一种构造，其中当胶带27c从胶带27c背表面通过真空吸盘装置28被吸住时，在有关晶片1C的背表面和胶带27c主表面间的接触状态由面接触变为点接触。根据这种构造，能减少在芯片1C和胶带27c间的接触面积，并因此能更容易地拾取芯片，而没有破裂。在这种情况下，即使没有使用UV胶带，芯片1C的拾取也能容易地完成，但通过使用UV胶带和在拾取时通过对胶带27c的粘合层27c2辐射紫外光，芯片1C的拾取能更容易地完成。至于芯片1C拾取后的装配，它的解释这里将省略，因为它和第一实施方式中的装配相同。
胶带27c处在可移动状态。在每一次搬运中通过更换胶带27c可以消除粘附到胶带27c的杂质粘附到芯片1C的问题。由此，可以确保在搬运期间芯片1C的质量。
此外，通过使用透明材料来形成胶带27c，可以通过胶带27c来检查粘贴到胶带27c的芯片1C背表面。
下面描述关于用于将每个芯片1C容纳到在第二实施方式中的盘27中的方法的实施例。
图40和图41是在将芯片1C容纳到盘27的过程中盘27主要部分的截面图。首先，如图40中所示，通过吸具12真空吸住芯片1C，并在这种状态中将芯片1C搬运到盘27的胶带27c的主表面上方的所希望的位置。在这种情况中，芯片1C在芯片主表面面向吸具12的真空吸盘表面状态下被吸住。随后，释放吸具12的真空吸盘条件。如早先所述，当芯片1C薄至100μm左右时，仅通过释放真空吸盘条件，芯片1C不能从吸具12分离，这不仅是因为芯片1C的轻质量，还因为吸盘效应，静电作用，或在芯片1C主表面侧上形成的聚酰亚胺树脂膜的粘合力。作为对策，同样在第二实施方式中，如图41中所示，将空气轻轻地反向注入到芯片1C侧，从而将芯片1C放置在胶带27c的所希望的位置中，并将芯片粘贴到胶带。这时，由于在第二实施方式中其他已容纳在盘27中的芯片1C被粘贴并被固定在胶带27c，即使从吸具12反向注入的气流经过其他已容纳的芯片1C，也可以防止其他芯片1C的运动。
接下来，描述关于在芯片搬运期间，用于检查芯片1C背表面的方法。图42表示芯片1C背表面以何种方式被检查。如图42，将盘27从图38中所示状态反向，并且沿箭头方向进行芯片1C背表面检查。芯片1C保持粘贴在胶带27c。在完成检查后，再次将盘27反向，使其变到图38中表示的其初始状态。在图30表示的盘90的情况下，当在检查芯片背表面之后，将盘90恢复到其初始状态时，芯片1C可以保持粘贴在上盘90的背表面(顶表面)，不仅由于芯片1C即薄且轻，还由于静电作用和在每个芯片1C主表面上的聚酰亚胺树脂的粘合力。因此，当在从盘拾取芯片1C时，在上盘90处于以上提及的初始状态的情况下，将其移去，引起这样的问题，即在下盘90中的凹处90a处没有芯片1C存在，并因此不可能拾取任何芯片。另一方面，在该第二实施方式，由于在芯片背表面进行检查时，芯片1C保持粘贴并固定在胶带27c，在盘恢复到其初始状态时，芯片1C不会保持粘贴在上盘27的背表面(顶表面)。因此，当在从盘27拾取芯片1C时，在上盘27处于以上提及的初始状态的情况下，将其移去，不会发生如在下盘没有芯片1C存在这种不便，由此允许以令人满意的方式拾取芯片1C。
第三实施方式
在该第三实施方式中，将描述图1中所示晶片厚度测量步骤102A2的一个修改。图43示出了根据该第三实施方式的晶片厚度测量步骤。
在该第三实施方式中，预先在脱机(off-line)的情况下，使用厚度表30测量晶片1W的厚度，并且将所获得的数据传送给后表面处理设备。在相同设备中，探测出放置在真空吸盘台上的晶片1W的后表面高度，并且考虑到测量的晶片厚度值，按所需的量，磨削和抛光晶片背表面。根据该第三实施方式，可以不需要使用昂贵的IR摄像机。
第四实施方式
在该第四实施方式中，将描述关于图1中所示晶片厚度测量步骤102A2的另一个修改。图44表示根据该第四实施方式的晶片厚度测量步骤。
在该第四实施方式中，胶带3a厚度直接由IR摄像机5a或厚度表30测量，并且将获得的数据传送给后表面处理设备。在相同的设备中，探测出在真空吸盘台4上的晶片1W的背表面高度，并且根据探测出的值和胶带3a的厚度，计算出晶片1W的厚度。然后，以真空吸盘台4的上表面作为零参考，按所需的量，磨削和抛光晶片背表面。
第五实施方式
在该第五实施方式中，将描述关于在有黏晶薄膜粘贴在晶片背表面情况下的切割工序。图45至47是在根据该第五实施方式的半导体器件制造期间晶片1W的截面图。
首先，如图45中所示，将黏晶薄膜22粘贴到晶片1W的背表面。黏晶薄膜22通过使用例如环氧树脂或聚酰亚胺树脂的粘合树脂材料和其中并入的导电填料形成。这是用于将芯片固定到引线框或布线板的粘合剂。然后，根据晶片1W主表面上的、以和第一实施方式中同样方式获得的图形数据，进行切割。在该切割工序中，使用例如双轴切片机，在图46，用单轴刀片切割黏晶薄膜22，以及在图47，其后用比单轴刀片的刀刃宽度(切割宽度)小的双轴刀片切割晶片1W。可以用激光束来切割黏晶薄膜22。根据该第五实施方式，可以提供有黏晶薄膜22粘贴在其背表面的芯片1C。
虽然上面以本发明的实施方式为基础具体描述了本发明，当然本发明并不限于以上的实施方式，在不脱离本发明主旨的范围内，可作各种变化。
尽管上面主要针对将其应用于半导体器件制造方法作为本发明的背景应用领域的情况，对本发明进行了描述，但是对其没有限制，而是本发明可同样应用于各自其他方法，例如微机械制造方法。
本发明可应用于半导体器件制造工业。

Claims (26)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有主表面和相对于该主表面的背表面的半导体晶片；
(b)在所述半导体晶片的所述主表面的上方形成具有半导体元件的半导体芯片；
(c)将沿其***具有框架部分的胶带粘贴到所述半导体晶片的所述主表面；
(d)在所述胶带粘贴在所述半导体晶片的所述主表面的状态下，磨削以及之后抛光所述半导体晶片的所述背表面；
(e)在所述胶带粘贴在所述半导体晶片的所述主表面的所述状态下，切割所述半导体晶片以将该晶片分割成单个所述半导体芯片；以及
(f)在所述步骤(e)后取出所述半导体芯片。
2.根据权利要求1所述的方法，还包括，在所述步骤(d)之前的测量粘贴有所述胶带的所述半导体晶片厚度的步骤。
3.根据权利要求1所述的方法，其中所述步骤(e)包括以下步骤：
(e1)识别所述半导体晶片的所述主表面上方的切割区域；以及
(e2)在所述步骤(e1)之后，将切割刀刃从所述半导体晶片的所述背表面侧施加到所述切割区域并切割该晶片。
4.根据权利要求3所述的方法，其中，在所述步骤(e1)，使用红外摄像机，从所述半导体晶片的所述背表面识别在所述半导体晶片的所述主表面上方的所述切割区域。
5.根据权利要求1所述的方法，其中所述步骤(e)包括以下步骤：
(e1)识别在所述半导体晶片的所述主表面上方的切割区域；
(e2)通过使用从所述步骤(e1)获得的所述切割区域图形数据，将激光束从所述半导体晶片的所述背表面侧施加到所述切割区域，以在所述半导体晶片的内部形成改进层；
(e3)通过拉伸所述胶带切割所述半导体晶片。
6.根据权利要求5所述的方法，其中，在所述步骤(e1)，使用红外摄像机，从所述半导体晶片的所述背表面侧识别在所述半导体晶片的所述主表面上方的所述切割区域。
7.根据权利要求1所述的方法，其中所述步骤(e)包括以下步骤：
(e1)识别在所述半导体晶片的所述主表面上方的切割区域；
(e2)在所述半导体晶片的所述背表面上方形成黏晶层；
(e3)在所述步骤(e1)之后，将第一切割刀刃施加到所述半导体晶片的所述切割区域中的所述黏晶层，并切割该晶片；以及
(e4)通过使用在所述步骤(e1)获得的所述切割区域图形数据，将宽度小于所述第一切割刀刃的第二切割刀刃，从所述半导体晶片的所述背表面侧施加到所述切割区域，并切割该晶片。
8.根据权利要求1所述的方法，其中，在所述步骤(f)，从相对于胶带主表面的背表面侧吸取所述胶带，该胶带主表面粘贴有所述半导体晶片的所述主表面，由此将所述胶带主表面和有关的所述半导体芯片主表面间的接触状态从面接触改变为点接触，并在该状态下取出所述半导体芯片。
9.根据权利要求1所述的方法，还包括以下步骤：
(g)在所述步骤(f)取出所述半导体芯片后，将所述半导体芯片粘贴到搬运盘中的压敏粘合胶带；
(h)将粘贴在所述搬运盘中的所述压敏粘合胶带的所述半导体芯片搬运到预定位置。
10.根据权利要求9所述的方法，其中所述搬运盘中的所述压敏粘合胶带具有在紫外光照射下其粘性恶化的性质。
11.根据权利要求9所述的方法，其中所述搬运盘中的所述压敏粘合胶带可拆卸地粘贴在所述搬运盘。
12.根据权利要求9所述的方法，其中所述搬运盘中的所述压敏粘合胶带是透明的。
13.根据权利要求1所述的方法，还包括以下步骤：
(g)在所述步骤(f)取出所述半导体芯片之后，将每一个所述半导体芯片安装到预定的衬底上方。
14.根据权利要求1所述的方法，其中经过所述步骤(d)之后的所述半导体晶片厚度为100μm或更小。
15.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有主表面和相对于该主表面的背表面的半导体晶片；
(b)在所述半导体晶片的所述主表面的上方形成具有半导体元件的半导体芯片；
(c)将沿其***具有框架部分的胶带粘贴到所述半导体晶片的所述主表面；
(d)在所述胶带粘贴在所述半导体晶片的所述主表面的状态下，磨削以及之后抛光所述半导体晶片的所述背表面；以及
(e)在所述步骤(d)之后，将所述半导体晶片运送到外部，其中所述胶带粘贴在所述半导体晶片的所述主表面。
16.根据权利要求15所述的方法，作为在所述外部执行的步骤，还包括以下步骤：
(f)切割所述半导体晶片以将该晶片分割成单个所述半导体芯片，其中所述胶带粘贴在所述半导体晶片的所述主表面；以及
(g)在所述步骤(f)之后取出所述半导体芯片。
17.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有主表面和相对于主表面的背表面的半导体晶片；
(b)在所述半导体晶片的所述主表面的上方形成具有半导体元件的半导体芯片；
(c)将沿其***具有框架部分的胶带粘贴到所述半导体晶片的所述主表面；
(d)在所述胶带粘贴在所述半导体晶片的所述主表面的状态下，磨削以及之后抛光所述半导体晶片的所述背表面；
(e)在所述胶带粘贴在所述半导体晶片的所述主表面的所述状态下，切割所述半导体晶片以将该晶片分割成单个所述半导体芯片；以及
(f)在所述步骤(e)之后，将所述半导体芯片运送到外部，其中所述胶带粘贴在所述半导体晶片的所述主表面。
18.根据权利要求17所述的方法，作为在所述外部执行的步骤，还包括以下步骤：
(g)在所述步骤(f)后，取出所述半导体芯片，并将每一个所述半导体芯片安装到预定的衬底上方。
19.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有主表面和相对于该主表面的背表面的半导体晶片；
(b)在所述半导体晶片的所述主表面的上方形成具有半导体元件的半导体芯片；
(c)磨削以及之后抛光所述半导体晶片的所述背表面；
(d)切割所述半导体晶片以将该晶片分割成单个所述半导体芯片；
(e)在所述步骤(d)之后，取出所述半导体芯片并将它们粘贴到搬运盘中的压敏胶带；以及
(f)将粘贴在所述搬运盘中的所述压敏胶带的所述半导体芯片搬运到预定位置。
20.根据权利要求19所述的方法，其中所述步骤(e)包括在所述步骤(d)之后将每一个所述半导体芯片搬运到所述搬运盘中预定位置的步骤，在该步骤中，通过真空吸盘装置吸住所述半导体芯片，释放所述真空吸盘装置的真空吸盘条件，以及反向注入空气，由此使得所述半导体芯片从所述真空吸盘装置分离并落到所述搬运盘中的所述压敏粘合胶带侧。
21.根据权利要求19所述的方法，其中所述搬运盘中的所述压敏粘合胶带具有在紫外光照射下其粘性恶化的性质。
22.根据权利要求19所述的方法，其中所述搬运盘中的所述压敏粘合胶带可拆卸地粘贴在所述搬运盘。
23.根据权利要求19所述的方法，其中所述搬运盘中的所述压敏粘合胶带是透明的，并且通过所述搬运盘中的所述压敏胶带检查所述半导体芯片的所述背表面。
24.根据权利要求19所述的方法，还包括以下步骤，在从所述搬运盘中取出所述半导体芯片后，将每一个所述半导体芯片安装到预定的衬底上方。
25.根据权利要求19所述的方法，其中在每个所述半导体芯片的所述主表面的上方形成聚酰亚胺树脂薄膜。
26.根据权利要求19所述的方法，其中经过所述步骤(c)后的所述半导体晶片厚度为100μm或更小。
CN2005100666009A 2004-05-20 2005-04-28 半导体器件的制造方法 Expired - Fee Related CN100407379C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004150048A JP2005332982A (ja) 2004-05-20 2004-05-20 半導体装置の製造方法
JP150048/2004 2004-05-20

Publications (2)

Publication Number Publication Date
CN1700424A true CN1700424A (zh) 2005-11-23
CN100407379C CN100407379C (zh) 2008-07-30

Family

ID=35375733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100666009A Expired - Fee Related CN100407379C (zh) 2004-05-20 2005-04-28 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US20050260829A1 (zh)
JP (1) JP2005332982A (zh)
KR (1) KR20060048012A (zh)
CN (1) CN100407379C (zh)
TW (1) TW200539338A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169849A (zh) * 2009-12-25 2011-08-31 日东电工株式会社 芯片保持用胶带、其制造方法及使用它制造半导体装置的方法、及芯片状工件的保持方法
CN102683256A (zh) * 2011-03-11 2012-09-19 富士电机株式会社 制造半导体装置的设备和方法
CN102848303A (zh) * 2011-06-30 2013-01-02 株式会社东芝 半导体晶片的加工方法、加工装置以及半导体晶片
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN107108201A (zh) * 2014-12-15 2017-08-29 W.L.戈尔及同仁股份有限公司 用于微机电***的排气件附接***
CN107305864A (zh) * 2016-04-19 2017-10-31 株式会社迪思科 SiC晶片的加工方法
CN107464778A (zh) * 2016-06-02 2017-12-12 株式会社迪思科 晶片生成方法
CN107564833A (zh) * 2016-07-01 2018-01-09 韩美半导体株式会社 半导体导带排列装置及半导体导带排列方法
CN107580681A (zh) * 2015-05-07 2018-01-12 泰克诺探头公司 尤其用于减小节距的应用的、具有竖直探针的测试头
CN108091605A (zh) * 2017-12-06 2018-05-29 英特尔产品（成都）有限公司 一种降低晶圆误剥离的方法
CN112309906A (zh) * 2019-08-01 2021-02-02 株式会社迪思科 处理基板的方法
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法
CN112309906B (zh) * 2019-08-01 2024-07-02 株式会社迪思科 处理基板的方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
US7910822B1 (en) * 2005-10-17 2011-03-22 Solaria Corporation Fabrication process for photovoltaic cell
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
KR100675001B1 (ko) * 2006-01-04 2007-01-29 삼성전자주식회사 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
KR20080015363A (ko) 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP4994757B2 (ja) * 2006-09-15 2012-08-08 三菱電機株式会社 半導体装置の製造方法、半導体ウエハおよび半導体装置
KR100825798B1 (ko) * 2006-12-29 2008-04-28 삼성전자주식회사 다이싱 방법
JP5122854B2 (ja) * 2007-04-13 2013-01-16 株式会社ディスコ デバイスの研削方法
US7977211B2 (en) * 2007-04-17 2011-07-12 Imec Method for reducing the thickness of substrates
JP2010062375A (ja) * 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法
KR101006526B1 (ko) * 2008-10-22 2011-01-07 주식회사 하이닉스반도체 웨이퍼 마운트 테이프, 이를 이용한 웨이퍼 가공 장치 및 방법
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
JP5473655B2 (ja) * 2010-02-10 2014-04-16 株式会社ディスコ 裏面撮像テーブルユニット
JP2011245610A (ja) 2010-05-31 2011-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
KR101617600B1 (ko) 2010-06-08 2016-05-02 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
JP5645678B2 (ja) * 2011-01-14 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2012106191A2 (en) 2011-02-01 2012-08-09 Henkel Corporation Pre- cut wafer applied underfill film
KR101997293B1 (ko) * 2011-02-01 2019-07-05 헨켈 아이피 앤드 홀딩 게엠베하 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
US8987898B2 (en) 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
JP5583098B2 (ja) * 2011-09-28 2014-09-03 古河電気工業株式会社 脆性ウェハ加工用粘着テープ及びそれを用いた脆性ウェハの加工方法
PL2773580T3 (pl) * 2011-11-02 2016-07-29 Langhammer Gmbh Urządzenie do przenoszenia i manipulacji produktami
JP6004705B2 (ja) * 2012-04-02 2016-10-12 株式会社ディスコ 接着フィルム付きチップの形成方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP5886821B2 (ja) 2013-01-04 2016-03-16 ピーエスケー インコーポレイテッド 基板処理装置及び方法
US20160005653A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Flexible wafer-level chip-scale packages with improved board-level reliability
JP6532273B2 (ja) * 2015-04-21 2019-06-19 株式会社ディスコ ウェーハの加工方法
SG10202100910UA (en) * 2015-08-18 2021-03-30 Ebara Corp Substrate adsorption method, substrate holding apparatus, substrate polishing apparatus, elastic film, substrate adsorption determination method for substrate holding apparatus, and pressure control m
SG10201606197XA (en) * 2015-08-18 2017-03-30 Ebara Corp Substrate adsorption method, substrate holding apparatus, substrate polishing apparatus, elastic film, substrate adsorption determination method for substrate holding apparatus, and pressure control method for substrate holding apparatus
US20170084490A1 (en) * 2015-09-18 2017-03-23 Stmicroelectronics, Inc. Method for making ic with stepped sidewall and related ic devices
JP6608713B2 (ja) * 2016-01-19 2019-11-20 株式会社ディスコ ウエーハの加工方法
JP6685592B2 (ja) * 2016-03-03 2020-04-22 株式会社ディスコ ウェーハの加工方法
KR102566170B1 (ko) * 2016-09-12 2023-08-10 삼성전자주식회사 웨이퍼 타공 장치
JP6312229B1 (ja) * 2017-06-12 2018-04-18 信越半導体株式会社 研磨方法及び研磨装置
JP7130323B2 (ja) * 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
JP7134561B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7134560B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
CN109048504B (zh) * 2018-06-28 2020-01-14 华灿光电股份有限公司 一种晶圆的加工方法
CN115602532B (zh) * 2022-12-13 2023-04-18 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种实现晶片分离的方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774131A (ja) * 1993-09-02 1995-03-17 Matsushita Electric Ind Co Ltd ダイシング装置及び半導体チップの加工方法
DE19520238C2 (de) * 1995-06-02 1998-01-15 Beiersdorf Ag Selbstklebeband
EP0979852B1 (en) * 1998-08-10 2004-01-28 LINTEC Corporation A dicing tape and a method of dicing a semiconductor wafer
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPWO2003028072A1 (ja) * 2001-09-20 2005-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169849B (zh) * 2009-12-25 2014-05-28 日东电工株式会社 芯片保持用胶带、工件保持方法和半导体装置制造方法
CN102169849A (zh) * 2009-12-25 2011-08-31 日东电工株式会社 芯片保持用胶带、其制造方法及使用它制造半导体装置的方法、及芯片状工件的保持方法
CN102683256A (zh) * 2011-03-11 2012-09-19 富士电机株式会社 制造半导体装置的设备和方法
CN102683256B (zh) * 2011-03-11 2016-06-15 富士电机株式会社 制造半导体装置的设备和方法
CN102848303A (zh) * 2011-06-30 2013-01-02 株式会社东芝 半导体晶片的加工方法、加工装置以及半导体晶片
CN102848303B (zh) * 2011-06-30 2015-07-15 株式会社东芝 半导体晶片的加工方法、加工装置以及半导体晶片
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN107108201A (zh) * 2014-12-15 2017-08-29 W.L.戈尔及同仁股份有限公司 用于微机电***的排气件附接***
CN107580681A (zh) * 2015-05-07 2018-01-12 泰克诺探头公司 尤其用于减小节距的应用的、具有竖直探针的测试头
CN107580681B (zh) * 2015-05-07 2020-06-19 泰克诺探头公司 尤其用于减小节距的应用的、具有竖直探针的测试头
CN106920762B (zh) * 2015-12-24 2020-03-10 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN107305864A (zh) * 2016-04-19 2017-10-31 株式会社迪思科 SiC晶片的加工方法
CN107305864B (zh) * 2016-04-19 2022-12-06 株式会社迪思科 SiC晶片的加工方法
CN107464778A (zh) * 2016-06-02 2017-12-12 株式会社迪思科 晶片生成方法
CN107464778B (zh) * 2016-06-02 2023-05-12 株式会社迪思科 晶片生成方法
CN107564833A (zh) * 2016-07-01 2018-01-09 韩美半导体株式会社 半导体导带排列装置及半导体导带排列方法
CN107564833B (zh) * 2016-07-01 2022-01-14 韩美半导体株式会社 半导体导带排列装置及半导体导带排列方法
CN108091605A (zh) * 2017-12-06 2018-05-29 英特尔产品（成都）有限公司 一种降低晶圆误剥离的方法
CN108091605B (zh) * 2017-12-06 2018-12-21 英特尔产品（成都）有限公司 一种降低晶圆误剥离的方法
CN112309906A (zh) * 2019-08-01 2021-02-02 株式会社迪思科 处理基板的方法
CN112309906B (zh) * 2019-08-01 2024-07-02 株式会社迪思科 处理基板的方法
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法

Also Published As

Publication number Publication date
CN100407379C (zh) 2008-07-30
TW200539338A (en) 2005-12-01
JP2005332982A (ja) 2005-12-02
US20050260829A1 (en) 2005-11-24
KR20060048012A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
CN1700424A (zh) 半导体器件的制造方法
KR20220043103A (ko) 웨이퍼 가공 방법
CN1664991A (zh) 半导体装置及其制造方法
JP5877663B2 (ja) ウエーハの研削方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP4769429B2 (ja) 半導体装置の製造方法
CN1160768C (zh) 芯片的拾取装置及半导体装置的制造方法
JP4927484B2 (ja) 積層用デバイスの製造方法
JP6637831B2 (ja) デバイスの製造方法及び研削装置
US8016973B2 (en) Film bonding method, film bonding apparatus, and semiconductor device manufacturing method
US20060223234A1 (en) Semiconductor-device manufacturing method
CN100347845C (zh) 制造半导体器件的方法
US20070155131A1 (en) Method of singulating a microelectronic wafer
CN1292455C (zh) 半导体器件及其制造方法
CN101040376A (zh) 半导体芯片制造方法
CN1722406A (zh) 切割薄片及其制造方法、半导体装置的制造方法
CN1779469A (zh) 探针卡、测试垫及保护结构
CN1582486A (zh) 半导体器件及其制造方法
JP4800715B2 (ja) ウェーハの分割方法
JP2007266364A (ja) ウエーハの処理方法および処理装置
JP5959188B2 (ja) ウエーハの加工方法
JP5840003B2 (ja) ウエーハの加工方法
JP2005340431A (ja) 半導体装置の製造方法
US20230249282A1 (en) Wafer manufacturing method
CN107316833B (zh) 晶片的加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20100428