CN1779469A - 探针卡、测试垫及保护结构 - Google Patents

探针卡、测试垫及保护结构 Download PDF

Info

Publication number
CN1779469A
CN1779469A CN200510105306.4A CN200510105306A CN1779469A CN 1779469 A CN1779469 A CN 1779469A CN 200510105306 A CN200510105306 A CN 200510105306A CN 1779469 A CN1779469 A CN 1779469A
Authority
CN
China
Prior art keywords
testing cushion
wafer
testing
sealing ring
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510105306.4A
Other languages
English (en)
Other versions
CN100516888C (zh
Inventor
赵特宗
苏昭源
曹佩华
黄传德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1779469A publication Critical patent/CN1779469A/zh
Application granted granted Critical
Publication of CN100516888C publication Critical patent/CN100516888C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种探针卡、测试垫及保护结构，所述探针卡具有一在半导体集成电路进行操作测试时传送及接收电子信号的构件；以及多个延伸自该构件的探针，且探针与测试垫相接触并与测试垫的最大距离重叠。本发明的测试垫为一放置在晶圆中密封环之间的导电材料，测试垫在密封环间具有一方位，使直接相邻于密封环的材料最少化。另，测试垫置于保护层内的开口中，且该开口位于晶圆中最高金属层之上并与测试垫尺寸相容，因此测试垫不会与保护层相接触。本发明的保护结构包括一保护层、一延伸穿过保护层的测试垫以及一位于保护层内且接近于测试垫边界的沟槽。本发明可改善晶圆切割后，残留的测试垫材料所引发的剥落及破裂。

Description

探针卡、测试垫及保护结构
技术领域
本发明有关于半导体集成电路测试及其装置，而特别关于在晶圆电性测试中测试垫(test pads)及探针卡(probe cards)的改良。
背景技术
业界通常使用晶片电性测试法(WAT)来检验半导体晶圆及其他基底中的缺陷。在晶片电性测试法中，会在相邻晶粒(wafer dies)间的晶圆切割线(scribe lines)上形成一或多个测试垫。
探针卡是用来检测半导体晶圆上电路元件的电性。探针卡包括了用来与测试垫接触的多个探针。电性测试后，沿着晶圆切割线切割将晶粒分开。
在现有技术中，在大多数硅晶片设计中提供密封环(seal rings)来阻止晶粒中心破裂，或在晶粒封装或操作中阻挡移动离子或湿气进入电路区的微电子元件。密封环是将每个晶粒中心环绕及隔绝。在晶圆切割后残留在密封环前方的测试垫残留物会引发问题。残留的测试垫材料常常引起测试垫剥落，换言之，残留测试垫材料会朝着密封环剥落。当残留测试垫材料剥落时，裂口会由残留物的下方开始朝主动元件的所在即晶粒中心扩张。当裂口损害到晶粒造成漏电流时，这样的裂口会引发可靠度降低的问题。
一种用来解决剥落问题的方法是将测试垫的面积减少，因此在晶圆切割后会有较少的测试垫残留物。然而，减少测试垫的面积会使得探针卡的探针不易与测试垫接触或接合。因此，需要能改善剥落及探针接触的解决方法。
发明内容
有鉴于此，本发明的目的就在于改善晶圆切割后，残留的测试垫材料所引发的剥落及破裂。
为达成上述目的，本发明提供一种探针卡、测试垫及保护结构，其中该探针卡包括：一构件，用以在半导体集成电路进行操作测试时，传送及接收电子信号，其中该半导体集成电路具有多个测试垫；以及多个探针，延伸自该构件，其中该多个探针的自由端接触该测试垫且大抵与该测试垫的最大距离重叠。
本发明所述的探针卡，当平面俯视该探针卡时，该多个探针以倾斜方式自该探针卡表面伸出。
本发明的测试垫包括：一垫片，为一导电材料且置于该晶圆或基底上的密封环之间，该垫片具有一转动方位，使直接相邻于该密封环的该垫片材料最少化。
本发明所述的测试垫，该垫片形状为一多边形。
本发明的另一种测试垫，其特征在于适用于具有一保护层的晶圆，该保护层具有一开口，露出最上层金属，所述测试垫包括：一导电材料层，置于该开口中，其中该开口及该导电材料层不与该保护层相接触。
本发明所述的测试垫，该测试垫置于一晶圆切割线上。
本发明所述的测试垫，该开口的一例壁不与相邻的该导电材料层的侧壁相接触。
本发明所述的测试垫，该测试垫置于该晶圆或基底的密封环间，且至少具有一形状或一转动方位，使直接相邻于该密封环的垫片材料最少化。
本发明的保护结构包括：一晶圆，具有一保护层及一延伸穿过该保护层的测试垫；以及一沟槽(trench)，位于该保护层中且接近该测试垫的边缘。
本发明所述的保护结构，该沟槽填满一氧化物。
本发明所述的保护结构，该沟槽的延伸方向平行于该晶圆的一密封环。
本发明所述的保护结构，该沟槽介于该测试垫及该密封环之间。
本发明所述的保护结构，更包括：另一沟槽，位于该保护层中且接近该测试垫的边缘，其中一沟槽以氧化物或氮化物填满且延伸至高于保护层的顶部表面，而另一个沟槽填满氧化物或氮化物，且至少向下延伸至部分金属间介电层内。
本发明所述的保护结构，该测试垫置于该晶圆的密封环之间，且该垫片至少具有一形状或一转动方位，使直接相邻于该密封环的垫片材料最少化。
本发明可改善晶圆切割后，残留的测试垫材料所引发的剥落及破裂。
附图说明
图1A为传统测试垫的平面图；
图1B为在晶圆切割后传统测试垫的平面图；
图1C为传统测试垫的截面图；
图2A为测试垫第一实施例的平面图；
图2B为在晶圆切割后图2A中测试垫的平面图；
图3A为本发明测试垫第二实施例的平面图；
图3B为本发明测试垫第三实施例的平面图；
图4为本发明测试垫第四实施例的平面图；
图5为本发明测试垫第五实施例的截面图；
图6A为本发明保护结构第一及第二实施例的截面图；
图6B为本发明保护结构的平面图；
图7A为本发明中探针卡的正面图；
图7B为图7A中探针卡的平面图；
图8A为探针从基底伸出至接触晶圆上测试垫的平面图；
图8B为本发明中探针卡在测试垫上探针量测痕迹的平面图；
图9A为在先前技术中探针接触晶圆上测试垫的平面图；
图9B为在先前技术中探针卡在测试垫上量测痕迹的平面图。
具体实施方式
为了让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：
本发明有关于晶片电性测试或其他应用中的测试垫。在一些实施例中，测试垫的材料可为铝或其他导电材料。在其他实施例中，测试垫可为非导电材料。在一些实施例中，测试垫可在相邻晶粒间的晶圆切割线中使用。在其他实施例中，测试垫可在晶圆其他区域中使用。
在相邻晶粒密封环间的测试垫具有一特定形状及一特定方位，可大致降低测试垫直接与密封环相接触的面积。减少测试垫与密封环接触的面积，也就大致减少了在晶圆切割后测试垫残留在密封环前的量，因此可大抵避免因垫片剥落而产生的破裂穿过密封环至电子元件的所在的晶粒中心。这样的破裂会造成关于可靠度上的问题，例如晶粒中心损坏及引发漏电流等。
图1A显示传统正方形测试垫30的平面图。测试垫放置在第一晶粒10a的第一密封环12a及第二晶粒10b的第二密封环12b间的晶圆切割线，且测试垫平行于第一晶粒10a的第一密封环12a。就此图而言，晶圆切割线20的宽度Wscribe约为72μm，测试垫长度LG及宽度Wa皆约为70μm。传统上在宽度72μm的晶圆切割线中测试垫对边32a及32b平行且并排于第一及第二密封环12a、12b。传统测试垫的方位和形状使得在密封环12a及12b前的测试垫材料最大化，通过沿着晶圆切割线切割将第一10a及第二10b晶粒分开。切割过程会产生一切割线40，其宽度Wsaw小于测试垫30宽度Wa。因此在密封环12a及12b前，测试垫会有一明显的残留量，如图1B所示。因此会大大提高垫片剥落及破裂穿过主动元件所在的晶粒中心。
图2A显示本发明第一实施例的测试垫130平面图。测试垫130具有一类似于图1A所示测试垫30的形状，皆为正方形。测试垫130是由图1A所示的传统的测试垫的方位旋转而成，以使测试垫130的对边132a、132b、134a及134b不与第一和第二密封环并排且平行。在本实施例中，自图1A中传统测试垫的方位大约转动45度。方位转动45度后，可在相同的晶圆切割线20中减少切割后残留测试垫130的面积。假定在晶圆切割线中，当测试垫130相对于图1A中的测试垫转动45度时，测试垫130对角线长度W1为70μm。
当第一及第二晶粒沿晶圆切割线切割分开后，方位转动后的测试垫130更完全地被移除。因此，降低了在晶粒10a及10b中密封环12a及12b前测试垫的残留量，如图2B所示，因此测试垫破裂及剥落的可能性降低。图3A及图3B显示本发明第二及第三实施例的测试垫230及330的。在第二及第三时实施例中，将测试垫的形状修改成六角形来大抵降低测试垫直接与密封窗前部相接触的面积。
图3A中第一实施例六角形的测试垫230在宽度72μm的晶圆切割线中调整方位至对边232a及232b并排且平行于第一12a及第二12b密封环。在本实施例中(假定晶圆切割线宽为72μm)，测试垫230对边宽度W2为70μm。当对边宽度Wa及W2一致时，六角形测试片对边232a及232b的边长较图1A中传统测试垫30的对边边长短。因此，在晶圆切割后，晶粒10a及10b密封环12a及12b前的测试垫残留量会减少，进而降低剥落及晶粒中心破裂的可能性。
可将图3A中测试垫转动大约45度，如图3B中测试垫330的对边332a、332b、334a、334b、336a及336b不与第一12a及第二12b密封环并排及平行。在本实施例中(假定晶圆切割线宽为72μm)测试垫角对角宽度为70μm。测试垫330残留的面积小于图3A中测试垫230的残留面积。当沿着晶圆切割线将第一10a及第二10b晶粒分开时，图3B中转动过的六角形测试垫330可被移除的更完全，因此，在晶粒10a及10b的密封环12a及12b前的测试垫残留量减少，更进一步降低剥落、晶粒中心破裂及相关损害发生的可能性。
图4显示本发明第四实施例测试垫430的平面图。将第四实施例中的测试垫430为八边形。将本发明中测试垫430在宽度72μm的晶圆切割线中调整方向，使得测试垫中的对边432a及432b并排且平行于第一12a及第二12b密封环。在本实施例中(假定晶圆切割线宽为72μm)，测试垫的边对边宽度W4为70μm的。此八边形测试垫对边432a及432b的边长较图1A中传统测试垫的边长30短，其中两测试垫宽度W4及Wa相同，因此，在晶圆切割后晶粒的密封环12a及12b前的测试垫残留量减少。在本发明的上述实施例中，八边形测试垫430降低了剥落、破裂及相关损害发生的可能性。上述对于测试垫的形状及设置角度方位的叙述只是一示范性的描述，也可以是其他用来降低晶圆切割后密封环前测试垫残留物的测试垫形状及角度方位。例如为多边形的测试垫，包括但不限于：矩形、圆形及椭圆形。另外，测试垫也可为不规则的形状。测试垫可转动不同角度，例如测试垫可转30度或40.5度。在一较佳实施例中，本发明的测试垫可转动约5至45度。
图1C显示传统测试垫30的截面图。如图所示，多个金属层50、51及52(为了清楚显示的目的，M6-M8只有最高的金属层显示出来)形成在晶圆或基底上(两者皆无显示)。金属层50、51及52被介电层60隔开，其中介电层可为氟硅玻璃(FGS)或氮化硅层。一保护层70形成在顶部金属层52上。保护层可由一较低的氮化硅层72、等离子加强氧化硅(PEOX)层74及上部的等离子加强氮化硅(PESiN)层76所组成。虽然图示中未显示，但保护层70也可为单一的等离子氮化硅(PESiN)层。测试垫置于保护层70内最高金属层52上的开口80中。开口80尺寸大小不超过金属层52的边界。
图5显示本发明第五实施例测试垫的截面图。多个金属层50、51及52形成在晶圆或基底上(两者皆未显示)。金属层50、51及52被介电层60隔开，其中介电层可为氟硅玻璃(FGS)或氮化硅层。一保护层70形成在顶部金属层52上。保护层可由较低的氮化硅层72、等离子加强氧化硅(PEOX)层74及上部的等离子加强氮化硅(PESiN)层76所组成，或为单一的等离子加强氮化硅(PESiN)层。
测试垫530置于形成在保护层70中最高金属层52上的开口580中。开口580尺寸范围超过最高金属层边界52a及52b，而不同于如图1C所示的传统测试垫设计。
用金属层535将开口508填满，以形成测试垫530，该金属例如是铝。将金属层535置于开口580中，使得在保护层70中测试垫530的侧壁531及开口580的侧壁581之间保留一缺口，用来制造与图1C中传统的测试垫的设置方式不同的，不与保护层70接触、不延伸超过保护层70顶部表面或不与保护层重叠的无接触测试垫。本发明中无接触的测试垫530在晶圆切割后可防止破裂延伸穿过保护层至晶粒中心或基底。
本发明的另一个目的是形成一保护结构，防止在晶圆切割后破裂蔓延至晶粒中心。图6A显示本发明第一及第二实施例中保护结构的截面图。如图6A及图6B所示，多个金属层50、51及52形成在一晶圆或基底上。以介电层60将金属层50、51及52分开，其中介电层可为氟硅玻璃(FSG)或氮化硅。一保护层70形成在金属层52的顶部，举例来说，保护层70可为由一较低的氮化硅层72、中间的等离子加强氧化硅(PEOX)层74以及上部的等离子加强氮化硅(PESiN)层76所组成。一测试垫30置于保护层70内最高金属层52的开口中。在此实施例中，测试垫不在晶圆切割线的边界中(图示中只显示一边界)。
图6A中所示的保护结构，包括一绝缘沟槽600，形成在测试垫30与密封环620间的保护层内。绝缘沟槽600可用传统蚀刻技术完成，且其所在位置较接近测试垫30。
如图6B中的平面结构，绝缘沟槽600的延伸方向平行于密封环620，其长度可取决于测试垫30长度、晶粒尺寸及测试垫数量。在一实施例中，可提供每一个测试垫一绝缘沟槽。在上述的实施例中，绝缘沟槽600的长度大约相等或略长于测试垫。在另一实施例中，多个测试垫具有一单独且连续的绝缘沟槽600，在此实施例中，单独且连续的绝缘沟槽长度大约相等或略长于所有测试垫的长度(包含其间的间隔)。
图6A显示，绝缘沟槽部分延伸至等离子加强氮化硅(PESiN)层76内部达约0.1至0.5μm，其深度取决于制程设计。在一实施例中，绝缘沟槽600可更深入等离子加强氮化硅(PESiN)层76或穿过等离子加强氮化硅(PESiN)层76至另一层或保护层内。在另一种实施例中，绝缘沟槽可完全穿过保护层70至内部金属介电层60。
在本发明的所有实施例中，可以氧化物或氮化物将绝缘沟槽600填满至延伸到保护层70(等离子加强氮化硅层76)之上。在一实施例中，以氧化物或氮化物填满的沟槽可延伸至保护层上约0.01至5μm，其取决于顶部金属厚度的制程设计。
绝缘沟槽600可在晶圆切割后，用来阻挡残留测试垫材料剥落所引起的破裂。因此在晶圆切割后，防止了破裂蔓延至保护层70内。
如图6A所示，保护结构同时包括一破裂停止层700，其始于保护层70的顶部表面下，且大抵垂直延伸穿过内部金属介电层60最上面的部分。在一实施例中，破裂停止层700可与绝缘沟槽600相连接。
如图6B所示的平面结构，破裂停止层700位于测试垫30及密封环620之间，且延伸方向平行于密封环620。一般而言，破裂停止层700置于较接近测试垫30的位置。类似于绝缘沟槽600，破裂停止层700的长度取决于：测试垫30的长度、晶粒尺寸及测试垫的数量等。在一实施例中，每一个测试垫具有一个破裂停止层，此时破裂停止层的长度可近似或略长于测试垫。在另一实施例中，两个或多个测试垫具有一单独且连续的破裂停止层，此时单独且连续的破裂停止层的长度可近似或略长于所有测试垫的长度(包含其间间隔)。
可在形成等离子加强氮化硅(PESiN)层76之前，以氧化物或氮化物填满内部金属间介电层60中蚀刻出的沟槽，以完成破裂停止层700。当破裂停止层700完成后，接着在其上形成等离子加强氮化硅(PESiN)层76。
破裂停止层700可作为一阻挡层，用来阻止晶圆切割后，由于残留测试垫材料剥落所引发的破裂。因此，可预防在晶圆切割后产生的破裂蔓延至保护层中。虽然绝缘沟槽600及破裂停止层700皆显示于图中，但破裂停止层也可单独使用。除此之外，上述两种保护结构可单独或合并与上述的测试垫结构结合使用。
本发明的另一方面是有关于在半导体集成电路中用来电性测试的探针卡。本发明的探针卡也可用来进行元件表现测试、电路板操作测试、其他有关于半导体集成电路的测试以及电路调整。探针卡包含了多个由基底伸出的探针，将探针的自由端接触晶圆上的测试垫，且大致重叠测试垫的最长距离。
图7A及图7B分别显示本发明实施例中探针卡800的立体图及平面图。探针卡800包含了一基底810，例如一电路板，及多个由基底810底层表面811伸出的探针。探针卡800于测试垫上施加或或接收一电子信号，例如在晶片电性测试中，通过探针820及探针基底810连接至测试仪器(无显示)以记录及显示测试结果，或施加电流于探针卡800上来调整半导体集成电路。
如图8A所示的平面图，将由探针基底810伸出的探针820的自由端或尖端接触并重叠测试垫最长距离Dmax，可与测试垫产生最大的接触面积。相反的，图9A显示在现有技术中将探针920的尖端921接触跨过测试垫上最小距离Dmin。接触并重叠最大距离Dmax所得较大的接触面积，确保了探针820尖端与测试垫830的稳定接触。图8B显示本发明测试垫830上由探针卡800的探针820所产生的探针痕迹850。图9B显示传统探针卡的探针920在测试垫830上所产生的探针痕950。比较图8B及图9B可得知，由于探针820横跨过测试垫830的最大距离Dmax可获得最大的接触面积，因此本发明探针卡所产生的探针痕迹850较现有技术中所产生的探针痕迹950大。
在图7B的平面俯视图中，探针820以一倾斜的方式自基底伸出，并将探针820的自由端接触并重叠于图1A中传统的测试垫(或图3A或图4中本发明测试垫)的最大距离，以产生最大的接触面积。也可经由将测试垫转动45度如图2A及图3B所示但探针不倾斜以达上述相同效果。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
20：测试垫
51、52、53：金属层
60：金属间介电层
70：保护层
72：氮化硅层
74：等离子加强氧化硅
76：等离子加强氮化硅层
80：开口
600：沟槽
610：氧化物或氮化物
620：密封环
700：破裂停止层
10a：第一晶粒
12a：第一密封环
10b：第二晶粒
12b：第二密封环
20：晶圆切割线
32a及32b：测试垫对边
30、130、230、330、430、530、830：测试垫
232a及232b：对边
332a、332b、334a、334b、336a及336b：对边
432a及432b：对边
580：开口
535：金属层
581：开口
74：等离子加强氧化硅(PEOX)层
76：等离子加强氮化硅(PESiN)层
600：绝缘沟槽
620：密封环
700：破裂停止层
800：探针卡
810：基底
811：表面
820：探针
920：探针
921：尖端
850、950：探针痕迹

Claims (14)

1.一种探针卡，其特征在于所述探针卡包括：
一构件，用以在半导体集成电路进行操作测试时，传送及接收电子信号，其中该半导体集成电路具有多个测试垫；以及
多个探针，延伸自该构件，其中该多个探针的自由端接触该测试垫且与该测试垫的最大距离重叠。
2.根据权利要求1所述的探针卡，其特征在于，当平面俯视该探针卡时，该多个探针以倾斜方式自该探针卡表面伸出。
3.一种测试垫，其特征在于所述测试垫包括：
一垫片，为一导电材料且置于该晶圆或基底上的密封环之间，该垫片具有一形状，使直接相邻于该密封环的垫片材料最少化。
4.根据权利要求3所述的测试垫，其特征在于，该垫片形状为一多边形。
5.一种测试垫，其特征在于适用于具有一保护层的晶圆，该保护层具有一开口，露出最上层金属，所述测试垫包括：
一导电材料层，置于该开口中，其中该开口及该导电材料层不与该保护层相接触。
6.根据权利要求5所述的测试垫，其特征在于，该测试垫置于一晶圆切割线上。
7.根据权利要求5所述的测试垫，其特征在于，该开口的一侧壁不与相邻的该导电材料层的侧壁相接触。
8.根据权利要求5所述的测试垫，其特征在于，该测试垫置于该晶圆或基底的密封环间，且至少具有一形状或一转动方位，使直接相邻于该密封环的垫片材料最少化。
9.一种保护结构，其特征在于所述保护结构包括：
一晶圆，具有一保护层及一延伸穿过该保护层的测试垫；以及
一沟槽，位于该保护层中且接近该测试垫的边缘。
10.根据权利要求9所述的保护结构，其特征在于，该沟槽填满一氧化物。
11.根据权利要求9所述的保护结构，其特征在于，该沟槽的延伸方向平行于该晶圆的一密封环。
12.根据权利要求11所述的保护结构，其特征在于，该沟槽介于该测试垫及该密封环之间。
13.根据权利要求9所述的保护结构，其特征在于，更包括另一沟槽，位于该保护层中且接近该测试垫的边缘，其中一沟槽以氧化物或氮化物填满且延伸至高于保护层的顶部表面，而另一个沟槽填满氧化物或氮化物，且至少向下延伸至部分金属间介电层内。
14.根据权利要求9所述的保护结构，其特征在于，该测试垫置于该晶圆的密封环之间，且该垫片至少具有一形状或一转动方位，使直接相邻于该密封环的垫片材料最少化。
CNB2005101053064A 2004-11-23 2005-09-23 探针卡、测试垫及保护结构 Active CN100516888C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/996,242 2004-11-23
US10/996,242 US20060109014A1 (en) 2004-11-23 2004-11-23 Test pad and probe card for wafer acceptance testing and other applications

Publications (2)

Publication Number Publication Date
CN1779469A true CN1779469A (zh) 2006-05-31
CN100516888C CN100516888C (zh) 2009-07-22

Family

ID=36460367

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101053064A Active CN100516888C (zh) 2004-11-23 2005-09-23 探针卡、测试垫及保护结构

Country Status (3)

Country Link
US (1) US20060109014A1 (zh)
CN (1) CN100516888C (zh)
TW (1) TWI293368B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102288793A (zh) * 2010-06-17 2011-12-21 台湾积体电路制造股份有限公司 探针卡及其制作方法以及测试半导体元件的方法
CN102455373A (zh) * 2010-10-19 2012-05-16 群成科技股份有限公司 探针卡结构
CN101937887B (zh) * 2009-07-02 2012-11-28 南茂科技股份有限公司 晶片结构及晶片处理方法
CN106935524A (zh) * 2015-12-24 2017-07-07 台湾积体电路制造股份有限公司 探针卡和晶圆测试***及晶圆测试方法
CN108140615A (zh) * 2015-10-29 2018-06-08 英特尔公司 使能对用于半导体封装的硅桥的在线测试的保护环设计
CN109564242A (zh) * 2016-07-28 2019-04-02 泰克诺探头公司 用于电子器件的探针卡

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679195B2 (en) * 2006-06-20 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. PAD structure and method of testing
US20080277659A1 (en) * 2007-05-10 2008-11-13 Shih-Hsun Hsu Test structure for semiconductor chip
US8237160B2 (en) 2007-05-10 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad on a corner stress relief region in a semiconductor chip
US8217394B2 (en) 2007-05-10 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad on a corner stress relief region in a semiconductor chip
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
US8039367B2 (en) * 2009-05-13 2011-10-18 United Microelectronics Corp. Scribe line structure and method for dicing a wafer
JP2012529007A (ja) * 2009-06-02 2012-11-15 東京エレクトロン株式会社 プローブカード
US20130009656A1 (en) * 2011-07-05 2013-01-10 Ping-Chang Wu Test pad structure on wafer
US8710630B2 (en) * 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
US9075103B2 (en) * 2012-10-05 2015-07-07 United Microelectronics Corp. Test structure for wafer acceptance test and test process for probecard needles
SG11201605213WA (en) * 2013-12-30 2016-07-28 Celerint Llc Method for testing semiconductor wafers using temporary sacrificial bond pads
TWI529396B (zh) * 2014-07-18 2016-04-11 Mpi Corp Probe card and its transfer circuit board and signal feed structure
KR102568537B1 (ko) * 2018-11-13 2023-08-21 삼성전자주식회사 패시베이션 구조물, 이를 포함하는 반도체 장치 및 이를 포함하는 반도체 기판의 소잉 방법
CN111721673B (zh) * 2020-07-28 2022-08-09 厦门市宜帆达新材料有限公司 一种树脂流动性测试治具及其测试方法
TWI806112B (zh) * 2020-07-31 2023-06-21 矽創電子股份有限公司 晶片之導流結構
TWI803103B (zh) * 2021-12-16 2023-05-21 南亞科技股份有限公司 測試方法
CN114286510B (zh) * 2021-12-28 2024-01-19 武汉天马微电子有限公司 线路板、显示模组及显示装置
US11740282B1 (en) * 2022-03-31 2023-08-29 Intel Corporation Apparatuses and methods for monitoring health of probing u-bump cluster using current divider

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10111315A (ja) * 1996-10-04 1998-04-28 Mitsubishi Electric Corp プローブカードおよびこれを用いた試験装置
US5942766A (en) * 1997-09-17 1999-08-24 Lucent Technologies, Inc. Article and method for in-process testing of RF products
FR2771180B1 (fr) * 1997-11-18 2000-01-07 Samsung Electronics Co Ltd Carte de controle pour tester une puce de circuit integre
US6191602B1 (en) * 1998-12-23 2001-02-20 United Microelectronics Corp. Wafer acceptance testing method and structure of a test key used in the method
JP2001153886A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp プローブカード、及びこれを備えたテスト装置
US6281694B1 (en) * 1999-11-30 2001-08-28 United Microelectronics Corp. Monitor method for testing probe pins
JP2002368360A (ja) * 2001-06-12 2002-12-20 Nec Corp 保護カバーを設けた回路基板
US20030020026A1 (en) * 2001-07-26 2003-01-30 Chao-Hui Huang Method of detecting pattern defects of a conductive layer in a test key area
JP2003107105A (ja) * 2001-09-27 2003-04-09 Mitsubishi Electric Corp プローブカード
US6521910B1 (en) * 2001-11-02 2003-02-18 United Microelectronics Corp. Structure of a test key for monitoring salicide residue
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US6623995B1 (en) * 2002-10-30 2003-09-23 Taiwan Semiconductor Manufacturing Company Optimized monitor method for a metal patterning process
CN1324321C (zh) * 2003-05-16 2007-07-04 统宝光电股份有限公司 测试软性电路板接合合格率方法及具有测试垫软性电路板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937887B (zh) * 2009-07-02 2012-11-28 南茂科技股份有限公司 晶片结构及晶片处理方法
CN102288793A (zh) * 2010-06-17 2011-12-21 台湾积体电路制造股份有限公司 探针卡及其制作方法以及测试半导体元件的方法
CN102288793B (zh) * 2010-06-17 2014-07-16 台湾积体电路制造股份有限公司 探针卡及其制作方法以及测试半导体元件的方法
CN102455373A (zh) * 2010-10-19 2012-05-16 群成科技股份有限公司 探针卡结构
CN102455373B (zh) * 2010-10-19 2014-04-23 群成科技股份有限公司 探针卡结构
US11257743B2 (en) 2015-10-29 2022-02-22 Intel Corporation Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
CN108140615A (zh) * 2015-10-29 2018-06-08 英特尔公司 使能对用于半导体封装的硅桥的在线测试的保护环设计
CN108140615B (zh) * 2015-10-29 2022-01-25 英特尔公司 使能对用于半导体封装的硅桥的在线测试的保护环设计
US11676889B2 (en) 2015-10-29 2023-06-13 Intel Corporation Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
CN106935524B (zh) * 2015-12-24 2020-04-21 台湾积体电路制造股份有限公司 探针卡和晶圆测试***及晶圆测试方法
US10670654B2 (en) 2015-12-24 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card and wafer testing system and wafer testing method
US11105848B2 (en) 2015-12-24 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card with angled probe and wafer testing method using the same
CN106935524A (zh) * 2015-12-24 2017-07-07 台湾积体电路制造股份有限公司 探针卡和晶圆测试***及晶圆测试方法
US11994555B2 (en) 2015-12-24 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card with angled probe and wafer testing method using the same
CN109564242A (zh) * 2016-07-28 2019-04-02 泰克诺探头公司 用于电子器件的探针卡
CN109564242B (zh) * 2016-07-28 2022-10-21 泰克诺探头公司 用于电子器件的探针卡

Also Published As

Publication number Publication date
TWI293368B (en) 2008-02-11
US20060109014A1 (en) 2006-05-25
CN100516888C (zh) 2009-07-22
TW200617398A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN1779469A (zh) 探针卡、测试垫及保护结构
CN1601735A (zh) 半导体器件及其制造方法
KR100665449B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기
CN1309070C (zh) 半导体器件及其制造方法
CN1215542C (zh) 半导体器件及其制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀***
US7387950B1 (en) Method for forming a metal structure
CN1700424A (zh) 半导体器件的制造方法
CN101030573A (zh) 半导体晶片、半导体器件及半导体器件的制造方法
CN1670953A (zh) 半导体装置
CN101047155A (zh) 半导体装置及其制造方法
CN1828862A (zh) 从一晶圆上切割一集成电路晶片的方法
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN101040376A (zh) 半导体芯片制造方法
CN1770432A (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
CN101060088A (zh) 半导体封装结构及其制造方法
CN1581428A (zh) 半导体装置及其制造方法
CN1921108A (zh) 半导体封装及其制造方法
CN1423750A (zh) 探针卡装置及其所用的探针
CN104465315A (zh) 3d叠层芯片封装器件的芯片分离方法
CN1292455C (zh) 半导体器件及其制造方法
JP2004282035A (ja) 半導体装置の製造方法
CN1582486A (zh) 半导体器件及其制造方法
JP2004296905A (ja) 半導体装置
CN1602139A (zh) 混合集成电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant