CN1690723A - 非接触式测试与诊断电通路的方法和装置 - Google Patents
非接触式测试与诊断电通路的方法和装置 Download PDFInfo
- Publication number
- CN1690723A CN1690723A CNA2005100051343A CN200510005134A CN1690723A CN 1690723 A CN1690723 A CN 1690723A CN A2005100051343 A CNA2005100051343 A CN A2005100051343A CN 200510005134 A CN200510005134 A CN 200510005134A CN 1690723 A CN1690723 A CN 1690723A
- Authority
- CN
- China
- Prior art keywords
- connector
- test
- circuit unit
- faraday shield
- contact testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明公开了一种能够测试通过电路组件的电通路的设备。该设备可以包括用于对所述电路组件的连接器进行测试的非接触式连接器测试探头。还公开了一种测试通过电路组件的电通路的连续性的方法。在该方法中,激励电路组件的一个或者多个节点,将电路组件上连接器的连接器引脚电容性耦合到非接触式连接器测试探头,并且通过耦合到非接触式连接器测试探头的测试器来测量电特性,以判断通过电路组件的电通路的连续性。
Description
技术领域
本发明一般地涉及非接触式测试与诊断通过电路组件上的连接器的电通路的方法和装置。
背景技术
在制造过程中,需要测试电路组件(例如印刷电路板和多芯片模块)的互连缺陷,例如断路焊点、断开的连接器、以及弯曲或未对齐的引线(例如引脚、焊球或弹性触头)。测试这些缺陷的一种方法是通过电容性引线框架测试。图1和图2图示了电容性引线框架测试的一种示例设置。图1图示了包括集成电路(IC)封装102和印刷电路板104的电路组件100。封闭在IC封装中的是IC106。IC通过多根接合导线(bond wire)112、114被接合到引线框架的引线108、110。这些引线又被焊接到印刷电路板上的导电迹线。但是,注意引线108中之一并不焊接到印刷电路板,从而产生“断路”缺陷。
位于IC封装102之上的是电容性引线框架测试组件116。所示出的示例性测试组件116包括感应板118、接地面120和缓冲器122。该测试组件被耦合到交流(AC)检测器124。第一接地测试探头TP1被耦合到IC封装的引线110。第二测试探头TP2被耦合到IC封装的引线108。第二测试探头还被耦合到AC源126。
图2示出了与图1所示装置等效的电路。在该等效电路中,CSense是感应板118和被感应的引线108之间所得的电容,CJoint是引线108和假定要焊接引线的导电迹线(在印刷电路板上)之间所得的电容。开关S代表所测试的引线的质量。如果所测试的引线是好的,则开关S接通,并且AC检测器所得的电容是CSense。如果所测试的引线是坏的,则开关S断开,并且AC检测器所得的电容是CSense*CJoint/(CSense+CJoint)。如果CSense远大于任何可能的CJoint,那么坏的引线将导致AC检测器得到接近CJoint的电容。因此,AC检测器必需有足够的精度来分辨CSense和CJoint。
在Crook等人的题为“Identification of Pin-Open Faults by CapacitiveCoupling Through the Integrated Circuit Package”的美国专利No.5,557,209中,以及Kerschner的题为“Capacitive Electrode System for Detecting OpenSolder Joints in Printed Circuit Assemblies”的美国专利No.5,498,964中,可以找到对电容性引线框架测试的更多更详细的解释。
多年来,各种因素干扰着电容性引线框架测试的成功。一个因素是在IC引线框架和测试器的感应板之间缺少电容性耦合。这个问题很大程度上根源于当前IC封装及其引线框架的微型化,以及在引线框架和感应器板之间接地保护和散热器的置入(其中一些在IC封装之内)。“区域连接(area connection)”封装也加剧了引线框架的微型化。在区域连接封装中,封装的引线框架被布置成封装表面上的阵列,而非沿着封装的边成行布置。封装区域连接的示例包括球栅阵列(BGA,在封装表面上包括多个焊球的引线框架)和矩栅阵列(LGA,在封装表面上包括多个被印制或丝印的触点焊盘的引线框架)。区域连接封装的优点可能在于它们通常使得用于将封装的IC耦合到其引线框架的信号迹线的长度最小。但是,其也可能干扰电容性引线框架测试,因为其有时难以将电容性引线框架测试器的感应板定位得足够靠近其引线框架。还可能有这样的问题,即只有有限的用于检测目的的面积。
在Parker等人的题为“Integrated or Intrapackage Capability for TestingElectrical Continuity Between an Integrated Circuit and Other Circuitry”的美国专利No.6,087,842中公开了解决IC微型化的某些问题的一种方法。该专利教导了将电容性感应器布置在IC封装内部。如果小心地选择了这种感应器的布置,那么就可以增加感应器和封装的引线框架之间的电容性耦合,这部分是因为将电容性感应器布置在内部可以避开IC封装的屏蔽和散热结构。
干扰电容性引线框架测试的成功的另一个因素是IC封装上非信号引线与总引线的比例。随着IC变得更加复杂并且在更高的频率下运行,作为总引线一部分的非信号引线的比例已增大了。通常,非信号引线提供电源和接地连接,并且被冗余地并联连接(在印刷电路板上、在IC封装内或者在IC自身内)。电容性引线框架测试并不是被设计来检测这些引线上的断路的。于是,IC引线的很大一部分可能会出现无法检测到的断路。
还有一个阻碍电容性引线框架测试成功的因素是插座安装式IC封装。这些封装不直接安装到板上,而是安装在插座中,这些插座允许在制造了板之后再增加或替换封装。这对测试增加了一层复杂度,因为板和封装之间的正确连接要求板和插座之间的正确连接。如果封装被置于插座中,那么通过在线测试(In-Circuit test)、边界扫描测试(Boundary-Scantest)、电容性引线框架测试等等可以一次测试两组连接(即板和封装之间以及板和插座之间)。但是,所有这些技术都依赖于***设备对断路的覆盖率的内在可测试性;并且即使***设备适于应用这些技术,也只有信号引线被充分测试,而冗余的电源和接地连接将仅仅被“粗略地”测试。如果***设备可测试性不好,那么***设备和插座都无法被充分测试。而且,插座容易被损坏,所以在制造、运输、操纵、安装到印刷电路板、测试期间,或者在将IC***插座的过程中必须使损坏插座的机会最小。
阻碍电容性引线框架测试的成功的另一个因素是越来越多的连接器被增加到印刷电路组件上,例如边连接器、母板连接器、子板连接器等。这些连接器具有易损的连接器引脚,它们在匹配期间以及在处于开放和未保护状态时容易被弯曲或者损坏。连接器必须起作用,并且没有例如断路、短路或错接的电通路的缺陷。连接器正变得更密集和更复杂,增加了在制造、操纵和测试期间出现印刷电路组件故障的可能。匹配这些更密集连接器所需要的力量很大,并可能容易地损坏或者毁坏错位的连接器引脚、连接器与电路组件之间的连接点、或者电路组件。目前,自动化机械通常处理电路组件的制造、操纵和测试的大多数方面。但是,电路组件连接器的匹配与解除匹配通常手动地完成,这是由于所涉及的力和损坏的可能性。因此,希望在制造、操纵和测试期间限制对电路组件连接器的匹配与解除匹配,以避免损坏连接器和电路组件并且限制电路组件的手动处理,从而节约时间和成本。
因此,存在对测试通过印刷电路组件上连接器的电通路的方法和装置的需要,其能够被自动化,同时使损坏连接器或者电路组件的风险最小化、减小测试和操纵成本并增大测试和操纵吞吐量。
发明内容
公开了一种能够测试通过电路组件的电通路的连续性的设备。该设备可以包括非接触式连接器测试探头。该设备可以包括对电路组件的连接器进行测试的法拉第屏蔽电容性感应探头。非接触式连接器测试探头可以用许多种方法制造,包括印刷电路板技术。
公开了一种测试通过电路组件的电通路的连续性的方法。该方法可以包括:激励电路组件的一个或者多个节点,将非接触式连接器测试探头容耦合到电路组件的连接器,并且通过耦合到非接触式连接器测试探头的测试器来测量电路组件的电特性,以判断通过电路组件的电通路的连续性。
附图说明
通过参照以下结合附图的详细说明,对本发明更完整的认识和许多伴随的优点将被更好地理解,同时将变得更加清楚,附图中相似的标号指示相同或者相似的部件,其中:
图1图示了电容性引线框架测试的示例性设置;
图2图示了电容性引线框架测试的示例性电路;
图3图示了具有连接器的示例性电路组件的俯视图;
图4图示了用于测试电通路连续性的设备的示例性实施例,所述电通路通过具有连接器的电路组件;
图5图示了用于测试电通路连续性的设备的示例性实施例,所述电通路通过与连接器匹配的电路组件,电容性引线框架测试设备耦合到此设备;
图6图示了在测试的一部分期间图5设备的等效电路;
图7图示了为了匹配到连接器并且测试通过该连接器的电通路连续性的目的,如何将多个如图1-6所示的测试设备安装到印刷电路板或者其他基体上;
图8图示了其上方具有法拉第屏蔽电容性感应探头的电路组件连接器的示例性实施例的放大透视图;
图9图示了安装到电路组件上的连接器的示例性实施例的剖视端面图,该电路组件上方具有法拉第屏蔽电容性感应探头并且电容性耦合到电容性引线框架测试组件;
图10图示了安装在具有法拉第屏蔽电容性感应探头的电路组件上的连接器的另一个示例性实施例的剖视端面图,该探头具有将探头与连接器的槽对准的定位导向,使得探头定位在连接器上方;和
图11图示了用于测试通过电路组件上连接器的电通路连续性的示例性方法的流程图。
具体实施方式
Kenneth P.Parker等人于2003年10月9日递交的题为“Methods andApparatus for Testing Continuity of Electrical Paths Through Connectors ofCircuit Assemblies”的、美国专利商标局序列号10/683,693的美国专利申请(代理案号No.10030864-1,以下简称′693申请)在此通过引用而被包含,其公开了如何判断在通过插座或者其他连接器的多条电通路中的一条或多条中是否存在缺陷。
图3和图4中示出了上述专利申请中公开的一个示例性装置。图3图示了电路组件400,其包括用于容纳随机访问存储器(RAM)模块、母板、子板、存储器卡等的连接器402、404、406。图4图示了用于测试通过电路组件400的连接器402、404和406的电通路连续性的设备300的第一示例性实施例。作为示例,设备300配置来测试通过如图3所示的电路组件400上的连接器402、404和406的电通路。
设备300包括封装302,封装302包含用于电路组件400的不完整或者无任务电路***,被测试的连接器402、404和406形成电路组件400的一部分。如果该设备包含无任务电路,则可以基于连接器402、404和406的结构设计来制造设备300,而无需知道电路组件400的功能设计。
封装302设置有用于与被测试的连接器402、404和406的触点匹配的多个触点(标识为触点A-L)。如图4所示,封装上的触点可以包括球栅阵列(BGA)的焊球。触点还可以采用连接矩栅阵列(LGA)、引脚或其他形式触点(例如PBGA、TBGA、CBGA、CCGA、CLGA、HiTCE或者有机/层叠触点)的形式。
与封装302集成的测试感应器端口可以采用一种或者多种形式。例如,如图4所示,测试感应器端口可以包括电容器板304和电阻性触点306中的一种或者两种。如果测试感应器端口包括电容器板,则该板可以采用外部电容器板的形式,或者如图所示采用封闭在封装302内的电容器板304的形式,使得其可以使用封装302作为电介质而被耦合。
与封装302集成(并且可能封闭在其中)的是多个无源电路元件(标识为电容器C1-C12),它们并联地耦合在封装302上多个触点A-L的各个触点与测试感应器端口304、306之间。在图4中,无源电路元件被示出为电容器,它们中的每一个都被耦合在封装触点的不同触点与公共内部电路节点308之间。但是,这些无源电路元件可以采用其他形式,例如电阻R1-R12(未示出)。
在图4所示的设备实施例中,并联电容器C1-C12的值基本上匹配。也就是说,电容器之间的相对变化(或者误差ε)被保持为很小的值,例如0.5%。只要误差ε很小,并且电容器接近的值与被测试插座的触点之间的正常电容值相比很小,就不需要精确地控制电容器所接近的实际值。因此,例如如果被测试插座的触点之间的正常电容值在1皮法(pF)左右,并联电容器所接近的值可以是15毫微微法(fF)±0.25%,或者14.5fF±0.25%。但是,建模考虑可能要求将并联电容器的值保持在某个期望值之内(例如15fF±5%)。与连接器电容的正常值相比并联电容器的值可以被保持得很小,因此设备300***到被测试的连接器402、404和406中将不会在插座的触点之间增加很大的额外电容,这对于电路组件的某些测试是很重要的因素。
当设备300匹配到具有多个电耦合触点A-L的连接器402、404或者406(例如具有冗余接地触点的连接器)时,对电耦合触点的激励应当导致在测试感应器端口处得到N×C的电容(其中N是连接器的冗余触点的数量,而C是设备的每个并联电容器的值)。如果在通过冗余触点的通路之一中存在断路,那么在测试感应器端口处得到的电容将是(N-1)×C,电容的进一步减小归因于额外的断路。
但是,一个未解决的问题是“如果存在缺陷,与冗余触点相关的缺陷在什么地方?”虽然上述专利申请′693公开了如何使用交叉的电容器组来诊断缺陷的位置,但用于终端缺陷位置的改进装置将是所期望的。
Kenneth P.Parker等人于2003年11月6日递交的题为“Methods andApparatus for Diagnosing Defect Locations In Electrical Paths of Connectors ofCircuit Assemblies”的、美国专利商标局序列号10/703,944的美国专利申请(代理案号No.10031191-1,以下简称′944申请)在此通过引用而被包含,并且其公开了如何通过使用耦合电容耦合一对或者多对连接器触点来诊断缺陷的位置。
在图5和6中以示例性实施例示出了′944专利申请的方法。′944申请的方法和设备500与′693申请的方法和设备300相似,其具有封装502、电阻性触点508、测试感应器端口504和并联耦合在封装502上的多个触点A-L与测试感应器端口504之间的多个电容器C1-CI。′944申请包括与封装502集成(并且可能封闭在其内)的第二多个无源电路元件(电容器C13-C18)。第二多个无源电路元件的各个元件被耦合在封装上多个触点的各个触点之间。例如,电容器C13被耦合在触点A和B之间。虽然第二多个无源电路元件的无源电路元件在图5被示出为电容器,但它们可以采用其他形式,例如电阻器。
为了防止设备500的无源电路元件从被测试的电路组件400拾取杂散电容,接地屏蔽506可以环绕这些元件。接地屏蔽506可以在其中有孔,元件触点和其他信号线可以被路由穿过这些孔。接地屏蔽506可以被不同地配置,但在一个实施例中其包括通过多个导电通孔耦合的上和下接地面。
作为示例,设备500的测试感应器端口可以包括用于耦合到接地屏蔽506的电阻性触点508。这样,电容性引线框架测试组件510可以在触点504处读取设备500的电容(或者其他电特性)的同时将接地屏蔽506耦合到信号地。
现在假定如以上段落中所说明的那样配置的设备500被用来测试电路组件400。为了准备好测试,设备500匹配到电路组件400的连接器402,如图5所示。然后电容性引线框架测试组件510被耦合到设备500的测试感应器端口504。如图所示,电容性引线框架测试组件510可以包括缓冲器512。
电路组件400的那些耦合到被测试连接器402的触点A-L的节点,被耦合到多个测试探头(例如探头TP_1、TP_2、TP_3、TP_4、TP_5、TP_6、TP_7和TP_8)。对于连接器402的彼此联动的触点(例如被耦合到“地”的触点B、D、F和H,以及被耦合到“电源”的触点J和L),只需要将单个测试探头耦合到联动节点。作为示例,图5所示的测试探头可以被包括在“针床(bed of nails)”测试装置中。
在为测试准备好电路组件400后,激励电路组件400的一个或多个节点(例如通过AC信号源600),而电路组件的其他节点优选地被接地(以减小噪音和无关信号拾取)。然后示例性测试序列可以以激励节点602而开始,同时电路组件400的所有其他节点(例如节点604-608)接地。
在测试的此时,假定电容器C1、C2和C13的值为:C1=C,C2=C,C13=10C,则图5中所示的装置可以简化为图6所示的等效电路。
如果连接器402处于良好状态,并且正确地耦合到节点602,那么节点602应当被短接到设备500的触点A,并且节点604应当短接到设备500的触点B。假定触点B处的电势为零,则在端口504处得到的电容应当等于C±ε。作为示例,在端口504处得到的电容可以通过使用仪表700测量流过端口504的电流来获得。
现在假定连接器402有故障,或者没有被正确地耦合到节点602,使得在节点602和触点A之间存在断路。此断路将导致一个小的电容与电容器C1串联,从而减小在端口504处得到的电容。例如,如果C的值是15fF,并且由断路贡献的电容是1fF,那么在端口504处得到的电容将约为0.94fF。这种在节点504处得到的电容的变化(从15fF到0.94fF)如果可被电容性引线框架感应器510的灵敏度检测到(并且如果大于ε),那么就可被用来确定在触点A的电通路中存在断路。
现在假定连接器402有故障,或者没有被正确地耦合到节点604,使得在节点604与触点B之间存在断路。在触点B未接地的情况下,耦合电容C13现在与电容C2串联。如果C13比C2大很多(例如大一个数量级,如图6所示),那么在端口504处得到的电容将近似为C1+C2(或者在图6中为2×C)。
最后,假定连接器402有故障,或者没有正确地耦合到节点602和604两者,使得在触点A和B两者的电通路上都存在断路。在此情况下,在端口504处得到的电容应当接近零。因此,如果在触点A的电通路上存在断路,那就难以评价在触点B的电通路上是否也存在断路。但是,单独激励节点602确实允许设备500提供一种用于诊断是否在触点A“或者”触点B的电通路中存在断路的装置。
对电路组件400的测试可以继续激励节点604,同时所有其他节点接地。注意,节点604是电耦合设备500的触点B、D、F和H的接地面。如果连接器402处于良好状态,并且被正确地耦合到节点604,那么节点604应当被短接到设备的触点B、D、F和H,并且在端口504处得到的电容应当等于4C±4ε(假定电容器C1-C12的值等于C)。
现在假定连接器402有故障,或者没有被正确地耦合到节点604,使得在节点604和各个触点B、D、F和H之间存在一个或者多个断路。对于每个断路,在端口504处得到的电容都将减小。例如,如果在节点604和触点B之间存在断路,则在端口504处得到的电容将大致减小电容器C2的值。
与在激励节点602时可以评价触点B的电通路连续性的方法相似,在激励节点604时可以在一定程度上评价触点A、C、E和G的电通路连续性。
对电路组件400的测试可以继续顺序激励连接到探头TP3-TP8的节点。
虽然前面指出触点A的电通路中的缺陷将导致对于触点B的电通路是否也有故障的诊断不确定,但从多个节点的顺序激励所获得的诊断结果可以以不同方式进行比较,这有可能消除诊断不确定。此外,对多个诊断结果的评价可以使人能够判断超级节点(例如电源或者接地面)中的缺陷是在设备500的某个触点附近,还是更可能在某个测试探头的附近(即,使得在设备500的多个触点处注意到缺陷)。
图7图示了为了测试通过连接器1202的电通路连续性的目的,可以如何将多个如图4-6所示的测试设备安装到印刷电路板1206或者其他基体上,连接器1202对于用来制造测试设备的封装技术而言(或者对于测试形状不同于测试设备1208的连接器而言)太大了。印刷电路板1206可以包括信号路线,用于将被测试连接器1202的触点路由到板上安装的各个测试设备1208、1210的触点。印刷电路板还可以包括(或者耦合到)用于将印刷电路板1206和测试设备1208、1210匹配到连接器1202的装置1204。相同或者不同的测试组件1212、1214可以被用来读取测试设备1208、1210的电容或者其他电特性。可以与连接器402、404和406相似地进行连接器的测试方法。
虽然中请′693和′944的设备和方法提供了用于测试连接器及其与电路组件的连通性的示例性方法,但是这些方案增加了损坏连接器尤其是连接器引脚的机会。上述以及申请′693和′944中的测试技术要求将电容性感应板设备300、500、1204放置在非常接近连接器402、404、406或者1202的位置,并且更可能是将感应设备300、500、1204与连接器402、404、406或者1202相匹配。
将感应设备与连接器匹配,增加了电路组件的手动操纵,增加了损坏连接器、连接器的匹配引脚、连接器到电路组件的安装或者电路组件自身的可能性。匹配感应设备与连接器还增加了操纵时间,这会减小测试吞吐量并且增大成本。如果无需将感应设备***或者匹配到连接器就可以测试连接器,则可以实现连接器和断路组件损坏、部件成本、工时和测试及操纵时间的减小。
图8图示了具有法拉第屏蔽感应探头800的电路组件连接器802的示例性实施例的放大透视图。法拉第屏蔽感应探头800包括感应板814,其形成每个感应电容器的上半部分,而每个连接器引脚的顶部形成每个感应电容器的下板,所述感应电容器在功能上与图4-6的C1-C12相似。此外,引脚间的杂散电容形成电容器耦合对C13、C14、C15、C16等,这是将信号耦合到电源和接地引脚所需要的,如同针对图5-6的电容性引线框架测试设备的电容器C13-C18所讨论的那样。
感应板814被夹在顶部法拉第屏蔽板812和底部法拉第屏蔽板804之间。用电介质将顶部和底部法拉第屏蔽笼板812和804与感应板814分开。底部法拉第屏蔽板804包含槽806以形成感应孔,将连接器802中的连接器引脚的顶部暴露到感应板814。顶部法拉第屏蔽板812可以包含用于感应触点810的感应通孔。感应板814可以包括通孔,使得顶部和底部法拉第板812、804可以在触点808处连接到地。或者,除了感应孔806和感应触点810外,感应板814可以被单个法拉第屏蔽所环绕(由电介质分开)。
探头800可以用任何已知方法制造。例如,探头800可以使用标准印刷电路板尺寸和制造方法来制造。例如,感应板814、电介质816和屏蔽板812可以包括具有两个铜侧面的印刷电路板。屏蔽804和电介质818可以是层叠到第一印刷电路板(包括层812、816、814)的单个的铜侧面印刷电路板。标准印刷电路板通孔可以连接两个屏蔽层812和804。标准印刷电路板通孔可以提供到感应板814的入口。可以通过刻蚀或者印刷电路板技术按照样式来产生图案,以形成槽806。可以通过将非导电材料粘贴或以其他方式安装到底部屏蔽板804来形成定位导向850。许多其他制造探头800的方法都是预料中的,而不会背离此处的教导。
图9示出了上方悬浮有法拉第屏蔽感应探头800的、安装在电路组件400上的连接器802的剖视端面图。此测试方法与上述针对图5-6所教导的方法相似。作为示例,连接器引脚B通过与电路组件400的触点604接触的测试探头TP_2接地。连接器引脚A在电路组件400上的触点602处被激励。通过将连接器引脚A的顶部连接到感应板814的电场力线来建立电容性耦合。可以通过孔806的宽度以及孔和感应板814在连接器引脚上方的高度来控制耦合的量。表示来自不期望来源(例如电路组件400上连接器802之下的电路迹线和装置)的干扰的额外电场力线830,通过底板804和顶板812在感应板814的下方和上方都被法拉第屏蔽所阻挡。可能有少量穿过孔的来自这些源的不期望的耦合,但这些耦合被孔的大小和引脚到感应板和板到感应板的距离比所削弱。这些因素可以由探头800以及底部屏蔽板中槽806的形状和大小所控制,以阻止不期望的耦合扭曲测量。
法拉第屏蔽感应探头的设计必须选择一定量的感应耦合,其产生所期望的感应耦合电容与引脚对耦合电容的比。因为连接器销售商通常能够提供其连接器设计中所固有的引脚对电容,或者此电容可以容易地确定,所以这个数字可以被用来确定所需要的感应电容,例如1/10引脚对电容。
可能希望确保感应孔806正确定位在将被感应的连接器的顶部上方。横向偏移可能会部分解耦感应板814和连接器引脚之间的期望感应电容,并且允许来自外部源的不期望耦合。如图10所示,大多数连接器具有导向槽或者键860以便于连接器两半部分的对准和匹配。
因此,法拉第屏蔽感应探头800的另一个实施例可以包括定位导向850,来帮助确保法拉第屏蔽感应探头800在被测试连接器802的连接器引脚上方的正确对准。定位导向可以由例如塑料的非导电材料或者任何其他已知的非导电材料形成,以不会扭曲或者干涉电场840到感应板814的通路。
图11图示了使用图8-10所示的设备来测量通过电路组件的电通路连续性的方法900。方法900从将法拉第感应探头定位在电路组件的连接器上方(902)开始。此方法以对电路组件的一个或多个节点的激励(904)而继续,接着是对感应探头的电特性的测量(906)。最后,将所测量的(多个)电特性与至少一个阈值进行比较(908),来评价电路组件和连接器的一条或多条电通路的连续性。如果所测量的电特性是电容,那么电容可以利用以上参考图1-7所教导的电容性引线框架组件来测量。
虽然此处已经公开了特定实施例来举例说明并教导本发明,但其他实施例也是意料之中的。例如,本测试技术提供测试电路组件的连续性、连接器和电路组件的接触、以及连接器的内部电连续性。在安装到电路组件之前连接器自身的内部电连续性也可以通过激励连接器的触点而非激励电路组件的触点来进行测试。可能希望在将大连接器、复杂连接器、具有内部电路的连接器或者容易出故障的连接器安装到印刷电路组件之前对它们进行测试。另一个实施例可以包括一个两层板,其中孔804和感应板814共享同一层。另一个实施例可以包括具有可选择孔的板,其中测试可以使用对正在测试的具体设备最恰当的孔的组合。
此处的教导还可以用来执行对连接器或者具有连接器的电路组件的除了电连续性之外的其他测试,例如判断特定连接器在包括多于一个连接器的电路组件的特定连接器位置处的安装,或者判断连接器是否安装在电路组件上的恰当方位处。除了感应孔以及感应与接地通孔外,法拉第屏蔽可以环绕感应板,而不是由顶部和底部屏蔽板制成。本非接触式连接器测试探头还可以用来激励和测试具有有限入口的电路组件上的电路***或者元件。虽然出于举例说明目的,所公开的测量电特性是电容,但可以测量其他电特性,例如电感。此外,可以使用本发明的教导同时测试电路组件上的多个连接器的电连续性。所有上述测试方案都在这些教导的范围内,并且是发明人所预料到的。
虽然已经出于举例说明目的公开了本发明的优选实施例,但本领域技术人员将认识到各种修改、增加和替换都是可能的,而不会背离本发明的范围和精神,产生仍然落在所附权利要求范围内的等价实施例。所附权利要求应该被理解为包括这些变化,除了被现有技术所限外。
Claims (27)
1.一种非接触式测试探头,用于测试通过电路组件的连接器的电通路连续性,所述非接触式测试探头包括:
具有感应孔的底部法拉第屏蔽板;
顶部法拉第屏蔽板;和
布置在所述顶部和底部法拉第屏蔽板之间的感应板。
2.如权利要求1所述的设备,其中所述非接触式测试探头被配置成与通过电路组件的所述连接器的电通路电容性耦合。
3.如权利要求2所述的设备,其中所述非接触式测试探头被配置成与测试器的电容性引线框架组件电容性耦合。
4.如权利要求1所述的设备,其中所述测试探头包括法拉第屏蔽电容性感应板。
5.如权利要求1所述的设备,其中所述测试探头还包括定位导向,用于帮助所述测试探头在所述连接器的导向槽和连接器引脚上方定位。
6.一种非接触式测试探头,用于测试通过电路组件的连接器的电通路连续性,所述非接触式测试探头包括:
具有感应孔的底部法拉第屏蔽板;
顶部法拉第屏蔽板;
布置在所述顶部和底部法拉第屏蔽板之间的感应板;和
定位导向,用于帮助所述测试探头在所述连接器的导向槽和连接器引脚上方定位。
7.一种用于测试通过电路组件的连接器的电通路连续性的设备,所述设备包括:
配置成与所述连接器的连接器引脚电容性耦合的非接触式测试探头;和
测试器,其配置来激励所述电路组件上的节点,并且测量由所述电容性感应板所感应的所述连接器的电特性,所述节点耦合到通过所述电路组件的所述连接器的所述电通路。
8.如权利要求7所述的设备,其中所述测试器还配置来比较所述被测量的电特性与至少一个阈值,以评价通过电路组件的所述连接器的电通路连续性。
9.如权利要求7所述的设备,其中所述测试器还包括电容性引线框架组件。
10.如权利要求7所述的设备,其中所述非接触式测试探头还包括:
具有感应孔的底部法拉第屏蔽板;
顶部法拉第屏蔽板;和
布置在所述顶部和底部法拉第屏蔽板之间的感应板。
11.如权利要求7所述的设备,其中所述非接触式测试探头还包括:
定位导向,用于帮助所述测试探头在所述连接器的导向槽和连接器引脚上方定位。
12.如权利要求10所述的设备,还包括:
布置在所述感应板和所述顶部及底部法拉第屏蔽板之间的电介质。
13.一种制造用于测试连接器的非接触式测试探头的方法,所述方法包括:
形成顶部法拉第屏蔽板;
在所述顶部法拉第屏蔽板上形成感应板;和
在所述感应板上形成底部法拉第屏蔽板。
14.如权利要求13所述的制造用于测试连接器的非接触式测试探头的方法,还包括:
在所述感应板和所述顶部及底部法拉第屏蔽板之间形成电介质层。
15.如权利要求13所述的制造用于测试连接器的非接触式测试探头的方法,使用标准印刷电路板制造技术。
16.一种测试通过电路组件上连接器的电通路连续性的方法,包括:
将所述连接器的引脚电容性耦合到非接触式测试探头;
激励所述连接器的一个或多个节点;
测量电特性;和
比较所述被测量的电特性与至少一个阈值,以评价通过所述连接器的电通路的连续性。
17.如权利要求16所述的方法,其中所述被测量的电特性是电容。
18.如权利要求16所述的方法,其中所述被测量的电特性是通过电容性引线框架组件被测试的。
19.如权利要求16所述的方法,其中所述非接触式测试探头包括法拉第屏蔽感应板。
20.如权利要求19所述的方法,其中所述非接触式测试探头还包括定位导向,用于帮助所述非接触式测试探头与所述连接器的槽对准。
21.一种测试通过电路组件的电通路连续性的方法,包括:
将非接触式测试探头定位在所述电路组件的连接器上方;
激励所述电路组件的一个或多个节点;
测量电特性;和
比较所述被测量的电特性与至少一个阈值,以评价通过所述电路组件的电通路的连续性。
22.如权利要求21所述的方法,其中所述被测量的电特性是电容。
23.如权利要求21所述的方法,其中所述被测量的电特性是通过电容性引线框架组件被测试的。
24.如权利要求21所述的方法,其中所述非接触式测试探头包括法拉第屏蔽感应板。
25.如权利要求24所述的方法,其中所述非接触式测试探头还包括定位导向,用于帮助所述非接触式测试探头与所述连接器的槽对准。
26.一种确定通过带连接器的电路组件的电通路连续性的方法,包括:
激励所述电路组件的一个或多个节点;
通过将法拉第屏蔽的非接触式测试探头电容性耦合到所述连接器的连接器引脚,来测量所述电路组件的一个或者多个电特性;和
使用一个或者多个所述被测量的电特性来评价通过所述电路组件的电通路的连续性。
27.如权利要求26所述的方法,其中所述法拉第屏蔽的非接触式测试探头还包括定位导向,用于确保所述测试探头通过所述连接器中的槽导向而在所述连接器引脚上方定位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/836,862 | 2004-04-28 | ||
US10/836,862 US7123022B2 (en) | 2004-04-28 | 2004-04-28 | Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1690723A true CN1690723A (zh) | 2005-11-02 |
Family
ID=35186434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005100051343A Pending CN1690723A (zh) | 2004-04-28 | 2005-01-28 | 非接触式测试与诊断电通路的方法和装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7123022B2 (zh) |
CN (1) | CN1690723A (zh) |
TW (1) | TW200535426A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102565605A (zh) * | 2010-10-18 | 2012-07-11 | 伊顿公司 | 用于检测配电***中的导电故障的声学传感器*** |
CN102667505A (zh) * | 2009-12-22 | 2012-09-12 | 泰拉丁公司 | 低信号环境中的电容开路测试 |
CN102967790A (zh) * | 2011-08-31 | 2013-03-13 | 英飞凌科技股份有限公司 | 用于测量芯片到芯片载体连接的测量装置和方法 |
CN102967769A (zh) * | 2011-08-31 | 2013-03-13 | 英飞凌科技股份有限公司 | 测量装置和用于测量芯片到芯片载体连接的方法 |
CN103544911A (zh) * | 2012-07-17 | 2014-01-29 | 东莞万士达液晶显示器有限公司 | 电子装置 |
CN108459179A (zh) * | 2018-03-26 | 2018-08-28 | 长江存储科技有限责任公司 | 芯片测试装置 |
CN109669113A (zh) * | 2017-10-12 | 2019-04-23 | 三星电子株式会社 | 测试互连电路的装置和方法以及制造半导体器件的方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005012992B4 (de) * | 2005-03-21 | 2014-01-02 | Infineon Technologies Ag | Verfahren, Bondeinrichtung und System zum Bonden eines Halbleiterelementes |
US7307427B2 (en) * | 2005-07-23 | 2007-12-11 | Agilent Technologies, Inc. | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards |
US7589536B2 (en) * | 2007-01-05 | 2009-09-15 | Apple Inc. | Systems and methods for determining the configuration of electronic connections |
DE202008013982U1 (de) * | 2008-10-20 | 2009-01-08 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Messsystem zum Bestimmen von Streuparametern |
EP2344899B1 (en) * | 2008-11-14 | 2015-06-10 | Teradyne, Inc. | Fast open circuit detection for open power and ground pins |
DE102009021627A1 (de) * | 2009-05-16 | 2010-11-18 | Wolf & Wölfel GmbH | Verfahren und Vorrichtung zum Prüfen von Steckverbindern mit insbesondere zahlreichen und eng benachbarten Kontakten |
US8760185B2 (en) * | 2009-12-22 | 2014-06-24 | Anthony J. Suto | Low capacitance probe for testing circuit assembly |
CN103140995B (zh) | 2010-05-28 | 2016-03-30 | 苹果公司 | 具有外部接触点的双定向连接器 |
US9293876B2 (en) | 2011-11-07 | 2016-03-22 | Apple Inc. | Techniques for configuring contacts of a connector |
US8799527B2 (en) | 2012-09-07 | 2014-08-05 | Apple Inc. | Data structures for facilitating communication between a host device and an accessory |
US8891216B2 (en) | 2012-04-25 | 2014-11-18 | Apple Inc. | Techniques for detecting removal of a connector |
US8724281B2 (en) | 2012-04-25 | 2014-05-13 | Apple Inc. | Techniques for detecting removal of a connector |
JP6030926B2 (ja) * | 2012-11-14 | 2016-11-24 | 矢崎総業株式会社 | 導通検査装置 |
US9307312B2 (en) | 2013-03-15 | 2016-04-05 | Apple Inc. | Audio accessory with internal clock |
US20140333291A1 (en) * | 2013-05-07 | 2014-11-13 | Hiq Solar, Inc. | Method and apparatus for identifying locations of solar panels |
US9121884B2 (en) * | 2013-06-07 | 2015-09-01 | Infineon Technologies Ag | Capacitive test method, apparatus and system for semiconductor packages |
EP2930523B1 (en) * | 2014-04-10 | 2016-11-16 | D-Con Ab | Contactless conductive interconnect testing |
KR102123882B1 (ko) * | 2014-06-02 | 2020-06-18 | (주)케미텍 | 테스트 장치의 커넥터 시스템에 구비되는 커넥터 어셈블리, 커넥터 서브어셈블리 및 커넥터 핀 |
US10816583B2 (en) * | 2018-11-28 | 2020-10-27 | The Boeing Company | Differential capacitive probe for measuring contact resistance |
CN118054575A (zh) * | 2024-04-15 | 2024-05-17 | 清华四川能源互联网研究院 | 一种应用于无线传能线圈的分布式电容补偿结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151659A (en) * | 1989-04-28 | 1992-09-29 | Kabushiki Kaisha Toshiba | Surface potential measuring system |
US5557209A (en) * | 1990-12-20 | 1996-09-17 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5420500A (en) * | 1992-11-25 | 1995-05-30 | Hewlett-Packard Company | Pacitive electrode system for detecting open solder joints in printed circuit assemblies |
JP2994259B2 (ja) * | 1996-03-28 | 1999-12-27 | オー・エイチ・ティー株式会社 | 基板検査方法および基板検査装置 |
-
2004
- 2004-04-28 US US10/836,862 patent/US7123022B2/en not_active Expired - Fee Related
- 2004-10-29 TW TW093132934A patent/TW200535426A/zh unknown
-
2005
- 2005-01-28 CN CNA2005100051343A patent/CN1690723A/zh active Pending
-
2006
- 2006-09-06 US US11/470,344 patent/US20070007978A1/en not_active Abandoned
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102667505A (zh) * | 2009-12-22 | 2012-09-12 | 泰拉丁公司 | 低信号环境中的电容开路测试 |
CN102667505B (zh) * | 2009-12-22 | 2015-04-01 | 泰拉丁公司 | 配置电路组件的方法、制造电路组件的方法、测试电路组件的***和探针组件 |
CN102565605A (zh) * | 2010-10-18 | 2012-07-11 | 伊顿公司 | 用于检测配电***中的导电故障的声学传感器*** |
CN102565605B (zh) * | 2010-10-18 | 2016-03-02 | 伊顿公司 | 用于检测配电***中的导电故障的声学传感器*** |
CN102967790A (zh) * | 2011-08-31 | 2013-03-13 | 英飞凌科技股份有限公司 | 用于测量芯片到芯片载体连接的测量装置和方法 |
CN102967769A (zh) * | 2011-08-31 | 2013-03-13 | 英飞凌科技股份有限公司 | 测量装置和用于测量芯片到芯片载体连接的方法 |
US8933722B2 (en) | 2011-08-31 | 2015-01-13 | Infineon Technologies Ag | Measuring device and a method for measuring a chip-to-chip-carrier connection |
CN102967769B (zh) * | 2011-08-31 | 2015-10-28 | 英飞凌科技股份有限公司 | 测量装置和用于测量芯片到芯片载体连接的方法 |
CN102967790B (zh) * | 2011-08-31 | 2016-09-07 | 英飞凌科技股份有限公司 | 用于测量芯片到芯片载体连接的测量装置和方法 |
CN103544911A (zh) * | 2012-07-17 | 2014-01-29 | 东莞万士达液晶显示器有限公司 | 电子装置 |
CN109669113A (zh) * | 2017-10-12 | 2019-04-23 | 三星电子株式会社 | 测试互连电路的装置和方法以及制造半导体器件的方法 |
CN108459179A (zh) * | 2018-03-26 | 2018-08-28 | 长江存储科技有限责任公司 | 芯片测试装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050242824A1 (en) | 2005-11-03 |
US7123022B2 (en) | 2006-10-17 |
US20070007978A1 (en) | 2007-01-11 |
TW200535426A (en) | 2005-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1690723A (zh) | 非接触式测试与诊断电通路的方法和装置 | |
CN1690722A (zh) | 集成电路插座发运操纵封盖中的测试结构及测试方法 | |
US6960917B2 (en) | Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies | |
US7170298B2 (en) | Methods for testing continuity of electrical paths through connectors of circuit assemblies | |
US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
US7057395B1 (en) | Method for diagnosing open defects on non-contacted nodes of an electronic device from measurements of capacitively coupled nodes | |
JPH04309875A (ja) | インサーキット試験装置 | |
CN1769916A (zh) | 对不可达短路连接进行非接触测试和诊断的方法与装置 | |
CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
US7208957B2 (en) | Method for non-contact testing of fixed and inaccessible connections without using a sensor plate | |
TWI281545B (en) | Methods and apparatus for characterizing board test coverage | |
CN1892242A (zh) | 非接触测试和诊断不探查节点上的开路连接的方法和装置 | |
CN1693913A (zh) | 测试诊断通过区域阵列集成电路的电通路的方法和设备 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
TW202414208A (zh) | 用於檢測邊界掃描互聯設備之測試針板之檢測系統 | |
US20020118031A1 (en) | Connector test card | |
JP3111069B2 (ja) | 走査検査装置 | |
CN106841991A (zh) | 一种针模与电路板的对位检测方法、装置和对位*** | |
CN220650802U (zh) | 一种用于检测被测装置中的电气缺陷的传感器装置 | |
US20050134286A1 (en) | Systems and methods for defining acceptable device interconnect, and for evaluating device interconnect | |
TWI461711B (zh) | 決定電裝置特性之裝置與方法 | |
JP4292013B2 (ja) | 回路基板検査装置 | |
US9648727B2 (en) | Fault detection optimized electronic circuit and method | |
JPH07140193A (ja) | バーンインボード検査装置およびバーンインボード検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |