CN1678175A - 电路部件模块及其制造方法 - Google Patents

电路部件模块及其制造方法 Download PDF

Info

Publication number
CN1678175A
CN1678175A CNA2005100626675A CN200510062667A CN1678175A CN 1678175 A CN1678175 A CN 1678175A CN A2005100626675 A CNA2005100626675 A CN A2005100626675A CN 200510062667 A CN200510062667 A CN 200510062667A CN 1678175 A CN1678175 A CN 1678175A
Authority
CN
China
Prior art keywords
mentioned
wiring
resin bed
resin
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100626675A
Other languages
English (en)
Inventor
佐佐木顺彦
松桥清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004336053A external-priority patent/JP2005317901A/ja
Priority claimed from JP2004343093A external-priority patent/JP2005317903A/ja
Priority claimed from JP2004365968A external-priority patent/JP2005317908A/ja
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1678175A publication Critical patent/CN1678175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种高精度、高可靠性、且可低成本生产的电路部件模块及其制造方法。电路部件模块(10)包括：电子部件(11)、以预定图形形成的布线(12)、覆盖这些电子部件(11)及布线(12)的一部分的树脂层(13)。布线(12)包括经由树脂层(13)相互对置而形成的第一布线(12a)和第二布线(12b)，例如，也可由Cu等构成。第一布线(12a)或第二布线(12b)在预定位置与电子部件(11)连接。

Description

电路部件模块及其制造方法
技术领域
本发明涉及一种内装了各种电子部件的薄而轻的电路部件模块及其制造方法。
背景技术
例如，在便携式电话或PDA等便携式电子设备中，为了小型轻型化及低成本化，正在采用将电路基板和各种部件进行一体化的薄板状的电路部件模块。例如，如专利文献1或专利文献2所示，这种电路部件模块是在树脂等基板内嵌入各种部件并在表面上形成有导电性的电路图形的模块，形成凹凸少的平板状，薄型重量轻且批量生产性优良，所以适作为要求小型轻型化的便携式电子设备的部件基板。
此外，在专利文献3中，作为在电路基板中设置有通孔以进行层间连接的装置，公开有在设置于电介质基板的贯通孔内填充掺金属粒子的树脂、将铜箔压接在电介质体基板的两个面上的装置。在本文献3中，作为压接装置公开有电流加热、超声波振动等装置。
再有，在专利文献4中，公开有一种在设置于绝缘性基板的贯通孔内填充导电性树脂、对绝缘性基板的两个面压接具有凹凸层的金属膜的装置。在此文献4中，当进行压接时必须进行埋设以便在贯通穴内含有凹凸层。
【专利文献1】日本特开2001-358465号公报
【专利文献2】日本特开平11-220262号公报
【专利文献3】日本特开平7-79075号公报
【专利文献4】日本特开2003-152333号公报
但是，在专利文献1中所述的电路部件模块中，由于配置部件后用滚涂等涂敷有机聚合物、烧结之后，形成布线用的接触孔，因而有不能很好地保证树脂表面的凹凸所致的部件接合的精度。此外，还存在容易产生芯片焊盘上的树脂残渣所致的导通不良、或部件与树脂之间产生的应力所致的接合部的损伤这样的课题。
此外，即使是专利文献2中所述的电路部件模块，也有通过制造工序中的热和应力而容易产生接合部的损伤等这样的课题。而且，由于必须多次经过图形的彼此位置对准工序，所以会存在容易导致精加工精度的降低、花费制造成本这样的课题。
并且，在专利文献3中所述的电路基板中，当由电流加热等手段对电介质基板的两个面进行压接铜箔时，电介质基板预先软化并粘附在铜箔上，而后软化在贯通孔中所填充的掺金属粒子的树脂，掺金属粒子的树脂和铜箔的接触变得不充分，有可能使可靠性下降。
而且，对于专利文献4中所述的电路基板也和专利文献3的情况相同，构成电路基板的电介质材料比导电性树脂先软化，导电性树脂和金属膜的接触变得不充分，有可能使可靠性下降。
发明内容
鉴于上述情况而做出了本发明，其目的在于提供一种高精度、高可靠性且可低成本进行生产的电路部件模块及其制造方法。
为了实现上述目的，根据本发明，提供一种电路部件模块，其特征在于，具有：树脂层、在上述树脂层中埋设的部件、在上述树脂层的一个面或两个面的任意一个面中埋设的布线。也可以还具有在上述树脂层中形成的孔、和填埋上述孔的导电体。此外，上述导电体也可以是掺导电性粒子的树脂。根据本发明，提供一种电路部件模块，其特征在于，具有：树脂层、在上述树脂层中埋设的部件、在上述树脂层的一个面及二个面中分别埋设的第一及第二布线。还可以包括在上述树脂层中形成的孔、和填埋上述孔的导电体。此外，上述导电体也可以是掺导电性粒子的树脂。此外，上述导电体也可以是多个凸出层叠而成的柱状凸出。
然后，本发明的电路部件模块，其特征在于，具有：树脂层、和在上述树脂层的一个面或另一个面的任意一个面或两个面中埋设的布线图形，在上述树脂层中设置贯通上述一个面和上述另一个面之间的贯通孔、并且在该贯通孔内填充掺导电性粒子的树脂，上述布线图形由多个布线部构成，该多个布线部是由导电金属构成的，并且在各布线部中形成有冲压部，在上述冲压部中，在设置于上述贯通孔上的冲压部中填充有上述掺导电性粒子的树脂，在设置于上述贯通孔的周边部外侧的冲压部中填充上述树脂层的一部分。
根据上述结构，通过在设置于布线部上的冲压部中填充掺导电性粒子的树脂及树脂层，就能提高布线部和掺导电性粒子的树脂及树脂层的接合强度，降低布线部和掺导电性粒子的树脂的接触电阻，就能够提高电路部件模块的可靠性。
此外，本发明的电路部件模块是一种前面所述的电路部件模块，其特征在于，在上述贯通孔内部设置电子部件，并且在该电子部件的端子一侧填充有上述掺导电性粒子的树脂，上述多个布线部中的、设置于上述贯通孔上部的布线部，通过上述掺导电性粒子的树脂与上述电子部件的端子相连接。根据上述结构，通过在贯通孔内部设置电子部件，就能够使电路部件模块自身薄型化。此外，由于通过掺导电性粒子的树脂而使上述结构的布线部和电子部件的端子相连接，所以就能够提高电路部件模块的可靠性。
此外，本发明的电路部件模块是一种前面所述的电路部件模块，其特征在于，在设置于上述贯通孔内部的布线部上装配有凸出，该凸出与上述电子部件的端子相连接。
根据此结构，由于在布线部设置有凸出，就能够更可靠地进行布线部和电子部件的连接。
接着，根据本发明，提供一种电路部件模块的制造方法，其特征在于，具有：在平板基板的一个面上形成抗蚀剂图形的工序；在上述抗蚀剂图形之外进行电镀的工序；剥离上述抗蚀剂，形成由上述电镀所致的布线的工序；在上述布线安装部件的工序；在上述平板基板上形成树脂层，以便包覆上述部件及上述布线的工序；以及，从上述树脂层剥离上述平板基板的工序。
此外，根据本发明，提供一种电路部件模块的制造方法，其特征在于，具有：在相互对置的第一及第二平板基板的对置一侧上分别形成抗蚀剂图形的工序；在上述抗蚀剂图形之外进行电镀的工序；剥离上述抗蚀剂，分别形成由上述电镀所致的第一及第二布线的工序；在上述第一及第二布线上分别安装部件的工序；在上述第一及第二平板基板之间形成树脂层，以便包覆上述部件及上述第一及第二布线的工序；以及，从上述树脂层剥离上述第一及第二平板基板的工序。
此外，本发明的电路部件模块的制造方法，其特征在于，包括：布线形成工序，在平板基板的一个面上形成种晶层，并且在该种晶层上形成抗蚀剂图形，对除了该抗蚀剂图形之外的部分进行电镀以形成多个布线部，通过剥离上述抗蚀剂图形，而形成在上述多个布线部中设置冲压部而成的布线图形；树脂层形成工序，设置贯通树脂层的一个面和另一个面之间贯通孔，并且在该贯通孔内填充掺导电性粒子的树脂；压接工序，通过在上述布线图形上压接上述树脂层，而将上述布线部埋设在上述树脂层中，在设置于上述贯通孔上的冲压部中填充上述掺导电性粒子的树脂，在设置于上述贯通孔的周边部外侧的冲压部中填充上述树脂层的一部分；以及剥离工序，从上述树脂层剥离上述平板基板和上述种晶层。
根据上述结构，通过在设置于布线部的冲压部中填充掺导电性粒子的树脂及树脂层，就能提高布线部和掺导电性粒子的树脂及树脂层的接合强度，降低布线部和掺导电性粒子的树脂的接触电阻，就能够提高电路部件模块的可靠性。并且根据上述结构，通过在设置于贯通孔的周边部外侧的冲压部中填充树脂层的一部分，就能够在此周边部外侧的冲压部诱导树脂层的流动。由此，就能够防止树脂层流动到贯通孔的周边部内侧。不会降低掺导电性粒子的树脂层和布线部的接触面积，也可进一步提高掺导电性粒子的树脂层和布线部的接合强度。
此外，本发明的电路部件模块的制造方法是一种前面所述的电路部件模块的制造方法，其特征在于，在上述布线形成工序中，在形成上述抗蚀剂图形之后对上述平板基板的一个面照射氩等离子体，此后对除了上述抗蚀剂图形之外的部分进行电镀以形成多个布线部。
根据此结构，通过对形成抗蚀剂图形之后的平板基板照射氩等离子体，就能够去除残留在布线部的形成部分的抗蚀剂的残渣，能够防止布线部的断线，并且，能够提高平板基板和布线部的粘接性，能够预先防止压接工序及剥离工序中的不合适的产生。
此外，在本发明的电路部件模块的制造方法中，最好具有在上述剥离工序后、蚀刻并去除转印于上述树脂层上的上述种晶层的蚀刻工序。
此外，本发明的电路部件模块的制造方法是一种前面所述的电路部件模块的制造方法，其特征在于，在上述树脂层形成工序中，在上述树脂层的贯通孔内部设置电子部件，并且在该电子部件的端子侧填充有上述掺导电性粒子的树脂；在上述压接工序中，通过上述掺导电性粒子的树脂，将上述多个布线部分中的设置于上述贯通孔上部的布线部连接到上述电子部件的端子。
根据上述结构，通过在贯通孔内部配设电子部件，就能够使电路部件模块自身薄型化。此外，由于通过掺导电性粒子的树脂连接上述结构的布线部和电子部件的端子，所以就能够提高电路部件模块的可靠性。
此外，本发明的电路部件模块的制造方法是一种前面所述的电路部件模块的制造方法，其特征在于，在设置于上述贯通孔内部的布线部上装配凸出，并将该凸出连接到上述电子部件的端子。
根据此结构，由于在布线部上设置凸出，因而就能够更可靠地进行布线部和电子部件的连接。
发明效果
根据本发明的电路部件模块，由于是用树脂层来覆盖部件的结构，因此就保护部件与外部环境分离。由于在布线间配置部件，因而就能够使电路部件模块薄而且重量轻，如果使用于便携式电子设备等部件电路基板，就能够使便携式电子机器小型化、轻型化。
并且，根据本发明的电路部件模块的制造方法，由于在上述树脂层中埋设布线部，所以就减少在此后的蚀刻工序中布线部被蚀刻的可能。由此，就能够防止布线部线宽的减少，能够实现在现有的转印方法中的不可能的10μm/10μm的线和间距(L/S)。
此外，根据本发明的电路部件模块的制造方法，就能够提高布线部和掺导电性粒子的树脂层的接合强度，能够提高电路部件模块的可靠性。
附图说明
图1是表示本发明的第一实施例的电路部件模块的一个例子的剖面图。
图2是表示本发明的第一实施例的电路部件模块的制造方法的剖面图。
图3是表示本发明的第一实施例的电路部件模块的制造方法的剖面图。
图4是表示本发明的第一实施例的电路部件模块的制造方法的剖面图。
图5是说明本发明的第二实施例的电路部件模块的制造方法的工序图。
图6是表示布线图形形状的平面模式图。
图7是说明本发明的第二实施例的电路部件模块的制造方法的工序图。
图8是说明本发明的第二实施例的电路部件模块的制造方法的工序图。
图9是说明本发明的第三实施例的电路部件模块的制造方法的工序图。
图10是第三实施例的电路部件模块所配备的布线图形的放大剖面模式图。
图11是说明本发明的第三实施例的电路部件模块的制造方法的工序图。
图12是说明本发明的第三实施例的电路部件模块的制造方法的工序图。
具体实施方式
[第一实施例]
下面，参照附图来说明本发明的第一实施例。图1是表示本发明的第一实施例的电路部件模块的一个例子的剖面图。例如，电路部件模块10是整体厚度为0.3mm左右的薄板状的部件安装电路基板。电路部件模块10具有电子部件11、按预定图形形成的布线12、覆盖这些电子部件11及布线12的一部分的树脂层13。
布线12包括经由树脂层13相互对置而形成的第一布线12a和第二布线12b，例如，也可由Cu等构成。第一布线12a或第二布线12b在预定位置与电子部件11相连接。
例如，也可由绝缘性的热硬化性树脂形成树脂层13。并且，在树脂层13的一部分中形成孔穴15，在此孔穴15中填充导电体16。由此制作的导电体16具有使第一布线12a和第二布线12b导通的效果，例如，也可由掺导电性粒子的树脂构成。
根据这种结构的电路部件模块10，由于构成用树脂层13覆盖电子部件11的结构，所以保护电子部件11与外部环境分离。并且，由于在第一布线12a和第二布线12b之间配置有电子部件11，因而就能够使电路部件模块10薄且重量轻，如果使用于便携式电子设备等部件电路基板，就具有便携式电子机器小型化且轻型化的作用。
接下来，说明上述这种结构的电路部件模块的制造方法。作为电路部件模块10的制造，如图2的图2A所示，准备在表面上形成种晶(シ一ド)层21的第一平板基板22。接着，在种晶(seed)层2一侧形成仿照第一布线12a的抗蚀剂层23(参照图2的图2B)。
在露出该抗蚀剂层23之间的种晶层21的部分层叠金属例如Cu，而形成第一布线12a(参照图2的图2C)。并且，如图2的图2D所示，若去除抗蚀剂层23，就成为在第一平板基板22的种晶层21上露出了第一布线12a的状态。并且，在该第一布线12a上安装电子部件11(图2的图2E)。
另一方面，准备在表面上形成了种晶层26的第二平板基板27(参照图2的图2F)。并且，与第一平板基板22相同，在种晶层26一侧形成仿照第二布线12b的抗蚀剂层28(参照图2的图2G)。
在露出了该抗蚀剂层28之间的种晶层26的部分层叠金属例如Cu，而形成第二布线12b(参照图2的图2H)。如图2的图2I所示，若去除抗蚀剂层28，就成为在第二平板基板27的种晶层26上露出了第二布线12b的状态。
如图3的图3A所示，使第一平板基板22和第二平板基板27对置，以便使种晶层21和种晶层26相互对置，并且，在这些第一平板基板22和第二平板基板27之间配置树脂板29，并将这三个板进行热压。通过这样的热压，如图3的3B所示，使树脂板29流动，以包覆第一布线12a、第二布线12b的一部分，从而形成树脂层13。
接着，如图4的4A所示，分别从种晶层21和种晶层26上剥离第一平板基板22、第二平板基板27(参照图4的图4B)。并且，通过蚀刻分别去除种晶层21、种晶层26(参照图4的图4C)。由此，露出树脂层13的两个面及第一布线12a、第二布线12b的一个面。
并且，在树脂层13的预定位置形成孔15(参照图4的图4D)，对该孔15填充导电体16，例如掺导电性粒子的树脂，如果在预定位置使第一布线12a和第二布线12b导通，就完成图3的图3E所示的本发明的电路部件模块10。
再有，对填充孔15的导电体16而言，也可使用由层叠多个凸出(バンプ)而形成的柱状凸出来替代掺导电性粒子的树脂。最好Au、Ag等金属材料来作为柱状凸出的材料。
根据上述的本实施例的电路部件模块的制造方法，在平板基板上安装了布线和部件之后以形成树脂层，作为去除该平板基板的方式，因而能够使树脂层的表面的凹凸非常少，能够良好地保证部件的接合精度。此外，减少布线电路图形相互的位置对准工序，良好地保证精加工精度，并且大大地有助于由制造成本的降低所致的电路部件模块的低成本化。
[第二实施例]
接下来，说明本发明的第二实施例的电子部件模块及其制造方法。
本实施例的电子部件模块的制造方法由在平板基板上形成布线部的布线形成工序、树脂层形成工序、将布线部嵌入树脂层并压接的压接工序、以及从树脂层剥离平板基板的剥离工序概略构成。下面，参照附图来说明各个工序。在图5至图8中，示出本实施例的电子部件模块的制造方法的工序图。再有，这些图是用于说明本实施例的电子部件模块及其制造方法的，图示出的各个部分的大小、厚度、尺寸等不一定与实际的电子部件模块的尺寸关系一致。
[布线形成工序]
下面，参照图5来说明布线形成工序。在此布线形成工序中，首先，准备图5A所示的平板基板101，接着，如图5B所示，在平板基板101的至少一个面101a上形成种晶层102。例如，种晶层102可以使用包括在一个面101a上层叠的膜厚为50nm至500nm的氧化锌层和在氧化锌层上层叠的膜厚为2μm左右的金属铜层的层叠体。此外，种晶层102不仅仅在平板基板101的一个面101a上形成，也可在平板基板101的所有表面上形成。通过在平板基板101的所有表面上形成种晶层102，就能够提高平板基板101和后述的布线图形的剥离性。例如，将平板基板101投入含有氧化锌的电镀液后，利用无电解电镀法就可形成氧化锌层。并且，利用无电解电镀法也可形成金属铜层。
此外，最好平板基板101整面用氧化硅来形成，能够提高与构成种晶层的氧化锌层的粘接性，并且能够使平板基板再利用。作为平板基板101的具体例子，例如可以使用含有主要成分为氧化硅的玻璃板、对整个面由热氧化法或热CVD法形成氧化硅层的硅基板、由溅射法等对整个面覆盖氧化硅层的树脂基板或电介质基板等。此外，作为上述硅基板，还可以使用添加B、P、As等掺杂剂的基板。并且，作为上述树脂基板也可使用具有柔软性的基板，在此情况下能够将长树脂基板卷曲成滚子(ロ一ル)状，所以适用于连续制造，能够提高生产性。不特别限制平板基板101的厚度，也可以使用例如30μm至3mm的基板。
如图5C所示，在种晶层102上形成具有多个抗蚀剂去除部104a的图形化抗蚀剂层104(抗蚀剂图形)。具体地，例如，由于在种晶层102的整个面上层叠10μm左右的感光性树脂膜或干膜(以下标记为抗蚀剂层)，通过对重叠掩膜进行曝光、显影，形成与掩膜图形相对应的抗蚀剂去除部104a。由此，就形成具有抗蚀剂去除部104a的图形化抗蚀剂层104。
再有，在形成图形化抗蚀剂层104之后的抗蚀剂去除部104a中，会存在残存感光性树脂膜或干膜的残渣的情况。当残存残渣时，在此后形成的布线图形就会产生断线，降低布线图形和种晶层102的粘接性，还有可能在作为后工序的压接工序及剥离工序中产生不合适。因此，将完全去除残渣作为目的，最好在形成图形抗蚀剂层104之后，通过对抗蚀剂去除部104a照射氩等离子体、或通过轻微蚀刻在抗蚀剂去除部104a露出的种晶层的表面，而去除残渣。在照射氩等离子体的情况下，例如，也可以在等离子体功率500W左右、气氛压力10Pa以下、氩流量50sccm、照射时间30秒的条件下进行。此外，为了轻微蚀刻种晶层的表面，也可在由10％乙酸水溶液构成的腐蚀剂处理30秒钟的条件下进行。通过进行这样的处理，就能够将种晶层102和布线图形的粘接强度设置为3N/cm以上。
接着，如图5D所示，由电镀法在抗蚀剂去除部104a上形成由Cu构成的布线图形105。具体地，例如，使含有硫酸铜等的电镀液与抗蚀剂去除部104a内的种晶层102接触之后，对种晶层102施加直流电流，以生成Cu镀层。最好布线图形105的厚度比图形化抗蚀剂层104的厚度薄，例如可为5μm左右。
接着如图5E所示，由湿法蚀刻去除图形化抗蚀剂层104。由此，就能够在平板基板101的一个面101a上形成种晶层102和布线图形105。
在图6中，示出布线图形105的平面模式图。如图5E及图6A所示，此布线图形105，由多个布线部105a、邻接该布线部105a设置的冲压(抜き)部105b构成。布线部105a是通过将u电镀在图形化抗蚀剂层104的抗蚀剂去除部104a上形成的。还有，冲压部105b是为了通过图形化抗蚀剂层104来阻碍Cu电镀而设置的。最好将布线部105a的平均线宽设定为10μm至20μm的范围。此外，最好冲压部105b的平均宽度设定为10μm至20μm的范围之内。
再有，布线图形105的平面形状不限定于图6A所示的形状，也可为图6B所示的形状。
[树脂层形成工序]
接着参照图7，说明树脂层形成工序。在该树脂层形成工序中，如图7A所示，首先准备树脂层106，对该树脂层106设置贯通其一个面106a和另一个面106b之间的贯通孔107。俯视贯通孔107时的形状也可是圆形、椭圆形、三角形及含有矩形的多角形的任何形状。对贯通孔107的大小而言，将原来已形成的布线图形105与贯通孔107重叠时，最好区划贯通孔107的周边部107a与上述布线图形105的冲压部105b的一部分重合的尺寸成为最大限度的尺寸。对于贯通孔107的形成，例如，可使用所谓的采用金属膜的振动(panting)或激光加工法的方法。再有，对于树脂层106，可以使用将环氧树脂、玻璃环氧树脂、聚酯树脂等热可塑性树脂作为材质的、厚度为50μm左右的板材。
接着，如图7B所示，在树脂层106的贯通孔107中填充有掺导电性粒子的树脂108。例如，掺导电性粒子的树脂108可以是将Au、Ag、Al等导电性金属粒子分散到环氧树脂等树脂中而构成的膏状树脂。
由此，就形成了将掺导电性粒子的树脂108填充到贯通孔107中而构成的树脂层106。
[压接工序]
接着参照图7及图8说明压接工序。在此压接工序中，首先如图7C所示，在树脂层106的一个面106a一侧及另一个面106b一侧上，配置具有预先已形成的布线图形115的平板基板101、101。此时，配置平板基板101、101以便使布线图形115的冲压部105b基本上与掺导电性粒子的树脂108的填充部分重合。更详细地，在冲压部105b中，在贯通孔的周边部107a的内侧配置有位于图中大致中央的冲压部105b1。此外，在自贯通孔的周边部107a的内侧过渡到外侧的部分，配置有位于冲压部105b1的外周侧的冲压部105b2。
接着，如图8A所示，从树脂层106的厚度方向两侧按压各平板基板101、101并进行热压。通过此热压使树脂层变形106变形，使布线图形105、105分别嵌入一个面106a及另一个面106b中。此时，在布线图形105的冲压部105b中，填充掺导电性粒子的树脂108的一部分及树脂层106的一部分。热压时的温度虽然根据树脂层106的材料，但最好在140～180℃的范围。此外，热压的压力最好为15～25Pa左右。并且热压的时间最好为30～50分钟左右。
针对图8A进行更详细的说明时，通过将平板基板101、101与树脂层106压接，使树脂层106变形为薄板状。伴随于此，在位于图中大致中央处的冲压部105b1中填充掺导电性粒子的树脂108。另一方面，在处于冲压部105b1的外侧的冲压部105b2中填充树脂层106的一部分。当树脂层106为由玻璃环氧树脂构成的情况下，仅从树脂层挤压环氧树脂，以便填充到冲压部105b2。对冲压部105b2填充树脂层106的一部分是为了在平板基板101的压接时软化树脂层，使其一部分比掺导电性粒子的树脂108先流入到冲压部105b2。
[剥离工序及蚀刻工序]
接着，参照图8，说明剥离工序。在此剥离工序中，如图8B所示，对各平板基板101、101和树脂层106之间施加应力，使平板基板101、101从树脂层106上剥离。此时，在平板基板101和种晶层102之间就会引起剥离，种晶层102与布线图形105一起被转印到树脂层106一侧。再有，对于剥离后的平板基板101，通过由酸或碱来去除未转印、残存的种晶层102，由此就能够再次利用平板基板101。
认为由下面这种机理导致在平板基板101和种晶层102之间引起剥离。
即，从树脂层106上剥离平板基板101、101时，在种晶层102中，对其膜厚方向施加拉伸应力。此时，在构成种晶层102的金属铜层中，连接布线图形105，此布线图形105被嵌入树脂层106，与树脂层106牢固连接，所以对树脂层106一侧的拉伸应力变强，由此，认为种晶层102与布线图形105一起被转印在树脂层106一侧。此外，在构成种晶层102的金属铜层中，虽然剥离时对布线图形105施加拉伸的切断应力，但由于在金属铜层中将氧化锌层作为基底(下地)层而被裱合，所以就不用担心金属铜层自身破裂，可干净地与氧化锌层一起从平板基板101上进行剥离。此外，由于按50nm至500nm的膜厚来形成氧化锌层，所以就能够提高氧化锌层的膜强度，不用担心氧化锌层自身也破裂，可干净地从平板基板101上进行剥离。
接着，如图8C所示，通过湿法蚀刻去除转印在树脂层106上的种晶层102。蚀刻液例如可以使用过硫酸水溶液。再有，当进行该蚀刻时，少许蚀刻布线图形105，因此就不用担心布线部分105a线宽的减少。其理由是，因为大部分布线图形105被嵌入到树脂层106及掺导电性粒子的树脂108中，因而减少了布线图形105的暴露部分，通过树脂层106及掺导电性粒子的树脂108来保护布线图形105。由于布线图形105被树脂层106保护，因而能够防止由蚀刻液对布线图形105的腐蚀，能够防止布线图形105线宽的减少。由此，对于现有的转印方法，就能够实现不可能形成的10μm/10μm的线和间距(L/S)。
最后，如图8D所示，涂敷导电性树脂层109，以覆盖布线图形105的冲压部105b。
由此，就制造了本实施例的电路部件模块100。
[电路部件模块]
图8D所示的电路部件模块100的结构为，具有树脂层106、在树脂层106的一个面106A及另一个面106b的两个面上埋设的布线图形105、105。在树脂层106中设置贯通孔107，并且在此贯通孔107中填充掺导电性粒子的树脂108。此外，布线图形105由多个布线部分105a构成，该多个布线部分105a由Cu构成，并且在各布线部105a中形成冲压部105b。并且，在冲压部105b中，在配设于贯通孔107上的冲压部105b1中填充掺导电性粒子的树脂108，在配设于贯通孔107的周边部107a的外侧的冲压部105b2中填充树脂层106的一部分。
根据上述电路部件模块100，通过在设置于布线部105a上的冲压部105b中填充掺导电性粒子的树脂108及树脂层106，就能提高布线层105a与掺导电性粒子的树脂108和树脂层106的接合强度，能减少布线105a和掺导电性粒子的树脂108的接触电阻，从而能提高电路部件模块100的可靠性。
此外根据电路布线模块的制造方法，通过在设置于贯通孔107的周边部107a的外侧的冲压部105b2中填充树脂层106的一部分，就能在该周边部外侧的冲压部105b2中诱导树脂层106流动，从而就能够防止树脂层106流向贯通孔周边部107a的内侧，由此，就不会减少掺导电性粒子的树脂108和布线部105a的接触面积，就能够进一步提高掺导电性粒子的树脂层108和布线部105a的结合强度。
此外，根据上述制造方法，通过在形成图形化抗蚀剂层104之后的平板基板101上照射氩等离子体，就能够去除抗蚀剂的残渣，能够防止布线部105a的断线，并且还能够提高平板基板101和布线部分105a的粘接性，就能够预先防止压接工序及剥离工序中的不合适的产生。
[第三实施例]
接下来，说明本发明的第三实施例的电子部件模块及其制造方法。
本实施例的电子部件模块的制造方法，与第二实施例相同，由在平板基板上形成布线部的布线形成工序、树脂层形成工序、将布线部嵌入树脂层并压接的压接工序、从树脂层剥离平板基板的剥离工序概略构成。下面，参照附图来说明各工序。在图9至图12中，示出本实施例的电子部件模块的制造方法的工序图。再有，这些图是用于说明本实施例的电子部件模块及其制造方法的附图，图示出的各个部分的大小、厚度、尺寸等不一定与实际的电子部件模块的尺寸关系一致。此外，图9至图12所示的基板、膜、其它部件中与图5至图8所示的相同时，赋予相同的符号，并省略其说明。
[布线形成工序]
下面，参照图9来说明布线形成工序。首先，如图9A所示，准备平板基板101，接着，在如图9B所示的平板基板101的至少一个面101a上形成种晶层102。
接着，如图9C所示，在种晶层102上形成具有多个抗蚀剂去除部104a的图形化抗蚀剂层104(抗蚀剂图形)。此外，形成图形化抗蚀剂层104之后，与第二实施例相同，也可对种晶层102进行氩等离子体的照射和轻微蚀刻。
接着，如图9D所示，利用电镀法在抗蚀剂去除部104a上形成由多个金属形成的叠层结构的布线图形115。图10A示出布线图形115的一个例子的放大剖面图。如图10A所示，本实施例的布线图形115，由形成于种晶层102上的Au层121、层叠于Au层121上的Cu层122、层叠于Cu层122上的Ni层123、形成于Ni层123上的Au层124构成。这样，本实施例的布线图形115是在Cu层122和Ni层123的厚度方向两侧形成Au层121、124而形成的。最好Au层121的膜厚为0.01μm-0.1μm的范围，最好Cu层122的膜厚为5μm-10μm的范围，最好Ni层123的膜厚为2μm-4μm的范围，最好Au层124的膜厚为0.1μm-0.5μm的范围。更具体地，也可将Au层121设为0.03μm、Cu层122设为10μm、Ni层123设为2μm、Au层124设为0.2μm。可由任何电镀法来形成这些层。
再有，布线图形的叠层结构不限定于图10A所示的方式。例如，如图10B所示，也可使用由Au层126、Ni层127、Cu层128、Ni层129及Au层130构成的5层结构的布线图形125。
接着，如图9E所示，由湿法蚀刻去除图形化抗蚀剂层104。由此，就能够在种晶层102上形成布线图形115。布线图形115与第二实施例情况相同，由多个布线部115a、邻接此布线部分115a设置的冲压部115b构成。此布线部115的俯视形状，例如能够形成与前面说明的图6所示的形状相同的形状。
接着，如图9F所示，在布线图形115的布线部115a上形成由Au、Ag等构成的凸出116。由此，就能够制造出在一个面101a上形成种晶层102和布线图形115而成的平板基板101。
[树脂层形成工序]
接着，参照图11，说明树脂层形成工序。在该树脂层形成工序中，如图11A所示，首先准备树脂层106，对该树脂层106设置贯通其一个面106a和另一个面106b之间的贯通孔107。
接着，如图11B所示，在贯通孔107的深度方向中***由电介质体构成的板状垫片135，接着，在垫片135的厚度方向两侧***IC芯片136、137(电子部件)，并且，填充掺导电性粒子的树脂108、108以便覆盖IC芯片136、137。IC芯片136、137由芯片主体136a、137a和在各IC芯片本体136a、137a中配备的端子136b、137b简单地构成。配置各IC芯片136、137，以使各端子136b、137b面向树脂层106的厚度方向外侧。并且，将掺导电性粒子的树脂108、108填充在该IC芯片的端子136b、137b上。由此，就制造出由在贯通孔107内部填充IC芯片136、137和掺导电性粒子的树脂108而构成的树脂层106。
[压接工序]
接着，参照图11及图12，说明压接工序。首先如图11C所示，在树脂层106的一个面106a一侧及另一个面106b一侧上，配置具有预先形成的布线图形115的平板基板101、101。此时，配置平板基板101、101以使布线图形115的冲压部115b基本上与掺导电性粒子的树脂108的填充部分重合。更详细地，在冲压部115b中，在贯通孔的周边部107a的内侧配置有位于图中大致中央的冲压部115b1。此外，在自贯通孔的周边部107a的内侧过渡到外侧部分，配置有位于冲压部115b1的外周侧的冲压部115b2。
接着，如图12A所示，从树脂层106的厚度方向两侧将各平板基板101、101按压在树脂层106上并进行热压。通过此热压使布线图形115a、115b分别嵌入树脂层106一个面106a及另一个面106b中。此时，在布线图形115的冲压部115b中，填充掺导电性粒子的树脂108的一部分及树脂层106的一部分。热压条件与第二实施例的情况相同。由此，将布线图形115a、115b嵌入并转印到树脂层106中。
当针对图12A进行更详细的说明时，与第二实施例的情况相同，通过压接，使树脂层106变形为薄板状。在位于图中大致中央处的冲压部115b1中填充掺导电性粒子的树脂108。另一方面，在处于冲压部115b1的外侧的冲压部115b2中填充树脂层106的一部分。当树脂层106为由玻璃环氧树脂构成的情况下，从树脂层仅挤压环氧树脂，并填充到冲压部115b2中。在冲压部115b2填充树脂层106的一部分是为了在平板基板101的压接时软化树脂层，使其一部分比掺导电性粒子的树脂108先流入到冲压部115b2。
此外，通过对各冲压部115b填充掺导电性粒子的树脂108及树脂层106的一部分，将布线部115a嵌入掺导电性粒子的树脂108中。此时，通过使形成于布线部115a的凸出116与IC芯片的端子136b、137b接触，确保两者导通；或者使凸出116接近端子136b、137b，并通过在凸出116和端子136b、137b之间夹持的掺导电性粒子的树脂108，以确保两者的导通。
[剥离工序及蚀刻工序]
接着，参照图12，说明剥离工序。在该剥离工序中，如图12B所示，对各平板基板101、101和树脂层106之间施加应力，使平板基板101、101从树脂层106上剥离。此时，在平板基板101和种晶层102之间引起剥离，种晶层102与布线图形115一起被转印到树脂层106一侧。
接着，如图12C所示，通过蚀刻来去除转印在树脂层106上的种晶层102。并且最后，如图12D所示，涂敷导电性树脂层109以覆盖布线图形115的冲压部115b。
由此，就可制造出本实施例的电路部件模块200。
[电路部件模块]
图12D所示的电路部件模块200的结构具有：树脂层106，埋设于树脂层106的一个面106a及另一个面106b的两个面上的布线图形115、115，配设于树脂层内部的IC芯片136、137。在树脂层106中设置贯通孔107，在此贯通孔107中填充IC芯片136、137及掺导电性粒子的树脂108。此外，布线图形115由多个布线部分115a构成，该多个布线部分115a由Cu构成，并且在各布线部分115a中形成冲压部115b。并且，在布线部115a中，通过凸出116及掺导电性粒子的树脂108连接IC芯片的端子136b、137b。此外，在冲压部115b中的配设于贯通孔107上的冲压部115b1中填充掺导电性粒子的树脂108，在配设于贯通孔107的周边部107a的外侧的冲压部115b2中填充树脂层106的一部分。
根据本实施例电路部件模块200及其制造方法，通过在贯通孔107内部设置IC芯片136、137，就能够使电路部件模块200自身变薄。此外，由于通过掺导电性粒子的树脂108来连接上述结构的布线部分105a和IC芯片的端子136b、137b，因此就能够提高电路部件模块200的可靠性。
此外，由于在布线部分115a上设置凸出116，因此就能够更确实地进行布线部115a和IC芯片136、137的连接。
并且，根据上述电路布线模块200的制造方法，就能够同时达到通过第二实施例中的电路部件模块及其制造方法所获得的效果。

Claims (13)

1、一种电路部件模块，其特征在于，
具有：树脂层、埋设于上述树脂层的部件、埋设于上述树脂层的一个面或另一个面的任意一个面或两个面的布线图形；
在上述树脂层中设有贯通上述一个面和上述另一个面之间的贯通孔，并且在该贯通孔内填充有掺导电性粒子的树脂或层叠多个凸出而成的柱状凸出。
2、一种电路部件模块，其特征在于，
具有：树脂层、埋设于上述树脂层的一个面或另一个面的任意一个面或两个面的布线图形；
在上述树脂层中设有贯通上述一个面和上述另一个面之间的贯通孔，并且在该贯通孔内填充有掺导电性粒子的树脂；
上述布线图形由多个布线部构成，该多个布线部是由导电金属构成的，并且在各布线部中形成有冲压部；
在上述冲压部中，在设置于上述贯通孔上的冲压部中填充有上述掺导电性粒子的树脂，在设置于上述贯通孔的周边部外侧的冲压部中填充有上述树脂层的一部分。
3、如权利要求2所述的电路部件模块，其特征在于，
在上述贯通孔内部设有电子部件、并且在该电子部件的端子一侧填充有上述掺导电性粒子的树脂，上述多个布线部中的设置于上述贯通孔上部的布线部，通过上述掺导电性粒子的树脂而与上述电子部件的端子相连接。
4、如权利要求2所述的电路部件模块，其特征在于，
在设置于上述贯通孔内部的布线部上装配有凸出，该凸出与上述电子部件的端子相连接。
5、一种电路部件模块的制造方法，其特征在于，具有：
在平板基板的一个面上形成抗蚀剂图形的工序；在上述抗蚀剂图形之外进行电镀的工序；剥离上述抗蚀剂，形成由上述电镀所致的布线的工序；在上述布线上安装部件的工序；在上述平板基板上形成树脂层，以便包覆上述部件及上述布线的工序；以及，从上述树脂层剥离上述平板基板的工序。
6、一种电路部件模块的制造方法，其特征在于，具有：
在相互对置的第一及第二平板基板的对置一侧上分别形成抗蚀剂图形的工序；在上述抗蚀剂图形之外进行电镀的工序；剥离上述抗蚀剂，分别形成由上述电镀所致的第一及第二布线的工序；在上述第一及第二布线上分别安装部件的工序；在上述第一及第二平板基板之间形成树脂层，以便包覆上述部件和上述第一及第二布线的工序；以及，从上述树脂层剥离上述第一及第二平板基板的工序。
7、一种电路部件模块的制造方法，其特征在于，具有：
布线形成工序，在平板基板的一个面上形成种晶层，并且在该种晶层上形成抗蚀剂图形，对除了该抗蚀剂图形之外的部分进行电镀以形成多个布线部，通过剥离上述抗蚀剂图形，而形成在上述多个布线部上设置冲压部而成的布线图形；
树脂层形成工序，设置贯通树脂层的一个面和另一个面之间的贯通孔，并且在该贯通孔内填充掺导电性粒子的树脂；
压接工序，通过在上述布线图形上压接上述树脂层，而将上述布线部埋设在上述树脂层中，在设置于上述贯通孔上的冲压部中填充上述掺导电性粒子的树脂，在设置于上述贯通孔的周边部外侧的冲压部中填充上述树脂层的一部分；以及
剥离工序，从上述树脂层剥离上述平板基板和上述种晶层。
8、如权利要求5所述的电路部件模块的制造方法，其特征在于，在上述布线形成工序中，在形成上述抗蚀剂图形之后对上述平板基板的一个面照射氩等离子体，此后对除了上述抗蚀剂图形之外的部分进行电镀以形成多个布线部。
9、如权利要求6所述的电路部件模块的制造方法，其特征在于，在上述布线形成工序中，在形成上述抗蚀剂图形之后对上述平板基板的一个面照射氩等离子体，此后对除了上述抗蚀剂图形之外的部分进行电镀以形成多个布线部。
10、如权利要求7所述的电路部件模块的制造方法，其特征在于，在上述布线形成工序中，在形成上述抗蚀剂图形之后对上述平板基板的一个面照射氩等离子体，此后对除了上述抗蚀剂图形之外的部分进行电镀以形成多个布线部。
11、如权利要求7所述的电路部件模块的制造方法，其特征在于，具有：在上述剥离工序之后，蚀刻并去除转印于上述树脂层上的上述种晶层的蚀刻工序。
12、如权利要求7所述的电路部件模块的制造方法，其特征在于，
在上述树脂层形成工序中，在上述树脂层的贯通孔内部设置电子部件，并且在该电子部件的端子一侧填充上述掺导电性粒子的树脂；
在上述压接工序中，通过上述掺导电性粒子的树脂，将上述多个布线部中的设置于上述贯通孔上部的布线部连接到上述电子部件的端子。
13、如权利要求12所述的电路部件模块的制造方法，其特征在于，在设置于上述贯通孔内部的布线部上装配凸出，并将该凸出连接到上述电子部件的端子。
CNA2005100626675A 2004-03-31 2005-03-31 电路部件模块及其制造方法 Pending CN1678175A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP101609/2004 2004-03-31
JP2004101609 2004-03-31
JP336053/2004 2004-11-19
JP2004336053A JP2005317901A (ja) 2004-03-31 2004-11-19 回路部品モジュールおよびその製造方法
JP343093/2004 2004-11-26
JP2004343093A JP2005317903A (ja) 2004-03-31 2004-11-26 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
JP365968/2004 2004-12-17
JP2004365968A JP2005317908A (ja) 2004-03-31 2004-12-17 素子内蔵基板および素子内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
CN1678175A true CN1678175A (zh) 2005-10-05

Family

ID=35050401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100626675A Pending CN1678175A (zh) 2004-03-31 2005-03-31 电路部件模块及其制造方法

Country Status (2)

Country Link
US (1) US20050218491A1 (zh)
CN (1) CN1678175A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877348A (zh) * 2009-03-06 2010-11-03 通用电气公司 用于堆叠的管芯嵌入式芯片堆积的***和方法
CN101683006B (zh) * 2008-03-27 2012-04-18 揖斐电株式会社 电子部件内置线路板及其制造方法
CN103681618A (zh) * 2012-09-20 2014-03-26 国际商业机器公司 具有通孔的功能性玻璃处理晶片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453711B2 (ja) * 2007-03-30 2010-04-21 Ｔｄｋ株式会社 薄膜部品及び製造方法
DE102008002532A1 (de) * 2008-06-19 2009-12-24 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
EP2421341B1 (en) * 2008-12-22 2013-09-11 Fujitsu Limited Electronic component and method of manufacturing the same
JP5330065B2 (ja) 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US9084382B2 (en) 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
US5952713A (en) * 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
US6898850B2 (en) * 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101683006B (zh) * 2008-03-27 2012-04-18 揖斐电株式会社 电子部件内置线路板及其制造方法
CN101877348A (zh) * 2009-03-06 2010-11-03 通用电气公司 用于堆叠的管芯嵌入式芯片堆积的***和方法
CN101877348B (zh) * 2009-03-06 2013-12-11 通用电气公司 用于堆叠的管芯嵌入式芯片堆积的***和方法
CN103681618A (zh) * 2012-09-20 2014-03-26 国际商业机器公司 具有通孔的功能性玻璃处理晶片
CN103681618B (zh) * 2012-09-20 2016-08-17 国际商业机器公司 具有通孔的功能性玻璃处理晶片

Also Published As

Publication number Publication date
US20050218491A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN1138629C (zh) 多层基板
CN1678175A (zh) 电路部件模块及其制造方法
CN1791305A (zh) 电路部件模块及其制造方法和电子电路装置
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1257550C (zh) 半导体装置及其制造方法
CN1118098C (zh) 半导体集成电路器件
CN1266920C (zh) 摄像机模块
CN1174665C (zh) 多层挠性布线板
CN1835661A (zh) 配线基板的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1303646C (zh) 增强板粘着装置
CN1241259C (zh) 电路装置的制造方法
CN1921079A (zh) 配线基板的制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1805657A (zh) 配线电路基板
CN1853451A (zh) 用于制造电子模块的方法
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1674277A (zh) 电路装置
CN1523665A (zh) 半导体装置及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1266752C (zh) 电路装置的制造方法
CN1342035A (zh) 电路装置及其制造方法
CN1497717A (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication