CN1647106A - 封装芯片卡微电路的方法以及由此得到的电子微电路模块 - Google Patents

封装芯片卡微电路的方法以及由此得到的电子微电路模块 Download PDF

Info

Publication number
CN1647106A
CN1647106A CNA038087081A CN03808708A CN1647106A CN 1647106 A CN1647106 A CN 1647106A CN A038087081 A CNA038087081 A CN A038087081A CN 03808708 A CN03808708 A CN 03808708A CN 1647106 A CN1647106 A CN 1647106A
Authority
CN
China
Prior art keywords
mask
module
substrate
bonder
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038087081A
Other languages
English (en)
Other versions
CN1647106B (zh
Inventor
让-皮埃尔·拉德纳
延尼克·德马奎勒
让-雅克·米施勒
克里斯托弗·马蒂厄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCI SA
Original Assignee
FCI SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCI SA filed Critical FCI SA
Publication of CN1647106A publication Critical patent/CN1647106A/zh
Application granted granted Critical
Publication of CN1647106B publication Critical patent/CN1647106B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明设计一种封装电子微电路(1)的方法，用以制造一个可通过简单的胶或焊接进行固定的电子模块。所述微电路具有一种几何形状，该形状适合于卡(19)上为微电路而设的壳体形状，和一种相应于所述卡的掩模装置(7)。所述掩模可以防止用来在该模块内保护芯片(10)涂层树脂(14)外溢。该掩模在支撑件(2)第一面(3)上与接触板(4)胶合，且掩模与芯片在第二面(6)上胶合。该掩模具有一个窗口(9)以放置芯片。

Description

封装芯片卡微电路的方法以及由此得到的电子微电路模块
技术领域
本发明的主题是一种封装模块电子微电路的方法，其中每个模块微电路都被设计成可容纳一个通常被称作芯片的集成电路，从而构成了电子微电路模块。本发明的另一个主题是由此得到的电子微电路模块。实际上，随着配备有这种模块的芯片卡产量的增长，以及在日常生活中越来越多的用到芯片卡，因而制造这些模块的过程需要被改进以满足在数量上的需求，有时候则会损害产品的质量和可靠性。本发明还涉及这些模块在芯片卡或者其它基片上的安装。
背景技术
芯片卡是通过将一个电子微电路模块置于在卡的厚度方向上的一个凹腔处形成的。这种电子模块在卡的可见面上具有一个微电路，该微电路的上接触面具有一定的导电面积。该电子模块的另一面支承一个芯片，其被隐藏在卡的凹腔处内。该芯片被固定并连接在与上表面导电区域相对的下表面上。
关于现有技术，法国专利FR-A-2488446描述了一个紧凑的电子模块，其被设计成安装在一个身份证上。该模块包括一个芯片，其基座粘在一个具有接触区域的金属板的第一面上。该芯片通过导线与这些接触区域相连，即将芯片的上部与该接触区域相连。该模块包括一个支撑该金属板的支撑件或者基片。该支撑件具有一个或多个窗口以使该芯片粘在和/或连接在该金属板上。
芯片的胶粘带来一个问题，即其不具有长期的可靠性。此外，它需要以均匀的量以及较近的确定间距来分配胶粘点。但在胶面上产生的气泡会削弱该模块的机械强度。事实上，为了达到必需的生产条件，所使用的胶必须可以在相对较高的温度下进行快速粘结。但这些胶仍然会形成气泡而导致安装在金属板上的芯片的不稳定性。
为了给予模块一定的机械强度，且同时可以保护导线及芯片，使用一种涂层产品来覆盖它们。例如该涂层产品可以是一种树脂。其可以在热处理或者红外线或紫外线照射的作用下硬化聚合。该涂层树脂本身也带来一个问题。它的可湿性是不稳定的，且部分取决于不是以较小代价就能控制的外部条件。该沉积树脂在下表面侧形成了一个半球形***，但在其未聚合时其会蔓延开。这种树脂滴的蔓延会导致模块的机械强度被削弱并且很难保护微芯片及其导线。
该树脂滴的流动还产生一些困难，即其使得模块过宽。为了定位这些树脂滴，因而必须在该滴的周围设置一个***，以保留将模块连接到卡上的环周区域。该连接区域随后胶粘在芯片卡凹腔的侧槽口中配设的缘部上。
另一方面，一种可在紫外线照射下聚合的温和聚合树脂具有适当的可湿性，从而可以为其涂覆的物品提供良好保护。但这种树脂不能给予模块足够的机械强度。此外，紫外线照射也会破坏模块上芯片的存储区。
对于上述问题，已知的解决办法是使用具有较好机械强度品质的树脂，并减小树脂滴的直径。这种解决办法为树脂滴的外溢提供了一个屏围。该屏围可以通过例如在容纳芯片的金属板区域外周丝网印刷一种硅树脂环来得到。然而，这种解决办法的效果有限，并且若板略微倾斜则其也不能很好地限制树脂滴的流动。
另外，美国专利US-A-5989941描述了使用一种屏围来形成涂层产品通道，从而可以改善电子模块的散热及机械粘合。已知结合这种屏围的方法的技术术语是“筑坝及填充(dam & fill)”。该屏围通过一个粘合层固定在模块支撑件上。其被固定在该支撑件的一侧上，该支撑件同时还支撑连接芯片的接触板。该屏围相当于带有一个一定尺寸窗口的薄膜，从而使接触板可以构成一个金属电路模块且芯片被完全框在该窗口内。根据该文献仅能得知可以使用包括至少一种导电膜的薄膜。此外，该薄膜是在金属电路形成以后并且芯片已经连接到该电路上之后才安装在模块上的。
该薄膜包括例如一个长的条带，它的一个面被敷帖器涂覆了胶粘材料。根据该文献，该薄膜随后被切割成一定尺寸，从而形成窗口。该薄膜窗口被布置成可与支撑件的不同区域共同作用，每个区域都包括一个金属电路且一个芯片与该电路相连，该支撑件都具有接头以使其可以附在芯片卡上。该膜通过将各窗口均布置在一个电路周围的方式胶合在该支撑件上。由于膜的厚度，当树脂滴随芯片沉积在电路上时该窗口可以限制涂层材料的流动。
为了可以随后被安装在一个身份证上，根据该说明所得到的电子模块必须涂覆一种专门的胶，由于具有所使用薄膜类型相同的性质，所述胶可以粘附在身份证凹腔的底部。
根据该技术的微型模块的难度在于即便它们装备有一个薄膜来防止树脂滴的流动，它们仍然需要较长的、费事的且效率低下的准备阶段，相当于将微型模块安装到卡上的阶段。事实上，为了将微型模块安装到卡上而使用了第二薄膜，其被涂覆了“热溶性”胶并且在第一阶段中进行预切割以在其上形成窗口。随后，将该胶膜热轧在微型模块上，最后在第三阶段中该薄膜的胶被激活，从而可以将微型模块最后安装在卡上。
该第一阶段效率低下，原因是裁刀(ciseaux)粘着已被冷却的胶膜，并阻止对薄膜进行较快速的操作。因此该第一阶段与大量生产芯片卡所必需的速度是矛盾的。此外，为了保证该胶膜在微型模块上的准确定位，其必须提供能一个接一个取下的小珠，这也减慢了制造过程。对于较快的制造过程，在生产胶膜层时会产生很高的报废率。在此阶段的报废是非常昂贵的，因为所有报废的元件都不能被再利用。
使用这样一种胶膜必然得到一种比单独胶合各微型模块更快的生产速度。然而为了使微型模块可以附着在凹腔底部则必须使用这种胶膜，即便其长期可靠性有限。
发明内容
本发明的任务是通过重新设定电子微型电路的封装过程来对上文提出的问题进行补救，以便于随后带有微电路的模块的卡片安装。通过这种方式，提高了电子模块封装阶段的效率，并进一步提高了将这种电子模块安装在卡上的长期可靠性。由于模块在卡上的胶合可靠性提高了从而最终产品的可靠性也增加了。本发明有效地将所有粘合装置传递到该电子微电路模块上。
因此本发明的主题是一种电子微电路模块，其包括一个基片，在该基片第一面上的至少一个接触区域，该基片的第二面可以容纳一个集成电路，其特征在于其包括一个平行六面体，一种第一粘合装置将掩模的第一面保持在基片第二面上，该掩模通过穿孔来界定了一个平行六面体从而围绕集成电路形成一个窗口，和一种分布在掩模第二面上的第二粘合装置。
因此本发明的另一个主题是一种封装电子微电路模块的方法，其其特征在于包括如下组成步骤：
-在基片条带的第一面上形成一个接触区，
-在基片第二面与掩模条带的第一面之间布置一种第一粘合装置，以将掩模保持在该第二面上，
-穿孔掩模条带，从而形成一个掩模窗口朝着接触区域，
-在掩模的第二面上布置一种第二粘合装置，和
-将各个单独的模块以平行六面体形式分离出来。
附图说明
本发明将通过阅读下文说明以及参照附图来进行更好的理解。这里给出的内容仅仅是为了举例说明而不是对本发明的限制。各附图表示了：
-图1：根据本发明的一个电子模块的纵向剖面图，其安装在一个芯片基片上，特别是一个芯片卡上；
-图2：根据本发明的一个电子模块下方的透视图。
具体实施方式
图1表示了一个根据本发明的电子微电路模块1。模块1包括一个基片2，其形成了一个平面。基片2优选由一种绝缘材料制成，例如聚酯胶片，特别可以由聚对苯二甲酸乙二醇酯(PET)、聚萘亚甲基亚乙基酯(PEN)、甚至聚酰亚胺制成。在一个特定实施例中，基片具有25微米量级的厚度。
在基片2的第一面3上，模块1具有一个接触区域4。接触区域4是例如印刷电路。该印刷电路是通过将厚度为18到35微米的铜层层压到基片上形成的。该铜层通过预先沉积的粘合剂来保持在第一面3上。随后，带有铜层的基片2通常通过化学蚀刻以形成印刷电路4。
基片2还带有孔5，其形成在基片所构成的平面上，并使其第一面3附在第二面6上。第二面6平行于第一面3并与第一面3相对。
微电路模块1在第二面6侧具有一个厚的掩模7，其通过一个粘合装置8胶合在第二面6上。掩模7相当于一个350微米量级厚度的层，且在其上至少形成一个窗口9。该模块的厚度大于集成电路10的高度。窗口9足够大从而可以使集成电路10，或芯片10，可以直接附在基片的第二面6后。掩模7优选由聚对苯二甲酸乙二醇酯(PETG)或者聚氯乙烯(PVC)类型的塑料聚合物制成。其也可以由纸制成。掩模7材料的选择取决于随后设计的电子模块所使用的材料。为掩模7选择的一种有效的材料是可以使其容易地胶合或焊接在其互补装置上，例如一个芯片卡。
在一个例子中，粘合装置8为热塑性聚合树脂层(例如聚酯类)形式的，其可以在一个中等温度(例如在100℃至130℃之间)下被激活。
掩模7有一个实心条带制成。在一种实施例中该实心条带在安装到第二面6之前穿孔。掩模7优选为包括几个像9一样的窗口的实心条带。因此该实心条带包括一序列的窗口9，其具有重复的形状并沿条带由位于窗口9之间的固体部分以及围绕窗口9边缘的连续固体部分来彼此分隔开。这些围绕窗口9的固体部分在基片2上框出了一个单独的区域。基片2的各单独区域对应于一系列的接触区域例如4本身。掩模7的窗口9根据这一系列的接触区域4被准确地排布好，从而这一系列接触区域4可以容纳一个芯片例如10。
掩模7必须在第二面6上精确定位，因为它的定位对于芯片10在第二面上的正确安装以及通过孔5与接触区域4的连接来说都是非常关键的。然而，由于掩模优选在安装芯片10之前被放置，如果定位不正确那么此类错误造成的损失也是较低的。
为了使掩模7可以相对于芯片10所要放置以及连接的区域精确定位，使用了一种层压技术。为了实现该目的，在一个优选实施例中，掩模7的条带具有横向定位孔眼(沿条带长度方向规则分布)以形成一些标志，则互补装置可以通过这些标志预先与条带连接，从而确保掩模7在层压过程中准确定位。
根据第一实施例，为了将已穿孔的掩模7保持在基片2第二面6上，第二面6预先涂覆了一层粘合装置8。在这种情况下，粘合装置8甚至可以在制造印刷电路4之前沉积。此外，粘合装置8可以施加在整个第二面6上，甚至在对应掩模7的窗口9的区域上(除了在孔5的位置上)。掩模7随后由辊子将粘合装置8层压在基片2上。
根据第二实施例，粘合装置8沉积在掩模7的一个面上，该面再试图压在第二面6上。在涂敷了粘合装置8之后再制造窗口9，这样可以保证胶的分布并防止基片的第二面被涂覆。通过同样的方法即在两个卷筒之间进行连续层压的方法，掩模7胶合在基片2上。在此第二种情况下，必须提供第二粘合装置来将芯片10保持在第二面6的位置上。
在一优选实施例中，芯片10安装在窗口9上并通过第一粘合装置8来胶合在基片2的第二面6上。优选在掩模7沉积在基片2上之后安装芯片10。然而，在这两种方法中，其也可以被预先安装。为了得到有效的且牢固的胶合，胶在芯片放置处被激活。在一种变型中，如图2所示，用一个胶4′的第二层来将芯片10胶合在基片2上。
随后，为了连接芯片10与接触区域4，优选采用被称作“引线接合法”线连接技术，即芯片10的上表面12上的一个区域与接触区域4的一个下表面13通过金属例如镀金线11来连接。所用的线11的直径为例如20微米量级且两端的接头由超声波热焊制成。线11在孔5的位置处穿过基片2。芯片通过表面元件安装技术，CMS，公知的“倒装法”来进行安装也是可以想得到的。在这种情况下芯片优选在安装掩模之前就安装在基片上。
当芯片附在基片2上时掩模7的厚度大于芯片的高度。这样掩模7条带框出的边缘可以保护芯片10。为了更好地进行保护，芯片10和线11均涂有一层树脂涂层14。
树脂涂层14以液体形式引入，再通过聚合作用来加固硬化。为了可以进行这种涂覆，窗口9的开口朝上。树脂流14沉积在由窗口9形成的空腔内，从而使空间被填满。聚合过程可以通过加热或红外线处理装置来加速，或者可以通过紫外线照射。如果掩模由PVC制成的话树脂14优选由紫外线来进行照射以避免掩模上产生不良后果。
以此方式制成的微电路模块1就具有了一个接触面，其带有接触区域例如4，和一个接合掩模7的后表面，该后表面与接触面平行。为了将此种微芯片1安装在一个互补装置内(例如芯片卡)，首先必须装备芯片10使成为一个完整的电子模块，然后再将该完整的模块置于该互补装置的凹腔处内。在本发明中互补装置基座的凹腔处为均匀的平行六面体。这个凹腔处构成了一个不带槽口的简单空腔，从而该凹腔处的底部与个体化模块的尺寸相同。凹腔处底部的材料与掩模7相容。在此，相容是指两种材料可以用一种常规胶或者通过超声波焊接技术来牢固地互相胶粘在一起。
在互补装置为芯片类身份证的情况下，其优选由与那些掩模相容的塑料材料制成。因此，可以使用氰基丙烯酸盐粘合剂。胶合过程也可以通过将胶分布并使用超声波振动技术来保证。
从条带开始，在芯片安装到每个窗口空腔9内之前或之后模块都可以分离。在优选的情况下，微电路模块的单独分离是在芯片安装之后且各芯片的窗口空腔9被注满涂层树脂之后进行的。
在优选的情况下，胶层15再涂覆之后和分离之前沉积在整个条带上(在芯片还未被涂覆的一侧)，这种胶也优选为热溶型。随后模块被分离，例如锯成如16和。17，或者通过模压。各模块随后呈现矩形平行六面体形状，其一个面由胶层15覆盖。该模块可以由其边缘抓起，或者通过一个吸管从上部、板4抓起。随后将其放置在相应的芯片卡19或其它芯片支撑件的平行六面体凹腔18中。凹腔18具有完整的侧面，不带槽口。
在一个变型中，胶层15与层8同时施加。随后它们与窗口9同时进行模压。然后基片2层压在条带7上。然后安装芯片10。再施加涂层14，然后将模块一个一个地分离，在此情况下已经进行了预涂胶，再安装在芯片卡的空腔18内。
在两种情况下模块均为平行六面体形。其在该技术中不带有任何接头。这些在周围连接区域的接头是用来将模块安装到卡空腔的槽口内的。然而，这些接头的缺陷是会产生撕裂。在本发明中，芯片从底部胶合在卡上。胶层15的全面、校准的布置保证了它的厚度，并且还轻松地36满足了对于从卡上突出的区域4的平整性要求。没有接头则消除了有接头会遇到的撕裂问题。
因而在第一模式中掩模条带被置于基片条带之上，芯片放在空腔中，芯片通过在掩模中的填料来进行涂覆，施加胶层15并分离预涂胶的平行六面体模块。在这种情况下，这些胶层优选为热溶性胶层，其可以由加热来激活。
在第二种模式中，胶层8和15被置于掩模条带的两侧，在其还未穿孔之前，窗口9形成在掩模和胶层中，通过将窗口9与金属层4的相应背面对准来将预涂胶掩模放在基片2上，安装芯片，芯片被涂覆且在此时分离预涂胶的平行六面体模块。
在一个变型中，各胶层可以由双面胶带来替代。在另一个变型中，各个模块可以胶合在芯片卡的简单平行六面体空腔底部上，通过氰基丙烯酸盐粘合剂胶合或通过在空腔底部与模块底面间进行超声波胶合。

Claims (13)

1.电子微电路模块(1)，其包括一基片(2)，在所述基片的第一面(3)上有至少一接触区域(4)，所述基片的第二面(6)允许容纳一集成电路(10)，其特征在于：所述电子微电路模块(1)具有：一平行六面体；一第一粘合装置(8)，用于将一掩模(7)的第一面保持在所述基片第二面上，所述掩模界定出所述平行六面体，并被穿孔以围绕集成电路形成一窗口；和一第二粘合装置，其分布在所述掩模第二面上。
2.如权利要求1所述的模块，其特征在于，所述掩模是由一种与容纳所述模块的卡相同的材料制成，例如聚酯类或聚氯乙烯类聚合物。
3.如权利要求1或2所述的模块，其特征在于，所述掩模具有一厚度，其由所述掩模被安装其上的所述基片第二面确定，其厚度大于所述集成电路的高度。
4.如权利要求1至3中任一项所述的模块，其特征在于，所述第一粘合装置使集成电路可以保持在所述基片上。
5.封装电子微电路模块(1)的方法，其特征在于，包括如下步骤：
-在一基片条带(2)的第一面(3)上形成一接触区(4)，
-在所述基片第二面与一掩模条带(7)的第一面之间布置一第一粘合装置(8)，以将所述掩模保持在所述第二面上，
-穿孔所述掩模条带，使得一掩模窗口面对面朝着所述接触区域，
-在所述掩模的第二面上布置一第二粘合装置，和
-将所述模块个体化成一平行六面体形式。
6.如权利要求5所述的方法，其特征在于还，包括补充步骤：
-选择一这样的掩模，其材料与所述模块安装其中的卡的材料相同。
7.如权利要求5或6所述的方法，其特征在于，所述掩模的形式为具有多个窗口的条带，其在个体化之前层压在一包括多个接触区域的支撑件上。
8.如权利要求5至7中任一项所述的方法，其特征在于，将所述掩模保持在所述基片第二面上的步骤包括一操作：
-将所述第一粘合装置层压在所述基片第二面上。
9.如权利要求5至8中任一项所述的方法，其特征在于，将一粘合装置布置在所述掩模上的步骤包括一操作：
-将所述粘合装置沉积在所述掩模上，然后
-在将所述掩模层压到所述基片第二面上之前对所述掩模穿孔。
10.如权利要求5至9中任一项所述的方法，其特征在于，包括一后续步骤：在所述第一粘合装置上，将一集成电路胶合在所述基片的第二面上。
11.如权利要求5至10中任一项所述的方法，其特征在于，包括一步骤：
-将所述带有电子电路的掩模胶合到一卡的凹腔底部。
12.如权利要求11所述的方法，其特征在于，将所述掩模胶合到所述凹腔中的步骤包括一操作：
-在所述模块与所述凹腔底部之间沉积氰基丙烯酸盐粘合剂。
13.如权利要求11所述的方法，其特征在于，将所述掩模胶合到所述凹腔中的步骤包括一操作：
-通过超声波辐射进行焊接。
CN038087081A 2002-04-18 2003-04-16 电子微电路模块条带 Expired - Fee Related CN1647106B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0204899A FR2838850B1 (fr) 2002-04-18 2002-04-18 Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
FR0204899 2002-04-18
PCT/EP2003/050109 WO2003088139A1 (fr) 2002-04-18 2003-04-16 Procede de conditionnement de microcircuits pour carte a puce et module ainsi obtenu

Publications (2)

Publication Number Publication Date
CN1647106A true CN1647106A (zh) 2005-07-27
CN1647106B CN1647106B (zh) 2010-05-12

Family

ID=28686182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038087081A Expired - Fee Related CN1647106B (zh) 2002-04-18 2003-04-16 电子微电路模块条带

Country Status (9)

Country Link
US (1) US7320738B2 (zh)
EP (1) EP1495442B1 (zh)
JP (1) JP2005535105A (zh)
KR (1) KR20040098667A (zh)
CN (1) CN1647106B (zh)
AU (1) AU2003227761A1 (zh)
FR (1) FR2838850B1 (zh)
TW (1) TW200405216A (zh)
WO (1) WO2003088139A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403335C (zh) * 2005-08-30 2008-07-16 资重兴 存储卡的制造方法
KR100875952B1 (ko) * 2006-09-22 2008-12-26 소프트픽셀(주) 전자카드 및 그 제조방법
SG2012059440A (en) * 2007-08-10 2014-03-28 Quantum Global Tech Llc Methods and apparatus for ex situ seasoning of electronic device manufacturing process components
US7999197B1 (en) * 2009-04-20 2011-08-16 Rf Micro Devices, Inc. Dual sided electronic module
US8366009B2 (en) 2010-08-12 2013-02-05 Féinics Amatech Teoranta Coupling in and to RFID smart cards
US8474726B2 (en) 2010-08-12 2013-07-02 Feinics Amatech Teoranta RFID antenna modules and increasing coupling
US8789762B2 (en) 2010-08-12 2014-07-29 Feinics Amatech Teoranta RFID antenna modules and methods of making
US9195932B2 (en) 2010-08-12 2015-11-24 Féinics Amatech Teoranta Booster antenna configurations and methods
US8991712B2 (en) 2010-08-12 2015-03-31 Féinics Amatech Teoranta Coupling in and to RFID smart cards
US9033250B2 (en) 2010-08-12 2015-05-19 Féinics Amatech Teoranta Dual interface smart cards, and methods of manufacturing
US8870080B2 (en) 2010-08-12 2014-10-28 Féinics Amatech Teoranta RFID antenna modules and methods
US9112272B2 (en) 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
BR112014005507A2 (pt) 2011-09-11 2017-06-13 Féinics Amatech Teoranta módulos de antena rfid e métodos de fabricação
MX2014009459A (es) 2012-02-05 2015-06-05 Feinics Amatech Teoranta Modulos de antena rfid y procedimientos.
EP2741240B8 (en) * 2012-12-10 2018-03-28 IDEMIA France A secure chip module and a method of making the same
JP6920201B2 (ja) * 2014-12-23 2021-08-18 スリーエム イノベイティブ プロパティズ カンパニー 可撓性無線周波数識別タグ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS58138057A (ja) * 1982-02-12 1983-08-16 Dainippon Printing Co Ltd Ｉｃカ−ド
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
DE3689094T2 (de) * 1985-07-27 1994-03-10 Dainippon Printing Co Ltd IC-Karte.
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPH0216235A (ja) * 1988-07-01 1990-01-19 Ibiden Co Ltd 蔵の耐火断熱壁継目構造部材
FR2636453B1 (fr) * 1988-09-14 1992-01-17 Sgs Thomson Microelectronics Procede d'encapsulation de circuits-integres notamment pour cartes a puces
US5067008A (en) * 1989-08-11 1991-11-19 Hitachi Maxell, Ltd. Ic package and ic card incorporating the same thereinto
WO1995011135A1 (en) * 1993-10-18 1995-04-27 Oki Electric Industry Co., Ltd. Ic module and data carrier using same
DE4344297A1 (de) * 1993-12-23 1995-06-29 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
DE19543427C2 (de) * 1995-11-21 2003-01-30 Infineon Technologies Ag Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE69702399T2 (de) * 1996-08-02 2001-02-15 Schlumberger Systemes, Montrouge Kombinierte chipkarte
AU707831B2 (en) * 1996-08-05 1999-07-22 Gemplus S.C.A. Method for producing smart cards and cards produced thereby
FR2762115B1 (fr) * 1997-04-10 1999-12-03 Schlumberger Ind Sa Procede d'insertion d'un module electronique dans un corps de carte a memoire electronique
JP3914620B2 (ja) * 1997-10-16 2007-05-16 シチズン時計株式会社 Ｉｃカード

Also Published As

Publication number Publication date
KR20040098667A (ko) 2004-11-20
FR2838850B1 (fr) 2005-08-05
AU2003227761A1 (en) 2003-10-27
TW200405216A (en) 2004-04-01
US20050253228A1 (en) 2005-11-17
EP1495442A1 (fr) 2005-01-12
FR2838850A1 (fr) 2003-10-24
US7320738B2 (en) 2008-01-22
JP2005535105A (ja) 2005-11-17
WO2003088139A1 (fr) 2003-10-23
EP1495442B1 (fr) 2012-08-01
CN1647106B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
CN1647106B (zh) 电子微电路模块条带
US6353267B1 (en) Semiconductor device having first and second sealing resins
US7410832B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
KR100586208B1 (ko) 반도체 장치 및 그 제조방법
US11688659B2 (en) Method for manufacturing a semiconductor device having a semiconductor element mounted on a lead frame
KR20070085700A (ko) 적층형 패키징
US20070052089A1 (en) Adhesive film having multiple filler distribution and method of manufacturing the same, and chip stack package having the adhesive film and method of manufacturing the same
JPH10154786A (ja) 半導体集積回路装置およびその製造方法
WO2006084984A1 (fr) Procede de fabrication d’un dispositif micro-electronique a fonctionnement sans contact, notamment pour passeport electronique
CN102496622A (zh) 图像传感器芯片的封装方法以及摄像模组
TWI236747B (en) Manufacturing process and structure for a flip-chip package
JP4579924B2 (ja) デュアルインタフェースを有するカードの生産方法と同方法から得られたマイクロ回路カード
CN101371354A (zh) 倒装附着且底填充堆叠的半导体装置
US20070023875A1 (en) Semiconductor package and manufacturing method thereof
JPH02292836A (ja) Ｉｃチップ実装用フィルムキャリア
US20080308914A1 (en) Chip package
US7713791B2 (en) Panel and semiconductor device having a composite plate with semiconductor chips
TW322614B (zh)
US20080308915A1 (en) Chip package
JP2825387B2 (ja) 発光素子
US20070194435A1 (en) Semiconductor device and method of manufacturing the same
US20020096751A1 (en) Integrated circuit structure having an adhesive agent and method for manufacturing the same
JP4286640B2 (ja) 半導体装置およびその製造方法
TW202303455A (zh) 製造智慧卡模組及支持該模組的可撓性材料條帶的方法
CN118156146A (zh) 制造若干集成电路包装的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1081304

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: French guyancourt

Patentee after: FCI

Address before: Dan France

Patentee before: FCI

ASS Succession or assignment of patent right

Owner name: MICROLINK CORPORATION

Free format text: FORMER OWNER: FCI S.A.

Effective date: 20120221

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: French Mantes La Jolie

Patentee after: FCI

Address before: Paris France

Patentee before: FCI

TR01 Transfer of patent right

Effective date of registration: 20120221

Address after: Paris France

Patentee after: FCI

Address before: French guyancourt

Patentee before: FCI

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1081304

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20210416

CF01 Termination of patent right due to non-payment of annual fee