CN1643479A - 多电源半导体集成电路 - Google Patents

多电源半导体集成电路 Download PDF

Info

Publication number
CN1643479A
CN1643479A CNA038074818A CN03807481A CN1643479A CN 1643479 A CN1643479 A CN 1643479A CN A038074818 A CNA038074818 A CN A038074818A CN 03807481 A CN03807481 A CN 03807481A CN 1643479 A CN1643479 A CN 1643479A
Authority
CN
China
Prior art keywords
power
supply
mentioned
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038074818A
Other languages
English (en)
Inventor
谷口一也
井口直哉
相马康人
早川久登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1643479A publication Critical patent/CN1643479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在使用漏泄电流大的工艺制造的多电源半导体集成电路中，停止对于未使用的功能块的电源供给以抑制无用的功耗。在多电源半导体集成电路(1)中设置了分别从第1～第4电源供给电路(3)～(6)接受电源的供给的第1～第4功能块(11)～(14)和根据作为第1功能块(11)的微计算机的控制来控制由第1～第4电源供给电路(3)～(6)进行的电源供给的电源控制电路(40)，电源控制电路(40)在从第1功能块(11)接收了规定的数据时，停止第1～第4功能块(11)～(14)的电源供给，在接收了来自外部的第1、第2中断信号(55)、(56)时，再次开始电源供给。

Description

多电源半导体集成电路
技术领域
本发明涉及多电源半导体集成电路的电力节省，如果更详细地叙述，则涉及集成了多个功能块的多电源半导体集成电路的电源供给控制。
背景技术
近年来，袖珍光盘播放机(以下称为CD播放机)或袖珍微型盘播放机等的携带用电子装置得到了广泛的普及。在很多情况下，这些电子装置例如具备从光盘读出数据、变换为声音信号并输出等作为实现装置的特征的功能的半导体集成电路的信号处理LSI和控制这些信号处理LSI的作为通用的半导体集成电路的微计算机。
如果将信号处理LSI和微计算机的特征进行整理，则如下所述。
信号处理LSI要求工作时的功耗小。之所以如此，是因为在信号处理LSI由电池来驱动的情况下，工作时的功耗越小，每一个电池的工作时间(在CD播放机的情况下，是声音播放时间)就越长。因此，使用能降低工作电压的低Vt(Vt是阈值电压的简称)工艺来制造信号处理LSI。低Vt工艺能降低工作电压，但另一方面，由于是漏泄电流变大了的工艺，故对于用低Vt工艺制造的信号处理LSI来说，在下述方面进行了改进，即，在不使用的情况下，通过切断电源来抑制漏泄电流以防止电池的消耗。此外，将信号处理LSI作成区分了与***电路的接口电路的驱动电压(高电压驱动)和内部电路的驱动电压(低电压驱动)的多电源半导体集成电路，通过尽可能降低内部电路的驱动电压，降低了工作时的功耗。
与此不同，由于微计算机必须接受来自用户的对于电子装置的指示，故一般总是接通电源来使用。因此，使用漏泄电流少的高Vt工艺来制造。
此外，伴随携带用电子装置的小型化，也进行了将多个功能块集成在一个半导体集成电路中的努力。在很多情况下，对每个功能块要求的驱动电压不同，通过将驱动电压不同的多个功能块集成在一个半导体集成电路中，半导体集成电路的多电源化得到了进一步的进展。
图13是示出现有的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的框图。在图中，1g表示该多电源半导体集成电路，2表示主电源，3～7表示具备供给任意的电源电压的DC/DC变换器和电源供给开关的第1～第5电源供给电路，VDD1～VDD5表示任意的电源电压，11～14表示内置在多电源半导体集成电路1g中的第1～第4功能块，15表示多电源半导体集成电路1g的输入输出端子电路，21～25表示接受对多电源半导体集成电路1g供给的电源电压VDD1～VDD5的外部电源端子，31～35表示多电源半导体集成电路1g的内部电源布线。
在图13中示出了第1功能块11是***控制用的微计算机、第2功能块12是信号处理电路、第3功能块13是耐振用存储电路、第4功能块14是模拟电路的例子。此外，在各电源供给电路3～7中内置的电源供给开关总是导通，总是处于电源供给状态。
其次，说明以这种方式构成的现有的多电源半导体集成电路1g的工作。
如果接通主电源，则各电源供给电路3～7对从主电源2接收了供给的电源电压进行变压，成为任意的各电源电压VDD1～VDD5，供给多电源半导体集成电路1g。多电源半导体集成电路1g在各外部电源端子21～25上接受从各电源供给电路3～7供给的电源电压VDD1～VDD5。在各外部电源端子21～25上接受了供给的电源经各内部电源布线31～35供给各功能块11～14和输入端子电路15，各功能块11～14和输入输出端子电路15执行实现规定的功能用的处理。
再有，各电源供给电路3～7经各外部电源端子21～25对各功能块11～14供给了电源，例如，即使在未使用功能块11～14的情况下，也继续进行电源的供给。
由于现有的多电源半导体集成电路如上述那样来构成，故不管功能块是处于被使用了的状态或处于未被使用的状态，都对各功能块总是供给电源。以往，如以微计算机的HALT模式为代表的那样，通过停止时钟振荡抑制了无用的功耗，但由于近年来的超微细化加工和高集成化技术的发达的缘故，逐渐地不能忽略在稳定状态下流动的静止电源电流对功耗的影响。
在一个半导体上集成了多个功能块的情况下，即使假定对每个功能块能停止电源供给，但在信号处理电路和微计算机中，由于对制造工艺要求的特性不同，故通过用同一工艺来制造，也增加了功耗。例如，通过为了降低工作时的功耗而用低Vt工艺来制造，则产生总是供给电源的微计算机的漏泄电流、即第1功能块11的漏泄电流增大的问题。如果为了减小该漏泄电流而应用高Vt工艺，则不能降低工作电压，工作时的消耗电流增大了。
发明内容
本发明是为了解决上述那样的问题而进行的，其目的在于提供集成了能停止对于未被使用的功能块的电源供给以抑制无用的功耗的、进行信号处理的功能块和微计算机的多电源半导体集成电路。
为了解决上述的课题，与本发明的第1方面有关的多电源半导体集成电路具备：从各不相同的电源供给电路接受电源的供给的多个功能块；控制对于上述多个功能块的电源供给的、作为上述多个功能块中的一个的微计算机；以及根据上述微计算机的控制来控制由上述电源供给电路进行的电源供给的电源控制电路。
关于与本发明的第2方面有关的多电源半导体集成电路，在本发明的第1方面所述的多电源半导体集成电路中，上述电源控制电路在从上述微计算机接收了规定的数据时，停止由上述电源供给电路进行的对于上述微计算机的电源供给，在接收了来自外部的中断信号时，再次开始由上述电源供给电路进行的对于上述微计算机的电源供给。
关于与本发明的第3方面有关的多电源半导体集成电路，在本发明的第1方面或本发明的第2方面所述的多电源半导体集成电路中，上述电源控制电路具备存储上述中断信号的寄存器，上述微计算机在再次开始电源供给后检测在上述寄存器中存储了的中断信号的内容。
关于与本发明的第4方面有关的多电源半导体集成电路，在本发明的第1方面至本发明的第3方面的任一方面所述的多电源半导体集成电路中，上述电源控制电路在使由上述多个电源供给电路进行的电源供给停止时，对该电源供给电路输出电源隔断信号，上述各功能块和上述电源控制电路具备按照上述电源隔断信号将来自电源供给停止状态的电路的输入逻辑固定在低电平或高电平的块间信号固定电路。
关于与本发明的第5方面有关的多电源半导体集成电路，在本发明的第1方面至本发明的第4方面的任一方面所述的多电源半导体集成电路中，上述电源控制电路在使由上述多个电源供给电路进行的电源供给停止时，对该电源供给电路输出电源隔断信号，上述各功能块和上述电源控制电路具备按照上述电源隔断信号将对于电源供给停止状态的电路的输出逻辑固定在低电平的块间信号固定电路。
关于与本发明的第6方面有关的多电源半导体集成电路，在本发明的第1方面至本发明的第5方面的任一方面所述的多电源半导体集成电路中，具备总是被供给电源、在上述各功能块的电源供给停止之中保持***信息的存储装置。
关于与本发明的第7方面有关的多电源半导体集成电路，在本发明的第1方面至本发明的第6方面的任一方面所述的多电源半导体集成电路中，具备进行与外部的信号的发送和接收的输入输出端子电路，上述电源控制电路和上述输入输出端子电路用从共同的电源供给电路供给的电源来工作。
关于与本发明的第8方面有关的多电源半导体集成电路，在本发明的第1方面至本发明的第6方面的任一方面所述的多电源半导体集成电路中，上述电源控制电路用对上述多个电源供给电路供给的电源来工作，输出使由上述多个电源供给电路的全部进行的电源供给停止的全电源隔断信号。
如上所述，按照与本发明的第1方面有关的多电源半导体集成电路，由于具备从各不相同的电源供给电路接受电源的供给的多个功能块；控制对于上述多个功能块的电源供给的、作为上述多个功能块中的一个的微计算机；以及根据上述微计算机的控制来控制由上述电源供给电路进行的电源供给的电源控制电路，故通过上述微计算机经上述电源控制电路控制上述多个电源供给电路，可根据需要在***工作中进行上述各功能块的电源控制，可抑制无用的功耗。
按照与本发明的第2方面有关的多电源半导体集成电路，由于在本发明的第1方面所述的多电源半导体集成电路中，上述电源控制电路在从上述微计算机接收了规定的数据时，停止由上述电源供给电路进行的对于上述微计算机的电源供给，在接收了来自外部的中断信号时，再次开始由上述电源供给电路进行的对于上述微计算机的电源供给，故通过上述微计算机经上述电源控制电路控制上述多个电源供给电路，可进行上述微计算机的电源控制，可抑制无用的功耗。
按照与本发明的第3方面有关的多电源半导体集成电路，由于在本发明的第1方面或本发明的第2方面所述的多电源半导体集成电路中，上述电源控制电路具备存储上述中断信号的寄存器，上述微计算机在再次开始电源供给后检测在上述寄存器中存储了的中断信号的内容，故在再次开始电源供给时，上述微计算机可确认***的状态。
按照与本发明的第4方面有关的多电源半导体集成电路，由于本发明的第1方面至本发明的第3方面的任一方面所述的多电源半导体集成电路中，上述电源控制电路在使由上述多个电源供给电路进行的电源供给停止时，对该电源供给电路输出电源隔断信号，上述各功能块和上述电源控制电路具备按照上述电源隔断信号将来自电源供给停止状态的电路的输入逻辑固定在低电平或高电平的块间信号固定电路，故利用从电源供给停止中的电路输出的中间电位的信号，可防止贯通电流在接受侧的电路中流动，可抑制无用的功耗。
按照与本发明的第5方面有关的多电源半导体集成电路，由于在本发明的第1方面至本发明的第4方面的任一方面所述的多电源半导体集成电路中，上述电源控制电路在使由上述多个电源供给电路进行的电源供给停止时，对该电源供给电路输出电源隔断信号，上述各功能块和上述电源控制电路具备按照上述电源隔断信号将对于电源供给停止状态的电路的输出逻辑固定在低电平的块间信号固定电路，故通过将对电力供给停止中的电路输出的信号固定为低电平，可防止接受侧电路的P沟道晶体管的特性恶化。
按照与本发明的第6方面有关的多电源半导体集成电路，由于在本发明的第1方面至本发明的第5方面的任一方面所述的多电源半导体集成电路中，具备总是被供给电源、在上述各功能块的电源供给停止之中保持***信息的存储装置，故由于在上述存储电路中存储上述微计算机的电源供给停止之前的状态，通过在电源供给再次开始时读出该存储了的信息，可从电源供给停止之前的状态再次开始处理。
按照与本发明的第7方面有关的多电源半导体集成电路，由于在本发明的第1方面至本发明的第6方面的任一方面所述的多电源半导体集成电路中，具备进行与外部的信号的发送和接收的输入输出端子电路，上述电源控制电路和上述输入输出端子电路用从共同的电源供给电路供给的电源来工作，故即使在隔断了上述微计算机的电源的状态下，也能保持上述输入输出端子电路的状态。
按照与本发明的第8方面有关的多电源半导体集成电路，由于在本发明的第1方面至本发明的第6方面的任一方面所述的多电源半导体集成电路中，在本发明的第1方面至本发明的第6方面的任一方面所述的多电源半导体集成电路中，上述电源控制电路用对上述多个电源供给电路供给的电源来工作，输出使由上述多个电源供给电路的全部进行的电源供给停止的全电源隔断信号，故可消除待机时在上述电源供给电路中消耗的电力。
附图说明
图1是示出与本发明的实施形态1有关的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的结构的框图。
图2是示出与本发明的实施形态1有关的多电源半导体集成电路中的电源控制和电源供给状态的关系的说明图。
图3是示出与本发明的实施形态2有关的多电源半导体集成电路和对该多电源半导体集成电路的电源供给电路的结构的框图。
图4是示出与本发明的实施形态3有关的多电源半导体集成电路的主要部分和该多电源半导体集成电路的电源供给电路的结构的框图。
图5是与本发明的实施形态3有关的多电源半导体集成电路的功能说明图。
图6是示出与本发明的实施形态4有关的多电源半导体集成电路的主要部分和该多电源半导体集成电路的电源供给电路的结构的框图。
图7是与本发明的实施形态4有关的多电源半导体集成电路的功能说明图。
图8是示出与本发明的实施形态5有关的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的结构的框图。
图9是示出与本发明的实施形态6有关的多电源半导体集成电路的主要部分和该多电源半导体集成电路的电源供给电路的结构的框图。
图10是示出与本发明的实施形态6有关的多电源半导体集成电路的停止电源供给时的处理程序的流程图。
图11是示出与本发明的实施形态6有关的多电源半导体集成电路的停止电源供给时的处理程序的流程图。
图12是示出与本发明的实施形态7有关的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的结构的框图。
图13是示出现有的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的结构的框图。
具体实施方式
以下，一边参照附图，一边说明本发明的实施形态。图1～图12是说明与本发明的实施形态有关的多电源半导体集成电路的图。再有，在图中对同一或相当的部分附以同一符号，不重复其说明。
(实施形态1)
首先，使用图1、图2，说明与本发明的第1方面和本发明的第2方面中所述的多电源半导体集成电路对应的形态作为实施形态1。
图1是示出本发明的实施形态1的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的结构的框图。
在图1中，1表示多电源半导体集成电路，2表示主电源，3～7表示对来自主电源2的电源电压进行变压使其成为任意的电源电压VDD1～VDD5后供给多电源半导体集成电路的第1～第5电源供给电路，11～14表示内置在多电源半导体集成电路1中的第1～第4功能块，15表示多电源半导体集成电路1的进行与外部信号的发送和接收的输入输出端子电路，21～25表示对多电源半导体集成电路1供给电源电压VDD1～VDD5的第1～第5外部电源端子，31～35表示第1～第5内部电源布线，40表示控制对各功能块11～14的电源供给的电源控制电路，41～44表示为了控制由第1～第4电源供给电路3～6进行的电源供给和电源供给的停止而从电源控制电路40输出的第1～第4电源隔断信号，45～48表示从多电源半导体集成电路1输出各电源隔断信号41～44的第1～第4外部输出端子，51表示保持电源隔断信号的RS锁存电路，52表示产生对RS锁存电路51的复位信号的3输入OR电路，53表示指示电源供给的停止的控制信号，54表示使多电源半导体集成电路1初始化的复位信号，55、56表示由键操作等生成的、使电源供给开始的中断信号，57～59表示外部输入端子。
电源控制电路40具备保持电源隔断信号的RS锁存电路51和使电源供给再次开始的3输入OR电路52。对于RS锁存电路51来说，将第1电源隔断信号41连接到Q节点(输出节点)上，将来自第1功能块11(微计算机)的控制信号53连接到S节点(设置节点)上，将3输入OR电路52的输出连接到R节点(复位节点)上。此外，在3输入OR电路的第1输入端上连接了来自外部输入端子57的复位信号54，在第2输入端上连接了来自外部输入端子58的中断信号55，在第3输入端上连接了来自外部输入端子59的中断信号56。
再有，在图1中示出了第1功能块11是***控制用的微计算机、第2功能块12是信号处理电路、第3功能块13是耐振用存储电路、第4功能块14是模拟电路的例子，但本发明不限定多电源半导体集成电路1具有的功能块的功能和数目，第2功能块12～第4功能块14只要是实现装置的特征的功能的信号处理电路即可。此外，多电源半导体集成电路1也可具有任意的数目的功能块，上述任意的数目的功能块分别具有任意的功能。
此外，为了再次开始电源供给而设置了第1和第2中断信号55、56这2个中断信号，但中断信号的数目是1个或1个以上即可。
其次，说明以上述方式构成的多电源半导体集成电路1的工作。
如果接通主电源2，则第5电源供给电路7对从主电源2接受供给的电源电压进行变压，使其成为任意的电源电压VDD5以供给多电源半导体集成电路1。此外，第1电源供给电路3对从主电源2接受的电源电压进行变压，使其成为电源电压VDD1，按照从多电源半导体集成电路1输出的电源隔断信号41来供给。同样，第2电源供给电路4对从主电源2接受的电源电压进行变压，使其成为电源电压VDD2，按照从多电源半导体集成电路1输出的电源隔断信号42来供给，第3电源供给电路5对从主电源2接受的电源电压进行变压，使其成为电源电压VDD3，按照从多电源半导体集成电路1输出的电源隔断信号43来供给，第4电源供给电路6对从主电源2接受的电源电压进行变压，使其成为电源电压VDD4，按照从多电源半导体集成电路1输出的电源隔断信号44来供给。多电源半导体集成电路1在第1外部电源端子21上接受从第1电源供给电路3供给的电源电压VDD1。同样，在第2外部电源端子22上接受从第2电源供给电路4供给的电源电压VDD2，在第3外部电源端子23上接受从第3电源供给电路5供给的电源电压VDD3，在第4外部电源端子24上接受从第4电源供给电路6供给的电源电压VDD4。
将在第5外部电源端子25上接受的电源经第5内部电源布线35供给输入端子电路15和电源控制电路40，将在第1外部电源端子21上接受的电源经第1内部电源布线31供给第1功能块11。同样，将在第2外部电源端子22上接受的电源经第2内部电源布线32供给第2功能块12，将在第3外部电源端子23上接受的电源经第3内部电源布线33供给第3功能块13，将在第4外部电源端子24上接受的电源经第4内部电源布线34供给第4功能块14。
电源控制电路40根据从控制***整体的第1功能块11(微计算机)输出的控制信号53停止电源供给。使用附图详细地说明该电源控制电路40的工作。
图2是示出控制信号53、复位信号54、第1中断信号55、第2中断信号56的状态和对第1功能块11的电源供给的状态的说明图。在图2中，横轴表示期间(a)～(f)为止的时间经过。此外，在第1功能块的电源状态中，假定「1」表示电源供给中，「0」表示电源供给停止中，在第1电源隔断信号41为高电平时，第1电源供给电路3停止电源供给，在低电平时，供给电源。
在复位信号54为复位状态(高电平)时(期间(a))，RS锁存电路51被设定为低电平，以后，不管复位信号54的电平如何，都继续保持低电平。因此，第1电源隔断信号41成为低电平，第1电源供给电路3开始对第1功能块11的电源供给。
在控制信号53为高电平时(期间(b)、(d)、(f))，RS锁存电路51被设定为高电平，以后，不管控制信号53的电平如何，都继续保持高电平。因此，第1电源隔断信号41成为高电平，第1电源供给电路3停止对第1功能块11的电源供给。
此外，在第1中断信号55为高电平时(期间(c))和第2中断信号56为高电平时(期间(e))，RS锁存电路51被设定为低电平，以后，不管第1中断信号55的电平如何，都继续保持低电平。因此，第1电源隔断信号41成为低电平，第1电源供给电路3开始对第1功能块11的电源供给。
如上所述，在本实施形态1的多电源半导体集成电路1中，具备分别从第1～第4电源供给电路3～6接受电源的供给的第1～第4功能块11～14和根据作为第1功能块11的微计算机的控制来控制由第1～第4电源供给电路3～6进行的电源供给的电源控制电路40，由于电源控制电路40在从第1功能块11接受了规定的数据时，停止包含微计算机本身的各功能块的电源供给，在接受了来自外部的第1中断信号55或第2中断信号56时，再次开始电源供给，故在***工作中可根据需要继续各功能块的电源控制，通过停止对于未工作的功能块的电源供给，可抑制无用的功耗。因此，例如在携带用电子装置中安装了多电源半导体集成电路1的情况下，在未使用该携带用电子装置的情况下，可停止对包含***控制用的微计算机的各功能块的电源供给，等待下一个键操作(中断控制)(使其处于待机状态)，可抑制待机状态的功耗。
(实施形态2)
其次，使用图3，说明与本发明的第3方面中所述的多电源半导体集成电路对应的形态作为实施形态2。
图3是示出本发明的实施形态2的多电源半导体集成电路和该多电源半导体集成电路的电源供给电路的结构的框图。再有，在图3中对与图1为同一或相当的部分附以同一符号，省略其详细的说明。
关于本实施形态2的多电源半导体装置1a，在电源控制电路40a中设置了保持第1中断信号(在图3中，记为第1电源复归信号)55的数据的寄存器61和保持第2中断信号(在图3中，记为第2电源复归信号)56的数据的寄存器62，用内部信号63连接了寄存器61与第1功能块11，用内部信号64连接了寄存器62与第1功能块11。
其次，说明以上述方式构成的多电源半导体集成电路1a的工作。
在停止了对第1～第4功能块11～14的电源供给时(各功能块处于待机状态时)，如果利用第1中断信号55或第2中断信号56再次开始电源供给，则寄存器61、62保持第1～第2中断信号55、56的数据。如果再次开始电源供给，则第1功能块11经内部信号63、64取得在内部寄存器61、62保持了的数据，确认中断控制的内容。
如上所述，按照本实施形态2的多电源半导体集成电路1a，由于在电源控制电路40a中设置了保持中断信号55的数据的寄存器61和保持中断信号56的数据的寄存器62，用内部信号63连接了寄存器61与第1功能块11，用内部信号64连接了寄存器62与第1功能块11，故如果利用某种键操作(中断控制)从停止了电源供给的待机状态起解除待机状态，在第1～第4功能块11～14中再次开始电源供给，则第1功能块11可通过确认在寄存器61、62中保持了的数据来确认键操作的内容，根据该键操作进行规定的工作。
(实施形态3)
其次，使用图4、图5，说明与本发明的第4方面中所述的多电源半导体集成电路对应的形态作为实施形态3。
图4是示出本发明的实施形态3的多电源半导体集成电路1b的主要部分和对该多电源半导体集成电路1b的电源供给电路的结构的框图。再有，在图4、图5中对与图1为同一或相当的部分附以同一符号，省略其详细的说明。
关于本实施形态3的多电源半导体装置1b，在第2功能块12中设置了生成块间信号72的CMOS倒相电路74，在第1功能块11中设置了在第2功能块12处于电源供给停止状态时为了固定来自第2功能块12的块间信号72而对内部信号73输出电源隔断信号42与来自第2功能块12的块间信号72的逻辑和的2输入OR电路71。
在第1功能块11中设置的2输入OR电路71由第1～第3p型MOS晶体管TP11～TP13和第1～第3n型MOS晶体管TN11～TN13构成。第1p型MOS晶体管TP11与第1n型MOS晶体管TN11的各自的栅电极互相连接，构成了接受块间信号72用的输入端子。第2p型MOS晶体管TP12与第2n型MOS晶体管TN12的各自的栅电极互相连按，构成了接受电源隔断信号42用的输入端子。第1p型MOS晶体管TP11的漏电极和第1和第2n型MOS晶体管TN11、TN12的各自的漏电极连接到第3p型MOS晶体管TP13和第3n型MOS晶体管TN13的各自的栅电极上。第1p型MOS晶体管TP11的源电极连接到第2p型MOS晶体管TP12的漏电极上，第2p型MOS晶体管TP12的源电极连接到第1内部电源布线31上，被供给电源电压VDD1。第1和第2n型MOS晶体管TN11、TN12的源电极连接到接地线GND上。第3p型MOS晶体管TP13的源电极连接到第1内部电源布线31上，被供给了电源电压VDD1。第3n型MOS晶体管TN13的源电极连接到接地线GND上。第3p型MOS晶体管TP13的漏电极和第3n型MOS晶体管TN13的漏电极构成了对第1功能块11供给内部信号73用的输出端子。
在第2功能块12中设置的CMOS倒相电路74由第4p型MOS晶体管TP14和第4n型MOS晶体管TN14构成，其输出连接到块间信号72上。第4p型MOS晶体管TP14和第4n型MOS晶体管TN14的各自的栅电极互相连接，构成了接受输入用的输入端子。第4p型MOS晶体管TP14的源电极连接到第2内部电源布线32上，被供给电源电压VDD2。第4n型MOS晶体管TN14的源电极连接到接地线GND上。第4p型MOS晶体管TP14和第4n型MOS晶体管TN14的各自的漏电极互相连接，构成了供给块间信号72用的输出端子。
其次，说明以上述方式构成的多电源半导体集成电路1b的电源供给停止中的工作。
图5示出将电源隔断信号42固定为高电平、停止了对第2功能块12的电源供给时的工作。
此时，通过在第2功能块12中内置的倒相电路74隔断电源供给，根据第2内部电源布线32的残留电荷而输出不确定的电平(中间电位)。此外，在第1功能块11中构成内置的2输入OR电路的第2p型MOS晶体管TP12成为关断状态。由此，隔断对第1p型MOS晶体管TP11的电源供给，避免经输入信号72的不确定逻辑(中间电位)的传输。此外，通过使第2n型MOS晶体管TN12为导通状态，对第3p型MOS晶体管TP13和第3n型MOS晶体管TN13的各自的栅电极供给低电平，在第3p型MOS晶体管为导通状态下，第3n型MOS晶体管为关断状态，输出信号被固定为高电平。
如上所述，按照本实施形态3的多电源半导体集成电路1b，在按照电源隔断信号42停止了对第2功能块12的电源供给的情况下，由于将从第2功能块12至第1功能块11的输入逻辑固定为高电平，故在第2功能块12处于电源供给停止状态时，可避免来自该第2功能块12的不确定逻辑的传输和因将中间电位输入到栅电极中引起的贯通电流的发生。
再有，在本实施形态3中，说明了在第2功能块12中设置了CMOS倒相电路74、在第1功能块11中设置了2输入OR电路71的情况，但也可在第1功能块11～第4功能块14、输入输出端子电路15和电源控制电路40的输出级中设置生成内部信号的CMOS倒相电路、在输入级中设置将电源隔断信号与来自该下一级的功能块的块间信号的逻辑和输出给内部信号的2输入OR电路。由此，在第1功能块11～第4功能块14、输入输出端子电路15和电源控制电路40中在连接到下一级的功能块处于电源供给停止状态时，可避免来自该第2功能块12的不确定逻辑的传输和因将中间电位输入到栅电极中引起的贯通电流的发生。
(实施形态4)
其次，使用图6、图7，说明与本发明的第5方面中所述的多电源半导体集成电路对应的形态作为实施形态4。
图6是示出本发明的实施形态4的多电源半导体集成电路1c的主要部分和该多电源半导体集成电路1c的电源供给电路的结构的框图。再有，在图6、图7中对与图4为同一或相当的部分附以同一符号，省略其详细的说明。
关于本实施形态4的多电源半导体装置1c，在第1功能块11中设置了第1倒相电路81和在第2功能块12处于电源供给停止状态时为了将对于第2功能块12的块间信号84固定为低电平而对块间信号84输出第1倒相电路81的输出与电源隔断信号42的否定逻辑和的2输入NOR电路82，在第1功能块11中设置了输入来自第1功能块11的块间信号84的第2倒相电路86。
在第1功能块11中设置的第1倒相电路81的输入节点连接到内部信号83，输出节点连接到2输入NOR电路82的第2输入端上。该第1倒相电路由第1p型MOS晶体管TP21和第1n型MOS晶体管TN21构成。第1p型MOS晶体管TP21和第1n型MOS晶体管TN21的各自的栅电极互相连接，构成了接受内部信号83用的输入端子。第1p型MOS晶体管TP21的源电极连接到第1内部电源布线31上，被供给电源电压VDD1。第1n型MOS晶体管TN21的源电极连接到接地线GND上。第1p型MOS晶体管TP21和第1n型MOS晶体管TN21的漏电极互相连接，连接到2输入NOR电路82的第1输入端上。此外，2输入NOR电路82的第2输入端连接到电源隔断信号42，输出连接到块间信号84。该2输入NOR电路82由第2和第3p型MOS晶体管TP22、TP23和第2和第3n型MOS晶体管TN22、TN23构成。第2p型MOS晶体管TP22和第2n型MOS晶体管TN22的各自的栅电极互相连接，构成了接受第1倒相电路81的输出用的输入端子。第3p型MOS晶体管TP23和第3n型MOS晶体管TN23的各自的栅电极互相连接，构成了接受电源隔断信号42用的输入端子。第2p型MOS晶体管TP22的漏电极和第2和第3n型MOS晶体管TN22、TN23的各自的漏电极构成了输出块间信号84用的输出端子。第2p型MOS晶体管TP22的源电极连接到第3p型MOS晶体管TP23的漏电极上，第3p型MOS晶体管TP23的源电极连接到第1内部电源布线31上，被供给电源电压VDD1。第1和第2n型MOS晶体管TN22、TN23的源电极连接到接地线GND上。
此外，在第2功能块12中设置的第2倒相电路86的输入端连接到块间信号84。该第2倒相电路由第4p型MOS晶体管TP24和第4n型MOS晶体管TN24构成。第4p型MOS晶体管TP24和第4n型MOS晶体管TN24的各自的栅电极互相连接，构成了接受2输入NOR电路82的输出信号用的输入端子。第1p型MOS晶体管TP24的源电极连接到VDD2上，第1n型MOS晶体管TN24的源电极连接到接地线GND上。第1p型MOS晶体管TP24和第1n型MOS晶体管TN24的漏电极互相连接，构成了输出端子。
其次，说明如以上那样构成的多电源半导体集成电路1c的电源供给停止中的工作。
图7示出将电源隔断信号42固定在高电平、停止了对第2功能块12的电源供给时的工作。
此时，构成在第1功能块11中内置的2输入NOR电路82的第3p型MOS晶体管TP23成为关断状态，第3n型MOS晶体管TN23成为导通状态。
如上所述，按照本实施例4的多电源半导体集成电路1c，在按照电源隔断信号42停止了对第2功能块12的电源供给的情况下，由于将对于第2功能块12的块间信号84固定在低电平，故在第2功能块12中内置的第2倒相电路中，在电源供给停止中被供给低电平的信号，可避免因对电源供给停止状态中的p型MOS晶体管的栅电极长时间地施加高电平的电压引起的p型MOS晶体管的特性恶化。
再有，在本实施形态4中，说明了在第1功能块11中设置了第1倒相电路81和2输入NOR电路82、在第2功能块12中设置了第2倒相电路86的情况，但也可在第1功能块11～第4功能块14、输入输出端子电路15和电源控制电路40的输出级中设置倒相电路和对块间信号输出该倒相电路的输出和电源隔断信号的否定逻辑和的2输入NOR电路，在输入级中设置输入来自连接到上一级的功能块的块间信号的倒相电路。由此，在第1功能块11～第4功能块14、输入输出端子电路15和电源控制电路40处于电源供给停止状态时，对连接到下一级的功能块供给低电平的信号，可避免因对电源供给停止状态中的p型MOS晶体管的栅电极长时间地施加高电平的电压引起的p型MOS晶体管的特性恶化。
(实施形态5)
其次，使用图8说明与本发明的第6方面中所述的多电源半导体集成电路对应的形态作为实施形态5。
图8是示出本发明的实施形态5的多电源半导体集成电路1d和该多电源半导体集成电路1d的电源供给电路的结构的框图。再有，在图8中对与图1为同一或相当的部分附以同一符号，省略其详细的说明。
关于本实施形态5的多电源半导体集成电路1d，在对电源控制电路40d总是供给电源后，在该电源控制电路40d中设置了从第1功能块11经信号组91能进行数据的记录和读出的存储电路90。
在此，第1功能块11是进行***控制的微计算机，在电源供给的停止前，经信号组91在存储电路90中记录在***操作中必要的数据(键操作、显示设定、音量等的设定等)，在电源供给的再次开始之后，读出在存储电路90中保持了的数据。
其次，说明以上述方式构成的多电源半导体集成电路1d的工作。
用在实施形态1～3的某一形态中已说明的同样的方法进行对各功能块11～14的电源供给。第1功能块11在停止自身的电源供给之前在总是处于电源供给状态的存储电路90中记录了***操作的数据(键操作、显示设定、音量等的设定等)之后停止电源供给。即使停止了对于全部功能块11～14的电源供给，由于对存储电路90总是供给电源，故也在不丧失在电源供给停止之前在存储电路90中记录了的数据的情况下进行保持。在电源供给的再次开始之后，第1功能块11读出在存储电路90中记录了的数据，从电源供给停止之前的状态起再次开始处理。
如上所述，按照本实施例5的多电源半导体集成电路1d，由于在对电源控制电路40d总是供给电源后，设置了可从第1功能块11进行数据的记录和读出的存储电路90，在电源供给停止之前在存储电路90中记录***操作中必要的数据，在电源供给停止中保持该数据，故在电源供给再次开始后，通过读出该保持了的数据，就没有必要重复地进行电源供给停止之前的设定。
(实施形态6)
迄今为止已说明的实施形态1～5的多电源半导体集成电路，例如如图1中所示，电源控制电路40和输入输出端子电路15使用共同的电源。这一点在用本实施形态的多电源半导体集成电路实现与将信号处理电路和微计算机作成独立的半导体集成电路时相同的功能方面具有非常重要的意义。现有的微计算机在总是被供给了电源的状态下，起到下述的作用：在接受来自外部的控制的同时，总是进行***电路的控制。在集成这样的微计算机时，通过对控制***电路的输入输出端子电路也总是供给电源，至少可保持输入输出端子的状态，可防止因对于***电路的控制信号为不确定引起的电子装置的工作不良。
以下，使用图9～图11说明与本发明的第7方面中所述的多电源半导体集成电路对应的形态作为实施形态6。
图9是示出本发明的实施形态6的多电源半导体集成电路1e的主要部分和该多电源半导体集成电路1d的电源供给电路的结构的框图。再有，在图9中对与图2为同一或相当的部分附以同一符号，省略其详细的说明。
关于本实施形态6的多电源半导体集成电路1e，在输入输出端子电路15e中设置了接受外部的信号的输入端子100、在隔断了第1功能块11的电源21时输出高电平的第1输出端子101、在隔断了第1功能块11的电源21时输出低电平的第2输出端子102。为了简便起见，在以下的说明中，假定设置了各1个输入端子100、第1输出端子101、第2输出端子102来说明，但也可分别设置0个或多个上述端子。
输入端子100的输出103、第1输出端子101的输入104、第2输出端子102的输入105分别连接到作为***控制用的微计算机的第1功能块11上。此外，对各端子输入电源控制电路40输出的端子保持信号106，设置了根据该已被输入的端子保持信号106来转换信号电平的转换电路107～109。
此外，对电源控制电路40e来说，省略了详细的图示，但象实施形态2的电源控制电路40a那样，如果第1中断信号55或第2中断信号56为高电平，则作为RS锁存电路51的输出的第1电源隔断信号41为低电平，使之开始电源供给。
此外，对输入输出端子电路15e和电源控制电路40e供给了用第5电源供给电路7将主电源2变压为电源电压VDD5的电压。
以下，说明以上述方式构成的多电源半导体集成电路1e的工作。
首先，一边参照图10的流程图，一边说明在停止对第1功能块11的电源供给时多电源半导体集成电路1e进行的处理程序。
在停止第1功能块11的电源供给时，第1功能块11使第1输出端子101的输入(从第1功能块输出给第1输出端子的信号)104为高电平(STEP111)。其次，使第2输出端子102的输入(从第1功能块输出给第2输出端子的信号)105为低电平(STEP112)。其次，使端子保持信号106为高电平(STEP113)。
如果端子保持信号106为高电平，则输入端子100对转换电路107进行转换，使输出103固定在低电平。此外，第1输出端子101和第2输出端子102分别对转换电路108、109进行转换，使对外部输出的信号电平分别固定在高电平、低电平。利用该工作，输入端子100、第1输出端子101和第2输出端子102在保持第1功能块11工作了的状态的原有状态下，从第1功能块11进行的控制分离开。接着，第1功能块11使电源隔断信号41为高电平，停止对第1功能块11的电源供给(STEP114)。
其次，一边参照图11的流程图，一边说明开始对第2功能块12的电源供给时的处理程序。
如在实施形态2中已说明的那样，通过使第1中断信号55或第2中断信号56(在图9中未图示)为高电平来进行电源供给的开始(STEP121)。如果第1中断信号55或第2中断信号56为高电平，则作为RS锁存电路51的输出的第1电源隔断信号41成为低电平。由此，第1电源供给电路3开始对第1功能块11的电源供给(STEP122)。
如果被供给电源，则第1功能块11使第1输出端子101的输入104为高电平(STEP123)，使第2输出端子102的输入105为低电平(STEP124)。其次，通过使端子保持信号106为低电平，对第1输出端子101、第2输出端子102输出第1功能块11的输出(STEP125)。
如上所述，按照本实施例6的多电源半导体集成电路1e，由于使输入输出端子电路15e具备接受外部的信号的输入端子100、在隔断了第1功能块11的电源21时输出高电平的第1输出端子101、在隔断了第1功能块11的电源21时输出低电平的第2输出端子102，故即使在作为***控制用的微计算机的第1功能块11进行了外部电路的控制的情况下，也可进行对第1功能块11的电源供给的停止和电源供给的再次开始而不对外部电路产生影响。
(实施形态7)
其次，使用图12说明与本发明的第8方面中所述的多电源半导体集成电路对应的形态作为实施形态7。
作为携带用电子装置的主电源，大多使用电池，例如在携带用电子装置中安装了实施形态6的多电源半导体集成电路1e的情况下，如果考虑携带用电子装置整体的功耗，则抑制由第1～5电源供给电路3～7产生的功耗是重要的。首先，第5电源供给电路7为了总是供给电源而工作，但作为一般的电源供给电路的DC/DC变换器的电源效率约为80％～90％，故消耗了相当的部分的功率。此外，在第1～4电源供给电路3～6中，由于对电源供给电路供给了电源，故即使停止了对多电源半导体集成电路1e的电源供给，在各自的电源供给电路中也流过漏泄电流，结果消耗了电池。本实施形态7的目的在于尽可能降低在这样的电源供给电路中产生的功耗。
图12是示出本发明的实施形态7的多电源半导体集成电路1f和对该多电源半导体集成电路1f的电源供给电路的结构的框图。再有，在图12中对与图1为同一或相当的部分附以同一符号，省略其详细的说明。
本实施形态7的多电源半导体集成电路1f使电源控制电路40f经第5输出端子413输出控制作为对第1～第5电源供给电路3～7的主电源2的供给的门的主电源隔断电路131的电源隔断信号410，同时经第6外部电源端子130从主电源2直接接受电源供给(电源电压VDD6)，使第1～第4功能块11～14从由电源控制电路40f控制的电源供给电路3～7接受电源供给。再有，在图12中，411是为了控制由第5电源供给电路7进行的电源供给和电源供给的停止而从电源控制电路40f输出的第5电源隔断信号，414是从多电源半导体集成电路1f输出第5电源隔断信号411的第5外部输出端子。
主电源隔断电路131例如用FET(场效应晶体管)构成，作成了利用电源隔断信号4f的高电平输出来停止对各电源供给电路3～7的电源供给的结构。
再有，在本实施形态7中叙述了使用FET作为主电源隔断电路131的例子，但只要是磁继电器电路等能根据电源隔断信号410来隔断对第1～第5电源供给电路3～7供给的电源的电路，就可以采用任一种电路。
其次，说明以上述方式构成的多电源半导体集成电路1f的电源供给停止时的工作。
在电源供给的停止时，作为***控制用微计算机的第1功能块11对电源控制电路40f指示使电源隔断信号410为高电平。如果电源隔断信号410为高电平，则主电源隔断电路131停止对电源供给电路3～7的电源供给。
如上所述，按照本实施形态7的多电源半导体集成电路1f，由于在使电源控制电路40f经第6外部电源端子130从主电源2直接接受电源供给并只使输入输出端子电路15接受来自第5电源供给电路7的电源的供给后，使电源控制电路40f经第5输出端子413输出控制作为对第1～第5电源供给电路3～7的主电源2的供给的门的主电源隔断电路131的电源隔断信号410，同时经第5外部输出端子414输出控制由第5电源供给电路7进行的电源供给和电源供给的停止的第5电源隔断信号411，故通过停止对第1～第4功能块11～14和对输入输出端子电路15的电源供给，可消除电源供给电路3～7的功耗，可抑制主电源2的消耗。
再有，对于电源控制电路40来说，希望作成RS锁存电路51与3输入OR电路52的非同步结构。主电源2是电池，在用电池的电压使多电源半导体集成电路1f工作的情况下，电压的变动成为问题。例如，在使用了镍氢2次电池的情况下，电源电压从1.5V变动为约0.9V。如果电压变低，则半导体元件的工作变慢，由此，生成某个基准时钟，即使电池电压低至按照该已被生成的基准时钟工作的同步设计的电路不工作的程度，也可使作成了上述非同步结构的RS锁存电路51和3输入OR电路52进行作为电源控制电路40的工作。
产业上利用的可能性
由于本发明的集成了进行信号处理的功能块和微计算机的多电源半导体集成电路可停止对于未被使用的功能块的电源供给以抑制无用的功耗，故例如能延长利用电池取得的携带用电子装置中的每1个电池的工作时间，因而是有用的。

Claims (8)

1.一种多电源半导体集成电路，其特征在于具备：
从各不相同的电源供给电路接受电源的供给的多个功能块；
控制对于上述多个功能块的电源供给且作为上述多个功能块之一的微计算机；以及
根据上述微计算机的控制来控制上述电源供给电路的电源供给的电源控制电路。
2.如权利要求1中所述的多电源半导体集成电路，其特征在于：
上述电源控制电路在从上述微计算机接收了规定的数据时停止上述电源供给电路对上述微计算机的电源供给，在接收了来自外部的中断信号时再次开始上述电源供给电路对上述微计算机的电源供给。
3.如权利要求1或权利要求2中所述的多电源半导体集成电路，其特征在于：
上述电源控制电路具备存储上述中断信号的寄存器，
上述微计算机在再次开始电源供给后检测在上述寄存器中存储的中断信号的内容。
4.如权利要求1至权利要求3的任一项中所述的多电源半导体集成电路，其特征在于：
上述电源控制电路在上述多个电源供给电路停止了电源供给时，对该电源供给电路输出电源隔断信号，
上述各功能块和上述电源控制电路具备按照上述电源隔断信号将来自电源供给停止状态下的电路的输入逻辑固定在低电平或高电平的块间信号固定电路。
5.如权利要求1至权利要求4的任一项中所述的多电源半导体集成电路，其特征在于：
上述电源控制电路在上述多个电源供给电路停止了电源供给时，对该电源供给电路输出电源隔断信号，
上述各功能块和上述电源控制电路具备按照上述电源隔断信号将对电源供给停止状态下的电路的输出逻辑固定在低电平的块间信号固定电路。
6.如权利要求1至权利要求5的任一项中所述的多电源半导体集成电路，其特征在于：
具备总是被供给电源、在上述各功能块的电源供给停止之中保持***信息的存储装置。
7.如权利要求1至权利要求6的任一项中所述的多电源半导体集成电路，其特征在于：
具备与外部之间进行信号的发送和接收的输入输出端子电路，
上述电源控制电路和上述输入输出端子电路用从共同的电源供给电路供给的电源来工作。
8.如权利要求1至权利要求6的任一项中所述的多电源半导体集成电路，其特征在于：
上述电源控制电路用对上述多个电源供给电路供给的电源来工作，输出使上述多个电源供给电路的全部的电源供给停止的全电源隔断信号。
CNA038074818A 2002-04-04 2003-04-04 多电源半导体集成电路 Pending CN1643479A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002102330 2002-04-04
JP102330/2002 2002-04-04

Publications (1)

Publication Number Publication Date
CN1643479A true CN1643479A (zh) 2005-07-20

Family

ID=28786260

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038074818A Pending CN1643479A (zh) 2002-04-04 2003-04-04 多电源半导体集成电路

Country Status (5)

Country Link
US (1) US20050213380A1 (zh)
EP (1) EP1491988A1 (zh)
JP (1) JPWO2003085501A1 (zh)
CN (1) CN1643479A (zh)
WO (1) WO2003085501A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682325A (zh) * 2008-02-27 2010-03-24 松下电器产业株式会社 半导体集成电路以及包括该半导体集成电路的各种装置
CN102298434A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 一种片上***
CN101375229B (zh) * 2006-01-24 2012-06-27 英国福威科技有限公司 电源控制电路
CN113519053A (zh) * 2019-03-04 2021-10-19 株式会社爱信 半导体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623494B2 (ja) * 2004-08-03 2011-02-02 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
KR100640481B1 (ko) * 2004-10-21 2006-10-30 삼성전자주식회사 휴대용 단말기에서 전원차단 레벨을 측정하는 시스템 및방법
JP4965449B2 (ja) * 2005-02-16 2012-07-04 パナソニック株式会社 電力供給制御回路および電子回路
JP4713901B2 (ja) * 2005-02-24 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4671786B2 (ja) * 2005-07-04 2011-04-20 パナソニック株式会社 半導体集積回路装置
JP2007207185A (ja) * 2006-02-06 2007-08-16 Denso Corp 半導体集積回路
JP4940681B2 (ja) * 2006-02-07 2012-05-30 株式会社デンソー 電子制御装置
JP2007226632A (ja) * 2006-02-24 2007-09-06 Denso Corp マイクロコンピュータ
JP4910549B2 (ja) * 2006-03-06 2012-04-04 東芝ライテック株式会社 制御用電源装置、放電灯点灯装置及び照明装置
WO2007133899A1 (en) * 2006-05-10 2007-11-22 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
JP5151142B2 (ja) * 2006-12-22 2013-02-27 株式会社リコー 電源供給制御装置及び画像形成装置
JP4685040B2 (ja) * 2007-01-24 2011-05-18 パナソニック株式会社 半導体集積回路及びその電源供給制御方法
KR100850209B1 (ko) * 2007-02-08 2008-08-04 삼성전자주식회사 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법
DE102007055231A1 (de) * 2007-11-20 2009-06-04 Fujitsu Siemens Computers Gmbh Stromversorgungsschaltung für ein elektronisches Gerät, Computer mit einer Stromversorgungsschaltung und Energiesparverfahren
JP5193846B2 (ja) * 2008-12-25 2013-05-08 株式会社東芝 同期化回路
JP2016170303A (ja) * 2015-03-13 2016-09-23 シナプティクス・ジャパン合同会社 半導体装置及び電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526364A1 (de) * 1985-07-19 1987-01-22 Siemens Ag Schaltungsanordnung zur netzunabhaengigen spannungsversorgung einer an ein busnetzwerk angeschlossenen verteileinrichtung fuer datenstationen
US5270946A (en) * 1988-03-30 1993-12-14 Kabushiki Kaisha Toshiba Method and apparatus for controlling selection of batteries
JP2779631B2 (ja) * 1988-11-30 1998-07-23 キヤノン株式会社 電源装置
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
JPH07141074A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 半導体集積回路
US5586307A (en) * 1993-06-30 1996-12-17 Intel Corporation Method and apparatus supplying synchronous clock signals to circuit components
US6054751A (en) * 1996-09-18 2000-04-25 Denso Corporation Semiconductor integrated circuit
JPH1185337A (ja) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd 携帯情報端末
US6088806A (en) * 1998-10-20 2000-07-11 Seiko Epson Corporation Apparatus and method with improved power-down mode
JP2000305961A (ja) * 1999-04-16 2000-11-02 Matsushita Electric Ind Co Ltd セルライブラリデータベースおよび設計支援装置
JP2001306192A (ja) * 2000-04-21 2001-11-02 Funai Electric Co Ltd 電源オン／オフ回路装置
US6450958B1 (en) * 2000-09-13 2002-09-17 Koninklikje Philips Electronics N.V. Portable ultrasound system with efficient shutdown and startup
JP2002182799A (ja) * 2000-12-19 2002-06-26 Fujitsu Kiden Ltd 電源切り替え装置
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
JP4450279B2 (ja) * 2004-04-20 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375229B (zh) * 2006-01-24 2012-06-27 英国福威科技有限公司 电源控制电路
CN101682325A (zh) * 2008-02-27 2010-03-24 松下电器产业株式会社 半导体集成电路以及包括该半导体集成电路的各种装置
CN101682325B (zh) * 2008-02-27 2013-06-05 松下电器产业株式会社 半导体集成电路以及包括该半导体集成电路的各种装置
CN102298434A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 一种片上***
CN102298434B (zh) * 2010-06-23 2015-07-29 上海华虹宏力半导体制造有限公司 一种片上***
CN113519053A (zh) * 2019-03-04 2021-10-19 株式会社爱信 半导体装置

Also Published As

Publication number Publication date
JPWO2003085501A1 (ja) 2005-08-11
EP1491988A1 (en) 2004-12-29
WO2003085501A1 (fr) 2003-10-16
US20050213380A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
CN1643479A (zh) 多电源半导体集成电路
CN100342303C (zh) 计算机***
CN1519906A (zh) 半导体集成电路装置及其检查方法和制造方法
CN1287256C (zh) 电子设备与功率控制方法
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1442769A (zh) 低功率处理器
CN1163043C (zh) 显示单元及使用它的电子机器和显示单元的检查方法
CN1520037A (zh) 带自动延迟调整功能的电平变换电路
CN1534496A (zh) 控制个人计算机卡连接的方法和装置及其被动卡适配卡
CN1156349A (zh) 由时钟信号控制的电平转换电路
CN1212705C (zh) 半导体器件
CN1700600A (zh) 电压电平变换电路
CN1249564C (zh) 块间接口电路和***大规模集成电路
CN101042610A (zh) 集成电路以及采用该集成电路的信号处理装置
CN101030187A (zh) 数据接收装置
CN1298107C (zh) 信号电平变换器
CN1155868C (zh) 可利用并行端口向***设备供电的计算机及其扩展装置
CN1573658A (zh) 电子设备
JP4619511B2 (ja) 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法
CN1941630A (zh) 开环转换率控制输出驱动器
CN1550948A (zh) 半导体集成电路
CN1266755C (zh) 半导体集成电路及其检查方法
CN1185780C (zh) 直流－直流变换电路、电源选择电路以及设备装置
CN1685439A (zh) 复合存储电路和包括复合存储电路的半导体装置
CN1378119A (zh) 电源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication