发明内容
本发明解决的问题是提供一种片上***,从而提高片上***中存储模块的工作性能。
为了解决上述问题,本发明提供了一种片上***,包括逻辑模块、存储模块和第一基准电压源,所述逻辑模块用于对所述存储模块进行操作,所述第一基准电压源用于为逻辑模块提供基准电压,还包括第二基准电压源,第二基准电压源用于为存储模块提供基准电压。
优选的,所述第一基准电压源、第二基准电压源为带隙基准参考源。
优选的,还包括射频模块和第三基准电压源,所述射频模块用于收发射频信号并与所述逻辑模块连接,所述第三基准电压源用于为射频模块提供基准电压。
优选的,所述第三基准电压源为带隙基准参考源。
优选的,所述第二基准电压源的精确度高于第三基准电压源的精确度。
优选的,所述第二基准电压源的精确度高于第三基准电压源的精确度和第一基准电压源的精确度。
优选的,所述存储模块至少为两个,所述第二基准电压源至少为两个,所述存储模块和所述第二基准电压源一一对应连接。
优选的,所述第二基准电压源的精确度高于第一基准电压源的精确度。
与现有技术相比,本发明主要具有以下优点:
本发明在SOC中除了设置为逻辑模块提供基准电压的基准电压源之外还另外为存储模块设置了基准电压源,从而可以根据存储模块对于基准电压的精确度要求、对于温度系数的要求以及对于基准电压值的要求来设置基准电压源,从而使得存储模块不需要和其他模块共用基准电压源,这样提高了存储模块的精确度,提高了SOC的工作性能。
具体实施方式
由背景技术可知,在现有的SOC中通常不为存储模块单独设置基准电压源,从而存储模块需要和其它模块例如射频模块或者逻辑模块共用基准电压源,但是,本发明的发明人经过大量的研究认为:SOC中的逻辑模块、射频模块、存储模块等等对基准电压精确度的需求不同,例如逻辑模块对于基准电压源精确度的要求较低,而射频对于基准电压源的精确度要求较高,存储模块则对基准电压源的要求更高,然而在现有的SOC中为了节省面积,不为存储模块单独设置基准电压源,因此存储模块只能共用其它模块的基准电压源,发明人在研究中发现存储器件对基准电压源的精确度要求很高,这样根据其他模块的需求设计的基准电压源往往不能满足存储模块的需求,并且存储模块和其他模块所需要的基准电压值具有差别,温度系数的要求也不同,因此这样就造成存储模块的工作的性能较差,以至于整个SOC的工作性能较差。
因此发明人研究得到了一种SOC,包括逻辑模块、存储模块和第一基准电压源和第二基准电压源,所述逻辑模块用于对所述存储模块进行操作,所述第一基准电压源用于为逻辑模块提供基准电压,第二基准电压源用于为存储模块提供基准电压。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实现方式做详细的说明。本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明的SOC结构示意图,为了便于清楚说明,在图1中省略了与本发明关系不大的模块。如图1所示,该SOC100,包括逻辑模块101、存储模块103和第一基准电压源105和第二基准电压源107,所述第一基准电压源105用于为逻辑模块101提供基准电压,第二基准电压源107用于为存储模块103提供基准电压。其中第一基准电压源105可以为本领域技术人员熟知的提供给射频模块或者逻辑模块等基准电压的基准电压源。所述逻辑模块101可以为:控制逻辑模块、CPU模块或DSP模块等。
优选的,所述SOC100还可以包括射频模块109和第三基准电压源111,所述射频模块109用于收发射频信号并与所述逻辑模块101连接,具体地,所述射频模块109由所述逻辑模块101控制向其他设备发送射频信号,以及,所述射频模块109从其他设备接收射频信号并传送所述逻辑模块101进行处理,所述第三基准电压源111用于为射频模块109提供基准电压。对于射频模块109、逻辑模块101和存储模块103对于基准电压源的精确度以及参考电压值的需求都不同,发明人在研究中发现为不同的模块提供不同的基准电压源可以使得SOC的精确度更高。
优选的,所述第一基准电压源105、第二基准电压源107和第三基准电压源111可以为带隙基准参考源,由于带隙基准参考源稳定性好,因此可以使得SOC的性能更加稳定。
优选的,所述SOC100可以包括至少两个存储模块103和分别与存储模块103电连接的至少两个第二基准电压源107,所述第二基准电压源107可以根据与其电连接的存储模块103的具体需求进行设计,从而不同的存储模块103可以使用不同的第二基准电压源107,这样进一步提高了SOC的性能。当然,在其他实施例,多个存储模块也可以共用一个第二基准电压源。
除此之外,上述SOC100还可以包括其它的模块,例如外部进行通讯的接口模块、ADC(模数转换)/DAC(数模转换)的模拟前端模块、电源模块、功耗管理模块、用户定义逻辑模块以及微电子机械模块等等,另外SOC芯片还需要内嵌有基本软件模块或可载入的用户软件等,对于需要基准电压的模块也可以单独为其提供基准电压源,对于基准电压精确度要求不高模块可以共用基准电压源。对于上述的SOC包括的模块由于与本发明关系不大,因此在本发明的实施例中不进行详细说明。
优选的,由于逻辑模块、射频模块和存储模块对于基准电压的精确度要求不同,通常存储模块对于基准电压的精确度要求最高,因此可以设置第二基准电压源的精确度高于第三基准电压源的精确度;或第二基准电压源的精确度高于第一基准电压源的精确度;或第二基准电压源的精确度高于第三基准电压源的精确度和第三基准电压源的精确度;或第二基准电压源的精确度高于第三基准电压源的精确度,第三基准电压源的精确度高于第一基准电压源的精确度。这样可以根据不同的精确度提供不同的基准电压源,对于精确度要求不高的模块可以共用基准电压源或者提供精确度较低的基准电压源,这样节约了资源,降低了成本。
在一具体实现中,所述第一基准电压源可以为如图2所示的带隙基准参考源,包括误差放大器A、PMOS控制管M1、PMOS输出管M2、控制电阻R4和R5、输出电阻R6以及带隙电流产生电路。其中,控制管M1的栅极与输出管M2的栅极连接,并与误差放大器A的输出端连接,控制管M1与输出管M2的源极和衬底都接在电源上,电源电压为VDD,输出管M2的漏极接在输出电阻R6的一端;控制电阻R4和R5的一端与控制管M1漏极连接,电阻R4和R5的另一端分别接在误差放大器A的正、负输入端VB和VA;控制管M1的电流通过两个控制电阻R4和R5输送给带隙电流产生电路:所述带隙电流产生电路由3个电阻R1、R2,R3以及2个三极管Q1和Q2构成。其中,电阻R1和R2有一公共端接地;另一端分别连接误差放大器A的负输入端VA和正输入端VB;电阻R3一端连接在误差放大器A的正输入端VB,另一端连接在三极管Q2的发射极上;三极管Q1和Q2都可以连接作为二极管使用,具体的连接方法为本领域技术人员熟知的。输出管M2的漏极为输出端,输出提供给逻辑模块101的基准电压VBG。
所述第二基准电压源107可以为根据存储模块103的需求设计的电压源,例如所述第二基准电压源可以为如图3所示的带隙基准参考源。如图3所示,带隙基准参考源包括:偏置电压产生电路120和运算放大电路130,其中偏置电压产生电路120用于向运算放大电路130提供偏置电压,运算放大电路130用于输出参考电压Vref,参考电压Vref作为基准电压提供给存储模块103。偏置电压产生电路120包括差分输入电路140,差分输入电路140包括第三PMOS管P3和第四PMOS管P4组成的电流源,差分输入电路140还包括第一差分MOS单元140a和第二差分MOS单元140b。其中,第三PMOS管P3的衬底接高电平(Vdd),第三PMOS管P3的源极接高电平(Vdd),第三PMOS管P3的漏极和栅极接差分输入电路140的第一差分MOS单元140a的漏极,第一差分MOS单元140a的衬底接低电平(Gnd),第一差分MOS单元140a的栅极接差分输入电路的输入端,第一差分MOS单元140a的源极接负载NMOS管N1的漏极,负载NMOS管N1的衬底接低电平(Gnd),负载NMOS管N1的源极接低电平(Gnd),负载NMOS管N1的栅极输入电压。
第四PMOS管P4的衬底接高电平(Vdd),第四PMOS管P4的栅极接第三PMOS管P3的栅极,第四PMOS管P4的源极接高电平(Vdd),第四PMOS管P4的漏极和差分输入电路140的第二差分MOS单元140b的漏极接偏置电压电路的输出端,第二差分MOS单元140b的衬底接低电平(Gnd),第二差分MOS单元140b的栅极接差分输入电路的输入端,第二差分MOS单元140b的源极接负载NMOS管N1的漏极。
其中,所述第一差分MOS单元140a和第二差分MOS单元140b可以为裂栅结构。从而可以对第一差分MOS单元140a和第二差分MOS单元140b中的浮栅晶体管进行编程,调整其阈值电压,从而使得参数不完全相同的第一差分MOS单元140a和第二差分MOS单元140b在受到外界扰动时发生的漂移相同,从而可以抵消,使得偏置电压产生电路120输出的电压漂移减小,从而电压基准电路的输出受外界扰动小,精确度高。
偏置电压产生电路120还可以包括启动电路110。
在另一实施例中,所述第二基准电压源也可以为本领域技术人员熟知的提供给存储模块基准电压的基准电压源。例如所述第二基准电压源可以为如图4所示的带隙基准参考源。如图4所示,带隙基准参考源600包括分别以多个PMOS晶体管602和603、多个NMOS晶体管611和612、多个pnp双极结型晶体管621和622、以及电阻器631。带隙基准发生器600还包括连接到PMOS晶体管603的偏置控制电路640。偏置控制电路640包括缓冲器641和多个电阻器642和643。缓冲器641从PMOS晶体管603的漏极提供高阻抗输入。电阻器642和643串联接在缓冲器641的输出和地之间,以提供电阻器642和643之间的分压器,用于偏置PMOS晶体管602和603形成的电流镜的栅极,PMOS晶体管603的漏极输出参考电压Vref。
第三基准电压源的电路结构可以和第一基准电压源的电路结构相同,上述的第一基准电压源的精确性要低于第二基准电压源,由于存储模块对基准电压的精确性要求高于其它模块,因此上述的电路结构使得SOC中存储模块的工作性能更好,从而使得SOC的工作性能更好。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。