CN1633704A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1633704A
CN1633704A CNA028292510A CN02829251A CN1633704A CN 1633704 A CN1633704 A CN 1633704A CN A028292510 A CNA028292510 A CN A028292510A CN 02829251 A CN02829251 A CN 02829251A CN 1633704 A CN1633704 A CN 1633704A
Authority
CN
China
Prior art keywords
semiconductor chip
chip
semiconductor
aforementioned
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028292510A
Other languages
English (en)
Other versions
CN100401486C (zh
Inventor
合叶和之
高岛晃
小泽要
平冈哲也
铃木孝章
松崎康郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1633704A publication Critical patent/CN1633704A/zh
Application granted granted Critical
Publication of CN100401486C publication Critical patent/CN100401486C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

半导体芯片(10)通过表面形成的涂层材料(11)变形为大致圆筒形后固定。变形的半导体芯片(10)与内插板(12)倒装芯片连接。半导体芯片(10)在内插板(12)上用封装树脂(13)封装。内插板(12)的背面配置有作为外部连接端子的焊锡球(14)。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置，特别是涉及具有弯曲的半导体元件的堆叠多芯片封装(MCP)或多芯片模组(MCM)之类的半导体装置。
背景技术
为了提高半导体装置的集积度，或者高速化动作的速度，将原来的平坦的半导体芯片按照希望的形状变形后安装的技术正受到注目。半导体芯片向薄型化显著地发展，半导体芯片自身也变得容易变形(弯曲)。日本特开2001-118982号公报和特开平11-345823号公报，公开了变形(弯曲)半导体元件而安装的技术。
图1是表示特开2001-118982号公报中所公布的变形后的半导体芯片的立体图。半导体芯片1在圆筒形的支承基板2上卷曲而变形为圆筒状。半导体芯片1的电极衬垫1a在圆筒的长度方向上以整齐排列的状态配置排列，能够与同样变形为圆筒状的其他半导体芯片互相连接。
图2是表示特开平11-345823号公报中公开的变形后的半导体芯片的侧面图。半导体芯片3中配置有作为外部连接电极的焊锡突块3a的一侧形成下凹的弯曲，焊锡突块3a与内插板4的布线部4a接合。内插板4例如即便热变形，半导体芯片也能够容易变形(弯曲)，所以可以缓和在半导体芯片3和内插板4之间(亦即焊锡突块3a)产生的应力。
然而，图1所示的半导体芯片1，由于在圆筒基板2上卷曲，重量增加了，因为芯片的组装(将缠绕在筒上的芯片放置在上方的情况)需要连接同样堆叠的芯片，所以有必要最优化芯片衬垫。因此，进行芯片的再设计是必要的，不能原封不动地使用原来的半导体芯片。另外，在圆筒基板2上精度良好地卷曲半导体芯片1是必要的，必须考虑那样的方法。
如图2表示的半导体芯片3那样，使半导体芯片弯曲而倒装芯片安装的情况下，芯片变薄强度弱，故与内插板连接时，或用树脂等封装时，存在半导体芯片中发生破裂的可能性。此外，由于半导体芯片变形为圆弧状，所以认为内插板和半导体芯片的连接部位的位置精度变低。
发明内容
本发明的总的目的是提供一种解决上述问题的改良的有用的半导体装置及其制造方法。
本发明的更具体的目的是提供一种半导体装置，其利用极薄的芯片变形半导体芯片，芯片在空间上能够有效地被配置。
本发明的其他目的是提供一种半导体装置，其增加了多个半导体芯片组装的自由度，缩短了传送线路。
为实现上述目的，依据本发明的一种情形所提供的半导体装置具有：至少一个半导体芯片；在该半导体芯片表面形成的固定构件，该固定构件使该半导体芯片变形成大致圆筒形状或弯曲形状的状态加以固定；倒装芯片连接了该变形的半导体芯片的封装基板；封装半导体芯片到该封装基板上的封装树脂；设置在该封装基板的外部连接端子。
根据上述发明，由于半导体芯片通过固定构件固定在变形后的状态，依照原样就能够对封装基板倒装芯片连接。固定构件作为半导体芯片的防止半导体芯片破裂的加强构件发挥功能。此外，因为半导体芯片变形成圆筒形或弯曲形状，可以使用比安装平坦状态的半导体芯片小的封装基板，能够缩小半导体装置的水平投影的面积。另外，多个变形后的半导体芯片通过合适的组装，能够有效利用封装基板上的空间，可以提高半导体装置的安装密度。进而，变形半导体芯片而外部连接用的电极衬垫的位置可以变化到适当的位置，能变短封装基板上的布线。因此，可以得到执行高速动作的半导体装置。
上述的发明中，固定构件也可以是在大致圆筒形状或弯曲形状的半导体芯片的内侧面上形成的树脂层。此外，为了要实现可以容易变形，半导体芯片的厚度在50或者50μm以下为好。
另外，本发明的半导体装置，具有互相倒装芯片连接的多个半导体芯片也是可以的。多个半导体芯片也可以包含大致圆筒形状的第1的半导体芯片，以及第2半导体芯片，该第2半导体芯片形成为比第1半导体芯片直径大的大致圆筒形状，且以包围第1半导体芯片外周的方式配置。第1半导体芯片的端部从第2半导体芯片的端部突出后延伸，第1半导体芯片与封装基板倒装芯片连接而构成也可以。另外，多个半导体芯片包含弯曲形状的第1半导体芯片，形成比第1半导体芯片大的弯曲形状的第2半导体芯片，该第2半导体芯片沿着第1半导体芯片的外周配置也可以。第2半导体芯片的端部比第2半导体芯片的端部大地延伸，第2半导体芯片和前述封装基板倒装芯片连接而构成也可以。
依据本发明的半导体装置，具有尺寸不同的多个形成弯曲形状的半导体芯片，由更大尺寸的半导体芯片的弯曲形状所形成的空间中，容纳比大尺寸半导体芯片尺寸小的半导体芯片的构成也可以。多个半导体芯片各自分别在封装基板上倒装芯片连接也可以。或者，多个半导体芯片如下构成也可以，即大尺寸的半导体芯片与比该大尺寸尺寸小的半导体芯片倒装芯片连接，最大尺寸的半导体芯片连接到封装基板上。
另外，根据本发明的半导体装置中，半导体芯片包含多个堆叠起来的平坦的半导体芯片，以及在平坦的半导体芯片中电路形成面朝上状态的最上位置的半导体芯片与封装基板倒装芯片连接的变形后的半导体芯片也可以。
此外，根据本发明的其他情况，提供一种半导体装置的制造方法，其是具有变形后的半导体芯片的半导体装置的制造方法，包含以下各工序，支承平坦状态的半导体芯片；在平坦状态的半导体芯片里涂抹液状的树脂；变形半导体芯片使涂抹液状树脂的面形成内侧面；使液状的树脂固化，半导体芯片以圆筒形状或弯曲形状固定；半导体芯片倒装芯片安装于封装基板上。在上述半导体装置的制造方法中，涂抹液状树脂的工序在变形前述半导体芯片之后进行也可以。
本发明的其他目的、特征以及优点，通过参照附图阅读下面的详细说明，应该会更加了解。
附图说明
图1是变形为圆筒形状的半导体芯片的立体图。
图2是以弯曲的状态搭载在基板上的半导体芯片的侧面图。
图3是本发明的第1实施例的半导体装置的断面图。
图4是原来的存储设备里使用的半导体芯片的内部电路的框图。
图5是将圆筒形状的半导体芯片作为存储设备使用的情况的内部电路的框图。
图6是表示形成图5所示电路的情况下半导体芯片的内部构成的图。
图7是用于搭载图6所示的半导体芯片的内插板的平面图。
图8是用于把半导体芯片形成为圆筒形状的变形用夹具的立体图。
图9A、图9B及图9C是为说明图8表示的变形用夹具的动作的图。
图10A、图10B及图10C是为把半导体芯片形成为圆筒形状的变形用夹具的图。
图11A～11E是为了说明使用图10A～10C所示的变形用夹具把半导体芯片变形为圆筒形状的动作的图。
图12是多个圆筒形状的半导体芯片组合而成的半导体装置的断面图。
图13是表示多个圆筒形状的半导体芯片组合而成的半导体装置的其它例子的断面图。
图14是表示多个圆筒形状的半导体芯片组合而成的半导体装置的其它例子的断面图。
图15是图14表示的半导体芯片的断面图。
图16是表示形成为两层的圆筒形状的半导体芯片的端部的侧面图。
图17是本发明第2实施例的半导体装置的断面图。
图18是用于形成弯曲形状的半导体芯片的变形用夹具的断面立体图。
图19A、19B及19C是用于说明使用图18所示的变形用夹具使半导体芯片形成弯曲形状的工序的图。
图20是用于形成弯曲形状的半导体芯片的其它的变形用夹具的断面图。
图21A及21B是为说明使用图28表示的变形用夹具把半导体芯片形成弯曲形状的工序的图。
图22是用于说明封装多个弯曲形状的半导体芯片时的封装树脂的流动的图。
图23是由半导体芯片的弯曲而形成的空间中容纳有小尺寸的半导体芯片的构成的半导体装置的断面图。
图24是在图23所示的半导体装置上设置有散热片的例子的断面图。
图25是由半导体芯片的弯曲而形成的空间中容纳有小尺寸的半导体芯片的构成的半导体装置的其它例子的断面图。
图26是表示图25中所示的整体布线层(ベタ配缐層)的平面图。
图27是在图25所示的半导体装置上设置有散热片的例子的断面图。
图28是表示搭载有多个半导体芯片的其它别的半导体装置的断面图。
图29是表示图28所示的半导体芯片内的布线例子的平面图。
图30A～30D是用于说明多个半导体芯片一次全部变形而形成半导体装置的工序的图。
具体实施方式
本发明的实施例参照图面来说明。
图3是本发明的第1实施例的半导体装置的断面图。图3表示的半导体装置具有弯曲为大致呈圆筒状的半导体芯片10。半导体芯片10中作为外部连接端子的突块10a向外侧弯曲。突块10a由焊锡或者金等形成。被排列在半导体芯片10的两边周围的突块10a，在圆筒形状的长度方向上形成2列整齐排列的状态。在半导体芯片10的背面(圆筒形状的内面)，作为固定构件的树脂等的涂层材料11被涂抹并硬化而形成树脂层。这样，半导体芯片在弯曲成圆筒形状的状态下由树脂层来固定。
半导体芯片10通过突块10a与封装基板(内插板)12连接。亦即，半导体芯片的突块10a相对于内插板12倒装芯片连接。半导体芯片在内插板12上用封装树脂13来封装。在内插板12的背面，设置有作为半导体装置的外部连接端子的焊锡球14。
如上述那样，为使半导体芯片10变形为圆筒形状，半导体芯片10的厚度薄一些为好，最好为50或者50μm以下。
由于半导体芯片10变成了圆筒形状，与半导体芯片10为平坦的状态安装到内插板的情况相比，能使用小尺寸的内插板。因此，半导体装置的水平投影面积能够变小。
在此，说明半导体芯片10做成圆筒形状时的其它优点。图4是原来的存储设备中使用的半导体芯片的内部电路的框图。原来的存储设备用半导体芯片中，数据输入电路15和数据输出电路16与一个电极衬垫17连接的情况是有的。此外，在存储单元阵列18的两侧分别配置写入电路19和读出电路20。在这种情况下，若数据输出电路16设置在读出电路20的邻域，则数据输入电路15和写入电路19之间的距离变长，连接他们的芯片内的布线21的长度就变长。这样的芯片内的长布线就成为高速读取动作的障碍。
本实施例的半导体装置，上述芯片内的布线能够被内插板上形成的短的布线所代替。下面说明其理由。
图5是将本实施例的圆筒形状的半导体芯片10作为存储设备使用时的内部电路的框图。图6是表示形成图5所示的电路时的半导体芯片10的内部构成图。此时，数据输入电路15设置在写入电路19的邻域，数据输出电路16设置在读出电路20的邻域。因此，数据输入端子22能够在数据输入电路15和写入电路19的邻域以整齐排列的状态被设置。另一方面，数据输出端子23能够在数据输入电路15和写入电路19的邻域以整齐排列的状态被设置。
数据输入端子22的列相当于排列在半导体芯片10的一侧边的电极，数据输出端子23的列相当于排列在半导体芯片10的反侧边的电极。而且，数据输入端子22的列和数据输出端子23列各自含有时钟(CLK)端子24。
当半导体芯片10变形为圆筒形状后，数据输入端子22的列和数据输出端子23的列以相邻的状态2列平行的延伸。这样的半导体芯片10的电极通过与图7所示内插板12的电极衬垫25连接，可以将数据输入端子22和相对应的数据输出端子23通过在内插板12上形成的布线26连接起来。
从而，原来在半导体芯片内形成的布线21(参照图4)能够用内插板12上的短布线来代替，可以实现高速的动作。
下面，说明把半导体芯片形成为圆筒形状的方法。
首先，说明把半导体芯片形成为圆筒形状的第1种方法。图8是用第1种方法用于把半导体芯片形成为圆筒形状的夹具的立体图。图8所示的变形用夹具30由中央的支承部31和可转动地设置在支承部31两侧的圆弧状的可动部32构成。可动部32的一端可转动地被支承部支承。
支承部31具有真空吸附用孔31a，以能够真空吸附平坦状态的半导体芯片10的中央部分的方式构成。此外，可动部32中安装有电热丝32a，通过变形用夹具30进行变形时能够进行加热。
首先，如图9A所示，通过支承部31a真空吸附平坦状态的半导体芯片10的设置有突块10a的面。此时，在半导体芯片10的背面涂抹涂层材料11。然后，如图9B所示，通过转动可动部32，使半导体芯片10沿着可动部32的圆弧状逐渐变形。最终，如图9C所示，直到半导体芯片成为略圆筒形状，转动可动部32。
如图9C所示，半导体芯片变成略圆筒形状之后，通过可动部32中安装的电热丝，使半导体芯片10的背面所涂抹的涂层材料11热固化。涂层材料11的固化完了之后，可动部32恢复原来的状态，真空吸附解除后，将变成略圆筒形状的半导体芯片10从变形用夹具30取出。此时，通过固化后的涂层材料11，维持半导体芯片10的圆筒形状。
此外，如果可能，在半导体芯片变形成圆筒形状后，在半导体芯片10的背面(圆筒的内面)涂抹涂层材料后使其硬化也可以。另外，在半导体芯片10变成圆筒形状之前的弯曲的状态停止可动部32的转动，通过使涂层材料11固化也能够形成弯曲状的半导体芯片10。
用于形状固定的涂层材料11，虽然没有特别的限制，最好使用速干性好的液体状的环氧树脂等。此外，由于半导体芯片10是用封装树脂封装的，通过涂层材料11使用具有与封装树脂13特性接近的特性的树脂，能够防止安装半导体装置时成为问题的回流应力造成的封装内的剥离。
另外，涂层材料11的厚度，薄一些的话，由涂层材料收缩产生的芯片的形状进一步变化等的影响小。因此，认为涂层材料11的厚度比芯片的厚度更薄一些比较好，认为越薄越好。此外，使涂层材料11热固化时的温度，考虑到对半导体芯片10的影响，200℃以下为好。
此外，基于涂层材料11的特性，可以考虑在薄片状态下涂抹涂层材料11，使用上述变形用夹具30变形半导体芯片之后，加热固定形状的方法。
本实施例没有在圆筒状的基板上卷曲半导体芯片使其变形，且不使用圆筒状的构件，能够轻量化半导体芯片。另外，无需把半导体芯片的衬垫等卷在筒上构件使其能够堆叠地变更，即便原来设计的半导体芯片也可以使用。通过用涂层材料固定半导体芯片的形状，不仅可以任意固定芯片的形状，还能增加半导体芯片的强度，能够防止树脂封装时或者倒装芯片连接时芯片的破裂。
下面，说明半导体芯片形成圆筒状的第2种方法。图10A、图10B及图10C是用第2种方法把半导体芯片形成圆筒形状的变形用夹具的图。图11A～11E是用于说明用第2种方法把半导体芯片变形为圆筒形状的动作的图。
首先，如图11A所示，使图10A表示的支承夹具35在半导体芯片的背面(设置有突块10a的面的反面)使支承夹具35接触，通过支承夹具35中设置的孔35a真空吸附半导体芯片10。
接下来，如图11B所示，由支承夹具35所支承的半导体芯片10放置于弯曲夹具36上，借助于支承夹具35来按压。弯曲夹具36是断面大致弯曲成半圆形的夹具，具有弹性。按压支承夹具35使半导体芯片10变形，如图11C所示，半导体芯片10沿弯曲夹具36的内面的形状变形。由于弯曲夹具36设置有真空吸附部，半导体芯片10能够沿弯曲夹具36的内面维持其状态。另外，弯曲夹具36中最好安装加热用电热丝。
然后，如图11D所示的那样，从半导体芯片10中取出支承夹具35，由按压夹具37(37A、37B)从左右按压弯曲夹具36。这样一来，如图11E所示，按压夹具36的断面由半圆形进一步变形为接近于圆的形状。因此，在弯曲夹具36的内侧配置的半导体芯片10变形为大致圆筒形状。
如图11D表示的状态或者图11E中所表示的状态中，根据上述第1种方法，通过在半导体芯片的背面涂抹涂层材料11而使其硬化，半导体芯片10能够维持圆筒形状地固定。
接下来，说明搭载有上述变形为圆筒形状的半导体芯片的半导体装置。
图12是组合有多个圆筒形状的半导体芯片的半导体装置的断面图。图12中，3个半导体芯片10在封装基板(内插板)38上倒装芯片连接，用封装树脂39封装。内插板38的背面设置作为外部连接端子的焊锡球40。因此，通过使用圆筒形状的半导体芯片10，组装同一数量的半导体芯片的情况下，半导体装置的水平投影面积能够比使用平坦的半导体芯片的场合小。另外，多个半导体芯片10可以全部倒装芯片连接。
图13是表示组合有多个圆筒形状的半导体芯片的半导体装置的其它例子的断面图。在图13表示的例子中，在内插板41的两侧倒装芯片连接各3个合计6个半导体芯片10，分别用封装树脂42来封装。作为外部连接端子的焊锡球43配置在单侧的封装树脂42的外侧，具有比封装树脂的厚度大的尺寸。图13表示的半导体芯片10只是圆筒形状被压扁而变成了椭圆形。通过这样的处理，封装树脂42的厚度能够变低。
图14是表示组合有多个圆筒形状的半导体芯片的半导体装置的其它例子的断面图。在图14表示的例子中，半导体芯片形成2层的圆筒形状。图15是图14表示的半导体芯片的断面图。亦即，如图15所示，通过在形成圆筒形状的半导体芯片10A(内圈芯片)的外侧，进一步设置了圆筒形状的半导体芯片10B(外圈芯片)，多个半导体芯片形成一体。半导体芯片10A和10B，就如同一个半导体芯片那样倒装芯片连接到内插板45。半导体芯片10A、10B在内插板45上通过封装树脂46来封装。内插板45的背面设置有作为外部连接端子的焊锡球47。
图16是表示形成为2层圆筒形状的半导体芯片的端部的侧面图。外侧的半导体芯片的形成突块的面(电路形成面)，朝向内侧的半导体芯片10B，形成圆筒形状的内周面。因此，外侧的半导体芯片10B中不能设置外部连接端子。一方面，内侧的半导体芯片10A的形成突块的面(电路形成面)，就成为圆筒形状的外周面并朝向外侧。这样，内侧的半导体芯片10A的端部就从外侧的半导体芯片10B的端部突出来，突出后的部分上能够设置作为外部连接端子突块10Aa。外侧的半导体芯片10B，通过内侧的半导体芯片10B内的布线和突块10Aa，与内插板47连接。
按照上述那样，由于半导体芯片形成了2层重叠的圆筒形状，多个半导体芯片能够有效利用空间地配置，可以提高半导体芯片的密度。
下面，说明本发明的第2实施例的半导体装置。图17是本发明的第2实施例的半导体装置的断面图。图17表示的半导体装置，具有弯曲的半导体芯片50。半导体芯片50弯曲成设置有作为外部连接端子的突块50a的面(电路形成面)成为内侧的形状。突块50a是由焊锡或者金形成。半导体芯片50的电路形成面上涂抹树脂等的涂层材料11，固化后形成树脂层。半导体芯片50在弯曲的状态下由树脂层来固定。
半导体芯片50通过突块50a与封装基板(内插板)52连接。亦即，半导体芯片的突块50a相对内插板52倒装芯片连接。半导体芯片50在内插板52上用封装树脂53来封装。在内插板52的背面侧设置有作为半导体装置的外部连接端子的焊锡球54。
如上所述的使半导体芯片50弯曲，半导体芯片50的厚度薄一些好，优选50或者50μm以下。
因为半导体芯片是弯曲的，与半导体芯片50在平坦的状态下安装到内插板的情况相比，能够使用小的内插板。所以，可以减小半导体装置的水平投影面积。
下面说明半导体芯片形成弯曲形状的方法。
首先，使用上述第1实施例的形成圆筒形状的半导体芯片10的方法，可以形成弯曲形状的半导体芯片50。例如，使用图8表示的变形用夹具30可以形成弯曲形状的半导体芯片50。这种情况下，平坦的半导体芯片50与图8所示的半导体芯片10表里相反并固定在支承部31。亦即，突块50a以向下的状态固定在支承部31。然后，在图9B表示的状态下停止可动部的转动，通过使涂层材料11固化而得到在弯曲形状下固定的半导体芯片50。
另外，使用图10A和图10B表示的变形用夹具35、36，也能形成半导体芯片50。此时，平坦状态的半导体芯片50正反颠倒之后，亦即把突块50a朝下安装在支承夹具35中。然后在图11C所示的状态下涂抹涂层材料11使其固化而得到在弯曲形状固定的半导体芯片50。
图18是用于形成弯曲形状的半导体芯片的变形用夹具的断面立体图。图18表示的变形用夹具55是在底部的中央部分设置有凹部55a而形成有空间的方块状的夹具。在底部空间的中央开口有真空吸附用的孔55b。另外，在底部空间里开口有用于注入涂层材料的注入通道50c。此外，变形用夹具的底部附近埋入为加热用的电热丝50d。
首先，如图19A所示，变形用夹具55的底部放置于平坦状态的半导体芯片50的背面。该状态下，凹部55a的空间位于半导体芯片55的中央部分。在半导体芯片50的电路形成面上涂抹涂层材料56。然后，通过真空吸附用的孔55真空吸附半导体芯片50后，如图19B所示的那样，半导体芯片50变成弯曲的状态。在此，如图19C所示，在半导体芯片50和变形用夹具的凹部的底面之间，从注入通道注入涂层材料，用电热丝加热使其固化。因此，半导体芯片50通过电路形成面侧的涂层材料56和背面侧的涂层材料固定为弯曲形状。
图20是为形成弯曲形状的半导体芯片的其它的变形用夹具的断面图。图20中表示的变形用夹具60由支承半导体芯片50的中央部分的中央支承部60A，以及分别支承半导体芯片50的两端部的端部支承部60B和60C构成。中央支承部60A及端部支承部60B、60C通过真空吸附用的孔60a真空吸附平坦状态的半导体芯片50。图20是表示平坦状态的半导体芯片50被变形用夹具60真空吸附的状态。
从图20表示的状态开始，如图21表示的那样，半导体芯片50的中央部弯曲变形，使中央支承部60A相对于端部支承部60B、60C移动。如此一来，半导体芯片50在中央部分和端部维持平面的状态下，中央部分和端部之间变形而成弯曲状态。
接下来，如图21B所示，在半导体芯片50的电路形成面和背面涂抹涂层材料56并使其固化。这样，半导体芯片50就被固定在弯曲形状。
在内插拔上并排搭载多个本实施例的半导体芯片的情况下，如图22所示那样，由半导体芯片的弯曲形成的空间的开口方向在封装树脂的流动方向(图中用箭头示出)上整齐排列为好。亦即，封装树脂在半导体芯片50和内插板52之间形成的空间里容易流动，封装树脂在空间中能够容易充填而调整注入封装树脂的浇口65的位置。这样的构成对于上述第1实施例的圆筒形状的半导体芯片10也是同样的。
接着，说明由多个弯曲形状的半导体芯片组合成一个封装的半导体装置。图23是由半导体芯片的弯曲而形成的空间中包容小尺寸的半导体芯片的构成的半导体装置的断面图。图23所示的例子，大尺寸的半导体芯片50A形成弯曲形状，其内侧配置一圈小的半导体芯片50B并使其形成为弯曲形状，其内侧进而配置平坦的半导体芯片50C。半导体芯片50A、50B、50C的各自相对于内插板52倒装芯片连接，用封装树脂53来封装。
图23所示的构成的情况下，堆叠的半导体芯片也是同样，对于一片内插板52能够倒装芯片连接全部的半导体芯片。而半导体芯片的安装密度提高而有可能产生发热的问题的情况下，如图24所示，也可以在封装树脂53的上面配置由金属板等形成的散热片66。
另外，如图23表示的堆叠层构造的情况，从小的半导体芯片向上堆叠之后使全部的半导体芯片变形(弯曲)，一次全部倒装芯片连接的方法也可以考虑。虽然此方法的工序数减少了，考虑到内插板和半导体芯片的连接精度、由半导体芯片层叠而导致芯片变厚、芯片变形变得不太容易，分别变形芯片后倒装芯片连接比较好。
图25是由半导体芯片的弯曲而形成的空间中容纳小尺寸的半导体芯片的构成的半导体装置的其它例子的断面图。图25所示的半导体装置中，半导体芯片50B上下反向配置，相对于半导体芯片50A倒装芯片接合。因此，半导体芯片50C在半导体芯片50A和半导体芯片50B之间形成的空间里配置。图25表示的例子中，相对半导体芯片50B半导体芯片50C倒装芯片连接。
图25所示的构成中，因为半导体芯片50B的背面与内插板52相对，如图26所示，由于在内插板52中形成铜等的整体布线层67，能促进从半导体芯片50B来的散热。此外，如图27所示的那样，在封装树脂53的上面设置由金属板等形成的散热片66，进一步的促进散热也可以。进而，为促进散热，可以考虑置入发热体(サ一マルボ一レ)，或者使用散热性好的封装树脂等的减小热阻等的方法。
图25所示构成的半导体装置，半导体芯片之间倒装芯片连接，由于芯片间的布线长度缩短，能够实现高速动作。
图28是表示搭载有多个半导体芯片的其它别的半导体装置的断面图。在内插板52上以平面状态连接多个半导体芯片，最上面的芯片和内插板的连接是利用形状变化后的芯片来实现。图28中表示的例子中，半导体芯片70A同半导体芯片70B相互背对背的方式来叠放，半导体芯片70A倒装芯片连接在内插板52。因此，半导体芯片70B就成了电路形成面朝上的状态。
半导体芯片70B的上面进一步倒装芯片连接半导体芯片70C。这样，原来的MCP型半导体装置中，一般是半导体芯片70B和内插板52之间使用接合线来连接，图28所示的例子代替接合线，使用了变形后的半导体芯片70D、70E。
由这样的构造，封装内即使层叠的芯片的厚度不同，通过变化代替接合线连接的半导体芯片70D、70E的形状，层叠的半导体芯片的厚度的限制就变得没有了。另外，即便是电极衬垫多的半导体芯片的情况，或者层叠的芯片数多的情况下，没有必要分别连接电极衬垫，使用变形后的芯片，能够实现最上面的半导体芯片与内插板一次全部的倒装芯片连接。因此，能够使半导体芯片和内插板在短时间内连接。
用于连接最上面的半导体芯片和内插板或者下面的半导体芯片的半导体芯片70D、70E的种类，没有特别的限制，有半导体电路也可以，仅由布线图案形成也可以。
图29是表示半导体芯片70D内的布线例子的平面图。半导体芯片70D中，在一边的邻域配置排列着与半导体芯片70B的电极衬垫连接的电极衬垫71，在反面侧的边的领域配置排列着与内插板52的电极衬垫连接的电极衬垫72。
图案布线73连接电极衬垫71和电极衬垫72，连接半导体芯片70B与内插板52。图案布线74连接半导体70D内的电路和内插板52。图案布线75连接半导体70D内的电路和半导体芯片70B。图案布线76同时连接半导体芯片70B、半导体芯片70D和内插板52。
这样，由于代替接合线使用了变形后的半导体芯片，多个电极衬垫能够一次全部连接，并且，可以容易形成各种布线通路。
图30A～30D是为说明多个半导体芯片一次全部变形而形成半导体装置的工序的图。首先图30A所示的多个半导体芯片80A、80B、80C彼此倒装芯片连接，如图30B表示的那样，在半导体芯片的间隙中充填底层填料81并固定。然后，如图30C所示，固定为一体的半导体芯片80A、80B、80C利用上述任一种方法使其变形(弯曲)，在半导体芯片80B、80C和80A之间的间隙充填作为固定构件的树脂82，并使其固化。接着，如图30D所示，将变形后的半导体芯片80A、80B、80C倒装芯片连接到内插板52，用封装树脂53来封装。
以上的变形方法，多个半导体芯片可以一次全部变形。另外，单个不能容易变形的小尺寸的半导体芯片(这种情况的半导体芯片80A)也可以容易的变形。
图30A～30D表示的例子中，虽然使用了3个半导体芯片，但半导体芯片80B、80C作为一个大尺寸的半导体芯片也可以。
本发明不仅仅局限于上述的具体阐明的实施例，也包括本发明的范围以外的种种变形例和改良例。

Claims (14)

1.一种半导体装置，其特征在于具有：
至少一个半导体芯片；
固定构件，在该半导体芯片表面形成，以将该半导体芯片变形成大致圆筒形状或弯曲形状的状态加以固定；
该变形后的半导体芯片倒装芯片连接的封装基板；
将前述半导体芯片封装在该封装基板上的封装树脂；
设置在该封装基板上的外部连接端子。
2.根据权利要求1记载的半导体装置，其特征在于，前述固定构件是树脂层，该树脂层形成在大致圆筒形状或弯曲形状的半导体芯片的内侧面。
3.根据权利要求1记载的半导体装置，其特征在于，前述半导体芯片的厚度是50μm或者50μm以下。
4.根据权利要求1记载的半导体装置，其特征在于，具有互相倒装芯片连接的多个前述半导体芯片。
5.根据权利要求4记载的半导体装置，其特征在于，前述多个半导体芯片包含大致圆筒形状的第1半导体芯片，以及第2半导体芯片，该第2半导体芯片形成比该第1半导体芯片的直径大的大致圆筒形状，且以包围前述第1半导体芯片的外周的方式配置。
6.根据权利要求5记载的半导体装置，其特征在于，前述第1半导体芯片的端部从前述第2半导体芯片的端部突出并延伸，前述第1半导体芯片与前述封装基板倒装芯片连接。
7.根据权利要求4记载的半导体装置，其特征在于，前述多个半导体芯片包含弯曲形状的第1半导体芯片，以及第2半导体芯片，该第2半导体芯片形成比第1半导体芯片大的弯曲形状，并沿第1半导体芯片的外周配置。
8.根据权利要求7记载的半导体装置，其特征在于，前述第2半导体芯片的端部比前述第2半导体芯片的端部更大地延伸，第2半导体芯片和前述封装基板倒装芯片连接。
9.根据权利要求1记载的半导体装置，其特征在于，具有形成为尺寸不同的多个弯曲形状的半导体芯片，由更大尺寸的半导体芯片的弯曲形状所形成的空间中，容纳比该大尺寸半导体芯片尺寸小的半导体芯片。
10.根据权利要求9记载的半导体装置，其特征在于，前述多个半导体芯片各自分别在前述封装基板上倒装芯片连接。
11.根据权利要求9记载的半导体装置，其特征在于，前述多个半导体芯片，相对于大尺寸的半导体芯片倒装芯片连接比该大尺寸小的尺寸的半导体芯片，最大尺寸的半导体芯片在前述封装基板上倒装芯片连接。
12.根据权利要求1记载的半导体装置，其特征在于，前述半导体芯片包含多个堆叠起来的平坦的半导体芯片和变形的半导体芯片，该变形的半导体芯片倒装芯片连接在该平坦的半导体芯片中电路形成面朝上状态的最上位的半导体芯片与前述封装基板。
13.一种半导体装置的制造方法，是具有变形的半导体芯片的半导体装置的制造方法，其特征是包含以下各工序：
支承平坦状态的半导体芯片；
在该平坦状态的半导体芯片涂抹液状的树脂；
变形前述半导体芯片，使涂抹该液状树脂的面成为内侧；
使前述液状的树脂固化，将前述半导体芯片固定成圆筒形状或弯曲形状，
将前述半导体芯片倒装芯片安装在封装基板。
14.根据权利要求13记载的半导体装置制造方法，其特征在于，前述涂抹液状树脂的工序在变形前述半导体芯片之后再进行。
CNB028292510A 2002-08-09 2002-08-09 半导体装置及其制造方法 Expired - Fee Related CN100401486C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/008193 WO2004015758A1 (ja) 2002-08-09 2002-08-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1633704A true CN1633704A (zh) 2005-06-29
CN100401486C CN100401486C (zh) 2008-07-09

Family

ID=31513601

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028292510A Expired - Fee Related CN100401486C (zh) 2002-08-09 2002-08-09 半导体装置及其制造方法

Country Status (8)

Country Link
US (1) US7138723B2 (zh)
EP (1) EP1528593B1 (zh)
JP (1) JP4299783B2 (zh)
KR (1) KR100630588B1 (zh)
CN (1) CN100401486C (zh)
DE (1) DE60233077D1 (zh)
TW (1) TWI234827B (zh)
WO (1) WO2004015758A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199065A (zh) * 2012-01-10 2013-07-10 精材科技股份有限公司 半导体堆栈结构及其制法
CN106030781A (zh) * 2013-12-19 2016-10-12 英特尔公司 柔软包裹的集成电路管芯
CN106783813A (zh) * 2015-11-24 2017-05-31 爱思开海力士有限公司 包括芯片的柔性封装

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310570B (zh) * 2005-11-18 2010-11-10 日本电气株式会社 安装基板以及电子设备
KR100780691B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 폴딩 칩 플래나 스택 패키지
US8954156B2 (en) 2010-10-27 2015-02-10 National Tsing Hua University Methods and apparatuses for configuring artificial retina devices
US9114004B2 (en) 2010-10-27 2015-08-25 Iridium Medical Technology Co, Ltd. Flexible artificial retina devices
US8530265B2 (en) 2010-10-27 2013-09-10 National Tsing Hua University Method of fabricating flexible artificial retina devices
US9155881B2 (en) 2011-05-06 2015-10-13 Iridium Medical Technology Co, Ltd. Non-planar chip assembly
US8613135B2 (en) 2011-05-06 2013-12-24 National Tsing Hua University Method for non-planar chip assembly
KR101912928B1 (ko) * 2011-05-06 2018-10-29 이리듐 메디칼 테크놀로지 컴퍼니 리미티드 비평면 집적 회로 디바이스
TWI507182B (zh) * 2011-10-26 2015-11-11 Iridium Medical Technology Co Ltd 用以製造可撓性人工視網膜裝置的方法
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
CN107112317B (zh) * 2014-12-24 2019-07-05 日本精工株式会社 功率半导体模块以及使用其的电动助力转向装置
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JP3227589B2 (ja) * 1992-12-24 2001-11-12 株式会社日立製作所 半導体装置
US6255599B1 (en) * 1997-08-18 2001-07-03 Ibm Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JPH11345823A (ja) * 1998-05-29 1999-12-14 Sony Corp 半導体チップのフリップチップ実装方法及び実装治具
JP3168987B2 (ja) * 1998-07-09 2001-05-21 日本電気株式会社 表面実装型半導体装置の実装構造
TW452982B (en) * 1998-10-05 2001-09-01 Seiko Epson Corp Semiconductor device and method for producing the same
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4321926B2 (ja) * 1999-10-19 2009-08-26 富士通株式会社 半導体装置並びに半導体集積装置及びその製造方法
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199065A (zh) * 2012-01-10 2013-07-10 精材科技股份有限公司 半导体堆栈结构及其制法
CN103199065B (zh) * 2012-01-10 2015-10-21 精材科技股份有限公司 半导体堆栈结构及其制法
CN106030781A (zh) * 2013-12-19 2016-10-12 英特尔公司 柔软包裹的集成电路管芯
CN106030781B (zh) * 2013-12-19 2019-06-14 英特尔公司 柔软包裹的集成电路管芯
CN106783813A (zh) * 2015-11-24 2017-05-31 爱思开海力士有限公司 包括芯片的柔性封装
CN106783813B (zh) * 2015-11-24 2020-04-28 爱思开海力士有限公司 包括芯片的柔性封装
TWI699868B (zh) * 2015-11-24 2020-07-21 南韓商愛思開海力士有限公司 包含晶片的可撓性封裝

Also Published As

Publication number Publication date
KR100630588B1 (ko) 2006-10-04
CN100401486C (zh) 2008-07-09
DE60233077D1 (de) 2009-09-03
EP1528593B1 (en) 2009-07-22
US7138723B2 (en) 2006-11-21
WO2004015758A1 (ja) 2004-02-19
EP1528593A1 (en) 2005-05-04
US20050082684A1 (en) 2005-04-21
JPWO2004015758A1 (ja) 2005-12-02
KR20050009759A (ko) 2005-01-25
TWI234827B (en) 2005-06-21
JP4299783B2 (ja) 2009-07-22
EP1528593A4 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
CN1633704A (zh) 半导体装置及其制造方法
US6610560B2 (en) Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US6541310B1 (en) Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
TWI379362B (en) Integrated circuit package system with interposer
TWI357663B (en) Multiple chip package module having inverted packa
CN1183593C (zh) 半导体装置
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
CN1453868A (zh) 多芯片封装体及其制造方法
CN1819187A (zh) 半导体装置及胶囊型半导体封装
CN1622326A (zh) 偏移结合的多芯片半导体器件
TWI329918B (en) Semiconductor multi-package module having wire bond interconnection between stacked packages
CN1949527A (zh) 图像传感器的晶片级芯片规模封装件及其制造方法
US20080116586A1 (en) Methods for manufacturing thermally enhanced flip-chip ball grid arrays
CN1512580A (zh) 半导体装置及其制造方法
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
CN1897241A (zh) 半导体器件及其制造方法
US20110180916A1 (en) Multi-chip package having frame interposer
CN1641874A (zh) 多芯片封装
CN1835222A (zh) 半导体器件及其制造方法
US6869824B2 (en) Fabrication method of window-type ball grid array semiconductor package
CN2636411Y (zh) 多芯片封装结构
CN1819190A (zh) 半导体器件
CN1228839C (zh) 一种多晶粒封装结构
CN1542963A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa County, Japan

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150513

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20180809