CN1629926A - 驱动芯片及具有该驱动芯片的显示装置 - Google Patents

驱动芯片及具有该驱动芯片的显示装置 Download PDF

Info

Publication number
CN1629926A
CN1629926A CNA2004101012252A CN200410101225A CN1629926A CN 1629926 A CN1629926 A CN 1629926A CN A2004101012252 A CNA2004101012252 A CN A2004101012252A CN 200410101225 A CN200410101225 A CN 200410101225A CN 1629926 A CN1629926 A CN 1629926A
Authority
CN
China
Prior art keywords
lead
chip
terminal
driving
long limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101012252A
Other languages
English (en)
Other versions
CN100437234C (zh
Inventor
尹胄永
宋春镐
黄星龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1629926A publication Critical patent/CN1629926A/zh
Application granted granted Critical
Publication of CN100437234C publication Critical patent/CN100437234C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种能够提高驱动芯片和显示面板之间连接可靠性的驱动芯片及具有该驱动芯片的显示装置。该驱动芯片包括：具有长边及垂直于该长边的短边的底盘、在沿着底盘长边形成于第一端部的多个输入端子；形成于从第一端部沿着短边以规定距离隔开的第二端部，并沿着长边排列的第一输出端子；以及形成于输入端子和第一输出端子之间的伪端子。伪端子沿着长边形成一列以上。因此，接合驱动芯片和显示面板时，减少驱动芯片扭曲，从而防止驱动芯片和显示面板之间的接触不良。

Description

驱动芯片及具有该驱动芯片的显示装置
技术领域
本发明涉及一种驱动芯片及具有该驱动芯片的显示装置。更具体地说，涉及一种能够提高驱动芯片和显示面板之间连接可靠性的驱动芯片及具有该驱动芯片的显示装置。
背景技术
通常，移动通信装置、数码照相机、笔记本式个人电脑、监视器等需要显示装置。可以使用各种显示装置。然而，平板显示装置，例如液晶显示器，由于其优质而被广泛使用。
液晶显示器通过利用液晶显示图像。液晶显示器是薄而轻的，并且液晶显示器具有低的功率消耗和驱动电压。
传统的液晶显示器包括显示图像的液晶显示面板及驱动该液晶显示面板的驱动芯片。
驱动芯片将外部图像数据转换成驱动信号以向液晶显示面板施加该驱动信号。可以将驱动芯片以各种方式与液晶显示器进行电连接。
最近，为了减小尺寸和制造成本，广泛地使用了将芯片固定于玻璃上(COG)工艺。根据COG工艺，将驱动芯片直接安装在液晶显示面板上。详细地，将各向异性导电薄膜(ACF)置于驱动芯片和液晶显示器之间以在高温下进行压缩。因此，将驱动芯片和液晶显示面板彼此进行电连接。
尽管COG工艺对于将驱动芯片的端子与液晶显示面板连接是有效的，但是驱动芯片可能由于驱动芯片和液晶显示面板的膨胀系数之间的差异造成扭曲。另外，在驱动芯片处可能引起应力。因此，可能出现在驱动芯片和液晶显示面板之间的电连接缺陷。
发明内容
本发明提供了一种能够提高驱动芯片和液晶显示面板之间的电连接可靠性的驱动芯片。
本发明还提供了一种具有该驱动芯片的显示装置。
为了实现上述目的，本发明提供了一种驱动芯片，其包括底盘、输入端子、第一输出端子、以及伪端子。
上述底盘呈具有长边及垂直于该长边的短边的直六面体形态。
上述输入端子形成于上述底盘的面上，在该面的第一端部沿着长边排列。
上述第一输出端子从第一端部沿着短边以规定距离隔开的第二端部，并沿着长边排列。
上述伪端子形成于输入端子和第一输出端子之间。
而且，为了实现本发明目的，提供了一种驱动芯片，其包括底盘、输入端子、第一输出端子、第二输出端子、及第三输出端子。
上述底盘呈具有长边及垂直于该长边的短边的直六面体形态。
上述输入端子形成于底盘的面上，在该面的第一端部沿着长边排列。
上述第一输出端子从第一端部沿着短边以规定距离隔开的第二端部，并沿着长边排列。
上述第二输出端子在垂直于第一端部的第三端部，在输入端子和第一输出端子之间沿着短边排列。
上述第三输出端子形成于从第三端子沿着长边以规定距离隔开的第四端部，并在输入端子和第一输出端子之间沿着短边排列。
为了实现本发明另一目的，提供了一种显示装置，其包括驱动芯片及显示面板。
上述驱动芯片包括形成于底盘第一端部的多个输入端子、从第一端部沿着短边在以规定距离隔开的第二端部形成的多个第一输出端子、及在输入端子和第一输出端子之间形成的伪端子。
上述显示面板包括与驱动芯片连接的衬垫部及与衬垫部连接的多个导电线。
这种驱动芯片及具有该驱动芯片的显示装置，在输入端子和第一输出端子之间形成伪端子，从而减少由驱动芯片扭曲引起的接触不良。
附图说明
本发明的上述和其它特征以及优点，通过参照附图将其典型具体实施例进行详细描述而变得更加显而易见，其中：
图1是根据本发明一实施例的驱动芯片立体图；
图2是图1示出的驱动芯片平面图；
图3是根据本发明另一实施例的驱动芯片平面图；
图4是无伪端子时，伪端子形成一列及两列的驱动芯片扭曲量曲线图；
图5是根据本发明另一实施例的驱动芯片平面图；
图6是根据本发明另一实施例的驱动芯片平面图；
图7是根据本发明另一实施例的驱动芯片平面图；
图8是根据图7示出的第二出端子及第三输出端子位置的扭曲量曲线图；
图9是根据本发明一实施例的显示装置立体图；
图10是图9示出的第一基片衬垫部放大图；以及
图11是沿着图9的I-I′线的截面图。
具体实施方式
图1是根据本发明一实施例的驱动芯片立体图，而图2是图1示出的驱动芯片平面图。
参照图1及图2，根据本发明一实施例的驱动芯片100包括底盘110、多个输入端子IT1-ITn、多个第一输出端子OTA1-OTAm、以及伪端子DT1-DTa。在这里n、m、及a为2以上的自然数。
底盘110由绝缘材料组成，呈具有第一及第二长边110a、110b和垂直于第一及第二长边110a、110b的第一及第二短边110c、110d的直六面体状。底盘110内部具有将来自外部的图像信号加工成驱动时所需的驱动信号的半导体元件(未示出)。
多个输入端子IT1-ITn从底盘110一面112以规定高度突出。多个输入端子IT1-ITn在相邻的第一端部沿着第一长边110a排列成一列。
多个第一输出端子OTA1-OTAm从底盘110一面112与输入端子IT1-ITn相同高度突出。多个第一输出端子OTA1-OTAm在从第一端部沿着第一短边110c以规定距离隔开的第二端部排列成一列，即在与第二长边110b相邻的第二端部沿着第二长边110b排列成一列。多个第一输出端子OTA1-OTAm可能与输入端子IT1-ITn形状及大小相同，但也可以比输入端子IT1-ITn小。
伪端子DT1-DTa在多个输入端子IT1-ITn和多个第一输出端子OTA1-OTAm之间形成从底盘110一面112与输入端子IT1-ITn、及第一输出端子OTA1-OTAm相同高度突出。伪端子DT1-DTa以第一及第二短边110c、110d中央为基准沿着第一及第二长边110、110b排列成一列。伪端子DT1-DTa不参与传送电信号，只具有接合驱动芯片100时支撑驱动芯片100的作用。伪端子DT1-DTa形成为多种形态。优选地，具有与第一输出端子OTA1-OTAm相同的形态。
而且，根据本发明一实施例的驱动芯片100还包括多个第二输出端子OTB1-OTBb及多个第三输出端子OTC1-OTCc。在这里，b、c为2以上的自然数。
多个第二输出端子OTB1-OTBb从底盘110一面112与第一输出端子OTA1-OTAm相同高度突出形成。  多个第二输出端子OTB1-OTBb在垂直于第一端部的第三端部形成，即形成于与第一短边110c相邻的第三端部，并沿着第一短边110c排列成一列。
多个第三输出端子OTC1-OTCc从底盘110一面112与第一及第二输出端子OTA1-OTAm、OTB1-OTBb相同高度突出形成。多个第三输出端子OTC1-OTCc从第三端部沿着第一及第二长边110a、110b形成于以规定距离隔开的第四端部，即形成于与第二短边110d相邻的第四端部，并沿着第二短边110d排列成一列。
因此，伪端子DT1-DTa置于第二输出端子OTB1-OTBb和第三输出端子OTC1-OTCc之间。
图3是根据本发明另一实施例的驱动芯片平面图。
参照图3，根据本发明另一实施例的驱动芯片200包括底盘210、输入端子IT1-ITn、第一输出端子OTA1-OTAm、第二输出端子OTB1-OTBb、第三输出端子OTC1-OTCc、及伪端子DT1-1-DT1-a、T2-1-DT2-d。本实施例中，除了伪端子DT1-1-DT1-a、DT2-1-DT2-d之外的结构如同图2所示的驱动芯片100结构，因此省略其说明。
伪端子DT1-1-DT1-a、DT2-1-DT2-d形成于输入端子IT1-ITn和第一输出端子OTA1-OTAm之间、第二输出端子OTB1-OTBb和第三输出端子OTC1-OTCc之间。伪端子DT1-1-DT1-a、DT2-1-DT2-d沿着第一及第二长边110a、110b排列成两列。第一列的伪端子DT1-1-DT1-a与第一输出端子OTA1-OTAm相邻，第二列的伪端子DT2-1-DT2-d与输入端子IT1-ITn相邻。优选地，第一及第二列伪端子DT1-1-DT1-a、DT2-1-DT2-d将第一短边110c分成三等分处为基准具有等距离。本发明实施例中的伪端子DT1-1-DT1-a、DT2-1-DT2-d沿着第一及第二长边110a、110b排列成两列，但也可以排列成三列以上。
图4是无伪端子时，伪端子形成一列及两列的驱动芯片扭曲量曲线图。本实施例中使用的驱动芯片一例，第一及第二长边110a、110b长度为17mm，第一及第二短边110c、110d长度为3mm。
参照图4，在曲线图中，C1示出无伪端子时测定的与显示面板接合时驱动芯片扭曲程度数据。C2示出伪端子排列成一列时测定的与显示面板接合时驱动芯片扭曲程度数据。C3示出伪端子排列成两列时测定的与显示面板接合时驱动芯片扭曲程度数据。本曲线图中x轴为从长边中央向短边方向的距离。
如曲线图所示，当无伪端子时，C1从长边中央几乎不扭曲，但越接近短边侧越扭曲。特别是，离短边最近的7-8.5mm处其扭曲量急剧增加。这是因为在无单独支撑体的驱动芯片中央部产生较多的变形，所以向驱动芯片施加的压力不均匀。这种驱动芯片扭曲导致在短边附近难以实现稳定的电接触，而且就长期可靠性方面而言是一种成为显示面板和驱动芯片之间产生接触不良的原因。
与此相反，伪端子排列成一列或两列时，C2、C3在长边的中央部几乎不产生扭曲，只在接近短边侧的区域产生较小的扭曲。但是，该程度的扭曲与无伪端子时C1相比属于相当小的变形，而且该程度扭曲几乎不影响显示面板和驱动芯片之间接触。因此，在驱动芯片中央部形成伪端子，以防止与显示面板的接触不良。
图5是根据本发明另一实施例的驱动芯片平面图。
参照图5，根据本发明另一实施例的驱动芯片300包括底盘310、输入端子IT1-ITn、第一输出端子OTA1-OTAm、第二输出端子OTB1-OTBb、第三输出端子OTC1-OTCc及伪端子DT1-1-DT1-a、DT2-1-DT2-d。本实施例中除了伪端子DT1-1-DT1-a、DT2-1-DT2-d之外的结构如同图2示出的驱动芯片100结构，因此省略其说明。
伪端子DT1-1-DT1-a、DT2-1-DT2-d形成于输入端子IT1-ITn和第一输出端子OTA1-OTAm之间，第二输出端子OTB1-OTBb和第三输出端子OTC1-OTCc之间。伪端子DT1-1-DT1-a、DT2-1-DT2-d由第一列DT1-1-DT1-a及第二列DT2-1-DT2-d的伪端子组成。第一列DT1-1-DT1-a及第二列DT2-1-DT2-d伪端子排列成X型，使在底盘310一面312中央部彼此交叉。具体而言，第一列伪端子DT1-1-DT1-a从第二长边310b和第一短边310c相遇的边缘至第一长边310a和第二短边310d相遇的边缘向对角线方向排列。第二列伪端子DT2-1-DT2-d从第一长边310a和第一短边310c相遇的边缘至第二长边310b和第二短边310d相遇的边缘向对角线方向排列。因此第一列伪端子DT1-1-DT1-a和第二列伪端子DT2-1-DT2-d在一面312中央部彼此交叉。
图6是根据本发明另一实施例的驱动芯片平面图。
参照图6，根据本发明另一实施例的驱动芯片400包括底盘410、输入端子IT1-ITn、第一输出端子OTA1-OTAm、第二输出端子OTB1-OTBb、第三输出端子OTC1-OTCc及伪端子DT1-DTa。本实施例中，输入端子IT1-ITn及伪端子DT1-DTa如同图2示出的驱动芯片100结构，因此省略其说明。
第一输出端子OTA1-OTAm沿着第二长边410b排列成二列，并各列与第二长边410b平行。与第二长边410b相邻的第一列第一输出端子OTA1、OTA3、...OTAm-2、OTAm以一定距离隔开排列。第二列的第一输出端子OTA2、OTA4、...OTAm-3、OTAm-1以一定距离隔开排列，并置于第一列第一输出端子OTA1、OTA3、...OTAm-2、OTAm之间。第二列第一输出端子OTA2、OTA4、...OTAm-3、OTAm-1置于与第一列第一输出端子OTA1、OTA3、...OTAm-2、OTAm对应的位置。
第二输出端子OTB1-OTBb沿着第一短边410c排列成两列，并各列与第一短边410c平行排列。
第三输出端子OTC1-OTCc沿着第二短边410d排列成两列，并各列与第二短边410d平行排列。
第一、第二及第三输出端子OTA1-OTAm、OTB1-OTBb、OTC1-OTCc也可以排列成三列以上。
另外，在本实施例中，伪端子DT1-DTa排列成一列，但也可以排列成两列以上。
如上说明了利用伪端子防止驱动芯片扭曲的多种实施例。下面说明无伪端子的情况下可以降低驱动芯片扭曲的实施例。
图7是根据本发明另一实施例的驱动芯片平面图。
参照图7，根据本发明另一实施例的驱动芯片500包括底盘510、输入端子IT1-ITn、第一输出端子OTA1-OTAm、第二输出端子OTB1-OTBb及第三输出端子OTC1-OTCc。本实施例中，输入端子IT1-ITn及第一输出端子OTA1-OTAm如同图2示出的驱动芯片100结构，因此省略其说明。
第二输出端子OTB1-OTBb在与第一短边510c相邻的第三端部与第一短边510c平行排列成一列。第二输出端子OTB1-OTBb以第一短边510c为基准向驱动芯片500中央方向移动规定距离，并置于输入端子IT1-ITn和第一输出端子OTA1-OTAm之间。
第三输出端子OTC1-OTCc在与第二短边510d相邻的第四端部与第二短边510d排列成一列。第三输出端子OTC1-OTCc以第二短边510d为基准向驱动芯片500的中央方向移动规定距离，并置于输入端子IT1-ITn和第一输出端子OTA1-OTAm之间。
优选地，第二及第三输出端子OTB1-OTBb、OTC1-OTCc从相邻的第一及第二短边510c、510d分别隔开约200μm以上。
图8是根据图7示出的第二及第三输出端子位置的扭曲量曲线图。本曲线图使用的驱动芯片600一例，其第一及第二长边610a、610b长度为17mm，第一及第二短边610c、610d长度为3mm。
参照图8，本曲线图中，C4是当第二输出端子OTB1-OTBb与第一短边610c相隔70μm时，与显示面板接合时测定的驱动芯片扭曲数据。C5是当第二输出端子OTB1-OTBb与第一短边610c相隔500μm时，与显示面板接合时测定的驱动芯片扭曲数据。C6是当第二输出端子OTB1-OTBb与第一短边610c相隔1mm时，与显示面板接合时测定的驱动芯片扭曲数据。本曲线图中x轴表示从驱动芯片600中央向第一短边610c的距离。
如曲线图所示，当第二输出端子OTB1-OTBb与第一短边610c隔开70μm时，C4从驱动芯片600中央向第一短边610c方向靠近，其变形程度几乎一定，接近第一短边610c时其变形程度较大。特别是，在离第一短边610c最接近的7-8.5mm处可看到驱动芯片600扭曲程度急剧增加。
与此相反，当第二输出端子OTB1-OTBb与第一短边610c隔开500μm时，C5只在与第一短边610c相邻的7-8.5mm处产生稍微扭曲。此扭曲程度几乎不影响驱动芯片600和显示面板(未示出)之间接触。
而且，当第二输出端子OTB1-OTBb与610c隔开1mm时，C6在6-7.5mm处向上稍微扭曲，在7.5-8.5mm处向下产生扭曲。像这样使向下扭曲的驱动芯片600更接近显示面板(未示出)，所以不能引起接触不良。
因此，第二及第三输出端子OTB1-OTBb、OTC1-OTCc向驱动芯片600中央规定距离移动，以防止驱动芯片600和显示面板(未示出)之间接触不良。
以上说明了根据本发明的驱动芯片多种实施例，下面将说明具有该驱动芯片的显示装置。
图9是根据本发明一实施例的显示装置立体图，而图10是图9示出的第一基片衬垫部放大图。
参照图9及图10，根据本发明一实施例的显示装置700包括驱动芯片100及显示面板。本实施例中，驱动芯片100如同图1及图2示出的驱动芯片100，因此省略其说明。
显示面板800是包括第一基片810、面对第一基片810接合的第二基片820、及置于第一基片810及第二基片820之间的液晶的液晶显示面板。
第一基片810包括与驱动芯片100连接的衬垫部812及与衬垫部812连接的多个导电线814a、814b、814c、814d。
衬垫部812包括输入衬垫IP1-IPn、第一输出衬垫OPA1-OPAm、第二输出衬垫OPB1-OPBb、第三输出衬垫OPC1-OPCc及伪衬垫DP1-DPa。
输入衬垫IP1-IPn在第一基片810上排列成一列，与多个导电线814a、814b、814c、814d中的一个输入线814a连接。输入衬垫IP1-IPn为了向驱动芯片100输入端子IT1-ITn施加通过输入线814a接收来自外部的输入信号，与输入端子IT1-ITn一对一对应形成。
第一输出衬垫OPA1-OPAm在第一基片610上与输入衬垫IP1-IPn规定距离隔开形成一列，与多个导电线814a、814b、814c、814d中第一输出线814b连接。第一输出衬垫OPA1-OPAm为了通过第一输出线814b向显示面板800内部施加驱动芯片100输出的输出信号，与驱动芯片100第一输出端子OTA1-OTAm一对一对应形成。
第二输出衬垫OPB1-OPBb在第一基片610上垂直于第一输出衬垫OPA1-OPAm的方向排列，并与多个导电线814a、814b、814c、814d中第二输出线812c连接。第二输出衬垫OPB1-OPBb为了与第二输出端子OTB1-OTBb连接，一对一对应形成。
第三输出衬垫OPC1-OPCc与第二输出衬垫OPB1-OPBb以规定距离隔开，并垂直于第一输出衬垫OPA1-OPAm方向排列，而且与多个导电线814a、814b、814c、814d中第三输出线812d连接。第三输出衬垫OPC1-OPCc为了与第三输出端子OTC1-OTCc连接，一对一对应形成。
伪衬垫DP1-DPa在输入衬垫IP1-IPn和第一输出衬垫OPA1-OPAm之间形成一列。伪端子DP1-DPa为了与伪端子DT1-DTa连接，与伪端子DT1-DTa一对一对应地形成。伪衬垫DP1-DPa不与任何导电线连接。
输入线814a为了接收来自外部的输入信号与柔性印刷电路(未示出)连接。
第一、第二及第三输出线814b、814c、814d分别与在第一基片810上向第一方向延伸的栅极线(未示出)及向垂直于第一方向的第二方向延伸并与栅极线绝缘交叉的数据线(未示出)连接。
另外，第一基片810衬垫部812与驱动芯片100连接。
图11是沿着图9的I-I′线的截面图。
参照图11，驱动芯片100通过COG工序安装于第一基片810衬垫部812。即，在驱动芯片100与第一基片810之间添加各向异性薄膜900之后，驱动芯片根据来自外部的适合温度及压力与第一基片810接合。
各向异性导电薄膜900由粘合树脂910及在粘合树脂910内分布不均匀的多个导电粒子920组成。
导电粒子920呈小球形。位于输入端子IT和输入衬垫IP之间、第一输出端子OTA和第一输出衬垫OPA之间及伪端子DT和伪衬垫DP之间的导电粒子920通过来自外部的压力变形，分别电连接输入端子IT和输入衬垫IP、第一输出端子OTA和第一输出衬垫OPA及伪端子DT和伪衬垫DP。
粘合树脂910由热固性树脂组成，通过来自外部的热硬化，在第一基片810固定驱动芯片100。
虽然图中未示出，置于第二输出端子OTB和第二输出衬垫OPB及第三输出端子OTC和第三输出衬垫OPC之间的导电粒子920使它们分别电连接。
在本实施例中，将液晶显示面板作为一例说明了显示面板800，但显示面板800其之外还包括等离子体显示面板、有机电致发光(EL)等多种显示面板。
这种驱动芯片及具有该驱动芯片的显示装置，在沿着驱动芯片的长边排列的输入端子及第一输出端子之间形成不施加电信号的伪端子，以减少驱动芯片扭曲，从而防止驱动芯片和显示面板之间接触不良。
而且，向驱动芯片中央方向以规定距离移动沿着驱动芯片短边排列的第二及第三输出端子，以提高驱动芯片和显示面板之间接合可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种驱动芯片，其包括：
底盘，具有长边及垂直于所述长边的短边；
多个输入端子，形成于所述底盘的面上且在所述面的第一端部沿着所述长边排列；
第一输出端子，形成于从所述第一端部沿着所述短边以规定距离隔开的第二端部，并沿着所述长边排列；以及
伪端子，形成于所述输入端子和所述第一输出端子之间。
2.根据权利要求1所述的驱动芯片，其特征在于，所述伪端子以所述短边中央为基准沿着所述长边排列成一列。
3.根据权利要求1所述的驱动芯片，其特征在于，所述伪端子沿着所述长边排列成两列。
4.根据权利要求3所述的驱动芯片，其特征在于，所述伪端子以三等分所述短边处为基准等距离排列。
5.根据权利要求1所述的驱动芯片，其特征在于，所述伪端子沿着所述长边排列成三列以上。
6.根据权利要求1所述的驱动芯片，其特征在于，所述伪端子排列成在所述面中央交叉的X型。
7.根据权利要求1所述的驱动芯片，其特征在于，还包括：
多个第二输出端子，在垂直于所述面第一端部的第三端部形成，并沿着所述短边排列；以及
多个第三输出端子，形成于从所述第三端部沿着所述长边以规定距离隔开的第四端部，并沿着所述短边排列。
8.根据权利要求7所述的驱动芯片，其特征在于，所述伪端子在所述第二输出端子和所述第三输出端子之间形成。
9.根据权利要求7所述的驱动芯片，其特征在于，所述第一输出端子、所述第二输出端子、以及所述第三输出端子分别排列成两列以上。
10.根据权利要求1所述的驱动芯片，其特征在于，所述短边为2mm以上。
11.一种驱动芯片，包括：
底盘，具有长边及垂直于所述长边的短边；
多个输入端子，形成于所述底盘的面，并在所述面的第一端部沿着所述长边排列；
第一输出端子，形成于从所述第一端部沿着所述短边以规定距离隔开的第二端部，并沿着所述长边排列；
多个第二输出端子，在与所述第一端部垂直的第三端部形成，并在所述输入端子和所述第一输出端子之间沿着所述短边排列；以及
多个第三输出端子，在从所述第三端部沿着所述长边以规定距离隔开的第四端部形成，并在所述输入端子和所述第一输出端子之间沿着所述短边排列。
12.根据权利要求11所述的驱动芯片，其特征在于，所述第二输出端子和所述第三输出端子从相邻的短边分别隔开200μm以上。
13.一种显示装置，包括：
驱动芯片，包含具有长边及垂直于所述长边的短边的底盘、形成于所述底盘的面第一端部的多个输入端子、形成于从所述第一端部沿着所述短边以规定距离隔开的第二端部的第一输出端子、形成于所述输入端子和所述第一输出端子之间的伪端子；以及
显示面板，具有与所述驱动芯片连接的衬垫部及与所述衬垫部连接的多个导电线。
14.根据权利要求13所述的显示装置，其特征在于，所述伪端子以所述短边的中央为基准沿着所述长边排列成一列。
15.根据权利要求13所述的显示装置，其特征在于，所述伪端子沿着所述长边排列成两列。
16.根据权利要求13所述的显示装置，其特征在于，所述驱动芯片还包括：
多个第二输出端子，在垂直于所述第一端部的第三端部形成；以及
多个第三输出端子，形成于从所述第三端部沿着所述长边以规定距离隔开的第四端部。
17.根据权利要求13所述的显示装置，其特征在于，所述衬垫部包括：
输入衬垫，为了向所述驱动芯片施加来自外部的输入信号与所述输入端子连接；以及
第一输出衬垫，为了向所述显示面板输出从所述驱动芯片输出的输出信号与所述第一输出端子连接。
18.根据权利要求17所述的显示装置，其特征在于，所述衬垫部还包括与所述伪端子连接的伪衬垫。
19.根据权利要求13所述的显示装置，其特征在于，所述驱动芯片以各向异性导电薄膜为媒介与所述显示面板电连接。
20.根据权利要求13所述的显示装置，其特征在于，所述显示面板是改变液晶排列显示图像的液晶显示面板。
CNB2004101012252A 2003-12-16 2004-12-16 驱动芯片及具有该驱动芯片的显示装置 Expired - Fee Related CN100437234C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR200391951 2003-12-16
KR1020030091951A KR101051013B1 (ko) 2003-12-16 2003-12-16 구동 칩 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
CN1629926A true CN1629926A (zh) 2005-06-22
CN100437234C CN100437234C (zh) 2008-11-26

Family

ID=34793179

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101012252A Expired - Fee Related CN100437234C (zh) 2003-12-16 2004-12-16 驱动芯片及具有该驱动芯片的显示装置

Country Status (5)

Country Link
US (2) US7327411B2 (zh)
JP (1) JP4782410B2 (zh)
KR (1) KR101051013B1 (zh)
CN (1) CN100437234C (zh)
TW (1) TWI366015B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894033B2 (en) 2005-10-31 2011-02-22 Renesas Electronics Corporation Semiconductor device including a particular dummy terminal
CN103576350A (zh) * 2012-07-25 2014-02-12 株式会社日本显示器 显示装置
CN103811529A (zh) * 2012-11-06 2014-05-21 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置
CN104704621A (zh) * 2012-10-11 2015-06-10 夏普株式会社 驱动芯片和显示装置
CN105762153A (zh) * 2015-01-07 2016-07-13 三星显示有限公司 显示设备
CN105814675A (zh) * 2013-12-20 2016-07-27 迪睿合株式会社 电子部件、连接体、连接体的制造方法及电子部件的连接方法
CN106918962A (zh) * 2015-12-25 2017-07-04 株式会社日本显示器 显示装置、显示装置的制造方法、以及驱动ic
CN108279517A (zh) * 2018-03-28 2018-07-13 京东方科技集团股份有限公司 一种集成电路芯片绑定结构及其制备方法、显示装置
CN110596925A (zh) * 2018-06-12 2019-12-20 夏普株式会社 电路基板
CN111708238A (zh) * 2020-06-30 2020-09-25 上海中航光电子有限公司 一种阵列基板及显示面板
WO2021022869A1 (zh) * 2019-08-02 2021-02-11 云谷（固安）科技有限公司 柔性显示屏及显示装置
CN114255658A (zh) * 2021-12-16 2022-03-29 武汉华星光电技术有限公司 显示面板及显示装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
TW200634375A (en) * 2005-03-28 2006-10-01 Elan Microelectronics Corp Power line structure for liquid crystal display panel
EP1770610A3 (en) * 2005-09-29 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5292665B2 (ja) * 2005-10-31 2013-09-18 株式会社ジャパンディスプレイ 表示装置
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
JP2009192796A (ja) * 2008-02-14 2009-08-27 Seiko Instruments Inc 液晶表示装置
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
RU2487435C1 (ru) * 2009-06-16 2013-07-10 Шарп Кабусики Кайся Полупроводниковый кристалл и его монтажная структура
KR20110014033A (ko) * 2009-08-04 2011-02-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP5250525B2 (ja) * 2009-10-16 2013-07-31 株式会社ジャパンディスプレイセントラル 表示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP2012227480A (ja) * 2011-04-22 2012-11-15 Japan Display East Co Ltd 表示装置及び半導体集積回路装置
KR20140025253A (ko) * 2012-08-22 2014-03-04 삼성디스플레이 주식회사 구동칩 및 그 제조방법
US11457531B2 (en) 2013-04-29 2022-09-27 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102379591B1 (ko) * 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
CN103488338A (zh) * 2013-08-30 2014-01-01 江西合力泰科技股份有限公司 一种改善触摸屏邦定效果的方法
KR101849339B1 (ko) 2013-09-30 2018-04-17 삼성디스플레이 주식회사 플렉서블 표시장치
KR102081129B1 (ko) * 2013-12-20 2020-02-25 엘지디스플레이 주식회사 액정표시장치
JP6434210B2 (ja) * 2013-12-20 2018-12-05 デクセリアルズ株式会社 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6457214B2 (ja) * 2014-08-08 2019-01-23 デクセリアルズ株式会社 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
JP6645730B2 (ja) 2014-01-28 2020-02-14 デクセリアルズ株式会社 接続体及び接続体の製造方法
JP6324746B2 (ja) 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
JP2015179831A (ja) 2014-02-27 2015-10-08 デクセリアルズ株式会社 接続体、接続体の製造方法及び検査方法
JP6435627B2 (ja) 2014-03-20 2018-12-12 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
JP2016029698A (ja) 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
JP6659247B2 (ja) 2015-06-16 2020-03-04 デクセリアルズ株式会社 接続体、接続体の製造方法、検査方法
CN107479276B (zh) * 2017-08-28 2020-08-04 厦门天马微电子有限公司 触控显示面板及包含其的触控显示装置
KR102586043B1 (ko) * 2018-04-10 2023-10-10 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR102588228B1 (ko) * 2018-08-08 2023-10-13 엘지디스플레이 주식회사 집적회로 패키지와 이를 이용한 표시장치
DE102019121371B4 (de) 2018-08-08 2022-10-06 Lg Display Co., Ltd. Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung
KR102530321B1 (ko) * 2018-12-21 2023-05-09 삼성전자주식회사 반도체 패키지 및 이를 포함하는 전자 기기
CN111489634A (zh) * 2019-01-25 2020-08-04 格科微电子（上海）有限公司 便携式电子装置的显示面板及其设计方法
CN111009501A (zh) * 2019-08-27 2020-04-14 武汉华星光电半导体显示技术有限公司 芯片绑定结构
CN110989233B (zh) * 2019-12-20 2022-09-30 厦门天马微电子有限公司 显示面板及显示装置
TWM605386U (zh) * 2020-08-31 2020-12-11 奕力科技股份有限公司 晶片及顯示面板
CN112071200A (zh) * 2020-09-10 2020-12-11 武汉华星光电半导体显示技术有限公司 显示面板、绑定基板及显示面板与绑定基板的绑定方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235089A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd フェイスダウン実装用半導体チップ
JP3334816B2 (ja) * 1993-09-10 2002-10-15 ソニー株式会社 半導体装置及び半導体装置の実装方法
JP2732553B2 (ja) * 1993-11-26 1998-03-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶ディスプレイ、接続方法、熱応力伝搬防止方法
JP3648741B2 (ja) * 1994-09-16 2005-05-18 セイコーエプソン株式会社 液晶表示装置，その実装構造，及び電子機器
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
KR100299390B1 (ko) * 1995-06-16 2001-10-27 가나이 쓰도무 좁은액자에적합한액정표시장치
KR100240818B1 (ko) * 1996-08-01 2000-01-15 나시모토 류조 테이프캐리어패키지를 구비한 액정표시장치
JPH10154727A (ja) * 1996-11-25 1998-06-09 Toshiba Electron Eng Corp 細長型ドライバｉｃ及びこれを用いた平面表示装置
JPH10319419A (ja) 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
EP0945752B1 (en) * 1997-10-20 2011-02-23 Citizen Holdings Co., Ltd. Liquid crystal display substrate with directly mounted integrated circuit for driving
KR20010018964A (ko) * 1999-08-24 2001-03-15 윤종용 리드가 없는 반도체 패키지
JP4034915B2 (ja) * 1999-09-22 2008-01-16 株式会社ルネサステクノロジ 半導体チップおよび液晶表示装置
US6587177B2 (en) * 2000-02-02 2003-07-01 Casio Computer Co., Ltd. Connection structure of display device with a plurality of IC chips mounted thereon and wiring board
WO2002021199A1 (fr) * 2000-09-08 2002-03-14 Citizen Watch Co., Ltd. Affichage a cristaux liquides
JP2002217237A (ja) 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
JP2002215059A (ja) * 2001-01-18 2002-07-31 Seiko Epson Corp 電気光学装置
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
JP3708467B2 (ja) * 2001-09-26 2005-10-19 株式会社日立製作所 表示装置
JP3895199B2 (ja) * 2002-03-08 2007-03-22 株式会社 日立ディスプレイズ 表示装置
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4228948B2 (ja) * 2004-03-16 2009-02-25 日本電気株式会社 表示装置
TWI271691B (en) * 2004-07-07 2007-01-21 Chi Mei Optoelectronics Corp Liquid crystal panel structure
US7446398B2 (en) * 2006-08-01 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bump pattern design for flip chip semiconductor package

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894033B2 (en) 2005-10-31 2011-02-22 Renesas Electronics Corporation Semiconductor device including a particular dummy terminal
CN103576350A (zh) * 2012-07-25 2014-02-12 株式会社日本显示器 显示装置
CN104704621B (zh) * 2012-10-11 2017-08-25 夏普株式会社 驱动芯片和显示装置
CN104704621A (zh) * 2012-10-11 2015-06-10 夏普株式会社 驱动芯片和显示装置
CN103811529A (zh) * 2012-11-06 2014-05-21 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置
CN103811529B (zh) * 2012-11-06 2018-08-10 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置
CN105814675B (zh) * 2013-12-20 2019-04-16 迪睿合株式会社 电子部件、连接体、连接体的制造方法及电子部件的连接方法
CN105814675A (zh) * 2013-12-20 2016-07-27 迪睿合株式会社 电子部件、连接体、连接体的制造方法及电子部件的连接方法
CN110246767A (zh) * 2013-12-20 2019-09-17 迪睿合株式会社 电子部件、连接体、连接体的制造方法及电子部件的连接方法
CN110246767B (zh) * 2013-12-20 2024-01-12 迪睿合株式会社 电子部件、连接体、连接体的制造方法及电子部件的连接方法
CN105762153B (zh) * 2015-01-07 2021-03-30 三星显示有限公司 显示设备
CN105762153A (zh) * 2015-01-07 2016-07-13 三星显示有限公司 显示设备
CN106918962A (zh) * 2015-12-25 2017-07-04 株式会社日本显示器 显示装置、显示装置的制造方法、以及驱动ic
CN108279517A (zh) * 2018-03-28 2018-07-13 京东方科技集团股份有限公司 一种集成电路芯片绑定结构及其制备方法、显示装置
CN110596925B (zh) * 2018-06-12 2022-02-22 夏普株式会社 电路基板
CN110596925A (zh) * 2018-06-12 2019-12-20 夏普株式会社 电路基板
WO2021022869A1 (zh) * 2019-08-02 2021-02-11 云谷（固安）科技有限公司 柔性显示屏及显示装置
CN111708238A (zh) * 2020-06-30 2020-09-25 上海中航光电子有限公司 一种阵列基板及显示面板
CN111708238B (zh) * 2020-06-30 2023-06-13 上海中航光电子有限公司 一种阵列基板及显示面板
CN114255658A (zh) * 2021-12-16 2022-03-29 武汉华星光电技术有限公司 显示面板及显示装置
US12021049B2 (en) 2021-12-16 2024-06-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US7903067B2 (en) 2011-03-08
JP2005203758A (ja) 2005-07-28
US20050162577A1 (en) 2005-07-28
TWI366015B (en) 2012-06-11
KR20050060349A (ko) 2005-06-22
CN100437234C (zh) 2008-11-26
JP4782410B2 (ja) 2011-09-28
US7327411B2 (en) 2008-02-05
KR101051013B1 (ko) 2011-07-21
US20080174535A1 (en) 2008-07-24
TW200530676A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
CN1629926A (zh) 驱动芯片及具有该驱动芯片的显示装置
CN1629917A (zh) 驱动芯片及具有该驱动芯片的显示装置
CN1156734C (zh) 显示板
CN1199533C (zh) 电路基板及其制造方法、以及使用电路基板的显示装置及电子设备
CN1242373C (zh) 矩阵型显示装置
CN1080893C (zh) 具有辅助线的液晶显示装置的驱动电路
CN1811558A (zh) 二维光源和使用该二维光源的液晶显示装置
CN1607895A (zh) 挠性印刷电路板和具有该电路板的液晶显示器
CN1237383C (zh) 液晶显示装置
CN1691342A (zh) 半导体器件
CN1811542A (zh) 显示装置
CN1670580A (zh) 半导体芯片和利用其的显示设备
CN1900776A (zh) 液晶显示装置及其制造方法
CN1844980A (zh) 显示屏板、具有该显示屏板的显示装置,及其制造方法
CN1575433A (zh) 液晶显示器以及使用液晶显示器的便携式显示器
CN1893090A (zh) 显示基板、其制造方法和具有其的显示装置
CN1906761A (zh) 驱动器芯片和显示设备
CN1811864A (zh) 平板显示器及其制造方法
CN1815315A (zh) 液晶显示器及其制造方法
CN1847940A (zh) 形成焊盘电极及液晶显示器件的方法
CN1178093C (zh) 用于驱动液晶的集成电路
US11881499B2 (en) Micro-LED display panel and method for making same
CN1694590A (zh) 双屏显示器装置及其制造方法
CN1482677A (zh) 电子元件
CN1819171A (zh) 信号传输薄膜、显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130105

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20151216

EXPY Termination of patent right or utility model