CN1625070A - 通讯半导体集成电路器件和无线通讯*** - Google Patents

Abstract

一个通讯半导体集成电路器件包括一个RFVCO和一个TXVCO，并且形成在一块半导体衬底上，而且具有不进行发射和接收的第一工作模式(空闲模式)、在开始发射或者接收之前进行准备的第二工作模式(预热模式)和进行发射或者接收的第三工作模式(发射或者接收模式)。在所述第一工作模式中，两个振荡器不工作，而在所述第二工作模式中，至少在产生发射信号的所述TXVCO中进行将要使用的频带的选择操作。在所述通讯半导体集成电路器件中，在从一个晶体振荡器输出的振荡信号作为参考信号的情况下产生一个具有希望频率的信号的高频信号发生器、包含频率转换器的接收***电路(RXC)和包含产生所述发射信号的所述TXVCO的发射***电路(TXC)分别形成在由绝缘体隔离的不同半导体区中。

Description

通讯半导体集成电路器件和无线通讯***

相关申请的交叉参考

本申请要求2003年12月2日申请的日本专利申请No.2003-402560的优先权，这里将其内容引入本申请作为参考。

发明背景

本发明涉及下列技术：当应用于半导体集成电路器件时非常有效的技术，在该半导体集成电路器件中，设置有一个能够进行振荡频率转换的芯片上VCO(电压控制振荡器)(on-chipped VCO)和一个在回路中包含所述VCO的PLL电路；以及应用于通讯半导体集成电路器件非常有效的技术，该通讯半导体集成电路器件适用于其中设置有用于提升传输信号频率的传输VCO和PLL电路的无线通讯***，例如便携式电话。

在如便携式电话的无线通讯***中已经使用一种通讯半导体集成电路器件(下文称为“高频IC”)，该半导体集成电路器件将一个接收到的信号或者一个传输信号与一个高频本机振荡信号相结合，以便降低或者提升频率，并且该半导体集成电路器件调制所述传输信号并解调所述接收到的信号。

至于所述便携式电话，迄今已知一种双频带***的便携式电话，它能够处理位于两个频带，例如位于880-915MHz频带的GSM(移动通讯全球***)和位于1710-1785MHz频带的DCS(数字便携式***)的信号。近来一直需求一种三频带***的便携式电话，除了GSM和DCS之外，它还能够处理例如位于1850-1915MHz频带的PCS(个人通讯***)的信号。期望所述便携式电话必须适应许多***。用在所述适用于这种多个***的便携式电话中的电压控制振荡器(VCO)的振荡频率范围必须很宽。当现在试图将一个VCO适用于所有频率时，相对于所述VCO的控制电压，振荡频率的灵敏度(下文称作“控制灵敏度”)增加了，由此产生了容易受外部引入的噪声和电源电压变化的影响的问题。

因此，提出本发明使得当被转换到多个(16)频带时使用VCO成为可能，从而能够降低所述VCO的所述控制灵敏度同时保持一个希望的振荡频率范围(参见专利文献1：日本未审专利公开No.2003-152535(对应的美国专利申请：美国申请日：2004年5月14日(美国序列号No.10/495611)))。顺便提及，本在先发明采用一种***，该***在开始工作之前预先测量用于所述VCO的所有频带中的实际频率，并将其储存在存储器中，并且当给出振荡频率信息时，该***将关于所述频率的信息和所述存储器中的所述频率测量值进行比较，从而确定将使用的最佳频带。

另一方面，为了减少部件的数量和实现器件尺寸和成本的降低，近来已经做出各种努力在便携式电话中的一个或者几个半导体集成电路中合并尽可能多的电路。其中之一的努力是，已知试图在半导体芯片中并入或者建立设置在高频IC中的PLL回路上的回路滤波器。

发明内容

所述PLL的回路滤波器包括电容性和电阻性元件。这种回路滤波器通常由外部元件构成。这是因为如果试图将所述电容性元件制作在芯片上，所述每个元件都具有要得到理想特性所需的电容值，那么每个元件的面积变得非常大。为了减小电容值，可以增加所述电阻性元件的电阻值。然而，如果把电阻值做大，那么所述电阻性元件的热噪声增加。所述PLL伴随着一个问题是，由于所述回路滤波器的电压直接施加给所述VCO的一个控制端子，因此如果构成所述回路滤波器的所述电阻性元件的热噪声增加并且所述VCO的所述控制灵敏度高，那么在所述电阻性元件中产生的所述热噪声出现在所述VCO的输出端。

因此，本发明人等已经论述了，所述VCO的振荡频带数量进一步增加，并且振荡频率相对于每个独立频带的控制电压变化的改变率降低以便降低所述VCO的控制灵敏度，从而即使构成所述回路滤波器的电阻性元件被做得大，也难以使热噪声的影响出现在所述VCO的输出。

结果，如在先发明，用于预先测量所有频带下的实际频率以便确定将用于能够进行所述振荡频带转换的VCO中的相应振荡频带、并且在存储器中存储该结果的***具有下述可能性：即其中存储所述测量结果的存储器容量将增加，并且芯片尺寸将增加；以及当用于所述VCO的频带数量(频带数)增加时，测量时间变长，因此功耗将增加。因此，存在一种可能性是当用于所述VCO的频带数量非常大时，如在先发明所提出的这种使用频带确定***将不再适用。

此外，为了能够进行高速数据通讯，近年来将EDGE(用于GMS开发的增强数据速率)和GPRS(通用分组无线业务)模式在GSM***中投入实际使用。为了适用于这种高速数据通讯，在开始发射或者接收时，需要较早地唤起(raise)所述VCO。然而，用于在开始发射或者接收时测量所述VCO的每个频率从而确定将使用频带的***具有下述可能性，即当频带数量增加时，确定所述相应频带所需的时间变长，使得所述VCO的上升将被延迟。

本发明的一个目的是提供一种通讯半导体集成电路器件(高频IC)和一种无线通讯***，像便携式电话等，该通讯半导体集成电路器件能够在发射和接收时在短时间内完成VCO的唤起，并且开始通讯。

本发明的另一个目的是提供一种通讯半导体集成电路器件(高频IC)和一种无线通讯***，例如便携式电话等，该通讯半导体集成电路器件能够进行高精度发射/接收，而不易受噪声影响，并且能够减小芯片尺寸。

本发明的再一个目的是提供一种通讯半导体集成电路器件(高频IC)，该半导体集成电路器件能够在包含一个回路滤波器的半导体芯片中建立一个PLL，而不增加功耗和芯片尺寸。

本发明的另一个目的是提供一种无线通讯***例如便携式电话等，它能够减少部件的数量并实现尺寸的减小，并且能够使最大可呼叫时间和最大等待时间变长。

通过本说明书的介绍和附图，本发明的上述和其它目的以及新颖性特征将变得显而易见。

下面将简要描述本申请公开的一个代表性的发明的概述：

一个通讯半导体集成电路器件包括：能够在多个频带进行振荡操作并且产生一个与接收信号结合的信号的振荡器(RFVCO/第一振荡器)；将所述接收信号与由所述振荡器产生的所述振荡信号相结合并且将所述接收信号转换为低频信号的频率转换器；以及能够在多个频带进行振荡操作并且产生具体理想频率的发射信号的振荡器(TXVCO/第二振荡器)。该通讯半导体集成电路器件形成在一个半导体衬底上，并且包含不进行发射和接收的第一工作模式(空闲模式)、在开始发射或者接收之前进行准备的第二工作模式(预热模式)和进行发射或者接收的第三工作模式(发射或者接收模式)。在所述第一工作模式中，所述两个振荡器停止工作，在所述第二工作模式中进行选择至少是用于产生所述发射信号的所述振荡器(TXVCO)的使用频带的操作。在所述通讯半导体集成电路器件中，在从晶体振荡器输出的振荡信号作为参考信号的情况下产生具有希望频率的信号的高频信号发生器、包括所述频率转换器的接收***电路、以及包括产生所述发射信号的所述振荡器(TXVCO)的发射***电路分别形成在通过绝缘体隔离的不同半导体区中。

根据上述装置，由于所述高频信号发生器、所述接收***电路和所述发射***电路分别形成在通过绝缘体分离的不同半导体区中，因此能够进行高精度发射/接收而不易受噪声影响。此外，由于即使所述各个电路之间的间隔窄也可以减小电路至电路的噪声，因此获得了小芯片尺寸的通讯半导体集成电路器件(高频IC)。由于每个振荡器的工作停止在所述第一工作模式(空闲模式)，因此减少了产生的热量。因此，即使从这点来看，也可以减小所述通讯半导体集成电路器件(高频IC)的芯片尺寸。

此外，该通讯半导体集成电路器件配置有：一个控制产生所述发射信号的所述振荡器(TXVCO)的振荡频率的回路；能够给所述第二振荡器提供一个预定电平的电位来作为所述回路在打开状态下的控制电压的转换装置；以一个规定划分比来划分所述第二振荡器的所述输出信号的可变分频器；以一个预定划分比来划分由所述第一振荡器产生的所述振荡信号的固定分频器；将从所述可变分频器输出的信号相位与从所述固定分频器输出的信号相位进行比较，从而检测相位超前或者滞后的相位比较器；以及一个根据所述相位比较器的输出来确定将用在所述第二振荡器中的频带的频带选择电路。在通过所述转换装置已经将所述预定电平的电位提供给所述第二振荡器的状态下，所述频带选择电路重复执行所述可变分频器的输出信号的相位和所述固定分频器的输出信号的相位之间的比较并基于所述比较结果改变选择频率，从而通过一个对分检索***选择最终选择的频带。

根据上述装置，在半导体芯片中可以容易地建立回路滤波器。令人担心的是，尽管在不改变滤波器特性的情况下可以增加构成所述回路滤波器的电阻性元件的电阻值，以便减小由于电容值大而迄今仍使用外部元件的所述回路滤波器的每个电容性元件的电容值并且使所述电容性元件集成在芯片上，但是当所述电阻值增加时，所述电阻性元件的热噪声将增加。因此，根据上述装置，由于可以减小所述VCO的所述控制灵敏度，因此即使或多或少地存在热噪声，也能够抑制在所述VCO的输出上出现噪声。因此，可以增加构成所述回路滤波器的所述电阻性元件的电阻值，并且可以相应地减小所述电容性元件的电容值，因此能够实现元件的片上化(on-chipping)。

通过本申请公开的一个代表性发明得到的有利效果简要说明如下：

根据本发明，能够进行高精度发射/接收不易受噪声影响，得到了一种芯片尺寸小的通讯半导体集成电路器件(高频IC)。可以实现一种无线通讯***例如便携式电话等，其能够减少部件数量、实现尺寸减小、并使最大的可呼叫时间和最大等待时间由于较少的功耗而变长。

利用所述TXVCO的多频带结构，可以在一个宽的频率范围内高精度地进行振荡操作。此外，利用多频带可以降低所述TXVCO的控制灵敏度。因此，即使所述电阻值增加且所述电容值降低，PLL回路也较少地受到噪声，甚至由电阻性元件产生的热噪声的影响，从而使其容易在包含回路滤波器的半导体芯片中建立PLL。

由于在转换用于所述VCO的频带的同时通过一个对分检索***找出或者检测出所述最佳频带，因此不需要预先测量位于所有频带的振荡频率并且在存储器中存储它们。因此确定将使用的频带所需的时间不长。作为结果，不会增加电路功耗和芯片尺寸。

附图简述

图1是示出根据本发明的通讯半导体集成电路器件(高频IC)的传输电路中采用的PLL电路的一个实施例的方框图；

图2是示出在图1所示的PLL电路中在频带选择处的相位比较定时(timings)的时序图；

图3是示出在图1所示的PLL电路中进行频带选择的程序的草图；

图4是示出构成图1所示实施例中采用的PLL电路的VCO(电压控制振荡器)的一个实施例的电路图；

图5是示出在图4所示VCO中采用的控制电压Vt和振荡频率fvco之间的关系的特性图；

图6是示出说明根据本发明的高频IC和使用该高频IC的无线通讯***的结构例的方框图；

图7(A)是示出用来提高高频IC中的RFVCO、IFVCO和TXVCO的定时的时序图，图7(B)是示出用来提高根据本发明的高频IC中的RFVCO、IFVCO和TXVCO的定时的时序图；

图8是说明根据本发明的高频IC和使用该高频IC的无线通讯***的另一个实施例的方框图；

图9是示出根据图8所示实施例的所述高频IC的器件结构的局部截面透视图；和

图10(A)是示出使用应用了本发明的高频IC的便携式电话的***结构图，而图10(B)是示出使用高频IC的便携式电话的***结构图。

优选实施例详述

下面将参考附图介绍本发明的优选实施例。

图1示出了PLL电路的一个实施例，该PLL电路具有基于外部给出的设置频率信息自动选择传输VCO(TXVCO)的使用频带的功能。

根据本实施例的PLL电路包括：电压控制振荡器(TXVCO)11、将从所述VCO11提供的振荡信号φ0划分为1/N的可变分频器12、产生如26MHz的参考振荡信号φr的参考振荡器(DCXO)13、将由所述参考振荡器(DCXO)13产生的所述参考振荡信号φr分频的固定分频器14、检测由所述可变分频器12和所述固定分频器14划分的信号φ1和φr’之间的相位差的相位比较器15、根据所检测的相位差确定将在所述TXVCO 11中使用的频带，并且产生与所检测的相位差对应的电流Id并输出该电流的频带选择电路20、将从所述频带选择电路20输出的频带选择信号解码并且给所述TXVCO 11提供一个频带转换控制信号的解码器DEC、以及产生与从所述频带选择电路20输出的所检测的相位差对应的电压的回路滤波器17。以下列方式构成该PLL电路，即，将通过所述回路滤波器17平滑化的电压作为振荡控制电压Vt反馈给所述TXVCO 11。

为了得到所述TXVCO 11的振荡频率信息，本实施例配置有：分别保存未示出的RFVCO的振荡频率设置信息和未示出的IFVCO的振荡频率设置信息的寄存器21A和21B，这两个信息都是由外部提供的；在以一个预定比例划分由这些设置信息指定的振荡频率时用于获得频率的分频器22A和22B；产生由所述分频器22A和22B计算出的所述频率之间的差值并且使用该差值作为所述TXVCO 11的振荡频率信息的减法器23；以及保存由所述减法器23计算出的所述振荡频率信息的寄存器24。因为假定根据本实施例的PLL电路应用于图6所示的所谓补偿(offset)PLL型传输电路，因此提供这种结构。也可以如下方式来构成本实施例，即，省略所述寄存器21A和21B、所述分频器22A和22B以及所述减法器23，并且直接从外部将所述振荡频率信息设置到所述寄存器24中。

在本实施例中，尽管没有特别限制，但是构成该TXVCO 11，以便具有256个频带(下文称为“频带”)。所述固定分频器14具有1/130的划分比(division ratio)，并且构成该固定分频器14以便划分一个26MHz的参考振荡信号φr且产生一个200kHz的信号。所述回路滤波器17作为一个三级滤波器(tertiary filter)包括电容器C0和C1、设置在所述电容器C0和C1之间的电阻器R1和与所述电容器C1并联设置的电阻器R2和电容器C2。至于所述电阻器R1和R2以及所述电容器C0、C1和C2，使用在半导体芯片中形成的元件。

同样在根据本实施例的PLL电路中，在所述频带选择电路20和所述回路滤波器17之间提供一个选择器开关18，该选择器开关18能够提供与控制电压Vt的可变范围的大致中点对应的一个固定电压VDC，来代替提供从所述频带选择电路20输出的电流Id。顺便提及，与从所述频带选择电路20输出的检测相位差对应的电流Id提供给所述回路滤波器17，根据所述相位差的正和负来作为充电电流或者放电电流(牵引电流(pull-out current))。尽管在本实施例中从所述频带选择电路20输出与所述检测的相位差对应的所述电流Id，但是可以从所述相位比较器15向所述回路滤波器17提供与所述检测的相位差对应的电流Id。

此外，可以在所述频带选择电路20和所述解码器DEC之间提供用于添加一个预定补偿值OSV的加法器25，以便补偿由所述可变分频器12和所述固定分频器14之间的复位操作移动引起的判定误差。在所述可变分频器12和所述固定分频器14之间出现复位操作移动的一个结果导致基于所述可变分频器12和所述固定分频器14在提供复位信号的路径长度方面不同的事实而出现延迟时间差。该复位信号可以提供自所述频带选择电路20提供。或者，可以使用由所述参考振荡器(DCXO)13产生的所述参考振荡信号φr或者由适当划分或者延迟该参考振荡信号φr而获得的信号。所述补偿值从所述基带电路提供给所述高频IC 200，并且被保存在一个预定的寄存器中。

使用所谓的“模计数器(modulo counter”)构成该可变分频器12。即，所述可变分频器12包括输入所述VCO 11的振荡信号φ0并且能够将其划分为1/P或者1/(P+1)的预定标器121和构成所述模计数器的N计数器122及A计数器123。通过所述预定标器121和包括所述N计数器122及所述A计数器123的所述模计数器来划分所述振荡信号的方式已经是已知技术了。

构成该预定标器121以便能够进行划分比例不同的两种类型的划分，例如1/64划分和1/65划分。基于所述A计数器123的计数端信号(count end signal)进行从一个划分比例到另一个划分比例的转换。所述N计数器122和所述A计数器123是可编程计数器。通过将希望的频率(作为渴望获得的输出的TXVCO的振荡频率f0)除以所述参考振荡信号φr的划分信号φr’的频率fr’和所述预定标器121的第一划分比(例如P＝65)得到整数部分设定到所述N计数器122，而它的余数(MOD)设定到所述A计数器123。当各个计数器计数它们的设定值时，完成计数并且再次计算所述设定值。

当所述预定标器121和所述模计数器根据该程序工作时，所述预定标器121首先将所述TXVCO 11的振荡信号划分为1/64。当所述A计数器123将所述预定标器121的输出计数到所述设定值时，从所述A计数器123输出一个计数端信号MC，从而通过所述信号MC转换所述预定标器121的工作。所述预定标器121将所述VCO 11的振荡信号划分为1/65，直到所述A计数器123计数所述设定值。由于该操作的执行，所述模计数器能够以具有小数部分的比例而不使用整数比来划分所述振荡信号。设置到所述寄存器24中的所述振荡频率信息(N，A)分别设置到所述N计数器122和所述A计数器123中。

所述相位比较器15比较所述可变分频器12(N计数器122)的输出φ1与所述固定分频器14的输出φr’，并且确定所述可变分频器12的输出φ1的相位是否超前于所述固定分频器14的输出φr’的相位。所述相位比较器15给所述频带选择电路20提供一个与所述确定结果对应的信号。具体描述为，基于从划分所述参考振荡信号φr的所述固定分频器14输出的200kHz的信号φr’，所述相位比较器15在如图2所示信号φr’的下降沿监视所述可变分频器12(N计数器122)的输出φ1，监视时间为所述参考振荡信号φr的一个循环或者周期。在此期间，所述相位比较器15确定φ1是否已经下降或者φ1是高电平还是低电平。顺便提及，对于所述信号φr’的每个循环，将所述可变分频器12和所述固定分频器14复位，并且所述相位比较器15进行其判定。

由于当φ1在所述信号φr’的下降周期下降时使所述频率一致，因此所述相位比较器15提供一个用于指示所述频带选择电路20保持目前频带的信号。如果当所述信号φr’下降时φ1是低电平，那么φ1已经下降，即，φ1的频率高。因此，所述相位比较器15提供一个用于指示所述频带选择电路20选择一个比当前频带频率低的频带的信号。另一方面，如果当所述信号φr’下降时φ1是高电平，那么φ1还没有下降，即φ1的频率低。因此，所述相位比较器15提供一个用于指示所述频带选择电路20选择一个比当前频带频率高的频带的信号。

已经接收了从所述相位比较器15输出的指示信号的所述频带选择电路20通过图3所示的一个对分检索***重复进行8次所述相位比较/判定，以便确定选择的频带和产生且输出频带选择信号VB0至VB7。顺便提及，在所述选择器开关18转换到所述固定电压VDC侧且所述固定电压VDC作为所述控制电压Vt提供给所述TXVCO 11的状态下进行上述频带选择/控制。当确定了所述选择的频带时，所述选择器开关18转换到所述控制电路20侧，使得基于从素数控制电路20提供的电流已经确定的所述回路滤波器17的电压提供给所述TXVCO 11，以便进行PLL频率锁定。

在通过所述对分检索***的选择频带确定过程中的所述第一指定频带对应于256个频带#0至#255的中央频带#127。接着，当位于所述可变分频器12侧的所述时钟φ1超前时，由基于所述第一判定结果产生的频带转换控制信号VB0至VB7指定的频带对应于#127和#0之间的中央#63，而所述时钟φ1滞后时对应于#127和#255之间的中央#191。由基于所述第二判定结果产生的频带转换控制信号VB0至VB7指定的频带对应于#63和#0之间的中央#31、#127和#63之间的中央#95、#127和#191之间的中央#159或者#191和#255之间的中央#223。由基于所述第三判定结果产生的频带转换控制信号VB0至VB7指定的频带对应于#15、#47、#79、#111、#143、#175、#207和#239中的任意一个。通过把这种操作重复8次，从所述256个频带中选择适合于所述指定振荡频率(对应于每个设置值N和A的频率)的频带。

此外，在第八次判定之后在本实施例的所述频带选择/控制下转换所述VCO 11的选择频带，而不用复位所述可变分频器12和所述固定分频器14。然后，将所述选择器开关18从所述固定电压VDC侧转换到所述频带选择电路20的输出端侧，以便闭合PLL回路，从而将所述VCO 11移到允许所述VCO 11被置于反馈控制下的状态。

在通常的PLL控制方法中，当确定了待使用频带并且给所述VCO11提供了所述频带转换控制信号VB0至VB7以便设置频带时，所述可变分频器12和所述固定分频器14被复位。然而，这种在所述可变分频器12的复位时序和所述固定分频器14的复位时序之间存在时序差的***具有令人担心的一面是，当设定所述VCO的频带时把所述可变分频器12和所述固定分频器14复位时，延迟了所述可变分频器12的复位，使得从所述相位比较器15输出一个充电信号，因此显著移动了所述VCO的所述控制电压Vt，由此使进行PLL频率锁定所需的时间变长。另一方面，在本实施例中，在第八次判定之后，在不复位所述可变分频器12和所述固定分频器14的情况下转换所述选择器开关18。因此，转换了所述开关，同时将所述频带选择操作期间的所述回路状态保持原样。结果，本实施例具有进行所述PLL频率锁定所需的时间变短的优点。

图4示出了用在本实施例中的所述电压控制振荡器(TXVCO)11的结构例。

根据本实施例的所述VCO属于LC谐振振荡器并且包括：一对N沟道MOS晶体管M1和M2，其源极连接到一起并且栅极和漏极彼此交叉连接；连接在所述晶体管M1和M2的公共源极和接地点GND之间的一个恒流源IO；分别连接在所述晶体管M1和M2的漏极和电源电压端子Vcc之间的电感器L1和L2；包括变容二极管且串联连接在所述晶体管M1和M2的漏极端子的可变电容元件Cv1和Cv2；串联连接在所述晶体管M1和M2的漏极端子之间的电容器C11、开关SW1和电容器C12的组；以及与这些C11、SW1和C12并联连接的C21、SW2和C22、C31、SW3和C32......C81、SW8和C82的组。

以下列方式构成在本实施例中采用的VCO，即，将从图1的所述回路滤波器17输出的所述控制电压Vt施加给所述可变电容元件Cv1和Cv2的一个连接节点N0，从而所述振荡频率连续改变，而从用于将所述频带选择电路20的输出解码的所述解码器DEC输出的所述频带转换控制信号VB0至VB7提供给它们对应的开关SW1至SW8，在此将它们设定到高电平或者低电平，从而逐步(到256个级)改变所述振荡频率。

所述电容器C11和C12的电容值彼此相同。所述电容器C21和C22、C31和C32、C41和C42、C51和C52、C61和C62、C71和C72以及C81和C82的电容值也分别彼此相同。然而，分别设置所述电容器C11、C21、C31、C41、C51、C61、C71和C81的电容值使其具有2^m的加权(其中m＝0、1、2、3、......7)。根据所述频带转换控制信号VB0至VB7的组合按256个级改变总电容值C。基于图5所示的256个频带#0至#255的任何频率特性使所述VCO 11工作。

在希望将由所述VCO覆盖的频率范围变宽的情况下，当试图基于所述控制电压Vt通过简单地改变所述变容二极管的电容器值来扩大频率范围时，如图5的虚线A所示，使Vt-fvco特性变得很陡，并且所述VCO的灵敏度即频率的改变量和控制电压的改变量之间的比(Δf/ΔVt)增加，从而VCO容易受到噪声影响。即，在所述控制电压Vt上仅仅载有轻微的噪声就会使所述VCO的振荡频率改变很大。

为了解决该问题，以下列方式构成本实施例中采用的VCO，即，并联提供构成所述LC谐振电路的多个电容性元件，并且将通过所述频带转换控制信号VB0至VB7连接的所述电容性元件转换到所述256个级(stages)，以便改变C的值，从而使其能够根据如图5中的实线所表示的256条Vt-fvco特性线进行振荡控制。此外，使所述VCO工作，以便根据将要使用的频带来选择任意的特性。

顺便提及，根据本实施例，在所述LC谐振振荡器中，所述电容器C11至C82由电容构成，每个电容都具有形成在一个半导体衬底上的金属膜、绝缘膜和金属膜的夹层结构。通过适当设置构成所述电容器C11至C82的电极面积之间的比值可以获得希望的电容比(2^m)。下文将所述电容器C11至C82称作“频带转换电容器”。可以使用每个MOS晶体管的栅极和衬底之间的电容作为每个电容器C11至C82。尽管所述电感器L1和L2可以形成为片上元件(on-chipped element)，每个电感器都由形成在所述半导体衬底上的铝层构成，但是也可以使用外部元件。

下面利用图6说明应用了根据上述实施例的PLL电路(参见图1)的多频带型通讯半导体集成电路器件(高频IC)和使用该多频带型通讯半导体集成电路器件的通讯***的一个例子。顺便提及，与图1中所示相同的电路在图6中给出了相同的参考编号。避免了相同电路的重复说明。

如图6所示，该***包括：用于发射和接收信号波的天线100；发射-接收转换开关110；高频滤波器120a至120d，每一个高频滤波器都包括用于从一个接收到信号除去不需要的波的SAW滤波器等；放大发射信号的高频功率放大电路(功率模块)130；解调所述接收信号并调制所述发射信号的高频IC 200；将发射数据转换为I和Q信号并且控制所述高频IC 200的基带电路300等。所述高频IC 200和所述基带电路300分别构成在分立的半导体芯片上，作为半导体集成电路器件。

尽管没有特别限制，但是构成根据本实施例的高频IC 200，使其能够基于GSM 850和GSM 900、DCS 1800和PCS 1900这三种通讯***调制和解调位于四个频带的信号。对应地，所述高频滤波器配置有用于允许位于PCS 1900频带的接收信号通过的所述滤波器120a、用于允许位于DCS 1800频带的接收信号通过的所述滤波器120b和用于允许位于所述GSM***的频带的接收信号通过的所述滤波器120c和120d。

如果概略地分，根据本实施例的所述高频IC 200包括：接收***电路RXC、发射***电路TXC和包括所述发射/接收***电路公用的电路的控制***电路CTC，例如除了那些电路之外的控制电路、时钟发生器等等。

所述接收***电路RXC包括：低噪声放大器211a、211b、211c和211d，它们分别放大位于PCS、DCS和GSM的各个频带的接收信号；分频和移相电路210，该电路210将由高频振荡器(RFVCO)250产生的一个本机振荡信号φRF划分，从而产生彼此相移90°的正交信号；混频器212，该混频器212将由所述分频和移相电路210产生的所述正交信号混入到由所述低噪声放大器211a、211b、211c和211d放大的所述接收信号中，从而进行解调和降频变换；分别放大所述解调的I和Q信号并且将它们输出到所述基带电路300的高增益放大器部件220A和220B；偏移抵偿电路213，该电路213用于抵偿位于所述高增益放大器部件220A和220B内的放大器的输入DC偏移；等等。

所述高增益放大器部件220A具有如下结构，其中多个低通滤波器LPF 11、LPF 12、LPF 13和LPF 14和可编程增益放大器PGA 11、PGA 12和PGA 13以串联结构彼此交替连接，并且增益固定的放大器AMP1与最后级连接。所述高增益放大器部件220A放大所述解调的I信号并且将其输出给所述基带电路300。类似地，所述高增益放大器部件220B也具有如下结构，其中多个低通滤波器LPF 21、LPF 22、LPF 23和LPF 24和可编程增益放大器PGA 21、PGA 22和PGA 23以串联结构彼此交替连接，并且增益固定的放大器AMP 2与最后级连接。所述高增益放大器部件220B放大所述解调的Q信号并且将其输出给所述基带电路300。

所述偏移抵偿电路213包括：A/D转换器(ADC)，该A/D转换器与所述可编程增益放大器PGA 11至PGA 23关联设置，并且在它们的输入端子短路的状态下，将它们的输出电位之间的差值转换为它们对应的数字信号；D/A转换器(DAC)，该D/A转换器产生这种输入偏移电压，以便基于这些A/D转换器的所述转换结果，使它们相应的可编程增益放大器PGA 11至PGA 23的输出的DC偏移达到“0”，并且将所述输入偏移电压提供给它们相应的差分输入(differenceinput)；控制电路，该控制电路控制这些A/D转换器(ADC)和D/A转换器(DAC)，以便允许它们进行其偏移抵偿操作；等等。

所述发射***电路TXC包括：产生振荡信号φIF的振荡器(IFVCO)230，该振荡信号φIF具有一个例如640MHz的中间频率；分频器231，该分频器231将由所述振荡器230产生的所述振荡信号φIF划分为1/4，从而产生一个像160MHz的信号；分频和移相电路232，该分频和移相电路232进一步划分由所述分频器231划分过的信号，并且产生彼此相移90°的正交信号；基于从所述基带电路300提供的所述I信号和Q信号调制所产生的正交信号的调制器233a和233b；将所述调制信号结合的加法器234；产生一个具有预定频率的发射信号φTX的发射振荡器(TXVCO)240；偏移混频器236，该偏移混频器236把借助于耦合器280a和280b等通过提取从所述发射振荡器(TXVCO)240输出的所述发射信号φTX而得到的反馈信号和通过划分由所述高频振荡器(RFVCO)250产生的所述高频振荡信号φRF而得到的ΦRF’相混合，该高频振荡器(RFVCO)250用作用于产生频率转换振荡信号的本机振荡器，从而产生具有与其间的频率差相等的频率的信号；模拟相位比较器237a和数字相位比较器237b，它们每一个都将所述偏移混频器236的输出和由所述加法器234组合的所述信号TXIF进行比较，从而检测相位差；产生与所述相位检测器237a和237b每一个的输出对应的电压的回路滤波器238；等等。

顺便提及，构成所述回路滤波器238的电阻器和电容器使用了片上元件。所述发射振荡器(TXVCO)240包括产生用于GSM 850和GSM 900的发射信号的振荡器240a和产生用于DCS 1800和PCS1900的发射信号的振荡器240b。由于所述发射振荡器与所述高频振荡器250和所述中频振荡器230相比，频率可变范围宽，并且可被一个振荡器全部覆盖的电路并不易于设计，因此设置这两个振荡器。。

设置所述模拟相位比较器237a和所述数字相位比较器237b，以便在所述PLL电路开始工作时加速接通操作(pull-in operation)。具体描述为，所述数字相位比较器237b首先在发射开始时进行相位比较，此后所述数字相位比较器237b被转换到所述模拟相位比较器237a，从而使其能够以高速锁定相位环。

在芯片上设置如下电路来用于根据本实施例的高频IC 200：控制整个芯片的控制电路260；与所述高频振荡器(RFVCO)250一起构成用于RF的PLL电路的RF合成器261；与所述中频振荡器(IFVCO)230一起构成用于IF的PLL电路的IF合成器262；和参考振荡器(DCXO)264，该参考振荡器264产生一个参考振荡信号φr来用作用于这些合成器261和262的参考信号。一个外部晶体振荡器与所述DCXO 264相连接。所述DCXO 264和所述外部晶体振荡器的组合等效于图1所示的参考振荡器13。所述合成器261和262分别包括分频器、相位比较器、电荷泵、回路滤波器等。

顺便提及，由于所述参考振荡信号φr需要高频精确度，因此所述外部晶体振荡器与所述参考振荡器264连接。选择像26MHz或者13MHz的频率来作为所述参考振荡信号φr。具有这样频率的所述晶体振荡器是通用部件，并且很容易得到。

在图6中，用分数例如1/2、1/4等标识的方框分别表示分频器，而用符号BFF指定的方框表示的是缓冲电路。SW1、SW2和SW3表示开关，每个开关进行用于根据所述GSM***进行发射/接收的GSM模式和用于根据DCS或者PCS***进行发射/接收的DCS/PCS模式的连接状态的转换，从而选择发射信号的划分比。SW4表示控制导通/截止的开关，以便在发射时给所述调制混频器233a和233b提供从所述基带电路300发送的所述I和Q信号。通过从所述控制电路260发送的信号来控制这些开关SW1至SW4。

所述控制电路260配置有一个控制寄存器CRG。该寄存器CRG基于一个从所述基带电路300输出的信号来设置。具体描述为，同步时钟信号CLK、数据信号SDATA和用作控制信号的负载使能信号LEN(load enable signal)从所述基带电路300提供给所述高频IC 200。当断言(asserted)所述负载使能信号LEN在有效电平时，所述控制电路260依次获得或者取得从所述基带电路300发射的与所述时钟信号CLK同步的所述数据信号SDATA，并且将其设置到所述控制寄存器CRG中。尽管没有特别限定，但是所述数据信号SDATA是连续发射的。

图1所示的频带选择电路20设置在所述控制电路260内。图1所示的所述可变分频器12、所述固定分频器14、所述相位比较器15、所述寄存器21及24和所述运算电路23和24设置在所述IF合成器262内。尽管图中未示出，但是将从所述频带选择电路20输出的所述频带选择信号解码的所述解码器DEC被设置在所述TXVCO 240附近。

尽管没有特别限制，但是所述控制寄存器CRG配置有指定或者规定例如接收模式、发射模式、空闲模式、预热模式等等工作模式的位场(bit field)和规定位于任何频带中的信号是否应被发射或者接收等的位场。这里，所述空闲模式是与睡眠状态对应的一种模式，在所述空闲模式中在待机时只有很少的电路工作，包括至少一个振荡器的大部分电路未被激活。所述预热模式是在发射和接收之前刚刚启动PLL电路的模式。这些模式通过从所述基带IC 300提供给所述高频IC 200的所述控制电路260的命令而启动。每条命令都由具有预定位长例如8位或者16位的代码(下文描述为“字”)构成。预先准备多种类型的命令码。

在本实施例中，构造发射PLL电路(TX-PLL)，它借助于所述相位检测器237a和237b、所述回路滤波器238、所述发射振荡器(TXVCO)240a和240b以及所述偏移混频器236来进行频率转换。

在根据本实施例的多频带型无线通讯***中，所述控制电路260根据发射/接收时将使用的信道(channel)改变所述高频振荡器250的振荡信号的频率φRF，并且根据所述GSM模式或者DCS/PCS模式选择或者改变所述开关SW2，以便改变提供给所述偏移混频器236的信号频率，从而进行发射和接收频率间的转换。此外，所述控制电路260根据用于发射/接收的频带提供用于选择或者转换所述选择器开关SW1、SW2和SW3的控制信号。

在本实施例中，即使在GSM、DCS和PCS任何一种的情况下，都将所述中间频率振荡器(IFVCO)230的所述振荡频率设置到640MHz。通过所述分频器231及所述分频和移相电路232将所述振荡频率划分为1/8，从而产生80MHz的载波(TXIF)，由此完成调制。

在所述接收模式和所述发射模式中将所述高频振荡器(下文描述为“RFVCO”)250的所述振荡频率设置为不同的值。在所述发射模式中，所述RFVCO 250的振荡频率fRF在GSM 850的情况下设置到例如3616至3716MHz，在GSM 900的情况下设置到例如3840至3980MHz，在DCS的情况下设置到例如3610至3730MHz，在PCS的情况下设置到例如3860至3980MHz。通过相应的分频器将上述频率在GSM的情况下划分为1/4和在DCS及PCS的情况下划分为1/2，依次作为ΦRF’提供给所述偏移混频器236。

所述偏移混频器236输出一个等于所述信号ΦRF’和从所述发射振荡器(TXVCO)240输出的所述发射振荡信号φTX之间的频率差(fRF’-fTX)的信号。所述发射PLL(TX-PLL)以如下方式工作，即所述差值信号的频率与所述调制信号TXIF的频率一致。换句话说，控制所述TXVCO 240，以便使其以与从所述RFVCO 250输出的所述振荡信号φRF′的频率(fRF/4)和所述调制信号TXIF的频率(fTX)之间的差值相等的频率振荡。

在所述接收模式中，例如将所述RFVCO 250的振荡频率fRF在GSM 850的情况下设置到3476至3576MHz，在GSM 900的情况下设置到3700至3840MHz，在DCS的情况下设置到3610至3730MHz，在PCS的情况下设置到3860至3980MHz。在GSM的情况下通过相应的分频器将上述频率划分为1/2。在DCS和PCS的情况下将其原样提供给所述分频和移相电路210，在那里被分频和相移，依次提供给所述混频器212。

所述RFVCO 250由具有与图4所示的TXVCO基本类似结构的LC谐振振荡器构成。构成该RFVCO 250，使得构成LC谐振电路的多个电容性元件分别通过开关元件并联设置，并且所述开关元件通过频带转换信号选择性地导通，以便选择所述连接的电容性元件即所述LC谐振电路的C的值，从而使其能够逐步选择所述振荡频率。在所述RFVCO 250中，所述可变电容性元件的电容值根据从位于所述RF合成器261中的所述回路滤波器输出的控制电压而改变，使得所述振荡频率连续改变。

顺便提及，在本实施例中，图6所示电路中的所述高频IC 200、所述高频滤波器120a至120d、以及与所述参考振荡器(DCXO)连接的所述晶体振荡器(未示出)安装在像陶瓷那样的一块绝缘板上，并且构成为一个模块。配置在所述高频IC 200和所述功率放大器130之间的阻抗匹配电路(未示出)也安装在所述模块衬底上。然而，可以利用形成在所述模块衬底上的微带线来构成该阻抗匹配电路。此外，所述发射-接收转换开关110和所述功率放大器130、以及低通滤波器和设置在这些电路之间的一个阻抗匹配电路(未示出)也安装在与所述高频IC 200相同的绝缘板上，从而使其能够成为一个模块。

下面将利用图7所示的时序图说明通过在图6所示具有所述补偿PLL型发射***电路的所述高频IC中的所述控制电路260来进行模式控制和唤起每个VCO的程序。顺便提及，图7(A)是示出一个高频IC(下文称作“图7(A)所示类型的高频IC”)中的RFVCO、IFVCO和TXVCO工作的时序图，该高频IC测量每个VCO的频率并且基于其测量值进行频带选择。图7(B)是示出根据本实施例的所述高频IC中的RFVCO、IFVCO和TXVCO的工作的时序图。

当打开所述***时，开始向所述高频IC 200供电。打开之后，从所述基带IC 300给所述高频IC 200提供与例如“字4”对应的命令。这样做，使所述高频IC 200内部的电路例如所述寄存器通过所述控制电路260分别处于复位状态。因此，所述高频IC 200进入空闲模式(表示等待命令的睡眠状态)(参见图7中的定时t1)。在这种状态下，停止每个VCO的所述振荡工作。在图7(A)所示类型的高频IC中，当从所述基带IC 300提供包括用于指示每个VCO测量的预定位码的命令时，进行所述高频IC 200中的RFVCO和IFVCO的频率测量过程(测量和存储)。然而，根据本实施例，在所述高频IC200中什么也没有做(参见图7中的定时t2)。

在图7(A)所示类型的高频IC中，并行进行所述RFVCO和IFVCO的各个频带的频率测量。此后，利用对所述IFVCO进行频率测量使用的计数器对所述发射振荡器TXVCO进行频率测量。当所述频率测量完成时，对所述TXVCO 240b进行频率测量。因此，对所述RFVCO的频率测量更早地完成。在所述测量启动命令“字7”发射之后，在过去一段适当的时间之后，所述基带IC 300发送用于提供初始化设定命令的“字5和6”(参见图7中的定时t3)。当完成对所述TXVCO 240b的频率测量时，向所述控制电路260通报其结束。在所述频率测量完成之后，为了发射/接收，所述控制电路260初始化设定所述高频IC 200的内部。

当完成所述初始化设定时，将包括设定到所述寄存器21A和21B等中的值(关于将要使用的信道的频率信息)的命令“字1”从所述基带IC 300提供给所述高频IC 200。所述控制电路260进入用于启动所述VCO的一个预热模式(warmup)(参见图7中的定时t4)。用于提供发射或者接收命令的位也包含在该命令中。基于接收时由所述基带IC 300提供的频率信息根据所述位来进行将用于所述RFVCO250中的频带选择操作。然后，使所述RFVCO 250振荡，以便使RF-PLL回路处于锁定状态。

此后，当从所述基带IC300发送用于提供接收指令的命令“字2”时，所述控制电路260被置于接收模式，并且操纵所述接收***电路RXC以便放大和解调接收到的信号(参见图7中的定时t5)。在图7(A)所示类型的高频IC中，当提供所述命令“字1”时，对所述RFVCO进行频率测量，并随后锁定所述RF合成器。由于对所有频带进行该频率测量，因此与根据本实施例的所述高频IC相比，确定将要使用的频带所需的时间长，本实施例中通过所述对分检索***来确定将要使用的频带。当用于所述RFVCO的频带数是，例如16时，尽管图7(A)所示类型的高频IC即使正好及时(in time even so)，但是频带数量还是要增加。当所述频带数量达到256时，存在令人担心的情况是所述RF合成器261的锁定对于接收的启动来说并不及时。另一方面，由于在根据本实施例所述的高频IC中通过所述对分检索***确定将要使用的频带，因此即使频带数量增加，在启动接收之前，也可以可靠地终止所述RF合成器的锁定。

接着，当完成所述接收时，从所述基带IC 300提供一个包含频率信息的命令“字1”。所述控制电路260进入所述预热模式以再次驱动所述VCO(参见图7中的定时t6)。当用于提供发射或者接收指令的命令中的所述位表示发射时，启动所述IFVCO 230以便开始所述IF合成器262的锁定。此外，基于从所述基带IC 300提供的所述频率信息来进行用于所述RFVCO 250和所述TXVCO 240的频带选择操作。频带确定之后，分别使所述RF合成器261和所述TX-PLL回路处于锁定状态。此外，所述控制电路260启动当前预热模式中的所述偏移抵偿电路213，以便允许所述偏移抵偿电路213进行所述高增益放大器部件220A和220B中的所述放大器的输入DC偏移抵偿。本实施例中，选择将在所述TXVCO 240中使用的频带所需的时间可以在40微秒到50微秒的范围内。

此后，用于提供发射指令的命令“字3”从所述基带IC 300发射到所述高频IC 200。当接收到所述“字3”时，所述控制电路260进入发射模式，以便修改和放大发射信号(参见图7中的定时t7)。所述控制电路260开启所述发射转换器或者选择器开关SW4，并且根据GSM或者DCS/PCS对所述开关SW2等进行连贯的(even)的转换控制。顺便提及，所述接收模式和所述发射模式分别在称作“时间空挡”的时间单元(例如577微秒)中执行。

在图7(A)所示类型的高频IC中，当提供所述“字1”时，即使到达所述发射模式，也要对所述RFVCO和所述TXVCO进行频率测量，并随后锁定所述RF合成器和所述IF合成器。因此，确定将要使用的频带所需的时间变长(8毫秒)。然而，由于根据本实施例在所述高频IC中是通过所述对分检索***来确定将要使用的频带，因此即使频带数量增加，在开始接收之前，也可以可靠地完成所述RF合成器的锁定。

接着，将利用图8说明其中对RF-PLL应用了本发明的高频IC以及使用该高频IC的无线通讯***的一个实施例，该RF-PLL产生一个通常用来对发射信号进行升频变换和对接收信号进行降频变换的高频信号φRF。

本实施例应用于所谓的直接转换型高频IC。与图1中所示相同的电路和元件在图8中给出了相同的参考编号。省略了相同电路和元件的重复说明。尽管以简化形式示出了所述RF-PLL部分，但是它具有基本上类似于在图1所示的实施例中采用的所述TX-PLL电路的结构。图8所示的所述RF-PLL和图1所示的所述TX-PLL之间的主要差别在于，用RFVCO 10来代替所述TXVCO 11，并且所述RF-PLL不需要所述寄存器21A和21B以及运算单元22A、22B和23。

在图8所示的高频IC中，发射***电路包括：将从基带电路300提供的I和Q信号放大的放大器241；将所述放大的I和Q信号与由所述RFVCO 11产生的振荡信号φRF相结合，从而在其结果上影响调制和升频的混频器242；将所述调制信号放大的放大器243，等等。

图9示出了根据上述实施例的高频IC的器件结构。如图9所示，作为例子，根据本实施例的所述高频IC示出了使用SOI衬底来作为衬底的情况，在所述SOI衬底中，像单晶硅等的半导体层520通过夹在半导体层520和半导体衬底500之间的掩埋氧化物膜510形成(外延生长)在像硅等的半导体衬底500上。尽管可以用普通的硅芯片来作所述衬底，但是通过使用所述SOI衬底可以降低发射通过衬底的噪声量。在本实施例中，通过所谓的沟槽隔离区530将所述半导体层520分为多个岛状区521至524，所述沟槽隔离区530是通过挖掘这些沟槽以到达所述绝缘层510并且用绝缘材料或者绝缘体等填充这些沟槽而形成的。

在这些岛状区中，第一岛状区521形成有构成一个发射***电路TXC的元件。第二岛状区522形成有构成一个接收***电路RXC的元件。第三岛状区523形成有构成控制***电路CTC的振荡器和合成器261及262的模拟电路的元件，而第四岛状区524形成有构成数字电路(指的是图6中的符号ISL1)例如控制电路260和所述合成器261及262的寄存器、分频器、相位比较器等的元件。下面将说明图1所示的电路。所述TXVCO 11形成在所述第一岛状区521中，在所述第一岛状区521中形成有构成所述发射***电路TXC的元件。所述回路滤波器17和所述可变分频器12的所述预定标器121形成在所述第三岛状区522中。剩余电路形成在所述第四岛状区524中。

此外，在本实施例中，由这种厚绝缘层构成以便到达所述绝缘层510的隔离区531形成在形成有模拟电路的所述岛状区523、分别形成有所述发射***电路TXC和所述接收***电路RXC的所述岛状区521和所述岛状区522之间。可以在形成有所述发射***电路TXC的所述岛状区521和形成有所述接收***电路RXC的所述岛状区522之间提供一个由类似的绝缘层构成的隔离区。

顺便提及，图9示出了其中各自的元件分别形成在通过所述沟槽隔离区530隔离的各自的岛状区中的方式。这是为了便于说明而采取的方式。不必在通过所述沟槽隔离区530隔离的分立区中形成构成在它们的岛状区中形成的电路的所有元件。在图9中，在所述第二岛状区521中形成的元件对应于双极型晶体管，形成在所述第三岛状区523中的元件对应于电容性元件，形成在所述第四岛状区524中的元件对应于MOSFET。由于各个元件在结构上与已知的普通元件相同，因此省略了对它们的具体结构的描述。

由于如上所述，所述发射***电路TXC和所述接收***电路RXC形成在所述分立的岛状区中，因此能够抑制在所述发射***电路TXC中产生的噪声传到所述接收***电路RXC。在所述分立的岛状区中形成所述模拟和数字电路使其能够抑制信号精度的降低并抑制由于在所述数字电路中产生的噪声传到所述模拟电路中而导致信号失真的出现。此外，至于所述接收***电路RXC，可以形成所述隔离区以便隔离在图6中的符号ISL2表示的地点形成有构成电路的元件的区。由于构成所述放大器211和混频器MIX的元件在高频下工作，因此容易产生噪声。此外，由于所述高增益放大器部件220具有极高的增益，因此微小的噪声也会被放大。因此，通过所述隔离区隔离这些电路使其难以将在所述放大器211和混频器MIX中产生的噪声传到所述高增益放大器部件220。

图10(A)和10(B)示出了便携式电话的一种***结构例来作为使用根据本实施例的高频IC的一种无线通讯***的一个例子。图10(A)示出了使用应用了本发明的高频IC的一种便携式电话***，而图10(B)示出了使用了被认为是在本发明之前的高频IC的一种便携式***。

在图10(A)中，参考编号200表示根据本实施例的高频IC，Xta1表示与参考振荡器264的外部元件对应的晶体振荡器，参考编号300表示基带IC，而参考编号130表示功率放大器(模块)。这些IC和模块安装在一块印刷电路板600上。所述高频IC 200和所述晶体振荡器Xta1安装到一块绝缘板上并且构成为一个模块MDL。在图10(B)中，符号BLC1、BLC2和BLC3分别表示每个都包括一个振荡器(模块)和一个滤波器的方框。TCXO表示包含一个晶体振荡器的一个振荡模块。所述高频IC 200和振荡器及滤波器BLC1、BLC2和BLC3，以及所述振荡模块TCXO被进一步安装到所述绝缘板上并且可以构成为一个模块。

从图10(A)和图10(B)之间的比较可以看出，应该理解在使用应用了本发明的高频IC的便携式电话中，与使用先前考虑的高频IC的便携式电话相比，减小了所述高频IC及其***电路的尺寸，并且显著降低了所述***的封装密度。

虽然上面已经基于实施例具体描述了本发明人做出的发明，但是本发明并不限于这些实施例。例如，尽管构成本实施例使得所述VCO11被转换到256个频带的任意一个，但是可以采用128个频带或者512个频带等。尽管已经描述了不构成产生中频振荡信号的所述IFVCO以便能够在所述无线通讯***中根据本实施例选择多个频带中的任意一个的情况，但是本发明并不限于此。也可以构成所述IF-VCO，以便能够以与所述TX-VCO和RF-VCO类似的方式选择多个频带中的任意一个。可以构成所述IF-VCO，以便在所述预热模式中与所述TX-VCO和所述RF-VCO同时进行频带选择操作，即，在时间基础上与其并行。

虽然上面已经主要描述了将由本发明人做出的发明应用于在像便携式电话的无线通讯***中采用的高频IC的情况，这属于涉及(reaching)本发明背景的应用领域，但是本发明并不限于此。本发明甚至可以应用到用于无线LAN的高频IC和具有PLL电路的高频IC，该PLL电路将接收信号和发射信号结合以便产生一个用于进行频率转换和调制/解调的高频信号。

Claims (12)

1、一种通讯半导体集成电路器件，包括：

能够在多个频带进行振荡操作并且产生与接收信号结合的信号的第一振荡器；

将所述接收信号与由所述第一振荡器产生的所述振荡信号相结合并且将所述接收信号转换为一个低频信号的第一频率转换器；

能够在多个频带进行振荡操作并且产生具有期望频率的发射信号的第二振荡器；

包含所述第一振荡器，并且以从一个晶体振荡器输出的振荡信号作为参考信号产生具有期望频率的信号的高频信号发生器；

包括所述第一频率转换器的接收***电路；

包括所述第二振荡器的发射***电路，

其中所述通讯半导体集成电路器件形成在一块半导体衬底上，并且具有不进行发射和接收的第一工作模式、在开始发射或者接收之前进行准备的第二工作模式、以及进行发射或者接收的第三工作模式，

其中所述第一振荡器和所述第二振荡器在所述第一工作模式下不工作，

其中在所述第二工作模式中进行为所述第二振荡器或者所述第一和第二振荡器选择一个使用的频带的操作，以及

其中所述高频信号发生器、所述接收***电路和所述发射***电路分别形成在由绝缘体隔离的不同半导体区中。

2、根据权利要求1所述的通讯半导体集成电路器件，其中在形成有所述接收***电路的所述半导体区和形成有所述发射***电路的所述半导体区下面穿过夹在其间的公共绝缘体提供一个公共半导体区。

3、根据权利要求1所述的通讯半导体集成电路器件，其中所述发射***电路包含：一个信号合成器，该信号合成器将通过检测从所述第二振荡器输出的信号而得到的信号与由所述第一振荡器产生的所述振荡信号或者通过划分所述振荡信号而得到的信号相结合，从而产生具有与一个频率差对应的频率的信号；一个相位差检测器，该相位差检测器比较所述信号合成器的所述输出信号的相位和一个后调制的信号的相位，从而检测相位差；以及一个回路滤波器，该回路滤波器产生一个与通过所述相位差检测器检测的所述相位差对应的电压，并且提供一个控制回路，该控制回路通过由所述回路滤波器产生的所述电压来控制所述第二振荡器的所述振荡频率。

4、根据权利要求3所述的通讯半导体集成电路器件，进一步包括：

在所述控制回路打开状态下能够给所述第二振荡器提供一个预定电平的电位来作为控制电压的转换装置；

以一个指定的划分比来划分所述第二振荡器的所述输出信号的可变分频器；

以一个预定划分比来划分由所述第一振荡器产生的所述振荡信号的固定分频器；

将从所述可变分频器输出的信号相位与从所述固定分频器输出的信号相位进行比较，从而检测相位上超前或者滞后的相位比较器；以及

根据所述相位比较器的输出来确定将用在所述第二振荡器中的频带的频带选择电路，

其中在所述预定电平的电位已经通过所述转换装置提供给所述第二振荡器的状态下，所述频带选择电路重复执行所述可变分频器的输出信号的相位和所述固定分频器的输出信号的相位之间的比较，并基于所述比较结果改变选择频率，从而通过一个对分检索***选择最后选择的频带。

5、根据权利要求1所述的通讯半导体集成电路器件，进一步包括一个第三振荡器，该第三振荡器产生一个频率比所述第一振荡器产生的振荡信号频率低的振荡信号，

其中所述第一振荡器和所述第三振荡器基于从外部提供的关于振荡频率的信息分别进行振荡操作，而所述第二振荡器基于从关于所述第一振荡器的振荡频率的信息和关于所述第三振荡器的振荡频率的信息而得到的信息来进行振荡操作。

6、根据权利要求5所述的通讯半导体集成电路器件，其中所述第一振荡器和所述第二振荡器在时间上并行地且分别进行将要使用的频带的选择操作。

7、根据权利要求5所述的通讯半导体集成电路器件，其中构成所述第三振荡器，以能够在多个频带进行振荡操作，并且在时间上与所述第一振荡器和所述第二振荡器并行地进行所使用频带的选择操作。

8、根据权利要求7所述的通讯半导体集成电路器件，其中在所述第二工作模式下在所述第一振荡器和所述第二振荡器中进行使用频带的选择操作。

9、根据权利要求1所述的通讯半导体集成电路器件，其中所述频带选择电路具有一个偏移施加电路，所述偏移施加电路给表示所述第二振荡器的所述振荡频带的信号添加一个预定值，从而产生一个用于表示最后选择的频带的信号，所述第二振荡器的振荡频带是通过将所述可变分频器的所述输出信号相位和所述固定分频器的所述输出信号相位进行比较来选择的。

10、一种通讯半导体集成电路器件，包括：

能够在多个频带进行振荡操作并且产生一个与接收信号结合的信号的振荡器；

将所述接收信号和由所述振荡器产生的所述振荡信号相结合并且将所述接收信号转换为低频信号的第一频率转换器；

将一个后调制发射信号和由所述振荡器产生的所述振荡信号相结合并且将所述发射信号转换为高频信号的第二频率转换器；

包含所述振荡器，并且以一个晶体振荡器输出的振荡信号作为参考信号产生一个具有期望频率的信号的高频信号发生器，

包含所述第一频率转换器的接收***电路；以及

包含所述第二频率转换器的发射***电路，

其中所述通讯半导体集成电路器件形成在一块半导体衬底上，并且具有不进行发射和接收的第一工作模式、在开始发射或者接收之前进行准备的第二工作模式，以及进行发射或者接收的第三工作模式，

其中所述振荡器在所述第一工作模式不启动，

其中在所述第二工作模式进行所述振荡器使用频带的所述选择操作，以及

其中所述高频信号发生器、所述接收***电路和所述发射***电路分别形成在由绝缘体隔离的不同半导体区中。

11、根据权利要求1所述的通讯半导体集成电路器件，其中构成所述第一频率转换器以具有正交解调功能，在其中提供一个AD转换器，该AD转换器将由所述第一频率转换器解调的模拟I和Q信号转换为数字信号并且将其输出。

12、一种无线通讯***，包括：

根据权利要求5所述的通讯半导体集成电路器件；以及

进行发射-接收数据的基带处理的基带电路，

其中将关于所述振荡频率的信息从所述基带电路提供给所述通讯半导体集成电路器件。

Images