CN1607444A - 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法 - Google Patents
薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法 Download PDFInfo
- Publication number
- CN1607444A CN1607444A CNA2004100837050A CN200410083705A CN1607444A CN 1607444 A CN1607444 A CN 1607444A CN A2004100837050 A CNA2004100837050 A CN A2004100837050A CN 200410083705 A CN200410083705 A CN 200410083705A CN 1607444 A CN1607444 A CN 1607444A
- Authority
- CN
- China
- Prior art keywords
- gate
- pads
- electrode
- data
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
用减少数量的工序制造的薄膜晶体管(TFT)阵列基板包括:具有扩大接触面的栅极焊盘和数据焊盘,以方便与检测装置的检测针接触。具有该TFT阵列基板的液晶显示器件通过将检测针与栅极焊盘和数据焊盘接触进行检测。该TFT阵列基板包括第一、第二和第三导电图案组。第一导电图案组包括:栅极、栅极线和下栅极焊盘电极。第二导电图案组包括源极和漏极、数据线和下数据焊盘电极。第三导电图案组包括像素电极、上栅极焊盘电极和上数据焊盘电极。在第二导电图案组下,沿第二导电图案组设置半导体图案。栅极绝缘图案和保护膜图案位于没有第三导电图案组的区域上。
Description
本申请要求享有2003年10月14日、2003年12月17日、2003年12月29日和2003年12月30日在韩国递交的韩国专利申请P2003-71400、P2003-92698、P2003-98823和P2003-100989号的权益,以上申请可供参考。
技术领域
本发明涉及到液晶显示器件及其制造方法,具体涉及到在简化掩模工序下的一种薄膜晶体管(TFT)阵列基板及其制造方法。本发明还涉及到一种液晶显示器件的检测方法。特别涉及一种可能使检测工序方便的TFT阵列基板制造方法。
背景技术
液晶显示(LCD)器件通过选择性改变LCD面板中液晶材料的透光性来显示图像。液晶材料的透光性可以通过设置在下基板的像素电极和设置在上基板的公共电极之间产生的电场选择性地改变。
通常,LCD面板包括TFT阵列基板和滤色片基板,它们相互连接并且相互分离形成盒间隙。在盒间隙中分布有衬垫料以保持TFT阵列基板和滤色片基板之间距离一致,并且在包含衬垫料的盒间隙中排列有液晶材料。
典型的TFT阵列基板包括多条信号线、多个TFT和涂覆在其上对液晶材料分子进行定向的定向膜。滤色片阵列基板包括对具有预定范围波长的光进行选择性透过的滤色片;在像素电极外部区域阻止光透过的黑矩阵;和涂覆在其上对液晶材料分子进行定向的定向膜。
由于包括需要多轮掩模工序的半导体生产工艺,因此前面所描述的用于制造TFT阵列基板的工序复杂而且相对昂贵。众所周知,一轮掩模工序包括多个子工序如薄膜沉积、清洗、光刻、蚀刻、光刻胶剥离和检测等。为了降低TFT阵列基板制造的复杂性和成本,开发了一种使所需要的掩模工序的数量最少的工序。于是,研开发出一种四轮掩模工序,其从标准五轮掩模工序中减少一个必须的掩模工序。
图1所示为利用现有技术四轮掩模工序制造的TFT阵列基板的平面图。图2所示为沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图。
参见图1和图2,TFT阵列基板包括设置在下基板1上彼此交叉限定多个像素区域5的栅极线2和数据线4;在栅极线2和数据线4之间的栅极绝缘膜12;设置在栅极线2和数据线4各交叉点上的TFT 30;以及设置在像素区域上的像素电极22;设置在像素电极22与栅极线2重叠部分上的存储电容28;以及连接到数据线4的数据焊盘60。
每条栅极线2向相应的TFT 30的栅极6施加栅极信号。每条数据线4通过相应的TFT 30的漏极10向像素电极22施加像素信号。
TFT 30响应栅极线2施加的栅极信号,在像素电极上充入并保持相应数据线4施加的像素信号。因此,每个TFT 30包括连接到相应栅极线2的栅极6,连接到相应数据线4的源极8,和连接到相应像素电极22的漏极10。每个TFT 30还包括与栅极6重叠并且被栅极绝缘图案12隔开的有源层14。有源层14在源极8和漏极10之间的部分形成一沟道。在有源层14上形成一欧姆接触层16,其与重叠的数据线14、源极8和漏极10还有重叠的下数据焊盘电极62和存储电极28欧姆接触。
每个像素电极22通过贯穿保护膜18的第一接触孔20连接到相应TFT 30的漏极10。
每个存储电容40包括栅极线2和与栅极线2重叠部分的存储电极,其中两个导体被栅极绝缘膜12、有源层14和欧姆接触层16隔开。像素电极22通过贯穿保护膜18的第二接触孔42连接到存储电极28。具有如上所述的构造,存储电容40使得充入到像素电极22的像素信号可以均匀保持,直到像素电极充入下一个像素信号。
每条栅极线2通过相应的栅极焊盘50连接到栅极驱动器(未示出)。因此,栅极焊盘50包括下栅极焊盘电极52和上栅极焊盘电极54。下栅极焊盘电极52是栅极线2的延伸,并且通过贯穿栅极绝缘膜12和保护膜18的第三接触孔56与上栅极焊盘电极54连接。
每条数据线4通过相应的数据焊盘60连接到数据驱动器(未示出)。因此,数据焊盘60包括下数据焊盘电极62和上栅数据焊盘电极64。下数据焊盘电极62是数据线4的延伸,并且通过贯穿保护膜18的第四接触孔66与上数据焊盘电极64连接。
通常,当TFT 30向像素电极22施加像素信号和向公共电极施加参考电压时,形成在滤色片阵列基板上(未示出)的公共电极和像素电极22之间产生电场。液晶分子具有特别的介电各向异性。因此,当出现电场时,液晶分子在TFT阵列基板和滤色片基板之间旋转以垂直排列。施加电场的强度决定了液晶分子的旋转程度。因此,通过改变施加电场的强度,可以用像素区显示灰度级。
以下要具体参照图3A到图3D详细描述适合四轮掩模工序的具有上述结构的薄膜晶体管基板的一种制造方法。
参见图3A,在下基板1上用第一掩模工序形成包括栅极线2,栅极6和下栅极焊盘电极52的第一导电图案组。
具体地说,在下基板1的整个表面上用溅射等沉积技术形成一栅极金属层。典型的栅极金属层包括一铝族金属。然后用光刻法和蚀刻技术使用重叠的第一掩模图案对栅极金属层构图,以形成前述的第一导电图案组。
参见图3B,栅极绝缘膜12涂覆在设有栅极金属图案的下基板1的整个表面上。
进而用第二掩模工序在栅极绝缘膜12上设置包括有源层14和欧姆接触层16的半导体图案和包括数据线4、源极8、漏极10、下数据焊盘电极62和存储电极28的第二导电图案组。
具体地说,利用诸如等离子增强化学气相沉积法(PECVD)和溅射等沉积技术在具有第一导电图案组的下基板1的整个表面上依次形成栅极绝缘膜12、第一和第二导电层和数据金属层。此处的栅极绝缘膜12用诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。从半导体层形成的有源层14包括没有掺杂的非晶硅。欧姆接触层16由第二半导体层形成并且包括n+掺杂非晶硅。数据金属膜包括钼(Mo)、钛(Ti)、钽(Ta)。
然后,在整个数据金属层上形成光刻胶膜,并且采用第二掩模图案进行光刻构图。具体地说,用一种在依次形成的TFT沟道部分具有衍射曝光部分的衍射曝光掩模作为第二掩模图案,通过对第二掩模图案曝光和显影,形成光刻胶图案,其中保留在相应沟道部分的光刻胶膜具有比保留在沟道外部区域的光刻胶膜相对较低的高度。
接下来,在湿蚀刻工序中用光刻胶图案作为掩模对数据金属层构图,以形成前述的第二导电图案组(如数据线4、源极8、漏极10和存储电极28),其中,源极8和漏极10在沟道部分的区域相互连接。接下来,在干蚀刻法工序中用光刻胶图案作掩模,依次对第一半导体层和第二半导体层构图,以形成有源层14和欧姆接触层16。
在有源层14和欧姆接触层16形成以后,用灰化工序从沟道部分区域去除高度相对较低的那部分光刻胶。执行灰化工序后,在沟道外部区域相对较厚的光刻胶变薄,但是仍然保留。在干蚀刻法中,用光刻图案作掩模,对排列在沟道部分区域内的部分第二导电图案和欧姆接触层16进行蚀刻。因此,沟道部分的有源层14被曝光,源极8与漏极10不再连接,用剥离工序清除留下的光刻胶图案。
接下来对照图3C,在下基板1的整个表面上涂覆保护膜18,并且位于栅极绝缘膜12、第二导电图案组和有源层14的上面。用第三掩模工序依次形成贯穿保护膜18的第一到第四接触孔20、42、56和66。
具体地说,在下基板的整个表面并且在栅极绝缘膜12、第二导电图案组和有源层14的上面用诸如等离子增强化学气相沉积法(PECVD)等沉积技术形成保持膜18。保护膜18有代表性地包括诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料或者诸如丙烯酸有机化合物、BCB(苯并环丁烯)或者PFCB(全氟环丁烷)具有低介电常数的有机化合物。然后,整个在保护膜18上排列第三掩膜图案,并且用光刻和蚀刻工序对保护膜18进行构图,以定义第一到第四接触孔20,42,56,和66。第一接触孔20贯穿保护膜18以暴露出漏极10,第二接触孔42贯穿保护膜18以暴露存储电极28,第三接触孔56贯穿保护膜18和栅极绝缘膜12以暴露出下栅极焊盘电极52,和第四接触孔贯穿保护膜18以暴露出下数据焊盘电极62。
接下来参照图3D,在第四掩模工序中,在保护膜18中形成包括像素电极22、上栅极焊盘电极54和上数据焊盘电极64的第三导电图案组。
具体地说,在具有第一到第四接触孔20、42、56和66的保护膜18的整个表面上,用诸如溅射法等沉积法涂覆透明导电材料。典型的透明导电材料包括氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)或者氧化铟锡锌(ITZO)。在第四掩模工序中,用光刻和蚀刻工序对透明导电材料进行构图,以形成前述的第三导电图案组(如像素电极22、上栅极焊盘电极54和上数据焊盘电极64)。
因此,像素电极22通过第一接触孔20电连接到漏极10上,同时通过第二接触孔42电连接到存储电极28上。上栅极焊盘电极54通过第三接触孔56电连接到下栅极焊盘电极52,并且上数据焊盘电极64通过第四接触孔66电连接到下数据焊盘电极62上。
前述的TFT阵列基板用具有超过先前已知的五轮掩模工序优点的四轮掩模工序形成,但是四轮掩模工序仍然具有不希望的复杂性及其高成本。因此,总希望制造TFT阵列基板的工序具有低复杂性及其低成本。
发明内容
因此,本发明提供一种薄膜晶体管阵列基板及其制造方法,使用该薄膜晶体管基板的液晶显示器件及其制造方法,以及液晶显示器件的检测方法,其可以避免由于现有技术限制和缺点而引起的一个或更多问题。
本发明的一个优点是提供一种减少掩模工序数量的薄膜晶体管阵列基板及其制造方法,使用该薄膜晶体管基板的液晶显示器件及其制造方法,和液晶显示面板检测方法。
本发明的另一个优点是提供一种减少掩模工序数量的薄膜晶体管阵列基板及其制造方法,使用该薄膜晶体管基板的液晶显示器件及其制造方法,和在自动检测工序中可方便接触自动检测针的液晶显示器件检测方法。
下面的描述阐明本发明另外的特点和优点,一部分可以通过描述清晰得到,或者通过实施本发明而得到。本发明的目的和另外的优点可以通过说明书及其权利要求范围特别指出的结构和附图来实现和获得的。
为了实现这些目的和其他优点,并根据本发明的目的,作为概括性和广义上的描述,一种薄膜晶体管阵列基板包括:设置在第一基板上的第一导电图案组,其包括栅极、与栅极相连接的栅极线和与栅极线相连接的下栅极焊盘电极;设置在基板上的第二导电图案组,其包括源极、漏极、与源极相连接的数据线和与数据线相连接的下数据焊接电极;在第二导电图案组下沿第二导电图案组设置的半导体图案;设置在基板上的第三导电图案组,其包括与漏极相连接的像素电极、与下栅极焊盘电极相连接的上栅极焊盘电极和与下数据焊盘电极一侧表面相连接的上数据焊盘电极,其中上数据焊盘电极接触基板;在第一和第二导电图案组之间的栅极绝缘图案;和在第三导电图案组的像素电极、上栅极焊接电极和上数据焊盘电极之间的保护膜图案。
本发明的另一个方面,上栅极焊盘电极和上数据焊盘电极中至少一个的线宽大于检测针的宽度。
本发明的另一个方面,上栅极焊盘电极和上数据焊盘电极中至少一个线宽大于26μm。
本发明的另一个方面,上栅极焊盘电极和上数据焊盘电极中至少一个线宽约为34μm到38μm。
本发明的另一个方面,薄膜晶体管阵列基板还可以包括至少一数据接触孔,以暴露出基板和下数据焊盘电极的至少一侧表面。
本发明的另一个方面,至少一个数据接触孔包括暴露出下数据焊盘电极的第一侧表面的第一数据接触孔和距离第一接触孔预定距离的第二数据接触孔,其可以暴露出下数据焊盘的第二侧表面。
本发明的另一方面,薄膜晶体管阵列基板在上数据焊盘电极和第一基板之间的至少一数据接触孔内还可以包括至少一虚拟图案。
本发明的另一方面,虚拟图案具有与栅极绝缘图案相同的材料。
本发明的另一方面,像素电极可以与基板和漏极的一侧表面相接触。
本发明的另一方面,薄膜晶体管阵列基板还包括一存储电容,其中存储电容包括栅极线、重叠在栅极线和栅极绝缘图案上的存储电极和位于栅极线和存储电极之间的半导体图案,其中存储电极与像素电极的一侧表面接触。
依据本发明的原理,一种薄膜晶体管阵列基板可以包括:设置在基板上的栅极线;与栅极线交叉并限定像素区域的数据线;在栅极线和数据线之间的栅极绝缘膜;在像素区上并与薄膜晶体管相连接的像素电极;与栅极线相连接的栅极焊盘;和与数据线相连接的数据焊盘,其中栅极焊盘和数据焊盘至少一个与基板相连接并且具有暴露的透明导电材料。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于检测针的宽度。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于26μm。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽约为34μm到38μm。
本发明的另一方面,栅极焊盘包括透明导电材料,并且薄膜晶体管阵列基板还包括在栅极焊盘的透明导电材料上的栅极金属材料,其中,通过栅极导电金属材料至少暴露出栅极焊盘透明导电材料的一部分。
本发明的另一方面,栅极线和栅极包括透明导电材料,并且薄膜晶体管阵列基板还包括与栅极线和栅极的透明导电材料一部分重叠的栅极金属材料。
本发明的另一方面,透明导电材料至少包括TO、ITO、IZO和ITZO中的一种,并且栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
依据本发明的原理,一种液晶显示器件包括与滤色片阵列基板相连接的薄膜晶体管阵列基板。薄膜晶体管阵列基板包括在第一基板上的栅极线;与栅极线相交叉的数据线;在栅极线和数据线的交叉点上的薄膜晶体管;覆盖薄膜晶体管的保护膜;与薄膜晶体管相连接的像素电极;和至少与栅极线和数据线中的一个相连接的焊盘,其中焊盘包括与第一基板接触的透明导电材料。当连接时,滤色片基板覆盖保护膜,并且保护膜和滤色片阵列基板暴露出焊盘的透明导电材料。
本发明的另一方面,焊盘可以包括与栅极线相连接的栅极焊盘和与数据线相连接的数据焊盘。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于检测针的宽度。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于26μm。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽约为34μm到38μm。
本发明的另一方面,栅极焊盘包括透明导电材料,并且薄膜晶体管阵列基板还可以包括设置在栅极焊盘的透明导电材料上的栅极金属材料,其至少暴露出栅极焊盘透明导电材料的一部分。
本发明的另一方面,栅极线和栅极包括透明导电材料,并且薄膜晶体管阵列基板还包括与栅极线和栅极的透明导电材料一部分重叠的栅极金属材料。
本发明的另一方面,透明导电材料至少包括TO、ITO、IZO和ITZO中的一种,并且栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
本发明的另一方面,液晶显示器件还包括贯穿栅极焊盘的栅极绝缘膜和栅极金属材料的一接触孔,其中该接触孔暴露出栅极焊盘透明导电材料的一部分;与通过该接触孔暴露的栅极焊盘透明导电材料的一部分相连接的导电膜。
依据本发明的原理,一种薄膜晶体管的制造方法包括:在基板上形成一第一导电图案组,其中该第一导电图案组包括栅极、与栅极相连接的栅极线和与栅极线相连接的下栅极焊盘电极;在基板和第一导电图案组上形成栅极绝缘膜;在栅极绝缘膜上形成第二导电图案组,其中第二导电图案组包括源极、漏极、与源极相连接的数据线和与数据线相连接的下数据焊盘电极;在第二导电图案组下并沿着第二导电图案组形成半导体图案;在基板上形成第三导电图案组,其中第三导电图案组可以包括与漏极相连接的像素电极、与下栅极焊盘电极相连接的上栅极焊盘电极和与下数据焊盘电极的一侧表面相连接的上数据焊盘电极;在第一导电图案组和第二导电图案组之间形成栅极绝缘图案;和在第三导电图案组的像素电极、上栅极焊盘电极和上数据焊盘电极之间形成保护膜。
本发明的另一方面,形成第三导电图案组的步骤包括至少形成上栅极焊盘电极和上数据焊盘电极中一个,其线宽比检测针的宽度更宽。
本发明的另一方面,上栅极焊盘和上数据焊盘中至少一个的线宽大于26μm。
本发明的另一方面,上栅极焊盘和上数据焊盘中至少一个的线宽约为34μm到38μm。
本发明的另一方面,形成栅极绝缘图案和保护膜图案的步骤包括至少形成一个贯穿栅极绝缘图案、保护膜图案和下数据焊盘电极至少一侧表面的数据接触孔,其中至少一数据接触孔暴露出基板和下数据焊盘电极至少一侧表面。
本发明的另一方面,形成栅极绝缘图案和保护膜图案的步骤包括:形成第一数据接触孔,用于暴露出所述下数据焊盘电极的第一侧表面;和形成第二数据接触孔,其与所述第一接触孔相距预定距离,并且暴露出所述下数据焊盘电极的第二侧表面。
本发明的另一方面,该方法进一步还包括在上数据焊盘电极和第一基板之间的至少一个数据接触孔内形成至少一虚拟图案。
本发明的另一方面,形成虚拟图案的步骤可以包括:通过在基板和下数据焊盘电极上形成保护膜;在保护膜上形成光刻胶图案;利用光刻胶图案为掩模,在第一蚀刻混合气体的作用下蚀刻保护膜以形成保护膜图案,其中第一蚀刻气体包括O2和SF6,并且O2比SF6多;利用光刻胶图案作为掩模,在包含O2和SF6的第二蚀刻混合气体的作用下蚀刻下数据焊盘电极,其中SF6比O2多;利用光刻胶作为掩模,在包括有Cl2和HCl的第三蚀刻混合气体的作用下部分蚀刻半导体图案以保留部分半导体图案;和利用保留下来的部分半导体图案作为掩模,部分地蚀刻栅极绝缘膜以保留部分栅极绝缘膜。
本发明的另一方面,第一蚀刻混合气体的比例为SF6∶O2约为1∶3。
本发明的另一方面,第二蚀刻混合气体的比例为SF6∶O2约为3~10∶1。
本发明的另一方面,第三导电图案组、栅极绝缘图案和保护膜图案的形成步骤可以包括:在栅极绝缘膜和第二导电图案组上形成保护膜;在保护膜上形成光刻胶图案;利用光刻胶图案为掩模,在蚀刻气体的作用下蚀刻保护膜、栅极绝缘膜、漏极和半导体图案以形成栅极绝缘图案和保护膜图案,其中漏极和半导体图案在包括SF6和O2的蚀刻气体的作用下被蚀刻,以使得漏极的一侧表面与保护图案和栅极绝缘图案的一侧表面共平面;在基板上和保护图案、栅极绝缘图案和光刻胶图案的一侧表面上沉积透明导电材料;通过去除光刻胶图案和在光刻胶图案的透明导电材料部分以形成第三导电图案组。
本发明的另一方面,该方法进一步还包括:在栅极线上形成被栅极绝缘图案和半导体图案与栅极线相分离的一存储电极,其中存储电极可以形成存储电容,并且可以与像素电极的一侧表面相接触。
依据本发明的另一方面,一种薄膜晶体管的制造方法可以包括:在基板上形成一栅极线;形成一数据线,其与栅极线相交叉以限定一像素区域,在栅极线和数据线之间形成一栅极绝缘膜;在数据线和栅极线的交叉点形成一薄膜晶体管;在基板的像素区域上形成与薄膜晶体管相连接的一像素电极;形成与栅极线相连接的栅极焊盘和与数据线相连接的数据焊盘,其中栅极焊盘和数据焊盘中至少一个与基板相接触并且包括一透明导电材料;至少暴露出栅极焊盘和数据焊盘中至少一个的透明导电材料的一部分。
本发明的另一方面,暴露步骤可以包括定义一具有线宽比检测针宽度更宽的暴露区域。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于26μm。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个的暴露的透明导电材料的线宽约为34μm到38μm。
本发明的另一方面,栅极焊盘包括透明导电材料,并且该方法进一步还包括在栅极焊盘的透明导电材料上形成栅极金属材料,并且去除一部分栅极金属材料,以至少暴露出栅极焊盘透明导电材料的一部分。
本发明的另一方面,栅极线包括透明导电材料,并且该方法进一步还包括在薄膜晶体管的栅极线和栅极的透明导电材料上形成栅极金属材料。
本发明的另一方面,透明导电材料至少包括TO、ITO、IZO和ITZO中的一种,并且栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
依据本发明的原理,一种液晶显示器件的制造方法包括:形成薄膜晶体管;形成滤色片基板;和连接薄膜晶体管阵列基板和滤色片基板。薄膜晶体管阵列基板的形成步骤包括:在第一基板上形成栅极线;形成与栅极线相交叉的数据线;在栅极线和数据线的交叉点形成薄膜晶体管;在薄膜晶体管上形成保护膜;形成与薄膜晶体管相连接的像素电极;和形成至少与栅极线和数据线中的一个相连接的焊盘,其中焊盘包括有与第一基板接触的透明导电材料。在连接之后,滤色片阵列基板覆盖保护膜。该方法还包括至少暴露出在焊盘保护膜内的透明导电材料的一部分。
本发明的另一方面,形成焊盘的步骤可以包括:形成与栅极线相连接的栅极焊盘和形成与数据线相连接的数据焊盘。
本发明的另一方面,暴露步骤可以包括至少暴露出栅极焊盘和数据焊盘中至少一个的透明导电材料的一部分,以限定线宽比检测针的宽度相对更宽的暴露区域。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于26μm。
本发明的另一方面,栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽约为34μm到38μm。
本发明的另一方面,栅极焊盘包括透明导电材料,并且该方法进一步还包括在栅极焊盘的透明导电材料上形成一栅极金属材料,并且去除一部分栅极金属材料,以至少暴露出栅极焊盘透明导电材料的一部分。
本发明的另一方面,栅极线包括透明导电材料,并且该方法进一步还包括在和薄膜晶体管的栅极线和栅极的透明导电材料上形成一栅极金属材料。
本发明的另一方面,透明导电材料至少包括TO、ITO、IZO和ITZO中的一种,并且栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
本发明的另一方面,该方法还包括形成贯穿栅极焊盘的栅极绝缘膜和栅极金属材料的接触孔,其中该接触孔可以暴露出栅极焊盘透明导电材料的一部分;和向被接触孔暴露的透明导电膜的部分设置导电膜。
依据本发明的原理,一种液晶显示器件的检测方法包括:将已构图的保护膜暴露出的在液晶显示器件的栅极焊盘和数据焊盘中的至少一个表面上形成的透明导电材料与检测针直接接触;其中,检测针宽度为第一宽度,栅极焊盘和数据焊盘中至少一个的线宽度为比第一宽度相对更宽的第二宽度,栅极焊盘与液晶显示器件的栅极线相连接,数据焊盘与液晶显示器件的数据线相连接;从检测针向所连接的栅极焊盘和数据焊盘中的一个施加信号;和基于施加的信号检测栅极线和数据线中是否至少有一个是有缺陷的。
本发明的另一方面,检测针的宽度小于26μm,暴露出的透明导电材料的线宽大于26μm。
应该意识到,以上对本发明的概述和下文的详细说明都是示例性和解释性的,都是为了进一步解释所要保护的本发明。
附图说明
所包括的用来进一步理解本发明并且作为说明书一部分的附图表示了本发明的实施例,并且连同说明书一起用来解释本发明的原理。
在附图中:
图1所示为使用现有四轮掩模工序制造的薄膜晶体管(TFT)阵列基板的平面图;
图2所示为沿图1中的I-I’线提取的薄膜晶体管阵列基板的截面图;
图3A到图3D所示为图1和图2中所示的薄膜晶体管阵列基板的一种制造方法;
图4所示为按照本发明第一实施例的薄膜晶体管阵列基板的平面图;
图5是沿图4中II-II’线提取的薄膜晶体管阵列基板的截面图;
图6A和图6B所示为分别用来解释按照本发明第一实施例的薄膜晶体管阵列基板制造方法中的第一掩模工艺的平面图和截面图;
图7A和图7B所示为分别用来解释按照本发明第一实施例的薄膜晶体管阵列基板制造方法中的第二掩模工艺的平面图和截面图;
图8A到图8C所示为用来详细解释按照本发明第一实施例的薄膜晶体管阵列基板制造方法中的第二掩模工艺的截面图;
图9A和图9B所示为分别用来解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法中的第三掩模工艺的平面图和截面图;
图10A到图10E所示为用来详细解释按照本发明第一实施例的薄膜晶体管阵列基板制造方法中的第三掩模工艺的截面图;
图11所示为按照本发明第二实施例的薄膜晶体管阵列基板的的平面图;
图12是沿图11中III-III’线提取的薄膜晶体管阵列基板的截面图;
图13A到图13C所示为解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法的截面图;
图14所示为具有图4中所示的TFT阵列基板的液晶显示器件的平面图;
图15所示为沿图14中IV-IV′提取的液晶显示器件的截面图;
图16所示为具有图11中所示的TFT阵列基板的液晶显示器件的平面图;
图17所示为沿图16中V-V′提取的液晶显示器件的截面图;
图18所示为按照本发明第三实施例的薄膜晶体管阵列基板的的平面图;
图19是沿图18中VI-VI’线提取的薄膜晶体管阵列基板的截面图;
图20A和图20B所示为分别用来解释按照本发明第三实施例的薄膜晶体管阵列基板制造方法中的第一掩模工艺的平面图和截面图;
图21A和图21C所示为分别用来解释按照本发明第三实施例的薄膜晶体管阵列基板制造方法中的第二掩模工艺的平面图和截面图;
图22A和图22D所示为分别用来解释按照本发明第三实施例的薄膜晶体管阵列基板制造方法中的第三掩模工艺的平面图和截面图;
图23所示为非连续形成像素电极的截面图;
图24所示为按照本发明第四实施例的薄膜晶体管阵列基板的的平面图;
图25是沿图24中VII-VII’线提取的薄膜晶体管阵列基板的截面图;
图26A到图26D所示为图25中形成虚拟图案的过程;
图27所示为按照本发明第五实施例的薄膜晶体管阵列基板数据焊盘的平面图;
图28是沿图27中VIII-VIII’线提取的薄膜晶体管阵列基板数据焊盘的截面图;
图29A到29D所示为解释图27和图28中数据焊盘制造方法的截面图;
图30所示为按照本发明第六实施例的薄膜晶体管阵列基板数据焊盘的平面图;
图31是沿图30中IX-IX’线提取的薄膜晶体管阵列基板数据焊盘的截面图;和
图32A到32D所示为解释图31中数据焊盘制造方法的截面图。
具体实施方式
以下根据附图示例,具体描述本发明的优选实施例。
图4为根据本发明第一实施例的TFT阵列基板的平面图。图5示出了沿图4中线II-II’提取的TFT阵列基板的截面图。
参考图4和5,本发明第一实施例的TFT阵列基板可包括,例如,彼此交叉形成在下基板101上并限定多个像素区105的栅极线102和数据线104;一形成于栅极线102和数据线104之间的栅极绝缘图案112;形成于栅极线102和数据线104每个交点的薄膜晶体管130;形成于每个像素区的像素电极122;在存储电极128和栅极线102重叠区形成的存储电容140,一从栅极线102延伸而来的栅极焊盘150,以及一从数据线104延伸出的数据焊盘160。
每条栅极线102可接收一栅极信号,每条数据线104可接收一数据信号。响应施加到栅极线102的栅极信号,TFT130在像素电极122中充电并保持施加到相应的数据线104的一像素信号。从而,每个TFT130可以包括一连接到相应栅极线102上的栅极106,一连接到相应数据线104上的源极108,以及一连接到相应像素电极122的漏极电极110。
进而,每个薄膜晶体管130可包括一与栅极电极106重叠的有源层114,其在重叠处被栅极绝缘图案112绝缘。从而,在有源层114在源极108和漏极110之间的的部分形成一沟道。一欧姆接触层116形成在有源层114上,并与重叠的数据线104、源极108、漏极110和存储电极128欧姆接触。在本发明的另一方面,可以去除相邻液晶单元间的有源层114和欧姆接触层116部分以防止信号干扰。
正如下面将要详述的那样,栅极电极106,栅极线102,栅极焊盘150,数据焊盘160以及像素电极122构成第一导电图案组。在本发明的一方面,栅极电极106,栅极线102和栅极焊盘150,包括透明导电材料170和置于其上的栅极金属材料172。在本发明的另一方面,数据焊盘160和像素电极122,仅包括透明导电材料170。本发明还具有的一种情况是,数据焊盘160在数据线104下的部分包括透明导电材料170和重叠的栅极金属材料172。
每个像素电极122可包括透明导电材料170并与相应TFT130的漏极电极110直接接触。
每个存储电容140可包括栅极线102和与栅极线102重叠的存储电极128,此两导体被栅极绝缘图案112,有源层114和欧姆接触层116分隔。存储电极128与像素电极122直接接触。如上述结构,存储电容140使得像素电极122中充入的像素信号可以一直保持到下一像素信号充入像素电极122。
栅极信号通过相应的栅极焊盘150提供给每一栅极线102。从而,每个栅极焊盘150连接到一提供栅极信号的栅极驱动器(未示出)上。在本发明的一方面,每个栅极焊盘150可包括透明导电材料170和重叠的栅极金属材料172。在本发明的另一方面,栅极线102和栅极电极106可也包括透明导电材料170和重叠的栅极金属材料172。本发明的另一方面是,至少有一部分栅极焊盘150的透明导电材料170,通过贯穿栅极焊盘150内的栅极绝缘图案112和栅极金属材料172形成的接触孔暴露出来。
数据信号可以通过相应的数据焊盘160提供给每条数据线104。从而,每个数据焊盘160连接到提供数据信号的数据驱动器(未示出)上。在本发明的一方面,每个数据焊盘160包括透明导电材料170并与数据线104直接接触,其中数据焊盘160中的部分透明导电材料170通过数据线104暴露出来。或者,数据焊盘160包括透明导电材料170,以及在与数据线104重叠的区域形成在透明导电材料170上的栅极金属材料172。
在运行中,当TFT130向像素电极122提供一像素信号,并当向形成在滤色片阵列基板(未示出)上的公共电极上施加一参考电压时,在像素电极122和公共电极之间形成一电场。液晶分子具有特殊的介电各项异性。因而,在电场存在的情况下,液晶分子旋转,并在TFT和滤色片阵列基板中排列。所施加电场的强度决定液晶分子旋转的程度。从而,可以通过变化所施加电场的强度,光源(未示出)发出的具有不同灰度级的光可通过像素区进行发射。
根据本发明的原理,透明导电材料170具有很强的抗腐蚀能力。因此,如上所述,透明导电材料170在栅极焊盘150和数据焊盘160内形成的部分暴露出来,以保证抗腐蚀的高可靠性。进而,可以防止具有暴露出透明导电材料170的栅极焊盘150和数据焊盘160在重复连接和拆离带式载体封装(TCP)时损坏。
图6A和6B分别为解释根据本发明第一实施例TFT阵列基板的制造方法中的第一掩模工序的平面图和截面图。
参考图6A和6B,第一导电图案组在第一掩模工序中形成于下基板101上。在本发明的一方面,第一导电图案组包括:像素电极122,栅极线102,栅极电极106,栅极焊盘150和数据焊盘160。
根据本发明的原理,第一导电图案组包括采用溅射或类似技术,依次沉积在下基板101上的透明导电材料170和栅极金属材料172。在本发明的一方面,透明导电材料170可包括如氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等类似材料,或其结合。在本发明的另一方面,栅极金属材料172可包括诸如铝族金属(如铝/钕(AlNd)等),钼(Mo)、铜(Cu)、铬(Cr)、钽(Ta)、钛(Ti)等金属材料或其结合。可采用光刻和蚀刻技术通过第一掩模图案对透明导电材料170和栅极金属材料172构图,以形成前述第一导电图案组。从而栅极线102、栅极电极106、栅极焊盘150、数据焊盘160以及像素电极122可以具有包括透明导电材料170和栅极金属材料172的双层结构。
图7A和7B分别为概括描述根据本发明第一实施例的TFT阵列基板制造方法中的第二掩模工序的平面图和截面图。
参见图7A和7B,栅极绝缘图案112和包括有源层114和欧姆接触层116的半导体图案,通过第二掩模工序在下基板101和第一导电图案上形成。根据本发明的原理,栅极绝缘图案112和有源层114以及欧姆接触层116在形成时暴露出栅极焊盘150、数据焊盘160和像素电极122。在本发明的一方面,栅极金属材料172通过栅极绝缘图案112和有源层114以及欧姆接触层116暴露出来的部分可以被去除,以完全将数据焊盘160和像素电极122之间的透明导电材料170暴露出来。在本发明的另一方面,形成的第一接触孔180贯穿半导体图案、栅极绝缘图案112和栅极焊盘150内的栅极金属材料172部分,以部分暴露出包括在栅极焊盘150内的透明导电材料170。
下面将结合图8A至8C详细描述图7A和7B描述的第一实施例的第二掩模工序。
参见图8A,栅极绝缘薄膜111,第一半导体层115以及第二半导体层117依次形成在下基板101和第一导电图案组上。在本发明的一方面,栅极绝缘薄膜111和第一半导体层115及第二半导体层117通过如PEVCD,溅射等沉积技术形成。在本发明的另一方面,栅极绝缘薄膜111可以包括如氮化硅(SiNx)、氧化硅(SiOx)的无机绝缘材料。在本发明的另一方面,第一半导体层115可以包括没有掺杂的非晶硅。本发明的另一方面,第二半导体层117可包括N型或P型掺杂的非晶硅。
接着,第一光刻胶薄膜156在第二半导体层117的整个表面形成,并通过第二掩模图案162以光刻法进行构图。根据本发明的原理,第二掩模图案162可包括一采用适合的透明材料形成的第二基板和在第二基板152上屏蔽区S2内的多个屏蔽部分154,其中屏蔽区S2被曝光区S1分隔开。
参见图8B,采用第二掩模图案162,第一光刻胶薄膜156,有选择地通过曝光区S1进行曝光和显影,从而形成第一光刻胶图案158。栅极绝缘薄膜111和第一半导体层115及第二半导体层117接着进行构图,通过第一光刻胶图案158,采用光刻和蚀刻技术分别形成栅极绝缘图案112和包括有源层114及欧姆接触层116的半导体图案。在本发明的一方面,栅极绝缘图案112,以及有源层114和欧姆接触层116,可构图将像素电极122和数据焊盘160暴露出来。进而,第一接触孔180可贯穿栅极绝缘图案112和有源层114及欧姆接触层116形成,将栅极焊盘150的一部分暴露出来。在本发明的另一方面,栅极绝缘图案112和有源层114以及欧姆接触层116的宽度大于第一导电图案组的结构宽度,以防止TFT130的沟道特性恶化。从而,在形成栅极绝缘图案112和有源层114及欧姆接触层116后,栅极焊盘150、像素电极122以及数据焊盘160内的栅极金属材料172,被暴露出来。在形成栅极绝缘图案112和有源层114及欧姆接触层116后,第一光刻胶图案158被剥离。
接着,参见图8C,暴露的栅极金属材料172部分,可以采用栅极绝缘图案112和有源层114及欧姆接触层116作为掩模,用湿蚀刻工艺去除。从而,数据焊盘160和像素电极122内的全部栅极金属材料172被去除,暴露出其中的全部透明导电材料170,同时,栅极焊盘150内的栅极金属材料172被去除,发暴露出在第一接触孔180内的透明导电材料170。
图9A和9B分别为概括描述根据本发明第一实施例TFT阵列基板的制造方法中的第三掩模工序的平面图和截面图。
参见图9A和9B,在第三掩模工序中,第二导电图案组形成在下基板101和栅极绝缘图案112、有源层114及欧姆接触层116上。在本发明的一方面,第二导电图案组包括数据线104,源极108,漏极110以及存储电极128。
下面将结合图10A至10E详细描述图9A和9B描述的第一实施例的第三掩模工序。
参见图10A,数据金属层109形成在下基板101,栅极绝缘图案112以及有源层114和欧姆接触层116上。在本发明的一方面,数据金属层109可用如溅射等沉积技术形成。在本发明的另一方面,数据金属层109可包括如钼(Mo),铜(Cu),等金属,或其结合。
接着在数据金属层109的整个表面形成第二光刻胶薄膜178并采用第三掩模图案161进行光刻法构图。根据本发明的原理,第三掩模图案161为一局部曝光掩模。例如,第三掩模图案161包括一以适合的透明材料形成的掩模基板164、掩模基板164上的屏蔽区S2内的多个屏蔽部分166,以及在掩模基板164上的局部曝光区S3内的局部曝光部分(例如,一衍射部分或者一反射部分)168。需要注意的是,掩模161不提供屏蔽或局部曝光部分的区域为曝光区S1。
参见图10B,通过第三掩模图案161,第二光刻胶薄膜178,有选择地通过曝光区S1和局部曝光区S3进行曝光和显影,从而形成在屏蔽区S2和局部曝光区S3间具有阶梯差的第二光刻胶图案179。从而,设置在局部曝光区S3的第二光刻胶图案179的高度低于设置在屏蔽区S2的第二光刻胶图案的高度。
接着,用第二光刻胶图案179作为掩模,采用湿蚀刻技术对数据金属层109构图,形成前述的第二导电图案组(即,存储电极128、数据线104、源极108和漏极110),其中源极108和漏极110在一对应于局部曝光区S3(即继而形成TFT130的沟道区)的区域彼此连接,其中,源极108连接到数据线104的一端,漏极110连接到像素电极122。在本发明的一方面,数据金属层109可以构图以暴露出在栅极焊盘150的第一接触孔180、数据焊盘160和像素电极122内的透明导电材料170部分。在本发明的另一方面,数据金属层109可构图以使漏极110和存储电极128直接与像素电极122接触。
接着,用第二光刻胶图案179作为掩模,采用干蚀刻工序对有源层114和欧姆接触层116构图。在本发明的一方面,构图可包括去除有源层114和欧姆接触层116没有与第二导电图案组重叠的部分。在本发明的另一方面,构图可包括对相邻液晶单元间的有源层114和欧姆接触层116干蚀刻,以防止其间的短路。
参见图10C,在有源层114和欧姆接触层116形成和构图后,采用氧(O2)等离子体的灰化工序将具有较低高度(即设置在继而形成TFT130的沟道区的,通过第三掩模图案161的局部曝光区S3形成的第二光刻胶图案179的部分)的第二光刻胶图案179部分去除。在进行完灰化工序后,相对较厚的第二光刻胶图案179(即通过屏蔽区S2形成在继而形成TFT130的沟道区外的第二光刻胶图案179部分)部分变薄,但仍然存在。用变薄的第二光刻胶图案179作为掩模,采用蚀刻工序,将在继而形成TFT30的沟道部分的数据金属层109和欧姆接触层116部分去除。从而,沟道部分的有源层114被暴露,源极108与漏极110断开连接。参考图10D,光刻胶图案179的剩余部分通过剥离工序去除。
下面参见图10E,保护薄膜118形成在基板101的整个表面和第二导电图案组上。在本发明的一方面,保护薄膜118包括如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料或其结合,以及如具有小介电常数的丙烯酸有机化合物,BCB(苯并环丁烯),或是PFCB(全氟环丁烷)等有机绝缘材料,及其结合。
图11为根据本发明第二实施例的TFT阵列基板的平面图。图12为沿图11中III-III’线提取的TFT阵列基板的截面图。
图11和图12中示出的TFT阵列基板,以及其制造方法,在很多方面与图4与图5示出的TFT阵列基板相似,不同的是两者的栅极焊盘。因此,为简明起见,下面将略去第二实施例与第一实施例中相似部分的详细说明。
参见图11和图12,栅极信号可通过相应的栅极焊盘150提供给每条栅极线102。因此,栅极焊盘150连接到一提供栅极信号的栅极驱动器(未示出)上。在本发明的一方面,栅极线102包括透明导电材料170和重叠的栅极金属材料172。在本发明的另一方面,栅极焊盘150由栅极线102延伸并包括透明导电材料170。本发明的另一方面,栅极焊盘150的透明导电材料170可被栅极线102的栅极金属材料172完全暴露。
根据本发明的原理,透明导电材料170具有很强的抗腐蚀能力。因此,如上所述,透明导电材料170在栅极焊盘150和数据焊盘160内形成的部分暴露出来,以保证抗腐蚀的高可靠性。进而,可以防止具有暴露出透明导电材料170的栅极焊盘150和数据焊盘160在重复连接和拆离带式载体封装(TCP)时损坏。
图13A到图13C所示为解释按照本发明第二实施例的薄膜晶体管阵列基板制造方法的截面图。
参考图13A,第一导电图案组在第一掩模工序中形成于下基板101上。在本发明的一方面,第一导电图案组包括:像素电极122,栅极线102,栅极电极106,栅极焊盘150和数据焊盘160。
根据本发明的原理,第一导电图案组包括采用溅射等技术,依次沉积在下基板101和透明导电材料170和栅极金属材料172上。在本发明的一方面,透明导电材料170可包括如氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等材料,或其结合。在本发明的另一方面,栅极金属材料172可包括诸如铝族金属(如铝/钕(AlNd)等),钼(Mo)、铜(Cu)、铬(Cr)、钽(Ta)、钛(Ti)等金属材料或其结合。可采用光刻和蚀刻技术通过第一掩模图案对透明导电材料170和栅极金属材料172构图,以形成前述第一导电图案组。从而栅极线102、栅极电极106、栅极焊盘150、数据焊盘160以及像素电极122具有包括透明导电材料170和栅极金属材料172的双层结构。
参见图13B,在下基板101和第一传导图案上,通过第二掩模工序形成栅极绝缘图案112和包括有源层114和欧姆接触层116的半导体图案。从而,栅极绝缘图案112和有源层114以及欧姆接触层116在形成时暴露出栅极焊盘150、数据焊盘160和像素电极122。在本发明的一方面,栅极金属材料172通过栅极绝缘图案112和有源层114以及欧姆接触层116暴露出来的部分可以被去除,以将包括在数据焊盘160、像素电极122和栅极焊盘150内的透明导电材料170暴露出来。
例如,栅极绝缘薄膜和第一半导体层以及第二半导体层依次形成在下基板101和第一导电图案组上。在本发明的一方面,栅极绝缘薄膜和第一半导体层及第二半导体层通过如PEVCD,溅射等沉积技术形成。在采用第二掩模的蚀刻技术中,栅极绝缘薄膜和第一半导体层及第二半导体层被构图,分别形成栅极绝缘图案112、有源层114及欧姆接触层116。在本发明的一方面,栅极绝缘图案112与有源层114和欧姆接触层116被构图以暴露出像素电极122、数据焊盘160和栅极焊盘150。因此,在形成栅极绝缘图案112和有源层114及欧姆接触层116后,栅极焊盘150、像素电极122和数据焊盘160内的栅极金属材料172被暴露出来。
接着,暴露的栅极金属材料172部分,可以采用栅极绝缘图案112和有源层114及欧姆接触层116作为掩模,用湿蚀刻工序去除。从而,数据焊盘160、像素电极122和栅极焊盘内的栅极金属材料172被去除,暴露出其中的透明导电材料170。
参见图13C,在第三掩模工序中,第二导电图案组形成在下基板101、栅极绝缘图案112、有源层114及欧姆接触层116上。在本发明的一方面,第二导电图案组包括数据线104,源极108,漏极110以及存储电极128。
例如,数据金属层形成在下基板101、栅极绝缘图案112以及有源层114和欧姆接触层116上。与前述第一实施例相似,第三掩模图案(即,局部曝光掩模图案)可用来形成光刻胶掩模,其具有对应于第三掩模图案的屏蔽区的较厚区域,和对应于第三掩模的局部曝光区的相对薄区域。在采用上述光刻胶掩模的湿蚀刻中,数据金属层被构图以形成前述第二导电图案组(即存储电极128、数据线104、源极108和漏极110),其中源极108和漏极110在对应于第三掩模图案的局部曝光区的区域内彼此连接,并且源极108连接到数据线104的一端。在本发明的一方面,数据金属层被构图,以暴露出栅极焊盘150、数据焊盘160和像素电极122的透明导电材料170部分。在本发明的另一方面,数据金属层被构图,使漏极110和存储电极128与像素电极122直接接触。
接着,用光刻胶图案作为掩模,采用干蚀刻工序对有源层114和欧姆接触层116进行构图。在有源层114和欧姆接触层116被构图后,光刻胶掩模图案相对薄的部分被去除,较厚的部分在采用氧(O2)等离子体的灰化工序中变薄。采用变薄的光刻胶图案作为掩模,用蚀刻工序去除在继而形成TFT130的沟道部分的数据金属层和欧姆接触层116部分。从而,沟道部分内的有源层114被暴露,源极108与漏极110断开连接。接着,在下基板101的整个表面和第二导电图案组上形成保护薄膜118。
图14示出了包含有图4所示的TFT阵列基板的液晶显示器件的平面图。图15示出了沿图14中的IV-IV’线提取的液晶显示器件的截面图。图16示出了包含有图11所示的TFT阵列基板的液晶显示器件的平面图。图17示出了沿图16中的V-V’线提取的液晶显示器件的截面图。
参照图14到17,通过将上面讨论的第一和第二实施例中的上述TFT阵列基板与滤色片阵列基板粘接在一起,形成液晶显示器件(LCD)。按照本发明的一方面,例如,所述滤色片阵列基板包括形成在上基板88上的滤色片阵列96。按照本发明的另一方面,该TFT阵列基板和滤色片基板可以使用密封剂94彼此粘接到一起。
按照本发明的原理,在与滤色片阵列基板粘接到一起时,TFT阵列基板可以侧面延伸超出滤色片阵列基板,使得栅极焊盘150和数据焊盘160(统称为“焊盘”)位于由粘接的TFT阵列基板和滤色片阵列基板限定的盒间隙之外。
将TFT阵列基板和滤色片阵列基板粘接到一起之后,位于焊盘上部的部分保护膜118通过焊盘打开工序去除,以暴露出包含在栅极焊盘150和数据焊盘160中的透明导电材料170。具体参照图14和图15,所提供的栅极焊盘150的透明导电材料170通过第一接触孔180部分暴露出。具体参照图16和图17,所提供的栅极焊盘150的透明导电材料170完全暴露出。
然后,执行检测工序,其中,使得例如检测装置(例如,自动检测装置)的检测针接触栅极焊盘150和数据焊盘160中暴露出的透明导电材料170。通过检测装置,检测针判断栅极线102和数据线104是良好还是有缺陷(例如,通过将来自检测针的电信号施加到栅极焊盘150和数据焊盘160)。为了在检测针和各焊盘的透明导电材料170之间便于连接,由保护膜118暴露出的透明导电材料170的线宽d1大于26μm。例如,如果栅极焊盘150和数据焊盘160的任一线宽d2大约为40μm到44μm时,暴露出的透明导电材料170的线宽可以是34μm到38μm。
执行完检测工序后,各自具有驱动器集成电路(IC)的数据TCP 80和栅极TCP 84使用各向异性的导电膜(ACF)92分别连接到数据焊盘160和栅极焊盘150。按照本发明的一方面,所述ACF包括多个导电球90。按照本发明的另一方面,数据TCP 80和栅极TCP 84的输出焊盘76和82通过ACF 92中的导电球90分别电连接到数据焊盘160和栅极焊盘150。例如,形成在栅极TCP 84的基膜74上的栅极TCP输出焊盘82通过ACF 92电连接到栅极焊盘150中的透明导电材料170。按照本发明的另一方面,形成在数据TCP 80的基膜74上的数据TCP输出焊盘76通过ACF 92电连接到数据焊盘160中的透明导电材料170。如上所述,栅极焊盘150和数据焊盘160中的透明导电材料170具有强的抗腐蚀性和相对高的强度。因此,应用本发明的原理可以基本上防止由于分别多次连接和分离栅极TCP 84和数据TCP 80而产生的栅极焊盘150和数据焊盘160的断裂。
按照本发明的原理,通过顺序扫描每一单独的栅极焊盘150和数据焊盘160以暴露出其中包含的透明导电材料170,执行焊盘打开工序。或者,通过扫描栅极焊盘150或者数据焊盘160中的一种的全部、然后再扫描栅极焊盘150或者数据焊盘160中的另一种的全部以暴露出其中包含的透明导电材料170,执行焊盘打开工序。
按照本发明的一方面,通过使用例如是气压等离子体发生器(atmosphereplasma generator)产生等离子体执行焊盘打开工序。按照本发明的另一方面,通过将多个LCD面板放入蚀刻腔室中并且使用例如是常压等离子体发生器(normal-atmosphere plasma generator)产生等离子体,执行焊盘打开工序。按照本发明的再一方面,通过将LCD面板完全浸入到能够选择去除部分暴露出的保护膜118以暴露出透明导电材料170的蚀刻液体中,执行焊盘打开工序。按照本发明的又一方面,通过在将TFT阵列基板与滤色片阵列基板粘接到一起之前,在保护膜118上形成排列图案并使用该排列图案作为掩模去除部分保护膜118,执行焊盘打开工序。
图18示出了按照本发明第三实施例的TFT阵列基板的平面图。图19示出了沿图18中的VI-VI’线提取的TFT阵列基板的截面图。
图18和图19所示的TFT阵列基板及其制造方法在许多方面与图4和图5所示的TFT阵列基板相似,只是在像素电极、栅极焊盘、上栅极焊盘电极、数据焊盘、下数据焊盘电极和上数据焊盘电极方面不同。这样,为了简洁,第三实施例和第一实施例中相似的部分就不再详细描述。
参照图18和图19,像素电极272直接设置在下基板288上。按照本发明的一方面,像素电极272直接接触由保护膜图案298暴露出的薄膜晶体管280的漏极262的一部分。在工作过程中,当来自TFT 280的像素信号施加到像素电极272、参考电压施加到形成在滤色片阵列基板(未示出)的公共电极时,会在像素电极272和公共电极之间产生电场。液晶分子具有介电各向异性的特点。因此,有电场存在时,液晶分子发生旋转以在TFT阵列基板和滤色片阵列基板之间进行排列。施加的电场强度决定液晶分子的旋转程度。因此,通过改变施加的电场强度,光源(未示出)发出的光的不同灰度级可以通过像素区传输。
存储电容278包括前级栅极线252和与前级栅极线重叠的存储电极266,其中这两个导体由栅极绝缘膜290、有源层292和欧姆接触层294分隔开。存储电极266直接接触像素电极272。按照本发明的一方面,像素电极272直接接触由保护膜图案298暴露出的部分存储电极266。按照上述的结构,存储电容278允许充入在像素电极272中的像素信号保持均匀,直到下一像素信号充入像素电极272。
栅极信号通过相应的栅极焊盘282施加到每一条栅极线252上。因此,每一栅极焊盘282连接到提供栅极信号的栅极驱动器(未示出)。按照本发明的一方面,每一栅极焊盘282包括从栅极线252延伸的下栅极焊盘电极256、贯穿栅极绝缘膜290和保护膜图案298的栅极接触孔230以及通过栅极接触孔230连接到下栅极焊盘电极256的上栅极焊盘电极274。
数据信号通过相应的数据焊盘284施加到每一条数据线258上。因此,每一数据焊盘284连接到提供数据信号的数据驱动器(未示出)。按照本发明的一方面,每一数据焊盘284包括下数据焊盘电极264、贯穿栅极绝缘膜290、半导体图案247、下数据焊盘电极264和保护膜图案298以暴露出下基板288的数据接触孔238以及通过数据接触孔238连接到下数据焊盘电极264的侧表面的上数据焊盘电极276。按照本发明的一方面,下数据焊盘电极264从数据线258延伸并且具有与形成在栅极绝缘图案290上的半导体图案247相同的图案。
如图18和图19所示,栅极绝缘图案290和保护膜图案298提供在没有形成像素电极272、上栅极焊盘电极274和上数据焊盘电极276的区域。
按照本发明的原理,参照图18和图19描述的上述TFT阵列基板可以通过三轮掩模工序形成。这样,参照图20A到22D,本发明第三实施例的三轮掩模工序包括提供第一导电图案组的第一掩模工序、提供半导体图案和第二导电图案组的第二掩模工序以及提供栅极绝缘图案、保护膜图案和第三导电图案组的第三掩模工序。
图20A和图20B分别示出了描述按照本发明第三实施例的TFT阵列基板的制造方法中的第一掩模工序。
参照图20A和图20B,在第一掩模工序中,在下基板288上形成第一导电图案组。按照本发明的一方面,第一导电图案组包括栅极线252、栅极254和下栅极焊盘电极256。
按照本发明的原理,第一导电图案组包括通过例如是溅射法等的技术在下基板288上沉积的栅极金属材料。按照本发明的一方面,所述栅极金属材料可以包括由例如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)等或者它们的结合形成的单层或双层结构。该栅极金属材料通过使用第一掩模图案、利用光刻和蚀刻技术进行构图,以提供前面提到过的第一导电图案组。
图21A到图21C分别示出了描述按照本发明第三实施例的TFT阵列基板的制造方法中第二掩模工序的平面图和截面图。
参照图21A,在第二掩模工序中,在下基板288上形成栅极绝缘膜290a、包括有源层292和欧姆接触层294的半导体图案以及第二导电图案组。按照本发明的一方面,所述第二导电图案组包括数据线258、源极260、漏极262、存储电极266和下数据焊盘电极264。执行完第二掩模工序后,漏极262与源极260连接。关于图21A的上述第三实施例的第二掩模工序将参照图21B和图21C更加详细地描述。
参照图21B,在下基板288和第一导电图案组上顺序形成栅极绝缘膜290a、第一半导体膜292a、第二半导体膜294a和数据金属层258a。按照本发明的一方面,栅极绝缘膜290a、第一和第二半导体层292a和294a按照诸如PEVCD、溅射等沉积技术形成。按照本发明的另一方面,栅极绝缘膜290a包括例如是氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料。按照本发明的另一方面,第一半导体层292a包括没有掺杂的非晶硅。按照本发明的再一方面,第二半导体层294a包括n+掺杂非晶硅。按照本发明的又一方面,数据金属层258a包括例如是钼(Mo)、钛(Ti)、钽(Ta)、或者是合金以及其结合等。
然后,使用第二掩模图案,通过光刻和蚀刻工序在数据金属层258a上形成第一光刻胶图案271b。按照本发明的原理,所述第二掩模图案是类似于上述的第一实施例的部分曝光掩模。因此,所述第二掩模图案包括与后续形成的TFT的沟道区对准的部分曝光区域、多个屏蔽区域和多个曝光区域。因此,在与第二掩模图案的部分曝光区域和屏蔽区域对准的第一光刻胶图案271b的两部分之间存在阶梯差。
参照图21C,使用第一光刻胶图案271b作为掩模,通过湿蚀刻工序构图数据金属层258a,以形成前面提到的第二导电图案组(即,数据线258、源极260、漏极262、存储电极266和下数据焊盘电极264),其中源极260和漏极262在对应于第二掩模图案的部分曝光区域彼此连接。
然后,使用第一光刻胶图案271b作为掩模通过干蚀刻工序构图第二和第一半导体层294a和292a,分别形成欧姆接触层294和有源层292。
形成有源层和欧姆接触层292和294之后,使用氧(O2)等离子体,通过灰化工序去除具有相对低高度的部分第一光刻胶图案271b(即,与第二掩模图案的部分曝光区域对准的部分第一光刻胶图案271b)。执行过灰化工序后,相对较厚的部分第一光刻胶图案271b(即,与第二掩模图案的屏蔽区域对准的部分第一光刻胶图案271b)变薄但还存在。使用变薄的第一光刻胶图案271b作为掩模,与第二掩模图案的部分曝光区域对准的部分数据金属层258a和欧姆接触层294通过干蚀刻工序进行蚀刻。这样,在TFT 280的沟道部分的有源层292暴露出,源极260与漏极262分隔开。然后,通过剥离工序去除剩余的第一光刻胶图案271b。
图22A到图22D示出了描述按照本发明第三实施例的TFT阵列基板的制造方法中第三掩模工序的平面图和截面图。
参照图22A,通过第三掩模工序,在下基板288上形成栅极绝缘膜290、保护膜298和第三导电图案组。按照本发明的一方面,第三导电图案组包括上栅极焊盘电极274、像素电极272和上数据焊盘电极276。下面将参照图22B到22D更加详细描述上述的参照图22A的本发明第三实施例的第三掩模工序。
参照图22B,在下基板288的整个表面上、并直接在栅极绝缘膜290a和第二导电图案组上形成保护膜298a。按照本发明的一方面,保护膜298a用例如溅射等沉积技术形成。按照本发明的另一方面,保护膜298a例如是氮化硅(SiNx)、氧化硅(SiOx)或其结合等的无机绝缘材料和例如是具有小介电常数的丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)及其结合等的有机绝缘材料。然后使用第三掩模,通过光刻和蚀刻工序在保护膜298a上形成第二光刻胶图案271c。
参照图22C,由第二光刻胶图案271c暴露出的部分保护膜298a使用预定的蚀刻混合气体进行干蚀刻。从而形成保护膜298。
在应用中,预定的蚀刻混合气体与蚀刻保护膜298a相比,可以更快地蚀刻栅极绝缘膜290a。这样,如果在形成保护膜图案298之后继续使用该预定的蚀刻混合气体,如图23所示,栅极绝缘膜290a就会出现不期望的过蚀刻,并且会下切漏极262、存储电极266和半导体图案247的一部分。由于底切,后续形成的像素电极272会不连续地贯穿存储电极266、下基板288和漏极262(参见图23的A部分)。为了克服这一问题,在形成保护膜图案298之后,改变蚀刻混合气体,从而以优选的速度蚀刻由第二光刻胶图案271c暴露出的部分第二导电图案组、半导体图案247和栅极绝缘膜290a。按照本发明的一方面,第二导电图案组、半导体图案247和栅极绝缘膜290a使用例如包括SF6和O2的混合气体蚀刻。使用包括SF6和O2的混合气体的结果是,过蚀刻栅极绝缘膜290a的不良影响可以基本消除,形成栅极接触孔230和数据接触孔238。按照本发明的另一方面,形成贯穿保护膜298a和栅极绝缘膜290a的栅极接触孔230以暴露出下栅极焊盘电极256。按照本发明的再一方面,形成贯穿保护膜298a、下数据焊盘电极264、半导体图案247和栅极绝缘膜290a的数据接触孔238以暴露出下基板288。
在分别形成保护膜298和栅极绝缘图案和290、分别形成栅极和数据接触孔230和238后,可以在存储电极266、下基板288和漏极262上连续形成像素电极272。例如,在下基板288和第二光刻胶图案271c上形成透明导电材料274a。按照本发明的一方面,透明导电材料274a通过例如溅射等沉积技术形成。按照本发明的另一方面,透明导电材料274a包括ITO、TO、IZO或者它们的结合等。
参照图22D,通过剥离或提升工序去除第二光刻胶图案271c。在去除光刻胶图案271c的同时,相对于不在第二光刻胶图案271c上的透明导电材料274a部分,去除位于第二光刻胶图案271c上的部分透明导电材料274a。这样,在去除光刻胶图案271c的同时,形成第三导电图案组。按照本发明的一方面,第三透明导电图案组包括上栅极焊盘电极274、像素电极272和上数据焊盘电极276。
按照本发明的原理,上栅极焊盘电极274电连接到下栅极焊盘电极256的表面,像素电极272电连接到漏极262和存储电极266,以及上数据焊盘276电连接到下数据焊盘电极264的侧表面并且直接接触下基板288的上表面。
图24示出了按照本发明第四实施例的TFT阵列基板的平面图。图25示出了沿图24中的VII-VII’线提取的截面图。
图24和图25所示的TFT阵列基板及其制造方法在许多方面类似于图18和图19所示的TFT阵列基板,除了位于上数据焊盘电极和下基板之间的虚拟图案不同。这样,为了简洁,与第四和第三实施例相似的部分不再详细描述。
参照图24和图25,栅极信号通过相应的栅极焊盘382施加到每一栅极线352。因此,栅极焊盘382连接到提供栅极信号的栅极驱动器(未示出)。按照本发明的一方面,栅极焊盘382包括从栅极线352延伸出的下栅极焊盘电极356和连接到下栅极焊盘电极356的上栅极焊盘电极374。按照本发明的一方面,下栅极焊盘电极356的线宽d2大约为40μm到44μm,上栅极焊盘电极374的线宽d1大于26μm。按照本发明的另一方面,上栅极焊盘电极374的线宽d1大约为34μm到38μm。
数据信号通过相应的数据焊盘384施加到每一数据线358。因此,数据焊盘384连接到提供数据信号的数据驱动器。按照本发明的一方面,每一数据焊盘384包括从数据线358延伸出的下数据焊盘电极364和连接到下数据焊盘电极364的上数据焊盘电极376。按照本发明的一方面,数据焊盘384包括位于下数据焊盘电极364和下基板388之间的栅极绝缘图案390、有源层392和欧姆接触层394。按照本发明的另一方面,数据焊盘384的线宽d2约为40μm到44μm,上数据焊盘电极376的线宽d1大于26μm。按照本发明的另一方面,上数据焊盘电极376的线宽d1大约为34μm到38μm。
TFT 380响应来自栅极线352的栅极信号,在像素电极372中充入并保持施加到相应数据线358的像素信号。因此,每一TFT 380包括连接到相应的栅极线352的栅极354、连接到相应的数据线358的源极360以及连接到相应的像素电极372的漏极362。
按照本发明的原理,上栅极焊盘电极374和上数据焊盘电极376分别具有比传统的上栅极焊盘电极和上数据焊盘电极更宽的线宽。上栅极焊盘电极和上数据焊盘电极的相对大的线宽允许具有约26μm线宽的检测针容易地接触上栅极焊盘电极374和上数据焊盘电极376。从而很容易地检测栅极线352和数据线358的缺陷(例如,通过向上栅极焊盘电极374和上数据焊盘电极376施加电信号)。
而且,上数据焊盘电极376直接接触下数据焊盘电极364的侧表面,以基本防止上述的切底现象发生并且确保在存储电极366和漏极362之间形成连续的像素电极372。如图24所示,上数据焊盘电极376和下数据焊盘电极364形成接触表面F。按照本发明的一方面,接触表面F可以稍微凹进以增大下数据焊盘电极364的接触面。
如图25所示,在下栅极焊盘电极356和上栅极焊盘电极374之间以及在下基板388和上数据焊盘电极376之间提供有至少一个虚拟图案385。按照本发明的一方面,虚拟图案385包括栅极绝缘膜390的一部分。按照本发明的另一方面,虚拟图案385通过在构图保护膜398的过程中控制半导体图案374和栅极绝缘图案390的蚀刻速度形成。按照本发明的另一方面,虚拟图案385位于数据焊盘384的拐角区域并且具有相对弱的粘滞特性以使上数据焊盘电极376和下基板388之间的粘滞性最大。按照本发明的原理,虚拟图案385可以最小化在后续的工序步骤中静电的产生(例如,用于形成上数据焊盘电极376的工序步骤等)。
按照本发明的原理,图24和图25所示的的上述TFT阵列基板可以按照与图20A到22D所示的相似的三轮掩模工序形成。这样,为了简洁,下面只详细描述第四实施例仅有的第三掩模工序。
按照本发明的原理,通过第三掩模工序,在下基板388上形成栅极绝缘图案390、保护膜图案398和第三导电图案组。按照本发明的一方面,保护膜图案可以由沉积在栅极绝缘膜的整个表面上的无机或有机绝缘材料形成,即,在已经形成有第二导电图案组的上面形成。按照本发明的原理,保护膜图案和栅极绝缘膜图案可以使用光刻胶图案分别通过构图保护膜和栅极绝缘膜形成。按照本发明的一方面,可以使用第三掩模图案形成光刻胶图案。这样,可以在没有形成第三导电图案组的区域形成栅极绝缘图案和保护膜图案。而且,形成于没有在构图栅极绝缘膜时去除的少量绝缘材料的虚拟图案位于栅极焊盘和数据焊盘内。
下面参照图26A到26D详细描述上述的光刻胶图案和虚拟图案的形成方法。
参照图26A,在保护膜398a上形成光刻胶图案371c,按照本发明的一方面,保护膜398a形成在下基板388的整个表面上。按照本发明的原理,由光刻胶图案371c暴露出的保护膜区域398a区域的线宽d1大于26μm(即,大约34μm到38μm),每一栅极焊盘382和栅极焊盘384的线宽d2大约为40μm到44μm。
接着,使用光刻胶371c作为掩模,通过干蚀刻工序构图保护膜398a。按照本发明的一方面,使用包括SF6和O2的蚀刻气体构图保护膜398a。按照本发明的另一方面,蚀刻气体中包括的O2多于SF6(例如,SF6∶O2大约为1∶3)。
参照图26B,经过蚀刻后,去除少量的光刻胶图案371c,在去除少量的光刻胶图案371c的同时,栅极绝缘膜390a的D部分也被去除,其中栅极绝缘膜390a和保护膜398a由相同或相似的材料形成。
接着,参照图26,使用光刻胶图案371c通过蚀刻工序对下数据焊盘电极364构图以基本上消除过蚀刻栅极绝缘膜390a的影响(即,底切漏极362、存储电极366和半导体图案347)并且确保像素电极连续与存储电极366和漏极362交叉。按照本发明的一方面,使用包括有SF6多于O2(即,SF6∶O2大约为3~10∶1)的蚀刻气体以基本上消除过蚀刻栅极绝缘膜390a的影响。
接着,使用光刻胶图案371c作为掩模,通过干蚀刻工序蚀刻半导体图案347。按照本发明的一方面,可以使用包含有例如Cl2和/或HCl的蚀刻气体蚀刻半导体图案347。通过控制半导体图案347的蚀刻速度,如图26C所示,与光刻胶图案371c的拐角部分C重叠的半导体图案347的部分347a保留在栅极绝缘膜390a上。
参照图26D,使用光刻胶图案371c作为掩模,通过干蚀刻工序蚀刻栅极绝缘膜390a以形成栅极绝缘图案390。按照本发明的一方面,使用包含的O2多于SF6的蚀刻气体以形成栅极绝缘图案390。由于半导体图案347的部分347a的存在,使得保留了少量的栅极绝缘膜,从而形成虚拟图案385。
然后,在整个基板和剩余的光刻胶图案371c上沉积透明导电材料并且去除光刻胶图案371c以形成上述的第三导电图案组(即,像素电极372、上栅极焊盘电极374和上数据焊盘电极376)。
按照本发明的原理,分别位于栅极焊盘382和数据焊盘384中的栅极接触孔330和数据接触孔338的直径(或线宽)大于检测装置中的检测针(未示出)的直径(或线宽)。按照本发明的一方面,检测针在接触孔330和338内接触上栅极焊盘电极374和上数据焊盘电极376。在将检测针接触到上栅极焊盘电极374和上数据焊盘电极376时,可以检测到栅极线352和数据线358中存在的缺陷(例如,向栅极焊盘电极374和数据焊盘电极376施加电信号)。按照本发明的一方面,检测针的直径(或线宽)大约为26μm到30μm,而分别位于各自的数据接触孔338和栅极接触孔330内的上数据焊盘电极376和上栅极焊盘电极374的直径(或线宽)大于26μm(例如,大约34μm到38μm)。
如上所述,本发明的第四实施例提供了一种具有虚拟图案385的TFT阵列基板及其制造方法,所述虚拟图案385设置在上数据焊盘电极376和下基板388之间以使在后续的制造工序,例如是形成上数据焊盘电极376中的静电的产生最小化,同时提高上数据焊盘电极376和下基板388之际的粘滞性。
而且,由于上栅极焊盘电极374和上数据焊盘电极376的线宽大于检测装置中检测针的线宽,检测针可以容易地接触上栅极焊盘电极374和上数据焊盘电极376,从而容易确定栅极线352和数据线358中存在的缺陷(例如,通过检测针向上栅极焊盘电极374和上数据焊盘电极376施加电信号)。
图27示出了按照本发明第五实施例的TFT阵列基板中的数据焊盘的平面图。图28示出了沿图27中的VIII-VIII’线提取的截面图。
参照图27和图28,多个数据接触孔彼此分隔开预定距离。按照本发明的一方面,每一数据接触孔425的宽度大于相应的检测针430的宽度。按照本发明的原理,检测针430的宽度由其物理宽度和横向位置公差(lateral positiontolerance)决定。例如,检测针430具有大约10μm的物理宽度和大于10μm的横向位置公差。因此,检测针的宽度大约为28±2μm。因此,接触孔的宽度大于30μm以允许检测针430在检测过程中不考虑检测针的位置是否横向左移或右移,接触到位于数据接触孔425内的上数据焊盘电极413a。
按照本发明的原理,数据接触孔425形成在下数据焊盘电极422内。按照本发明的一方面,数据接触孔425的第一部分的宽度大于数据接触孔425第二部分的宽度。数据接触孔425的第一部分偏离于下数据焊盘电极422,使得下数据焊盘电极422的边界区域从数据接触孔425内去除。如图28所示,只有下数据焊盘电极422的一个侧表面暴露在数据接触孔425内。因此,下数据焊盘电极422的侧表面直接接触位于数据接触孔425内的上数据焊盘电极413a。
按照本发明的原理,参照图27和图28所述的TFT阵列基板使用了与参照图20A到20D所述的相似的三轮掩模工序。这样,为了简洁,下面参照图29A到29D只详细描述第五实施例中独有的工序。
图29A到29D示出了图27和图28所示的数据焊盘的制造方法的截面图。
参照图29A,使用上述实施例中描述的任何方式,在基板400的整个表面上沉积栅极绝缘膜415、没有掺杂的非晶硅层、n+非晶硅层和数据金属层。
接着,使用上述实施例中描述的任何方式,构图数据金属层、没有掺杂的非晶硅层和n+非晶硅层以同时形成数据线、下数据焊盘电极422、欧姆接触层414b和有源层414a,其中欧姆接触层414b和有源层414a位于下数据焊盘电极422的下方以与下数据焊盘电极422相同的图案形成。
接着,使用上述实施例中描述的任何方式,在下基板400的整个表面和下数据焊盘电极422上沉积保护膜416。然后,使用上述实施例中描述的任何方式,在保护膜上涂覆、曝光和显影光刻胶膜以提供光刻胶图案417。按照本发明的一方面,光刻胶图案417暴露出下数据焊盘电极422的边界部分,这将在下面参照图29B详细描述。
参照图29B,使用上述实施例中描述的任何方式,去除由光刻胶图案417暴露出的部分保护膜416、下数据焊盘电极422、欧姆接触层414b、有源层414a和栅极绝缘膜415以形成数据接触孔425。由于数据接触孔425的宽度对应于光刻胶图案417的图案宽度,下数据焊盘电极422的边界部分暴露在数据接触孔425内,从而在数据接触孔425内被去除。
参照图29C,使用上述实施例中描述的任何方式,在基板400的整个表面上、光刻胶图案417上以及数据接触孔425内沉积透明导电材料413。因此,透明导电材料413直接接触保护膜416的侧表面和下数据焊盘电极422。
参照图29D,使用上述实施例中描述的任何方式,按照剥离或提升工序去除光刻胶图案417。在去除光刻胶图案417的同时,相对于没有位于光刻胶图案417上的透明导电材料413,位于光刻胶图案417上的部分透明导电材料413被去除。在去除光刻胶图案417的同时,位于数据接触孔425内的部分透明导电材料413保留以形成上数据焊盘电极413a。
如上所述,本发明第五实施例的原理提供了偏离于下数据焊盘电极422的数据接触孔425和形成于偏离的数据接触孔425内的上数据焊盘电极413a。由于数据接触孔425偏离,使得数据接触孔可以宽于检测装置中检测针430的宽度,以最大化检测针430和上数据焊盘电极413a之间的接触面。
图30示出了按照本发明第六实施例的TFT阵列基板中数据焊盘的平面图。图31示出了沿图30中的IX-IX’线提取的TFT阵列基板中数据焊盘的截面图。
参照图30和图31,分别包括第一和第二数据接触孔535a和535b的多个数据接触孔被彼此间隔开预定距离。按照本发明的一方面,每一第一和第二数据接触孔535a和535b偏离于下数据焊盘电极522的相对部分,使得可以从第一和第二数据接触孔535a和535b中去除下数据焊盘电极522的相对边界区域。如图31所示,下数据焊盘电极522的两侧表面被暴露在每对数据接触孔内。因此,下数据焊盘电极522的侧表面直接接触位于数据接触孔对内的上数据焊盘电极513a。
参照图31,在保护膜516、下数据焊盘电极522、欧姆接触层514b、有源层514a和栅极绝缘膜515内形成第一和第二数据接触孔535a和535b。
按照本发明的原理,位于第一和第二数据接触孔535a和535b中的上数据焊盘电极513a具有大于下数据焊盘电极522的组合宽度。按照本发明的一方面,下数据焊盘电极522的组合宽度大约为36μm。因此,检测装置的检测针530可以容易地大面积地接触数据焊盘。
按照本发明的原理,参照图30和图31所描述的TFT阵列基板可以通过与参照图20A到20D中描述的相似的三轮掩模工序形成。这样,为了简洁,只参照图32A到32D详细描述第六实施例中独有的工序。
图32A到32D示出了图30和图31所示的数据焊盘制造方法的截面图。
参照图32A,使用上述实施例中描述的任何方式,在基板500的整个表面上沉积栅极绝缘膜515、没有掺杂的非晶硅层、n+非晶硅层和数据金属层。
接着,使用上述实施例中描述的任何方式,构图数据金属层、没有掺杂的非晶硅层和n+非晶硅层以同时形成数据线、下数据焊盘电极522、欧姆接触层514b和有源层514a,其中欧姆接触层514b和有源层514a位于下数据焊盘电极522的下方以与下数据焊盘电极522相同的图案形成。
接着,使用上述实施例中描述的任何方式,在下基板500和下数据焊盘电极522的整个表面上沉积保护膜516。然后,使用上述实施例中描述的任何方式,在保护膜上涂覆、曝光和显影光刻胶膜以提供光刻胶图案527。按照本发明的一方面,光刻胶图案527暴露出下数据焊盘电极522的边界部分,这将在下面参照图32B详细描述。
参照图32B,使用上述实施例中描述的任何方式,去除由光刻胶图案527暴露出的部分保护膜516、下数据焊盘电极522、欧姆接触层514b、有源层514a和栅极绝缘膜515以形成第一和第二数据接触孔535a和535b。由于第一和第二数据接触孔535a和535b的组合宽度对应于光刻胶图案527的图案宽度,下数据焊盘电极522的边界部分暴露在第一和第二数据接触孔535a和535b内,从而在第一和第二数据接触孔535a和535b内被去除。
参照图32C,使用上述实施例中描述的任何方式,在基板500的整个表面上、光刻胶图案527上以及第一和第二数据接触孔535a和535b内沉积透明导电材料513。因此,透明导电材料513直接接触保护膜516的侧表面和下数据焊盘电极522。
参照图32D,使用上述实施例中描述的任何方式,按照剥离或提升工序去除光刻胶图案527。在去除光刻胶图案527的同时,相对于没有位于光刻胶图案527上的部分透明导电材料513,位于光刻胶图案527上的部分透明导电材料513被去除。在去除光刻胶图案527的同时,位于第一和第二数据接触孔535a和535b内的部分透明导电材料513保留以形成上数据焊盘电极513a。
如上所示,本发明第六实施例的原理提供了偏离于下数据焊盘电极522的相对边界的第一和第二数据接触孔535a和535b,并且上数据焊盘电极513a形成于偏离的第一和第二数据接触孔535a和535b内。由于第一和第二数据接触孔535a和535b偏离,它们的组合宽度大于检测装置中检测针530的宽度,从而最大化检测针530和上数据焊盘电极513a之间的接触面。
按照本发明第五和第六实施例的原理,上数据焊盘电极的宽度等于通过三轮掩模工序形成的数据接触孔的宽度。按照第五和第六实施例,接触孔偏离于下数据焊盘电极并且具有大于下数据焊盘电极的线宽,使得接触孔内下数据焊盘电极的至少一个边界部分去除。因此,本发明的原理提供了在上数据焊盘电极和检测装置的检测针之间的大的接触面积。
本发明第五和第六实施例的描述只是针对于数据焊盘,可以通过延伸和修改本发明的原理,使得在栅极焊盘的上栅极焊盘电极和检测装置的检测针之间形成容易的接触。
如上所述,本发明的原理能够按照提升和焊盘打开工序,通过三轮掩模工序制造TFT阵列基板。因此,可以通过三轮掩模工序制造TFT阵列基板,从而降低制造工序的数量和制造成本,同时提高产量。
而且,本发明的原理能够使栅极焊盘和数据焊盘中的透明导电材料的线宽大于检测装置中检测针的线宽。本发明能够在判定栅极线和数据线是良好还是有缺陷的自动检测工序中,方便检测针的接触。
很明显,在不脱离本发明的精神和范围的情况下,本领域的技术人员可以对本发明做出各种各样的修改和变化。这样,本发明意欲覆盖所附权利要求书及其等同物范围内的任何修改和变化。
Claims (60)
1、一种薄膜晶体管阵列基板,包括:
第一导电图案组,其设置在第一基板上,并且包括栅极、与所述栅极相连接的栅极线和与所述栅极线相连接的下栅极焊盘电极;
第二导电图案组,其设置在所述基板上,并且包括源极、漏极、与所述源极相连接的数据线和与所述数据线相连接的下数据焊盘电极;
半导体图案,其沿所述第二导电图案组设置在所述第二导电图案组的下面;
第三导电图案组,其设置在所述基板上,并且包括与所述漏极相连接的像素电极、与所述下栅极焊盘电极相连接的上栅极焊盘电极,所述的上栅极焊盘电极与所述基板相连接;
栅极绝缘图案,其设置在所述第一和第二导电图案之间;和
保护膜图案,其设置在所述第三导电图案组的所述像素电极、上栅极焊盘电极和上数据焊盘电极之间。
2、根据权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述上栅极焊盘电极和上数据焊盘电极中至少一个的线宽大于检测针的宽度。
3、根据权利要求2所述的薄膜晶体管阵列基板,其特征在于,所述上栅极焊盘电极和上数据焊盘电极中至少一个的线宽大于26μm。
4、根根据权利要求3所述的薄膜晶体管阵列基板,其特征在于,所述上栅极焊盘电极和上数据焊盘电极中至少一个的线宽约为34μm到38μm。
5、根据权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述薄膜晶体管阵列基板还包括至少一数据接触孔,其暴露出所述基板和所述下数据焊盘电极的至少一侧表面。
6、根据权利要求5所述的薄膜晶体管阵列基板,其特征在于,所述数据接触孔包括:
第一数据接触孔,其暴露出所述下数据焊盘电极的第一侧表面;和
第二数据接触孔,其与所述第一数据接触孔相距预定距离,并暴露出所述下数据焊盘电极的第二侧表面。
7、根据权利要求5所述的薄膜晶体管阵列基板,其特征在于,所述数据接触孔至少还包括在所述上数据焊盘电极和所述第一基板之间的至少一所述数据接触孔内的虚拟图案。
8、根据权利要求7所述的薄膜晶体管阵列基板,其特征在于,所述虚拟图案和所述栅极绝缘图案具有相同的材料。
9、根据权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述像素电极与所述基板和漏极的侧表面相接触。
10、根据权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述薄膜晶体管阵列基板还包括存储电容,其中所述存储电容包括所述栅极线、与所述栅极线重叠的存储电极和在所述栅极线和所述存储电极之间的栅极绝缘图案和半导体图案,其中所述存储电极与所述像素电极的侧表面相接触。
11、一种薄膜晶体管阵列基板,包括:
栅极线,其设置在基板上;
数据线,其与所述栅极线互相交叉,以限定像素区域;
栅极绝缘膜,其位于所述栅极线和所述数据线之间;
薄膜晶体管,其设置在所述栅极线和所述数据线的交叉点;
像素电极,其设置在所述像素区域,并与所述薄膜晶体管相连接;
栅极焊盘,其与所述栅极线相连接;和
数据焊盘,其与所述数据线相连接;
其中,栅极焊盘和数据焊盘中至少一个与基板相接触,并且具有暴露出的透明导电材料。
12、根据权利要求11所述的薄膜晶体管阵列基板,其特征在于,所述栅极焊盘和数据焊盘中至少一个暴露出的透明导电材料的线宽大于检测针的宽度。
13、根据权利要求12所述的薄膜晶体管阵列基板,其特征在于,所述栅极焊盘和数据焊盘中至少一个暴露出的透明导电材料的线宽大于26μm。
14、根据权利要求13所述的薄膜晶体管阵列基板,其特征在于,所述栅极焊盘和数据焊盘中至少一个暴露出的透明导电材料的线宽约为34μm到38μm。
15、根据权利要求11所述的薄膜晶体管阵列基板,其特征在于,所述栅极焊盘包括透明导电材料,所述薄膜晶体管阵列基板还包括在栅极焊盘透明导电材料上的栅极金属材料,其中所述栅极焊盘透明导电材料至少一部分被所述栅极金属材料暴露出。
16、根据权利要求11所述的薄膜晶体管阵列基板,其特征在于,所述栅极线和栅极包括所述透明导电材料,并且所述薄膜晶体管阵列基板还包括与所述栅极线和栅极的透明导电材料一部分重叠的栅极金属材料。
17、根据权利要求15所述的薄膜晶体管阵列基板,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
18、根据权利要求16所述的薄膜晶体管阵列基板,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
19、一种液晶显示器件,包括:
薄膜晶体管阵列基板,其中所述薄膜晶体管阵列基板包括:
在第一基板上的栅极线;
与所述栅极线相交叉的数据线;
在所述栅极线和所述数据线的交叉点上的薄膜晶体管;
覆盖所述薄膜晶体管的保护膜;
与所述薄膜晶体管相连接的像素电极;和
至少与所述栅极线和数据线中的一条相连接的焊盘,其中所述焊盘包括与所述第一基板接触的透明导电材料;和
滤色片基板,其中所述滤色片基板与所述保护膜重叠,并且其中所述保护膜和滤色片阵列基板暴露出所述焊盘的透明导电材料。
20、根据权利要求19所述的液晶显示器件,其特征在于,所述焊盘包括:
与所述栅极线相连接的栅极焊盘;和
与数据线相连接的数据焊盘。
21、根据权利要求20所述的液晶显示器件,其特征在于,所述栅极焊盘和数据焊盘中至少一个暴露出的透明导电材料的线宽大于检测针的宽度。
22、根据权利要求20所述的液晶显示器件,其特征在于,所述栅极焊盘和数据焊盘中至少一个的暴露出的透明导电材料的线宽大于26μm。
23、根据权利要求20所述的液晶显示器件,其特征在于,所述栅极焊盘和数据焊盘中至少一个暴露出的透明导电材料的线宽约为34μm到38μm。
24、根据权利要求20所述的液晶显示器件,其特征在于,所述栅极焊盘包括透明导电材料,并且所述薄膜晶体管阵列基板在所述栅极焊盘的透明导电材料上还包括栅极金属材料,其至少暴露出栅极焊盘透明导电材料的一部分。
25、根据权利要求19所述的液晶显示器件,其特征在于,所述栅极线和栅极包括透明导电材料,并且所述薄膜晶体管阵列基板还包括与所述栅极线和栅极的透明导电材料一部分重叠的栅极金属材料。
26、根据权利要求24所述的液晶显示器件,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
27、根据权利要求25所述的液晶显示器件,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
28、根据权利要求24所述的液晶显示器件,其特征在于,还包括:
贯穿所述栅极焊盘的栅极绝缘膜和栅极金属材料的接触孔,其中所述接触孔暴露出所述栅极焊盘透明导电材料的一部分;和
导电膜,其与通过所述接触孔暴露出的栅极焊盘透明导电材料的一部分相连接。
29、一种薄膜晶体管的制造方法,包括:
在基板上形成第一导电图案组,其中所述第一导电图案组包括栅极、与所述栅极相连接的栅极线和与所述栅极线相连接的下栅极焊盘电极;
在所述基板和第一导电图案组上形成栅极绝缘膜;
在所述栅极绝缘膜上形成第二导电图案组,其中所述第二导电图案组包括源极、漏极、与所述源极相连接的数据线和与所述数据线相连接的下数据焊盘电极;
在所述第二导电图案组下并沿着所述第二导电图案组形成半导体图案;
在所述基板上形成第三导电图案组,其中第三导电图案组可以包括与所述漏极相连接的像素电极、与所述下栅极焊盘电极相连接的上栅极焊盘电极和与所述下数据焊盘电极的侧表面相连接的上数据焊盘电极;
在所述第一导电图案组和所述第二导电图案组之间形成栅极绝缘图案;和
在所述第三导电图案组的像素电极、上栅极焊盘电极和上数据焊盘电极之间形成保护膜。
30、根据权利要求29所述的方法,其特征在于,所述形成第三导电图案组的步骤还包括至少形成上栅极焊盘电极和上数据焊盘电极中一个,其线宽比检测针的宽度更宽。
31、根据权利要求30所述的方法,其特征在于,所述上栅极焊盘和上数据焊盘中至少一个的线宽大于26μm。
32、根据权利要求31所述的方法,其特征在于,所述上栅极焊盘和上数据焊盘中至少一个的线宽约为34μm到38μm。
33、根据权利要求29所述的方法,其特征在于,所述形成栅极绝缘图案和保护膜图案的步骤包括形成至少一贯穿所述栅极绝缘图案、保护膜图案和下数据焊盘电极至少一侧表面的数据接触孔,其中至少一所述数据接触孔暴露出所述基板和下数据焊盘电极至少一侧表面。
34、根据权利要求33所述的方法,其特征在于,其中所述形成栅极绝缘图案和保护膜图案的步骤包括:
形成第一数据接触孔,用于暴露出所述下数据焊盘电极的第一侧表面;和
形成第二数据接触孔,其与所述第一接触孔相距预定距离,并且暴露出所述下数据焊盘电极的第二侧表面。
35、根据权利要求33所述的方法,其特征在于,所述方法进一步还包括在所述上数据焊盘电极和第一基板之间的至少一个所述数据接触孔内至少形成虚拟图案。
36、根据权利要求35所述的方法,其特征在于,所述形成虚拟图案的步骤包括:
在所述基板和下数据焊盘电极上形成保护膜;
在所述保护膜上形成光刻胶图案;
利用所述光刻胶图案为掩模,在第一蚀刻混合气体的作用下蚀刻保护膜以形成保护膜图案,其中所述第一蚀刻气体包括O2和SF6,并且O2比SF6多;
利用所述光刻胶图案作为掩模,在第二蚀刻混合气体的作用下蚀刻所述下数据焊盘电极,其中所述第二蚀刻混合气体包含O2和SF6,并且SF6比O2多;
利用所述光刻胶作为掩模,在包括有Cl2和HCl的第三蚀刻混合气体的作用下部分蚀刻所述半导体图案以保留部分半导体图案;和
利用所述保留下来的部分半导体图案作为掩模,部分蚀刻所述栅极绝缘膜以保留部分栅极绝缘膜。
37、根据权利要求36所述的方法,其特征在于,其中所述第一蚀刻混合气体的比例为SF6∶O2约为1∶3。
38、根据权利要求36所述的方法,其特征在于,其中所述第二蚀刻混合气体的比例为SF6∶O2约为3~10∶1。
39、根据权利要求29所述的方法,其特征在于,其中所述形成第三导电图案组、栅极绝缘图案和保护膜图案的步骤包括:
通过在所述栅极绝缘膜和第二导电图案组上形成保护膜;
在所述保护膜上形成光刻胶图案;
利用所述光刻胶图案为掩模,在蚀刻气体的作用下蚀刻所述保护膜、栅极绝缘膜、漏极和半导体图案以形成栅极绝缘图案和保护膜图案,其中所述漏极和半导体图案在包括SF6和O2的蚀刻气体的作用下被蚀刻,以使得所述漏极的一侧表面与所述保护图案和栅极绝缘图案的一侧表面共平面;
在所述基板的保护膜图案、栅极绝缘图案和光刻胶图案的一侧表面上沉积透明导电材料;和
通过去除所述光刻胶图案和在光刻胶图案部分的透明导电材料以形成第三导电图案组。
40、根据权利要求29所述的方法,其特征在于,其中所述方法进一步还包括:在所述栅极线上形成被所述栅极绝缘图案和半导体图案与栅极线相分离的存储电极,其中所述存储电极形成存储电容,并且与所述像素电极的一侧表面相接触。
41、一种薄膜晶体管的制造方法,包括:
在基板上形成栅极线;
形成与所述栅极线相交叉以限定像素区域的数据线;
在所述栅极线和数据线之间形成栅极绝缘膜;
在所述数据线和栅极线的交叉点形成薄膜晶体管;
在所述基板像素区域上形成与所述薄膜晶体管相连接的像素电极;
形成与所述栅极线相连接的栅极焊盘和与所述数据线相连接的数据焊盘,其中所述栅极焊盘和数据焊盘中至少一个与所述基板相接触并且包括透明导电材料;和
至少暴露出所述栅极焊盘和数据焊盘中至少一个的透明导电材料的一部分。
42、根据权利要求41所述的方法,其特征在于,其中所述暴露包括限定一具有线宽比检测针宽度更宽的暴露区域。
43、根据权利要求42所述的方法,其特征在于,其中所述栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽大于26μm。
44、根据权利要求43所述的方法,其特征在于,其中所述栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽约为34μm到38μm。
45、根据权利要求43所述的方法,其特征在于,其中所述栅极焊盘包括透明导电材料,所述方法进一步还包括:
在所述栅极焊盘的透明导电材料上形成栅极金属材料;和
去除一部分所述栅极金属材料,以至少暴露出所述栅极焊盘透明导电材料的一部分。
46、根据权利要求41所述的方法,其特征在于,其中所述栅极线包括透明导电材料,所述方法进一步还包括:
在所述薄膜晶体管的所述栅极线和栅极的透明导电材料上形成栅极金属材料。
47、根据权利要求45所述的方法,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
48、根据权利要求46所述的方法,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
49、一种液晶显示器件的制造方法,包括:
形成薄膜晶体管阵列基板;所述形成薄膜晶体管阵列基板的步骤包括:
在第一基板上形成栅极线;
形成与所述栅极线相交叉的数据线;
在所述栅极线和数据线的交叉点形成薄膜晶体管;
在所述薄膜晶体管上形成保护膜;
形成与所述薄膜晶体管相连接的像素电极;和
形成至少与所述栅极线和数据线中的一个相连接的焊盘,其中所述焊盘包括有与第一基板接触的透明导电材料;
形成滤色片阵列基板;
连接所述薄膜晶体管阵列基板和滤色片基板;其中,所述滤色片阵列基板与保护膜重叠;和
至少暴露出在所述焊盘保护膜内透明导电材料的一部分。
50、根据权利要求49所述的方法,其特征在于,所述形成焊盘的步骤包括:
形成与所述栅极线相连接的栅极焊盘;和
形成与所述数据线相连接的数据焊盘。
51、根据权利要求50所述的方法,其特征在于,所述暴露的步骤包括至少暴露栅极焊盘和数据焊盘中至少一个的透明导电材料的一部分,以限定线宽比检测针的宽度相对更宽的暴露区域。
52、根据权利要求51所述的方法,其特征在于,所述栅极焊盘和数据焊盘中至少一个的暴露的透明导电材料的线宽大于26μm。
53、根据权利要求52所述的方法,其特征在于,所述栅极焊盘和数据焊盘中至少一个暴露的透明导电材料的线宽约为34μm到38μm。
54、根据权利要求50所述的方法,其特征在于,所述栅极焊盘包括透明导电材料,所述方法进一步还包括:
在所述栅极焊盘的透明导电材料上形成栅极金属材料;和
去除一部分所述栅极金属材料,以至少暴露出所述栅极焊盘透明导电材料的一部分。
55、根据权利要求49所述的方法,其中所述栅极线包括透明导电材料,其特征在于,所述方法进一步还包括:
在所述薄膜晶体管的栅极线和栅极的透明导电材料上形成栅极金属材料。
56、根据权利要求54所述的方法,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
57、根据权利要求55所述的方法,其特征在于,其中:
所述透明导电材料至少包括TO、ITO、IZO和ITZO中的一种;和
所述栅极金属材料至少包括诸如Mo、Cu、Cr、Ta和Ti的铝族金属中的一种。
58、根据权利要求49所述的方法,其特征在于,所述方法还包括:
形成贯穿所述栅极焊盘的栅极绝缘膜和栅极金属材料的接触孔,其中所述接触孔可以暴露出所述栅极焊盘透明导电材料的一部分;和
在被所述接触孔暴露出的所述部分透明导电膜上设置导电膜。
59、一种液晶显示器件的检测方法,其特征在于,包括:
将所述已构图的保护膜暴露出的在所述液晶显示器件的栅极焊盘和数据焊盘中的至少一表面上形成的所述透明导电材料与检测针直接接触,其中,所述检测针的宽度为第一宽度,所述栅极焊盘和数据焊盘中至少一个具有比所述第一宽度宽的第二宽度,所述栅极焊盘与所述液晶显示器件的栅极线相连接,所述数据焊盘与所述液晶显示器件的数据线相连接;
从所述检测针向所述连接的栅极焊盘和数据焊盘中的一个施加信号;和
基于所述施加的信号检测所述栅极线和数据线中是否至少有一条是有缺陷的。
60、根据权利要求59所述的方法,其特征在于,所述检测针的宽度小于26μm,所述暴露出的透明导电材料的线宽大于26μm。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030071400 | 2003-10-14 | ||
KR1020030071400A KR100646172B1 (ko) | 2003-10-14 | 2003-10-14 | 액정표시장치 및 그 제조 방법 |
KR1020030092698 | 2003-12-17 | ||
KR1020030092698A KR101023276B1 (ko) | 2003-12-17 | 2003-12-17 | 액정표시장치 및 그 제조 방법과 검사방법 |
KR1020030098823 | 2003-12-29 | ||
KR1020030098823A KR101006474B1 (ko) | 2003-12-29 | 2003-12-29 | 액정표시장치용 어레이 기판 및 그의 제조 방법 |
KR1020030100989 | 2003-12-30 | ||
KR1020030100989A KR100672642B1 (ko) | 2003-12-30 | 2003-12-30 | 액정 표시 장치의 패드부 및 이의 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1607444A true CN1607444A (zh) | 2005-04-20 |
CN100368909C CN100368909C (zh) | 2008-02-13 |
Family
ID=34427003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100837050A Expired - Fee Related CN100368909C (zh) | 2003-10-14 | 2004-10-14 | 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7760317B2 (zh) |
JP (1) | JP2005122186A (zh) |
CN (1) | CN100368909C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251694B (zh) * | 2007-02-23 | 2010-06-02 | 爱普生映像元器件有限公司 | 液晶装置 |
CN101335273B (zh) * | 2007-06-29 | 2013-03-27 | 株式会社半导体能源研究所 | 半导体装置 |
CN103117226A (zh) * | 2013-02-04 | 2013-05-22 | 青岛大学 | 一种合金氧化物薄膜晶体管的制备方法 |
TWI407220B (zh) * | 2005-10-18 | 2013-09-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
CN103903586A (zh) * | 2012-12-27 | 2014-07-02 | 乐金显示有限公司 | 显示装置及其制造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925458B1 (ko) * | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP4846301B2 (ja) * | 2004-08-30 | 2011-12-28 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ基板の製造方法及びストリッピング組成物 |
TWI268615B (en) * | 2005-04-08 | 2006-12-11 | Au Optronics Corp | Methods for fabricating array substrate and thin film transistor array substrate |
KR101127836B1 (ko) * | 2005-06-30 | 2012-03-21 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조 방법 |
KR101148163B1 (ko) | 2005-07-21 | 2012-05-23 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
US20070222908A1 (en) * | 2006-02-07 | 2007-09-27 | Joo-Han Kim | Thin film transistor substrate, display panel having the same and method of manufacturing the same |
KR20070082956A (ko) * | 2006-02-20 | 2007-08-23 | 삼성전자주식회사 | 액정표시패널용 어레이 기판 |
KR101226594B1 (ko) * | 2006-05-15 | 2013-01-28 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
US9645457B2 (en) * | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
KR100978265B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101316791B1 (ko) * | 2007-01-05 | 2013-10-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법 |
US20080268938A1 (en) * | 2007-04-28 | 2008-10-30 | Stephane Pierre Doutriaux | Systems and methods for gambling using combinations of gaming devices |
JP5377940B2 (ja) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101048927B1 (ko) * | 2008-05-21 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN101630640B (zh) * | 2008-07-18 | 2012-09-26 | 北京京东方光电科技有限公司 | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 |
WO2011161875A1 (ja) * | 2010-06-25 | 2011-12-29 | シャープ株式会社 | 表示装置用基板及びその製造方法、表示装置 |
US8329518B1 (en) * | 2011-08-11 | 2012-12-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Methods for manufacturing thin film transistor array substrate and display panel |
JP7284613B2 (ja) * | 2019-03-29 | 2023-05-31 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
KR20230016080A (ko) * | 2021-07-22 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4406256A (en) | 1981-05-22 | 1983-09-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Automatic compression adjusting mechanism for internal combustion engines |
JPS6484224A (en) | 1987-09-28 | 1989-03-29 | Casio Computer Co Ltd | Electrode forming method |
JP2516688B2 (ja) | 1989-08-02 | 1996-07-24 | シャープ株式会社 | 液晶表示装置 |
JP3064737B2 (ja) | 1993-03-19 | 2000-07-12 | 富士ゼロックス株式会社 | 画像入出力装置 |
JP3079306B2 (ja) | 1996-05-28 | 2000-08-21 | 松下電器産業株式会社 | 液晶表示装置の薄膜トランジスタアレイ基板 |
JP3481813B2 (ja) * | 1997-02-28 | 2003-12-22 | Nec化合物デバイス株式会社 | 半導体装置 |
KR100238795B1 (ko) | 1997-03-03 | 2000-01-15 | 구본준 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
TW570203U (en) * | 1998-08-03 | 2004-01-01 | Rohm Co Ltd | Liquid crystal display element |
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
JP3479023B2 (ja) * | 1999-05-18 | 2003-12-15 | シャープ株式会社 | 電気配線の製造方法および配線基板および表示装置および画像検出器 |
JP2001021916A (ja) | 1999-07-05 | 2001-01-26 | Toshiba Corp | マトリクスアレイ基板 |
JP4390991B2 (ja) | 1999-08-31 | 2009-12-24 | シャープ株式会社 | 液晶表示装置 |
CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
JP2001264802A (ja) | 2000-03-15 | 2001-09-26 | Toshiba Corp | マトリクスアレイ基板 |
TW573162B (en) | 2000-05-05 | 2004-01-21 | Chi Mei Optoelectronics Corp | Active matrix liquid crystal device and method of making the same |
KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100374784B1 (ko) * | 2000-07-19 | 2003-03-04 | 학교법인 포항공과대학교 | 실시간 입체 영상 정합 시스템 |
KR200207894Y1 (ko) * | 2000-07-24 | 2000-12-15 | 김경화 | 연동비닐하우스의 천정보온덮개 개폐용 레일 |
JP2002124680A (ja) | 2000-10-16 | 2002-04-26 | Toshiba Corp | アレイ基板及びその製造方法 |
KR100720095B1 (ko) * | 2000-11-07 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
TW490857B (en) | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
JP2003013253A (ja) | 2001-07-04 | 2003-01-15 | Kobe Steel Ltd | 塗膜密着性に優れたアルミニウム合金構造材およびアルミニウム合金構造材の塗膜密着性評価方法 |
KR100878265B1 (ko) | 2001-11-21 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
TWI240842B (en) * | 2002-04-24 | 2005-10-01 | Sipix Imaging Inc | Matrix driven electrophoretic display with multilayer back plane |
KR100891498B1 (ko) * | 2002-11-04 | 2009-04-06 | 엘지디스플레이 주식회사 | 액정패널 검사장치 |
KR100872494B1 (ko) * | 2002-12-31 | 2008-12-05 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
KR200342081Y1 (ko) | 2003-11-25 | 2004-02-14 | 주식회사 대우일렉트로닉스 | 전자렌지용 계란 조리용기 |
-
2004
- 2004-10-13 US US10/962,452 patent/US7760317B2/en not_active Expired - Fee Related
- 2004-10-14 JP JP2004300822A patent/JP2005122186A/ja active Pending
- 2004-10-14 CN CNB2004100837050A patent/CN100368909C/zh not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI407220B (zh) * | 2005-10-18 | 2013-09-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
US8804060B2 (en) | 2005-10-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9576986B2 (en) | 2005-10-18 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9991290B2 (en) | 2005-10-18 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN101251694B (zh) * | 2007-02-23 | 2010-06-02 | 爱普生映像元器件有限公司 | 液晶装置 |
CN101335273B (zh) * | 2007-06-29 | 2013-03-27 | 株式会社半导体能源研究所 | 半导体装置 |
CN103903586A (zh) * | 2012-12-27 | 2014-07-02 | 乐金显示有限公司 | 显示装置及其制造方法 |
CN103903586B (zh) * | 2012-12-27 | 2016-01-13 | 乐金显示有限公司 | 显示装置及其制造方法 |
CN103117226A (zh) * | 2013-02-04 | 2013-05-22 | 青岛大学 | 一种合金氧化物薄膜晶体管的制备方法 |
CN103117226B (zh) * | 2013-02-04 | 2015-07-01 | 青岛大学 | 一种合金氧化物薄膜晶体管的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050078233A1 (en) | 2005-04-14 |
CN100368909C (zh) | 2008-02-13 |
JP2005122186A (ja) | 2005-05-12 |
US7760317B2 (en) | 2010-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1607444A (zh) | 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法 | |
CN100335959C (zh) | 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法 | |
CN1229668C (zh) | 基板装置、它的检测方法、电光器件及其制造方法 | |
CN1288490C (zh) | 液晶显示装置用基板和使用它的液晶显示装置 | |
CN1252519C (zh) | 液晶显示装置用基板及具有其的液晶显示装置及制造方法 | |
CN1145839C (zh) | 薄膜元件的制造方法 | |
CN1550857A (zh) | 水平电场施加型液晶显示器及其制造方法 | |
CN1797773A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1797159A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1702533A (zh) | 显示装置用基板、其制造方法及显示装置 | |
CN1488083A (zh) | 液晶显示器的薄膜晶体管阵列板及其制造方法 | |
CN1639624A (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
CN1797161A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1327167A (zh) | 液晶显示装置及其缺陷修正方法 | |
CN1761049A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN1420383A (zh) | 液晶显示装置 | |
CN101053005A (zh) | 有源矩阵衬底、显示装置以及像素缺陷修正方法 | |
CN1822738A (zh) | 电光学装置及其制造方法、以及电子仪器 | |
CN1637533A (zh) | 光传感元件、具有其的阵列衬底及液晶显示装置 | |
CN1480914A (zh) | 电光装置及其制造方法和电子装置 | |
CN1808709A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN1607445A (zh) | 水平电场施加型液晶显示板及其制造方法 | |
CN1447156A (zh) | 显示装置用布线基板及其制造方法 | |
CN1743935A (zh) | 显示器件的基板和具有其的液晶显示器件及其制造方法 | |
CN1643443A (zh) | 阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: LG DISPLAY CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Seoul, South Kerean Patentee after: LG DISPLAY Co.,Ltd. Address before: Seoul, South Kerean Patentee before: LG.Philips LCD Co.,Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080213 Termination date: 20211014 |