CN1606401A - 多层配线电路基板的制造方法 - Google Patents

多层配线电路基板的制造方法 Download PDF

Info

Publication number
CN1606401A
CN1606401A CNA2004100835110A CN200410083511A CN1606401A CN 1606401 A CN1606401 A CN 1606401A CN A2004100835110 A CNA2004100835110 A CN A2004100835110A CN 200410083511 A CN200410083511 A CN 200410083511A CN 1606401 A CN1606401 A CN 1606401A
Authority
CN
China
Prior art keywords
metal forming
substrate
hole
insulating barrier
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100835110A
Other languages
English (en)
Inventor
长谷川峰快
中村圭
马场俊和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1606401A publication Critical patent/CN1606401A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了即使通过激光照射形成孔、也能够抑制粘合剂层被破坏、孔的内周面变得平滑、电连接可靠性有所提高的多层配线电路基板的制造方法。分别准备在第1绝缘层1的两面形成第1金属箔2及第2金属箔3的第1基板4，以及在第2绝缘层5的一面形成第3金属箔6的第2基板7，用粘合剂层8将第1基板4的第1金属箔2和第2基板7的第2绝缘层5粘合后，从第1基板4侧开始朝向第2基板7侧照射激光，形成通孔9。由于被照射到第2金属箔3及第1金属箔2而能量有所衰减的激光被照射到粘合剂层8，所以能够抑制粘合剂层8因热分解而受到的破坏，使通孔9的内周面变得平滑。

Description

多层配线电路基板的制造方法
技术领域
本发明涉及多层配线电路基板的制造方法，更具体涉及多层柔性配线电路基板的制造方法。
背景技术
以往，便携式电器等中广泛使用了可实现小型化、轻量化及高密度化的兼具刚性和柔性的配线电路基板。该兼具刚性和柔性的配线电路基板通常具备可安装电子部件、形成为高密度配线的刚性配线电路部分和具有可折曲的柔性、作为信号传递线路而形成的柔性配线电路部分。
但是，近年便携式电器除了以往的通话·通信功能外，还复合了摄影和动画摄影的功能等，其多功能化正进一步有所提高。随之也要求多层配线电路基板更进一步的轻量和轻薄化。对兼具刚性和柔性的配线电路基板，也要求其刚性配线电路部分进一步薄形化。
因此，例如在日本专利特开2002-299824号公报中提出了在第1绝缘层的两面层叠第1金属箔及第2金属箔形成第1基板后，将该第1金属箔及第2金属箔形成为规定的导体图案，然后通过第1粘合剂层及第2粘合剂层分别在第1金属箔及第2金属箔层叠另外形成的第2基板的第2绝缘层和第3基板的第3绝缘层，接着除去第2基板的第3金属箔及第3基板的第4金属箔中的薄层部分，同时将厚层部分分别形成规定的导体图案，籍此制得多层柔性配线电路基板的技术。
以上制得的多层柔性配线电路基板中，由于可减少厚层部分的第1金属箔和第3金属箔间的绝缘部分的层数，所以这样可实现近年的多功能化所要求的轻量和轻薄化。
这种多层柔性配线电路基板中可适当通过激光加工形成盲孔或通孔。
但是，以兼具刚性和柔性的配线电路基板为代表，要求用于柔性配线电路基板的粘合剂不仅具备电特性，还需具备柔软性，所以广泛采用丙烯酸系粘合剂和环氧-丁腈橡胶系粘合剂等合成高分子形成的粘合剂。
但是，由这种合成高分子形成的粘合剂作为粘合剂层层叠而得的基板中，特别是由脂肪族高分子形成的粘合剂作为粘合剂层进行层叠的情况下，利用UV-YAG激光进行通孔加工时，由于UV范围内的吸收较少，所以热分解加工比熔融加工更占主导，有时被加工的粘合剂层表面会受到被挖剜等损伤，有时不能够使通孔内周面平滑化。这种情况下，在被加工的粘合剂层表面不能够很好地层叠通孔镀层，出现缺陷，导致电连接可靠性下降。
本发明的目的是提供即使利用激光照射形成孔、也能够抑制粘合剂层被破坏、孔内周面能够实现平滑化、电连接可靠性有所提高的多层配线电路基板的制造方法。
发明内容
本发明的多层配线电路基板的制造方法是具备2层以上的金属层和1层以上的粘合剂层的多层配线电路基板的制造方法，该方法的特征是，包括通过激光的照射，形成贯通2层以上的金属层及1层以上的粘合剂层的孔的步骤；前述步骤中，照射激光使至少被照射到2层的金属层的激光被照射到1层以上的粘合剂层。
如果采用该方法，则首先激光至少被照射到2层的金属层，能量衰减后，再被照射到1层以上的粘合剂层。因此，1层以上的粘合剂层以适度的能量被激光照射，所以能够抑制该粘合剂层表面被破坏。其结果是，能够实现孔的内周面的平滑，使电连接可靠性有所提高。
本发明的多层配线电路基板的制造方法的特征是，包括以下4个步骤，准备具备第1绝缘层、被设置于前述第1绝缘层的一面的第1金属箔和被设置于前述第1绝缘层的另一面的第2金属箔的第1基板的步骤，准备具备第2绝缘层和被设置于前述第2绝缘层的一面的第3金属箔的第2基板的步骤，利用粘合剂层粘合前述第1基板和前述第2基板的步骤，从前述第1基板侧开始朝向前述第2基板侧照射激光，至少形成贯通第1金属箔、第2金属箔及粘合剂层的孔的步骤。
如果采用该方法，则在形成孔的步骤中，由于从第1基板侧开始朝向第2基板侧照射激光，所以该激光首先被照射到第1基板的第1金属箔及第2金属箔，即2个金属箔，这样能量衰减后，再被照射到粘合剂层。因此，粘合剂层以适度的能量被激光照射，所以能够抑制该粘合剂层表面被破坏。其结果是，能够制得孔的内表面变得平滑、电连接可靠性有所提高的多层配线电路基板。
附图说明
图1是表示本发明的多层配线电路基板的制造方法的实施方式之一的多层柔性配线电路基板的制造方法的制造步骤图，(a)表示准备第1金属箔的步骤，(b)表示在第1金属箔表面形成第1绝缘层的步骤，(c)表示在第1绝缘层的表面层叠第2金属箔，准备第1基板的步骤，(d)表示将第1金属箔形成规定的配线电路图的步骤，(e)表示准备第3金属箔的步骤，(f)表示在第3金属箔表面形成第2绝缘层，另外准备第2基板的步骤。
图2是接着图1表示本发明的多层配线电路基板的制造方法的实施方式之一的多层柔性配线电路基板的制造方法的制造步骤图，(g)表示用粘合剂层粘合第1基板的第1金属箔和第2基板的第2绝缘层的步骤，(h)表示从第1基板侧开始朝向第2基板侧照射激光，形成通孔的步骤，(i)表示在通孔的内周面和第2金属箔表面及第3金属箔表面形成通孔镀层的步骤，(j)表示将第2金属箔及第2镀层形成规定的配线电路图，同时将第3金属箔及第3镀层形成规定的配线电路图的步骤。
图3表示比较例获得的多层柔性配线电路基板的对应于图2(j)的截面图。
具体实施方式
图1及图2是表示本发明的多层配线电路基板的制造方法的实施方式之一的多层柔性配线电路基板的制造方法的制造步骤图。
以下，参考图1及图2对作为本发明的多层配线电路基板的制造方法的实施方式之一的多层柔性配线电路基板的制造方法进行说明。
该方法如图1(c)所示，准备具备第1绝缘层1、在第1绝缘层1的一面设置的作为金属层的第1金属箔2和在第1绝缘层1的另一面设置的作为金属层的第2金属箔3的第1基板4。
作为第1绝缘层1，例如采用聚酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二酯树脂、聚萘酸乙二酯树脂、聚氯乙烯树脂等合成树脂薄膜。较好的是采用聚酰亚胺树脂薄膜。此外，第1绝缘层1的厚度通常为12.5～50μm，较好为12.5～25μm 。
作为第1金属箔2及第2金属箔3，例如采用铜、镍、金、焊锡或它们的合金等的金属箔。较好的是使用铜箔。其厚度通常为2～35μm，较好为9～18μm。
对在第1绝缘层1的一面设置第1金属箔2的同时，在另一面设置第2金属箔3的方法无特别限定，例如，首先如图1(a)所示，准备由金属箔形成的第1金属箔2，再如图1(b)所示，在该第1金属箔2的表面均匀涂布合成树脂溶液后，干燥并根据需要进行加热，形成第1绝缘层1，然后如图1(c)所示，在该第1绝缘层1的表面(与层叠了第1金属箔2的内面相反侧的表面)通过层压或镀敷层叠作为第2金属箔3的金属箔。
更具体来讲，例如，首先在由铜箔形成的第1金属箔2的表面均匀涂布聚酰胺酸树脂溶液，干燥后层压由铜箔形成的第2金属箔3，然后例如通过最终加热达到300℃以上使被涂布的聚酰胺酸树脂固化(酰亚胺化)，这样在由聚酰亚胺树脂形成第1绝缘层1的同时形成第1基板4。
此外，例如首先在由铜箔形成的第1金属箔2的表面均匀涂布聚酰胺酸溶液，干燥后使其固化(酰亚胺化)，由聚酰亚胺形成第1绝缘层1，然后在该第1绝缘层1的表面通过镀铜形成第2金属箔3。
这样，作为在第1绝缘层1的两面直接设置了第1金属箔2及第2金属箔3的双面基材，准备第1基板4。该双面基材可也采用市售品。
然后，该方法如图1(d)所示，将第1金属箔2形成为规定的配线电路图。
将第1金属箔2形成为规定的配线电路图时可采用公知的图案形成法。较好的是采用减去法。该减去法例如在第1金属箔2的表面对应规定的配线电路图形成腐蚀保护膜，然后以该腐蚀保护膜为保护膜对第1金属箔2进行腐蚀，再除去该腐蚀保护膜。
接着，该方法如图1(f)所示，另外准备具备第2绝缘层5和作为被设置于第2绝缘层5的一面的金属层的第3金属箔6的第2基板7。
第2绝缘层5例如可采用与第1绝缘层1同样的材料，其厚度通常为12.5～50μm，较好为12.5～25μm。
第3金属箔6也可采用与第1金属箔2及第2金属箔3同样的材料，其厚度通常为2～35μm，较好为9～18μm。
对在第2绝缘层5的一面设置第3金属箔6的方法无特别限定，例如首先如图1(e)所示，准备由金属箔形成的第3金属箔6，再如图1(f)所示，在该第3金属箔6的表面均匀涂布合成树脂溶液后，干燥并根据需要进行加热，形成第2绝缘层5。
更具体来讲，例如首先在由铜箔形成的第3金属箔6的表面均匀涂布聚酰胺酸树脂溶液，干燥后使其固化(酰亚胺化)，由聚酰亚胺树脂形成第2绝缘层5。
这样就获得了作为在第2绝缘层5的一面直接设置了第3金属箔6的单面基材的第2基板7。该单面基材也可采用市售品。
然后，该方法如图2(g)所示，利用粘合剂层8粘合第1基板4的第1金属箔2和第2基板7的第2绝缘层5。
利用粘合剂层8粘合第1基板4的第1金属箔2和第2基板7的第2绝缘层5时，在包含第1金属箔2的第1绝缘层1的表面或第2绝缘层5的表面预先均匀涂布粘合剂设置粘合剂层8，然后利用该粘合剂层8使它们互相压接或准备作为粘合剂层8的粘合片，将该粘合片夹在包含第1金属箔2的第1绝缘层1的表面和第2绝缘层5的表面之间使它们互相压接。
作为粘合剂，例如可采用丙烯酸系粘合剂、环氧系粘合剂、酰胺酰亚胺系粘合剂、聚酰亚胺系粘合剂、环氧-丁腈橡胶系粘合剂、环氧-丙烯酸橡胶系粘合剂、丁醛系粘合剂、聚氨酯系粘合剂等热固性粘合剂，还可采用例如合成橡胶系粘合剂等热塑性粘合剂，例如丙烯酸系粘合剂等压敏性粘合剂等。
粘合片例如可采用上述粘合剂形成的片状物。
此外，该粘合剂层在350～360nm的波长下的透光率较好在0.01％以下。如果粘合剂层在波长350～360nm下的透光率为0.01％以下，则在后述的形成通孔9时，能够使该粘合剂层中的通孔9的内周面变得更平滑。
粘合剂层8的厚度通常为5～50μm，较好为10～25μm。
此外，利用粘合剂层8使第1基板4和第2基板7压接时，以利用粘合剂层8使包含第1金属箔2的第1绝缘层1的表面和第2绝缘层5的表面重叠的状态，例如在100～250℃、以0.1～20MPa的压力使它们压接。
该方法中，也可在压接后根据需要对第2金属箔3及第3金属箔6进行腐蚀处理，使它们变薄。
然后，该方法如图2(h)所示，从第1基板4侧开始朝向第2基板7照射激光，形成沿厚度方向依次贯通第2金属箔3、第1绝缘层1、第1金属箔2、粘合剂层8、第2绝缘层5及第3金属箔6的通孔9。
对激光无特别限定，例如可采用准分子激光和UV-YAG激光等具有紫外线范围的波长的激光，较好为UV-YAG激光。
通孔9的形状及大小可根据其目的及用途等作适当选择，如果为矩形，则最长边为10～300μm，较好为25～200μm，如果为圆形，则最大直径为10～300μm，较好为25～200μm。
利用激光进行穿孔加工时，进行照射的激光随着依次被照射到第2金属箔3、第1绝缘层1、第1金属箔2、粘合剂层8和第2绝缘层5及第3金属箔6，其能量逐渐衰减，如图2(h)的模拟图所示，通孔9形成为从作为激光的照射侧的第1基板4侧向第2基板7侧逐渐减小的半圆锥的形状。
接着，该方法如图2(i)所示，在通孔9的内周面和第2金属箔3的表面及第3金属箔6的表面形成通孔镀层10。
对通孔镀层10无特别限定，例如采用无电解电镀、溅射、碳催化剂涂布等公知方法，对通孔9的内周面进行导电处理后，在通孔9的内周面和第2金属箔3的表面及第3金属箔6的表面进行电解电镀形成通孔镀层10。
该通孔镀层10例如可通过铜、镍、金、焊锡或它们的合金等金属的电解电镀形成，较好的是通过电解镀铜形成。
该通孔镀层10的厚度通常为5～30μm，较好为5～20μm。
以上形成的通孔镀层10是由形成于通孔9的内周面的第1镀层11、形成于第2金属箔3的表面的第2镀层12及形成于第3金属箔6的表面的第3镀层13连为一体而形成的，这样第2金属箔3、第1金属箔2及第3金属箔6通过通孔镀层10电导通。
形成了通孔镀层10后的通孔9的大小，在第2金属箔3侧，如果为矩形，则一边在290μm以下，较好是在200μm以下，如果为圆形，则直径在290μm以下，较好是在200μm以下。在第3金属箔6侧，如果为矩形，则一边在285μm以下，较好是在195μm以下，如果为圆形，则直径在285μm以下，较好是在195μm以下。
然后，该方法如图2(j)所示，在将第2金属箔2及第2镀层12形成为规定的配线电路图的同时，将第3金属箔6及第3镀层13形成为规定的配线电路图。
在将第2金属箔2和第2镀层12，以及第3金属箔6和第3镀层13形成为规定的配线电路图时，可采用公知的图案形成法。与上述同样，较好的是采用减去法。该减去法例如在第2镀层12的表面及第3镀层13的表面对应规定的配线电路图形成腐蚀保护膜，然后以该腐蚀保护膜为保护膜对第2金属箔2和第2镀层12，以及第3金属箔6和第3镀层13进行腐蚀，再除去该腐蚀保护膜。
这样就获得了第1金属箔1、第2金属箔3及第2镀层12、第3金属箔6及第3镀层13分别作为具有规定的配线电路图的导体层形成，由3层导体层形成的多层柔性配线电路基板。
如果利用上述方法制得多层柔性配线电路基板，则在通孔9的穿孔加工步骤中，激光在依次照射到第2金属箔3、第1绝缘层1和第1金属箔2后，被照射到粘合剂层8。即，至少被照射到第2金属箔3及第1金属箔2这2层的金属层而能量有所衰减的激光被照射到粘合剂层8。因此，由于粘合剂层8以适度的能量被激光照射，所以在该粘合剂层8的激光照射部分能够抑制因热分解而出现的损伤。其结果是，可使通孔9的内周面变得平滑，所以其后即使形成通孔镀层10，也能够防止在通孔9的内周面中经过穿孔加工的粘合剂层8的表面产生缺陷。因此，所得多层柔性配线电路基板的电连接可靠性有所提高。
上述说明中，首先在第1金属箔2形成为规定的配线电路图后，利用粘合剂层8使其与第2绝缘层5粘合。也可与此相反，首先将第2金属箔3形成为规定的配线电路图后，利用粘合剂层8使其与第1金属箔2粘合。这种情况下，在第1金属箔2的表面形成第2镀层12，它们同时形成为规定配线电路图。
此外，在上述说明中，例示了本发明的金属箔(金属层)，即导体层为3层的多层柔性配线电路基板，但在本发明的形成孔的步骤中，只要至少被照射到2层金属箔(金属层)的激光又被照射到粘合剂层即可，对金属箔(金属层)的层数、绝缘层的层数和粘合剂层的层数无特别限定，可根据其目的及用途作适当选择。
上述说明中，形成了贯通第1基板4及第2基板7的通孔9，但本发明中，只要至少贯通2层金属箔(金属层)和1层粘合剂层，并不限于通孔，例如也可形成盲孔等最底部封闭的孔。
以下例示实施例及比较例，对本发明进行更具体的说明，但本发明并不仅限于任一实施例及比较例。
实施例1
首先，作为第1基板，准备了在厚25μm的聚酰亚胺树脂形成的第1绝缘层的两面直接层叠了厚18μm的铜箔形成的第1金属箔和第2金属箔3的双面敷铜基材(新日铁化学株式会社制，ェスパネッケスSB18-25-18CE)(参考图1(c))。
然后，通过减去法将第1金属箔形成为规定的配线电路图(参考图1(d))。
接着，作为第2基板，另外准备了在厚12.5μm的聚酰亚胺树脂形成的第2绝缘层的一面直接层叠了厚18μm的铜箔形成的第3金属箔的单面敷铜基材(新日铁化学株式会社制，ェスパネッケスSC18-12-18FR)(参考图1(f)。
然后，利用厚25μm的丙烯酸系粘合剂(波长355nm下的透光率为5.9％)使第1基板的包含第1金属箔的第1绝缘层和第2基板的第2绝缘层压接(参考图2(g))。
然后，对第2金属箔及第3金属箔进行均一地腐蚀处理使它们的厚度达到10μm为止，然后用具有355nm波长的UV-YAG激光装置，从第1基板侧开始向第2基板侧照射激光，形成沿厚度方向依次贯通第2金属箔、第1绝缘层、第1金属箔、粘合剂层、第2绝缘层及第3金属箔的通孔(参考图2(h))。
接着，在通孔的内周面通过涂布碳催化剂实施导电处理后，利用电解镀铜在通孔的内周面、第2金属箔的表面和第3金属箔的表面形成厚度为10μm的通孔镀层(参考图2(i))。
形成通孔镀层后的通孔9的孔径在第2金属箔侧为80μm，在第3金属箔侧为65μm，形成从作为激光照射侧的第1基板侧向第2基板侧逐渐减小的半倒圆锥形。
然后，利用减去法将第2金属箔和形成于该第2金属箔表面的通孔镀层，以及第3金属箔和形成于该第3金属箔表面的通孔镀层形成为规定的配线电路图，获得多层柔性配线电路基板(参考图2(j))。
实施例2
除了利用厚25μm的芳香族酰胺酰亚胺系粘合剂(波长355nm下的透光率为0.007％)使第1基板的包含第1金属箔的第1绝缘层和第2基板的第2绝缘层压接之外，其它与实施例1同样操作，获得多层柔性配线电路基板。
比较例1
除了用具有355nm的波长的UV-YAG激光装置，从第2基板侧开始向第1基板侧照射激光，形成沿厚度方向依次贯通第3金属箔、第2绝缘层、粘合剂层、第1金属箔及第2金属箔的通孔之外，其它与实施例1同样操作，获得多层柔性配线电路基板。
比较例2
除了用具有355nm的波长的UV-YAG激光装置，从第2基板侧开始向第1基板侧照射激光，形成沿厚度方向依次贯通第3金属箔、第2绝缘层、粘合剂层、第1金属箔及第2金属箔的通孔之外，其它与实施例2同样操作，获得多层柔性配线电路基板。
评价
1)通孔的状态观察
沿多层柔性配线电路基板的厚度方向，切断各实施例及各比较例获得的多层柔性配线电路基板的包含通孔的部分，用显微镜观察其截面，确认通孔内周面中的粘合剂层有无受损。其结果是，各实施例获得的多层柔性配线电路基板如图2(j)的模拟图所示，确认在经过穿孔加工的粘合剂层表面无损伤，通孔的内周面很平滑。
另一方面，各比较例获得的多层柔性配线电路基板如图3的模拟图所示，确认经过穿孔加工的粘合剂层表面处于被破坏的状态，在通孔的内周面中的粘合剂层的凹陷部分通孔镀层没有很好地层叠，在该部分产生了缺陷。
2)连通可靠性
将各实施例及各比较例获得的多层柔性配线电路基板用于温度循环试验，评价其连通可靠性。
温度循环条件以在125℃30分钟的高温条件及在-40℃30分钟的低温条件的反复为1个循环。记录电阻变化率达到10％以上为止的循环数，由此循环数评价连通可靠性。
其结果是，实施例1和2即使超过1000次循环，还保持初期的电阻值。
另一方面，比较例1在50次循环，比较例2在750次循环后电阻变化率达到10％以上。
上述发明的说明提供了本发明的例示的实施方式，但这仅是例示，本发明并不限于此。由本领域的普通技术人员所作的明显的本发明的变形例都应包含在后述的权利要求的范围内。

Claims (2)

1.多层配线电路基板的制造方法，它是具备2层以上的金属层和1层以上的粘合剂层的多层配线电路基板的制造方法，其特征在于，包括通过激光的照射，形成贯通2层以上的金属层及1层以上的粘合剂层的孔的步骤；前述步骤中，照射激光使至少被照射到2层的金属层的激光被照射到1层以上的粘合剂层。
2.多层配线电路基板的制造方法，其特征在于，包括以下4个步骤，准备具备第1绝缘层、被设置于前述第1绝缘层的一面的第1金属箔和被设置于前述第1绝缘层的另一面的第2金属箔的第1基板的步骤，准备具备第2绝缘层和被设置于前述第2绝缘层的一面的第3金属箔的第2基板的步骤，利用粘合剂层粘合前述第1基板和前述第2基板的步骤，从前述第1基板侧开始朝向前述第2基板侧照射激光，至少形成贯通第1金属箔、第2金属箔及粘合剂层的孔的步骤。
CNA2004100835110A 2003-10-09 2004-10-08 多层配线电路基板的制造方法 Pending CN1606401A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003350694 2003-10-09
JP2003350694A JP2005116868A (ja) 2003-10-09 2003-10-09 多層配線回路基板の製造方法

Publications (1)

Publication Number Publication Date
CN1606401A true CN1606401A (zh) 2005-04-13

Family

ID=34309258

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100835110A Pending CN1606401A (zh) 2003-10-09 2004-10-08 多层配线电路基板的制造方法

Country Status (6)

Country Link
US (1) US20050079652A1 (zh)
EP (1) EP1523231A1 (zh)
JP (1) JP2005116868A (zh)
KR (1) KR20050034547A (zh)
CN (1) CN1606401A (zh)
TW (1) TW200520660A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105898983A (zh) * 2015-02-18 2016-08-24 松下知识产权经营株式会社 印刷布线板及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
CN107211548B (zh) * 2015-02-13 2021-10-29 Pi-克瑞斯托株式会社 层叠电路基板的形成方法以及由此形成的层叠电路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
JP3788917B2 (ja) * 2001-04-02 2006-06-21 日東電工株式会社 フレキシブル多層配線回路基板の製造方法
JP2003101188A (ja) * 2001-09-26 2003-04-04 Nitto Denko Corp ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105898983A (zh) * 2015-02-18 2016-08-24 松下知识产权经营株式会社 印刷布线板及其制造方法
CN105898983B (zh) * 2015-02-18 2018-08-28 松下知识产权经营株式会社 印刷布线板及其制造方法

Also Published As

Publication number Publication date
KR20050034547A (ko) 2005-04-14
US20050079652A1 (en) 2005-04-14
JP2005116868A (ja) 2005-04-28
EP1523231A1 (en) 2005-04-13
TW200520660A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
CN1189068C (zh) 多层印刷电路板及其制造方法
EP2405725A1 (en) Resin composition for wiring board, resin sheet for wiring board, composite body, method for producing composite body, and semiconductor device
JP6337927B2 (ja) 多層プリント配線板の製造方法
CN1929721A (zh) 用于在绝缘树脂层上形成配线的方法
US9711440B2 (en) Wiring board and method for manufacturing the same
TW200904291A (en) Laminated wiring board and method for manufacturing the same
KR20160013048A (ko) 전자파 실드 필름, 이것을 사용한 프린트 배선판, 및 압연 동박
CN1771773A (zh) 电路成形基板制造方法和用于制造电路成形基板的材料
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
CN1777348A (zh) 制造高密度印刷电路板的方法
CN1489883A (zh) 附有绝缘层的铜箔及其制造方法以及使用该附有绝缘层的铜箔的印刷电路板
JP2004319962A (ja) フレックスリジッドプリント配線板及びその製造方法
US20100243601A1 (en) Multilayer wiring board and manufacturing method thereof
CN1299325C (zh) 衬底元片及软衬底
TWI595811B (zh) 印刷電路板及其製造方法
CN1606401A (zh) 多层配线电路基板的制造方法
JP2007013048A (ja) 多層配線基板の製造方法
JP5732729B2 (ja) 配線板用樹脂組成物、および配線板用樹脂シート
US11096273B2 (en) Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same
CN1370388A (zh) 高密度基板及其制备方法
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
JP2004241427A (ja) 配線基板の製造方法
EP4191660A1 (en) Wiring board, package for mounting light-emitting element, and light-emitting device
JP2007005732A (ja) プリント配線板用基板、プリント配線板及びその検査方法、並びに多層プリント配線板
JP2001003027A (ja) 接着剤付銅箔ならびに銅張積層板およびプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned