CN1574094A - 存储设备 - Google Patents

存储设备 Download PDF

Info

Publication number
CN1574094A
CN1574094A CNA2004100684036A CN200410068403A CN1574094A CN 1574094 A CN1574094 A CN 1574094A CN A2004100684036 A CNA2004100684036 A CN A2004100684036A CN 200410068403 A CN200410068403 A CN 200410068403A CN 1574094 A CN1574094 A CN 1574094A
Authority
CN
China
Prior art keywords
memory component
information
recorded
voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100684036A
Other languages
English (en)
Other versions
CN100394511C (zh
Inventor
石田实
荒谷胜久
河内山彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1574094A publication Critical patent/CN1574094A/zh
Application granted granted Critical
Publication of CN100394511C publication Critical patent/CN100394511C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储设备，包括一存储器元件，和一用于向所述存储器元件施加电压的施加装置，其中，随着所述施加装置向所述存储器元件施加电压，所述存储器元件改变其特性来在其上记录信息，当向存储器元件连续记录相同信息时，所述存储器元件进一步改变它的特性。所述存储设备具有一记录方法，包括步骤：当记录所述信息时，检测已经记录在所述存储器元件上的信息内容；将已经记录在存储器元件上的信息和要记录在存储器元件上的信息进行比较；如果所述两信息彼此不同，就向存储器元件上施加电压，来执行一般的信息记录处理；以及当所述两信息彼此相同时，就禁止执行一般的信息记录处理。因而，根据本发明的所述存储设备即使在连续记录信息时，也可以令人满意的执行记录操作。

Description

存储设备
技术领域
本发明涉及一种存储设备。
背景技术
目前，信息设备，例如一计算机，使用大量的存储设备来记录信息(数据)。作为这样的存储设备，能够以高速度操作的高密度DRAM(动态随机存取存储器)被广泛的使用(例如，参见所引用的非专利参考文献1)。
[所引用的非专利参考文献1]
“VLSI MEMORY”，作者Ito Kioo，1994年11月5日由BaifuukanPublishing Company出版，第3到4页
上述提到的用于记录信息的存储设备要求在低电压情况下，通过尽可能简单的方法来保存所记录的信息。
然而，由于上述DRAM是非易失存储器，其具有非常短的信息保存时间，并且其中保存的信息一旦断电就失去了，所以上述DRAM必须非常频繁的刷新(即，在重写信息已经被读出并且又一次被放大(amplify)之后，再次重写已写入信息的操作)。因此，它的电路设计变得很复杂，而它的电源消耗不可避免的增大了。
出于这个原因，到目前为止，需要能够降低其电源消耗，并具有例如可替换DRAM的特性的存储设备。
由于上述DRAM在生产过程中与一普通逻辑电路LSI(大规模集成)，以及适用于用户电子设备的信号处理LSI相比是复杂的，这就出现了问题，即存储设备将不可避免的变得非常昂贵。
作为可能满足上述需求的存储设备，例如，可以是已知的具有如图1所示配置的存储设备。
附图1是一示意性的横截面图，示出了一存储设备的基本配置，特别是，它的放大比例的存储器元件。
如图1所示，一存储器元件20具有这样一种配置，在其中，电极间材料(interelectrode material)23夹在两个电极中间(在图1情况下是第一和第二电极21和22)。
包括如此配置的存储器元件20的存储设备，例如，使用一离子导电体作为电极间材料23，而且进一步两个电极21，22中任意一个(例如，第一电极21)包含作为离子扩散到离子导电体中的金属。由此，当向存储器元件20的两个电极21，22加电压时，电荷被提供给电极间材料23，而第一电极21中所包含的金属就扩散到离子导电体作为离子所构成的电极间材料23中，借此离子导电体中的电子特性，例如电阻或电容就改变了，从而在存储器元件20上记录信息。
接下来，在实际执行过程中操作这样的存储设备来记录(写或擦除)信息的方式将做出更加明确的说明。
从高电平向低电平改变存储器元件20的电阻的记录操作在下文被称为信息的“写”，而从低电平向高电平改变存储器元件20的电阻的记录操作在下文将被称为信息的“擦除”。
例如，当存储设备在存储器元件20上写信息时，一写电压(正电压)例如通过连接第一电极21的一内部连接(未示出)被提供给第一电极21，借此，例如，包含在第一电极21中的金属被电离，扩散到离子导电体中，接合(bond)电极，并由此堆积。结果，离子导电体的电阻转到低电平，而存储器元件20的电阻也转到低电平，由此使在存储器元件20上写入信息成为可能。
例如，当信息被从存储器元件20中擦除时，例如，通过连接第二电极22的一内部连接(未示出)，带有与写电压相反极性的擦除电压(负电压)被提供给第二电极22。结果，沉淀到离子导电体中的金属被再一次电离，并返回第一电极21，由此，离子导电体的电阻回到初始高电平，而存储器元件20的电阻也转到高电平，因此，使从存储器元件20中擦除信息成为可能。
图2A，2B和3A，3B示出了一组例如与一组由上述存储设备(例如，DRAM)执行的记录操作相应的记录操作。
图2A，3A示出了DRAM的记录操作，而图3A，3B示出了包括如图1所示存储器元件20的存储设备的记录操作。
图2A，2B示出了在不同的信息交替的在存储器元件20上重复记录了，例如，三次之后，信息从存储器元件20读出的方式。图3A，3B示出了在相同的信息已经在存储器元件20上接连地记录多次，例如，5次之后，在存储器元件20上记录不同的信息，并且从存储器元件20中读出信息的方式。
如通过图2A，2B和图3A，3B可以清楚看到的，在包括上述如图1所示存储器元件20的存储设备上的信息写入操作(记录操作，用于从一高电平向低电平改变电阻值)，在DRAM情况下对应信息“1”的写入，以及信息擦除操作(记录操作，用于从一低电平向高电平改变电阻值)在DRAM情况下对应信息“0”的写入。
在包括如图1所示存储器元件20的存储设备中，当如附图2B中所示信息已经被交替的并且接连的写入存储器元件20中和从存储器元件20中擦除之后，再从存储器元件20中读出信息时，就不会出现问题。然而，当在信息已经如图2B所示多次写入存储器元件20之后，从存储器元件20擦除信息，然后再从中读取，那么就会出现以下问题。
特别的，如图4所示，当信息重复和接连地写入存储器元件20时，存储器元件20的电阻值进一步下降得比预期在信息“1”随着写入次数的增长应该被保存的状态下已实现的电阻值更低。
当存储器元件20的电阻值如上所述下降，就必须将大量的电压应用于存储器元件20中，来擦除接下来来自存储器元件20的信息。
当信息“0”和信息“1”在没有限制的情况下，以任意的顺序重复写入时(即，存储设备需要无限制的记录和读取信息)，用于数据可重写存储设备，例如DRAM的存储器元件20，就需要以这种方式执行记录操作。
这一操作即在信息“1”已经重复和连续地记录在存储器元件20上了之后，信息“0”被写入存储器元件20，如图3A所示。
从而，当在实际执行中包括如图1所示存储器元件20的存储设备实现一例如，可以替代DRAM的存储设备时，假设在信息已经重复写入之后，信息将从存储器元件20中擦除(参见图3B)，那么就必须将存储器元件20所应用的，需要擦除信息的电压，设置为一很大值。
然而，在这样的情况下，例如，要花费大量时间来从存储器元件20中擦除已记录的信息，而存储器元件20自身的操作速度不可避免的就会下降。特别的，如果，以与图3B假设的情况相反的方式，在记录信息已经从存储器元件20中重复和连续地被擦除之后，信息写入存储器元件20，那么存储器元件20自身的操作速度就会显著下降。
到此为止已经说明了其中当信息写入具有如图1所示配置的存储器元件0的时候(参见图2A，2B)，存储器元件20的电阻值随着写入次数的增长而进一步的改变的情况，可以理解的是，依赖于存储器元件的配置，当信息重复和连续地写入这样的存储器元件中时，例如，存储器元件的阈值电压将随着写入次数的增长而改变。
在这样的情况下，如前面提到的，要花费大量时间从存储器元件擦除已记录信息，而且因此，存储器元件自身的操作速度也不可避免的下降了。
发明内容
由于上述情况，本发明的目的是提供一种可以不受任何限制地令人满意地记录信息的存储设备。
根据本发明的一个方面，提供一种存储设备，包括一存储器元件和一施加装置，用于在所述存储器元件上施加一电压，其中，随着施加装置向存储器元件电压的施加，存储器元件改变特性来在其上记录信息，当在存储器元件上连续记录相同的信息时，存储器元件进一步改变它的特性，存储设备具有一记录方法，该方法包括，当记录信息时，检测已经记录在存储器元件上的信息内容的步骤，比较已经记录在存储器元件上的信息和要在存储器元件上记录的信息的步骤，如果所述两个信息彼此不同，则向存储器元件施加一电压，以进行正常信息记录处理，以及如果所述两个信息彼此相同，就不进行正常信息记录处理的步骤。
根据本发明，当在存储器元件上记录信息时，检测已经记录在存储器元件上的信息内容，并且比较已经记录在存储器元件上的信息和要在存储器元件上记录的信息。如果已经记录的信息和要记录的信息彼此不同，那么电压施加装置就向存储器元件施加一电压，从而通过一般的信息记录处理在存储器元件上记录信息。如果已经记录的信息和要记录的信息彼此相同，那么就不通过一般信息记录处理在存储器元件上记录信息，从而，即使当相同的信息内容，例如，被连续记录在存储器元件上，也可以防止存储器元件的特性变化的太多。
在上述存储设备中，当存储器元件具有其中电极间材料夹在第一和第二电极中间的配置时，存储器元件的配置可以非常简单。
如果上述存储设备具有下述配置，即，其中在将信息记录在存储器元件上之前，通过从存储器元件上读取信息来检测信息的内容，而且如果要记录的信息和已经记录的信息彼此相同，那么可以防止向存储器元件上加电压，这样即使在其中例如，相同内容的信息(例如“1”)被重复和连续地记录在存储器元件上之后，在存储器元件上记录不同内容的信息(例如“0”)的记录操作中，施加在存储器元件上来记录不同内容信息的电压也不需要增加，而且由此可以防止记录操作延迟。
如果上述记录装置具有下述配置，即，其中，当信息被记录在存储器元件上时，向存储器元件上施加电压，通过检测存储器元件电阻值的改变来检测信息的内容，而且如果要记录的信息和已经记录的信息彼此相同，那么可以防止向存储器元件上加电压，因为不需要从存储器元件读取信息的处理，那么通过在前述的信息记录在存储器元件上之前、从存储器元件上读取记录信息来检测信息的内容，因此，与检测信息内容的情况下需要的时间相比，在存储器元件上记录信息所需要的时间降低了。
如果上述存储设备具有下述配置，即，其中如果要记录的信息和已经记录的信息彼此相同，就进一步确定是否存储器元件的电阻值属于正常值范围，而且如果存储器元件的电阻值不属于正常值范围，那么电压施加装置向存储器元件加电压，从而校正上面的电阻值，以便使其属于正常值范围，即使当已经重复和连续地多次将相同内容(例如“1”)的信息记录在存储器元件上而且存储器元件的电阻值改变到正常值范围外之后，不同内容的信息(例如“0”)被记录在存储器元件上时，电阻值也可以被校正，而且例如，可以降低记录错误的出现。
如果上述存储设备具有下述配置，即，其中在信息被记录到存储器元件上之前，通过从存储器元件上读取信息来检测信息的内容，并且如果要记录的信息和已经记录的信息彼此相同，而且如果存储器元件的电阻值属于正常值范围，那么可以不向存储器元件施加电压，即使当在例如，相同内容(例如“1”)的信息多次重复和连续地记录到存储器元件上之后，不同内容的信息(例如“0”)被记录到存储器元件上的时侯，提供给存储器元件来记录不同内容信息的电压也不需要增加，而且也可以防止记录操作延迟。
在上述存储设备中，如果电压是一脉冲电压，那么电流量可能减小，并且要求记录信息的电流总量也可能减小。
根据本发明的另一个方面，提供一种存储设备，包括一存储器元件和一施加装置，用于在所述存储器元件上施加一电压，其中，随着施加装置向存储器元件电压的施加，存储器元件改变特性来在其上记录信息，当在存储器元件上连续记录相同的信息时，存储器元件进一步改变它的特性，存储设备具有一记录方法，该方法包括，在记录在存储器元件上的信息的内容被擦除之后，在存储器元件上记录信息的步骤。
根据本发明，由于记录在存储器元件上的信息的内容被擦除之后，才在存储器元件上记录信息，当在存储器元件上记录信息时，从存储器元件上读取信息所需要的时间就可以降低，而与检测已经被记录在存储器元件上的信息内容的情况相比，记录操作可以进一步的提高速度。
进一步，根据本发明，在上述存储设备中，当存储器元件具有其中电极间材料夹在第一和第二电极中间的配置时，存储器元件的配置可以非常简单。
进一步，在上述存储设备中，当电压是脉冲电压时，可以降低电流量，而要求在存储器元件上记录信息的电流总量也可能降低。
附图说明
图1是一示意性的横截面图，示出了一放大比例的用于存储设备的存储器元件的基本配置；
图2A和2B分别是涉及解释一DRAM(动态随机存取存储器)的记录操作的流程图；
图3A和3B分别是涉及解释一包括存储器元件的存储设备的记录操作的流程图；
图4是说明信息写入次数和电阻值改变比率之间关系的图；
图5是一示意性的横截面图，示出了一存储设备，特别是，它的根据本发明的一个实施例的存储器元件；
图6是施加给如图5所示存储器元件的脉冲电压的波形图；
图7是涉及解释其中在信息被记录之前，通过读取记录在存储器元件上的信息来检测信息内容，以及电压施加装置禁止向存储器元件施加脉冲电压的实施例的流程图；
图8是涉及解释其中上述实施例中遇到的问题可以被解决的另一个实施例的流程图；
图9是涉及解释进一步的实施例的流程图，其中确定是否存储器元件的电阻值高于正常值范围的上限，以及进一步确定是否存储器元件的电阻值低于正常值范围的下限；以及
图10A到10C分别是示出了根据本发明的存储器元件的其它配置的示意性的横截面图。
具体实施方式
现在，将在下面结合附图来说明本发明。
在说明本发明的优选实施例之前，根据本发明存储设备的基本配置，以及它的操作将参考图1来进行说明。
附图1是一示意性的横截面图，示出了一存储设备的基本配置，特别是，它的放大比例的存储器元件。
如图1所示，存储器元件20具有其中一电极间材料23(interelectrodematerial)夹在两个电极中间(在图1情况下是第一和第二电极21和22)的配置。
包括具有如此配置的存储器元件20的存储设备，使用一离子导电体作为电极间材料23，例如，而且进一步两个电极21，22中任意一个(例如，第一电极21)包括一扩散到离子导电体中作为离子的金属。由此，当向存储器元件20的两个电极21，22加电压时，电荷被提供给电极间材料23，而第一电极21中所包括的金属就扩散到离子导电体作为离子所构成的电极间材料23中，借此离子导电体中的电子特性，例如电阻或电容就改变了，从而在存储设备上记录信息。
根据本发明，存储设备由通过利用特性，例如，电子特性的改变来记录信息的存储器元件组成，而本发明可以实现上述目标。
接着，存储设备，特别的，它的根据本发明的一个实施例的存储器元件将参照图5来说明。
存储器元件，通常用图5中参考标记1来表示，具有这样的配置，其中电极间材料4夹在存储器元件1上面所提供的第一电极2和存储器元件1下面所提供的第二电极3中间。
电极间材料4由例如，包含某一金属的离子导电体5(calcogenide离子导电体)组成。
在图5的情况下，离子导电体5具有双分子层结构的配置，该结构由在第一电极2的一面(上面)上所提供的离子导电体层51和由在第二电极3的一面(下面)上所提供的离子导电体层52组成。离子导电体层51由例如，GeSbTeAg构成，离子导电体层52由例如，GeSbTe构成。
然后，例如，离子导电体层51具有25nm的薄膜厚度，而离子导电体层52具有30nm的薄膜厚度。
制造包含离子导电体层51的GeSbTeAg，以便使包含属于calcogenide元素的GeSbTe包括金属Ag。
当向电极间材料4的离子导电体5提供电荷时，离子导电体5所包括的Ag就被氧化来产生阳离子6，而阳离子6被还原而产生金属Ag。由此，离子导电体4可以反复的在高电平状态和低电平状态之间改变它的电阻。
结果，基于离子导电体5的电阻的状态，存储器元件1可以记录信息。在初始状态，Ag处于金属状态，因此，离子导电体5处于高电阻值的状态。接着，存储器元件1的电阻值也类似的在高电平状态和低电平状态之间，与离子导电体5的电阻值的状态一致的进行改变。
为了防止被损坏，第一和第二电极2和3，由电离时获得的化合价数比当在电极材料4(即离子导电体5)中包含的物质(Ag)氧化产生阳离子6时所获得的化合价数(单化合价Ag+)高的物质组成。更具体的说，第一和第二电极2和3例如由TiW(钛钨)组成。
在氧化时所获得的Ti(titanium，钛)的化合价数是二价、三价或四价。在氧化时所获得的W(tungsten，钨)的化合价数是四价、五价或六价。
第一和第二电极2和3被形成为具有适于普通半导体设备的薄膜厚度，并且分别具有例如，100nm的薄膜厚度。
具有上述配置的存储器元件1形成在衬底7上。
虽然没有示出，存储器元件1的第一和第二电极2和3分别用内部连接来连接，而那些内部连接分别被连接到合适的电路，例如一记录电路，一擦除电路，或一读取电路。进一步的，虽然没有示出，用于向存储器元件1施加电压的施加装置设置在衬底7上，由此构成存储设备。
用于向存储器元件1施加电压的上述施加装置可以设置在存储器元件1的相同衬底7上，或者设置在同一衬底7的不同部分上。
对于实际执行过程中在上述存储设备上记录信息的操作(在其上写入或从中擦除)将作出更详细的描述。
在以下说明中，用于从高电平状态向低电平状态改变存储器元件1的电阻值的记录操作将被定义为信息“写入”，而用于从低电平状态向高电平状态改变存储器元件1的电阻值的记录操作将被定义为信息“擦除”。
上述施加装置向存储器元件1施加电压，例如，一脉冲电压，来在存储器元件1上记录信息。
当信息被写入存储器元件1时，例如，写脉冲电压(正电压)通过连接到第一电极2的内部连接，被加到第一电极2上，于是，第一电极2的面上的离子导电体层51中所包含的Ag电离，并扩散到离子导电体层52中，随后，与离子导电体层52的第二电极3的面上的电子结合，并堆积起来。结果，离子导电体5的电阻值下降，而且存储器元件1的电阻值也下降，从而，使在存储器元件1上写入信息变成可能。
当信息从存储器元件1中擦除时，例如，与写入电压极性相反的擦除脉冲电压(负电压)通过连接到第二电极3的内部连接，被加到第二电极3上，于是，离子导电体层52的第二电极3面上所堆积的Ag再一次电离，并返回到第一电极2上的离子导电体层51中。结果，离子导电体5的电阻值返回高电平状态，而且存储器元件1的电阻值也上升，从而，使从存储器元件1擦除信息变成可能。
作为施加到存储器元件1的脉冲电压，可以施加具有例如在图6中所示出的波形的脉冲电压。
在图6中所示波形的脉冲电压的情况下，用于读取第一和第二电极2及3之间电阻值的读电压(读偏压)V1不断的加到存储器元件1上，而进一步写脉冲电压(写偏压)V2和擦除脉冲电压(擦除偏压)V3，交替重复的加到存储器元件1上。
分别的，在时间段T2中，写电压脉冲V2加到存储器元件1上，而在时间段T3中，擦除电压脉冲V3加到存储器元件1上。
换句话说，当信息被写入存储器元件1或从存储器元件1中擦除时，不会连续向存储器元件1施加恒定电压，而是仅仅在预定时间段里(T2或T3)向存储器元件1施加短脉冲电压(V2或V3)。
例如，当相同的信息，被连续写入包括如图2A和2B所示配置的存储器元件的存储设备时，随着写入次数的增加，电阻值下降得比预想保存信息时所获得的电阻值(例如信息“1”的电阻值)更多。
为了解决上述问题，根据本实施例，当信息被写入存储设备时，将检测已经记录在存储器元件1上的信息的内容，并且对已经记录在存储器元件1上的信息和要记录在存储器元件1上的信息进行互相比较。如果两个信息彼此不同，那么就向存储器元件1施加脉冲电压，以及执行一般的信息记录处理。如果另一方面，两个信息彼此相同，就不会执行一般的信息记录处理。
将参照图7的流程图在下面说明实施例，该实施例用于，如果在将信息记录在存储器元件1中之前、从存储器元件1读出已经记录的信息并检测信息内容之后，确定两个信息彼此相同，则避免向存储器元件1施加脉冲电压。
在这一实施例中，我们分别将存储器元件1的电阻值为高定义为信息“1”被写入存储器元件1中的状态，还将存储器元件1的电阻值为低定义为信息“0”被写入存储器元件1中的状态。
在根据这个实施例的存储设备中，参照图7，随着操作开始，在步骤S1，在向存储器元件1记录信息之前，已经记录的信息从存储器元件1中读出。然后，控制转到接下来的判定步骤S2，在那里确定已经记录在存储器元件1中的信息是“1”还是“0”。如果记录信息是“1”，在判定步骤S2，被表示为“是”，那么控制转到下一判定步骤S3，在那里确定要记录在存储器元件1中的新的信息是不是“1”。如果新的信息是“1”，在判定步骤S3，被表示为“是”，那么控制转到步骤S4，在那里不向存储器元件1施加脉冲电压以便信息“1”不被记录在存储器元件1上，即，存储器元件1保持在初始状态(没有信息被记录在存储器元件1中)。
另一方面，如果已经记录在存储器元件1中的信息是“1”，在判定步骤S2，被表示为“是”，而如果要记录在存储器元件1中的新的信息不是“1”(即“0”)，在判定步骤S3，被表示为“否”，控制转到步骤S5。在步骤S5，执行信息“0”的记录(信息被擦除)，而已经记录在存储器元件1中的信息“1”从存储器元件1中被擦除。换句话说，执行一般的记录处理。
另一方面，在信息已经从存储器元件1中读出之后，如果已经记录在存储器元件1中的信息不是“1”，而是“0”，在判定步骤S2，被表示为“否”，控制转到下一判定步骤S6。在判定步骤S6确定是否要记录在存储器元件1中的新的信息是“1”。如果新的信息是“1”，在判定步骤S6，被表示为“是”，那么控制转到步骤S7，在这里，事实上执行信息“1”的记录(信息写入)。
如果要记录在存储器元件1中的新的信息不是“1”(即“0”)，在判定步骤S6，被表示为“否”，控制转到步骤S8，在这里，不执行这一信息“0”的记录(信息的擦除)，于是，存储器元件1保持在初始状态(没有信息被记录在存储器元件1中)。
在图7的情况下，步骤S1将信息从存储器元件1读出后，而且判定步骤S2确定已经记录在存储器元件1上的信息是“0”还是“1”之后，在判定步骤S2确定要记录在存储器元件1上的新的信息是“0”还是“1”。本发明并不限于此，而且以下变化也是可能的。即，在步骤S1信息已经从存储器元件1上读出之后，并且在判定步骤S2确定要记录在存储器元件1上的新的信息是“0”还是“1”之后，可以确定已经记录在存储器元件1上的信息是“0”还是“1”。
另外，在已经确定要记录在存储器元件1上的新的信息是“0”还是“1”之后，已经记录在存储器元件1上的信息可以从存储器元件1上读出，类似步骤S1。在这种情况下，更可取的是，例如，仅仅在要记录在存储器元件1上的新的信息是“1”的时候，信息应该从存储器元件1上读出。
另外，如果确定已经记录在存储器元件1上的信息是“0”，而且如果确定要记录在存储器元件1上的新的信息是“0”，那么就可以执行信息“0”的记录，或是可以如图7所示不被执行。
如上所述，根据本实施例的存储设备，由于在将信息记录在存储器元件上之前、从存储器元件上读出已经记录的信息之后，如果确定已经记录在存储器元件上的信息和要记录在存储器元件上的新的信息彼此相同，则不记录信息并且存储设备保持初始状态，故即使在已经重复和连续地执行了、其中例如在相同内容信息的写入之后不同内容的信息要被从存储器元件上擦除的记录操作的情况下，施加在存储器元件1上的以从存储器元件1上擦除不同内容信息的电荷数量也不需要被设置为很大的值。因此，可以在不需要大量时间的情况下，从存储器元件1上擦除不同内容的信息，因此，也可以防止记录操作的速度的下降。因而，可以提高记录操作的速度。
另外，由于存储器元件1具有其中电极间材料4夹在第一和第二电极2和3之间的配置，与例如，DRAM存储器元件的配置相比存储器元件1的配置可以很简单。
另外，由于将脉冲电压以作为电压加到存储器元件1上，电流量下降了，因而，使减少在存储器元件1上记录信息所需的电流总量成为可能。
在图7所示实施例中，如果已经记录在存储器元件1上的信息是“1”的状态，和要记录在存储器元件1上的新的信息也是“1”的状态重复持续多次，那么在存储器元件1上就不会执行处理，而存储器元件1保持原状。
在其中将电荷加到电阻值保持在高电平的存储器元件1上、以便存储器元件1的电阻值下降的存储器元件的情况下，电阻值逐渐的变为初始状态，即，随时间流逝变为高电阻状态。结果，当保持在低电阻状态的存储器元件1放置很长一段时间的时候，存储器元件1随时间逝去变成高电阻状态，而在那时出现记录错误。
更特别的，如果在图7所示实施例中已经记录在存储器元件1上的信息是“1”的状态，和要记录在存储器元件上的新的信息也是“1”的状态重复持续多次，那么就出现记录错误。
能够解决上述问题的其他实施例将参考图8的流程图来说明。
在根据本实施例的存储设备中，与图7所示实施例情况相类似，参见图8，随着操作开始，控制转到步骤S10。在步骤S10，将信息记录到存储器元件1上之前，已经记录的信息从信息存储器元件1中读出。控制转到下一判定步骤S11，在那里，确定已经记录在存储器元件1中的信息是“1”或是“0”。
如果上述已经记录在存储器元件1中的信息是“1”，在判定步骤S11，被表示为“是”，那么控制转到下一判定步骤S12。在下一判定步骤S12，确定要记录在存储器元件1中的新的信息是不是“1”。如果，新的信息是“1”，在判定步骤S12被表示为“是”，那么控制转到下一判定步骤S13。在判定步骤S13，确定是否存储器元件1的电阻值落入正常值范围。在这一实施例中，在判定步骤S13，确定是否存储器元件1的电阻值不高于正常值范围的上限。
至于预先归一化了的电阻值，电阻值的正常值可以被设置成上限为0.1k″的状态。
在本实施例中，如果存储器元件1的电阻值超出了正常值范围的上限，在判定步骤S13被表示为“否”，那么控制转到步骤S111。在步骤S111，校正存储器元件1的电阻值，以便落入正常值范围。
如果在另一方面，存储器元件1的电阻值落入正常值范围，在判定步骤S13被表示为“是”，那么控制转到步骤S14。在步骤S14，脉冲电压不会加到存储器元件1上，而由此信息“1”不会记录到存储器元件1上。于是，存储器元件1上不执行处理，而存储器元件1保持原状。
在步骤S10从存储器元件1上读出已经记录的信息之后，如果已经记录在存储器元件1中的信息是“1”，在判定步骤S11，被表示为“是”，而且如果要记录在存储器元件1中的新的信息不是“1”(即，是“0”的情况)，在判定步骤S12，被表示为“否”，那么控制转到步骤S15。在步骤S15，脉冲电压加到存储器元件1上，由此信息“0”被记录(信息被擦除)，于是，已经记录在存储器元件1中的信息“1”从存储器元件1中擦除。换句话说，执行一般的记录处理。
另一方面，在步骤S10从存储器元件1上读出信息之后，如果已经记录在存储器元件1中的信息是“0”，在判定步骤S11，被表示为“否”，并且如果要记录在存储器元件1中的新的信息是“1”，在判定步骤S16，被表示为“是”，那么控制转到步骤S17。在步骤S17，实际上，信息“1”被记录在存储器元件1上(即，信息写入)。另一方面，如果要记录在存储器元件1中的新的信息不是“1”(即，是“0”)，在判定步骤S16，被表示为“否”，那么，控制转到步骤S18。在步骤S18，信息“0”不被记录在存储器元件1上(信息被从存储器元件1中擦除)，于是，存储器元件1上不执行处理，而存储器元件1保持原状。
如上所述，根据本实施例的存储设备，在存储器元件1中记录信息之前，已经记录的信息从存储器元件1上读出。如果这时要记录在存储器元件1中的新的信息和已经记录的信息都是“1”，那么确定是否存储器元件1的电阻值高于正常值范围的上限。如果确定存储器元件1的电阻值不高于正常值范围的上限，那么不向存储器元件1上记录信息，而存储器元件1保持初始状态。如果另一方面，确定存储器元件1的电阻值高于正常值范围的上限，那么以使存储器元件1的电阻值落入正常值范围的方式校正电阻值。因此，当例如已经重复，连续多次将相同内容的信息写入存储器元件1之后，不同内容的信息从存储器元件1中擦除时，即使信息没有写入存储器元件1而存储器元件1保持原状，以便存储器元件1的电阻值改变并超出正常值，那么也会校正存储器元件1的电阻值，以便使其落入正常值范围。结果这样可以减少记录错误的发生。
并且在这一实施例中，由于存储器元件1具有其中电极间材料4夹在第一和第二电极2和3之间的配置，与上面提到的实施例相同，与例如，DRAM的存储器元件的配置相比存储器元件1的配置可以很简单。
另外，也在这一实施例中，由于将脉冲电压作为电压加到存储器元件1上，与上面提到的实施例相同，可以减少电流量，因而，使减少记录信息所需的电流总量成为可能。
接着，将参考图9的流程图说明另一个实施例，在该实施例中确定是否存储器元件1的电阻值高于正常值范围的上限，而且其中确定是否存储器元件1的电阻值不低于正常值范围的下限。
在根据本实施例的存储设备中，与图8所示实施例情况相类似，参见图9，在操作开始之后，控制转到步骤S30。在步骤S30，在将信息记录到存储器元件1上之前，将已经记录的信息从信息存储器元件1中读出。然后，控制转到下一判定步骤S31，在那里，确定是否已经记录在存储器元件1中的信息是“1”。
如果已经记录在存储器元件1中的信息是“1”，在判定步骤S31，被表示为“是”，那么控制转到下一判定步骤S32。在下一判定步骤S32，确定是否这次要记录在存储器元件1中的新的信息是“1”。如果，要记录在存储器元件1中的新的信息是“1”，在判定步骤S32被表示为“是”，那么控制转到下一判定步骤S33。与上面提到的图8的流程图所示实施例相类似，在判定步骤S33，确定是否存储器元件1的电阻值高于正常值范围的上限。
如果存储器元件1的电阻值高于正常值范围的上限，在判定步骤S33被表示为“否”，那么控制转到步骤S311。在步骤S311，校正存储器元件1的电阻值，以便落入正常值范围。
如果在另一方面，存储器元件1的电阻值不高于正常值范围的上限，在判定步骤S33被表示为“是”，那么根据本实施例控制转到下一判定步骤S34。在判定步骤S34，确定是否存储器元件1的电阻值不低于正常值范围的下限。
至于预先归一化了的电阻值，正常值可以被设置在上限为0.1k″，下限为0.1k″的状态。
如果存储器元件1的电阻值低于正常值范围，在判定步骤S34被表示为“否”，那么控制转到步骤S321。在步骤S321，校正存储器元件1的电阻值，以便落入正常值范围。
如果存储器元件1的电阻值不低于正常值范围，在判定步骤S34被表示为“是”，那么控制转到步骤S35。在步骤S35，脉冲电压不会加到存储器元件1上，而信息“1”不会记录到存储器元件1上。于是存储器元件1保持原状(存储器元件1上不执行处理)。
如果已经记录在存储器元件1中的信息是“1”，在判定步骤S31，被表示为“是”，并且如果要记录在存储器元件1中的新的信息不是“1”(即，是“0”)，在判定步骤S32，被表示为“否”，那么控制转到步骤S36。在步骤S36，脉冲电压作为电压加到存储器元件1上，借此信息“0”被记录在存储器元件1上(信息被从存储器元件1中擦除)，于是，已经记录在存储器元件1中的信息“1”被擦除。
在步骤S30从存储器元件1上读出已经记录的信息之后，如果记录的信息不是“1”而是“0”，在判定步骤S31，被表示为“否”，而且如果这次要记录在存储器元件1中的新的信息是“1”，在判定步骤S37，被表示为“是”，那么控制转到步骤S38。在步骤S38，信息“1”被记录在存储器元件1上(即，信息写入)。
如果另一方面，这次要记录在存储器元件1中的新的信息不是“1”，在判定步骤S37，被表示为“否”，那么，控制转到步骤S39。在步骤S39，该信息“0”不被记录在存储器元件1上而存储器元件1保持原状(存储器元件1上不执行处理)。
根据本实施例的存储设备，如果已经记录在存储器元件上的信息与这次要写入存储器元件上的新的信息相同，那么确定是否存储器元件的电阻值不高于正常值范围的上限，并进一步确定是否存储器元件的电阻值不低于正常值范围的下限。如果确定存储器元件的电阻值不低于正常值范围的下限，那么，没有信息不被记录在存储器元件上，而存储器元件保持原状。如果确定存储器元件的电阻值低于正常值范围的下限，那么，校正存储器元件的电阻值，以便使其落入正常值范围。结果，可以确定存储器元件的电阻值是高于还是低于正常值。因此，与前面提到的，仅仅确定是否上述存储器元件的电阻值高于正常值范围的上限的实施例的情况相比，存储器元件的电阻值可以更准确的校正，因此，可以更多的减少记录错误的出现。
进一步的，也是在这一实施例中，由于存储器元件1具有其中电极间材料4夹在第一和第二电极2和3之间的配置，与上面提到的实施例相同，与例如，DRAM存储器元件的配置相比存储器元件1的配置可以很简单。
另外，也是在这一实施例中，由于将脉冲电压作为电压加到存储器元件1上，与上面提到的实施例相同，可以减少电流量，因而，使减少在存储器元件1上记录信息所需的电流总量成为可能。
虽然如图7，8，9所示实施例中用于检测已经记录在存储器元件1上的信息内容的过程那样，迄今为止已经说明了在将信息记录在存储器元件1上之前，从存储器元件1上读出已经记录在存储器元件1上的信息的情况，但本发明并不限于此也可以设想下面情况，例如，其中在信息记录处理中检测存储器元件1的电阻状态。
在这样的情况下，例如，在存储器元件1的电阻值从初始状态的高电平状态逐渐降为低电平状态的过程中，可以在电阻值改变到确定值之前，即在电阻值开始下降之后很短的时间段里，检测存储器元件1的电阻值。
然后，在信息记录处理已经开始之后很短的时间段里，检测存储器元件1的电阻值。如果确定已经记录在存储器元件1上的信息与这次要写入存储器元件1上的新的信息彼此相同，那么停止信息的记录处理。换句话说，停止随后向存储器元件1施加脉冲电压，由此，可以最小化向存储器元件所施加的不必要的脉冲电压，而且可以防止存储器元件1的电阻值变得过低或过高。
例如，当这次要记录在存储器元件上1的新的信息是“1”时，即，电阻值保持在一低电平，作为信息记录处理，通过向存储器元件1加脉冲电压以便降低电阻值，执行上述“信息写入”。
在那时，当在已经开始信息记录处理之后很短的一段时间里，从存储器元件1中所检测到的电阻值非常低时，确定已经记录在存储器元件1上的信息是“1”，并且与这次要记录在存储器元件上1的新的信息相同。那么停止信息记录处理。换句话说，即停止随后向存储器元件上1施加脉冲电压。
如果在另一方面，在已经开始信息记录处理之后很短的一段时间里，存储器元件1所检测到的电阻值还很高，就确定已经记录在存储器元件1上的信息是“0”，并且与这次要记录在存储器元件上1的新的信息不同。那么就继续执行信息记录处理，使存储器元件1的电阻值完全从高电平状态变成低电平状态。换句话说，即执行一般的记录操作(信息写入)。
如果这次要记录在存储器元件上1的新的信息，例如，是“0”，即电阻值为高，那么作为信息记录处理，通过向存储器元件上1施加脉冲电压，以便提高电阻值来执行上述“信息擦除”。
在那时，如果在已经开始信息记录处理之后很短的一段时间里，从存储器元件1中所检测到的电阻值足够高，那么就确定已经记录在存储器元件1上的信息是“0”，并且与这次要记录在存储器元件上1的新的信息相同。那么就停止信息记录处理。换句话说，即停止随后向存储器元件1施加脉冲电压。
如果另一方面，在已经开始信息记录处理之后很短的一段时间里，存储器元件1所检测到的电阻值还很低，就确定已经记录在存储器元件1上的信息是“1”，并且与这次要记录在存储器元件上1的新的信息不同。那么就执行随后的信息记录处理，使存储器元件1的电阻值完全从低电平状态变成高电平状态。换句话说，即执行一般的记录操作(信息擦除)。
如上所述，由于在信息记录处理过程中，检测存储器元件1的电阻值的状态，与在将信息记录在存储器元件1上之前，读出已经记录在存储器元件1上的信息的情况相比，例如，并不要求信息读取处理，因而，可以减少在存储器元件1上记录信息所需的时间。
接下来，将在下面说明根据本发明另一实施例的存储设备。
根据这一实施例，在存储器元件1上所记录信息已经被暂时擦除之后(即，在存储器元件1的电阻值被设置为电阻值为高的初始状态之后)，信息被记录在存储器元件1上。
并且在这一实施例中，通过向存储器元件上1施加电压，例如脉冲电压，来在存储器元件1上记录信息。
更特别的，根据上述实施例，当信息被记录在存储器元件上时，就检测已经记录在存储器元件上的信息内容，并且互相比较已经记录在存储器元件上的信息和要记录在存储器元件上的信息。如果确定两信息彼此不同，就向存储器元件上1施加脉冲电压，来执行一般的信息记录处理。如果确定两信息彼此相同，就不执行一般的记录处理(例如，在将信息记录在存储器元件1上之前，从存储器元件1中读出已经记录在存储器元件1上的信息)。根据这一实施例，在存储器元件1上所记录的信息已经从存储器元件1中读出之后，不将信息记录在存储器元件1上，而在存储器元件1上记录信息之前，从存储器元件1中擦除所有记录在存储器元件1中的信息。
根据本实施例的存储设备，由于记录在存储器元件1上的信息已经暂时从存储器元件1上擦除之后(即，在存储器元件1的电阻值被设置为电阻值保持为高电平的初始状态之后)，信息被记录在存储器元件1上，故不考虑记录在存储器元件1上的信息值，就可以将擦除存储器元件1上的信息所需要的脉冲电压加到存储器元件1上。
因此，如果向存储器元件1施加从存储器元件1上擦除信息所需要脉冲电压过程的时间比例如，可以从存储器元件1上读取记录信息过程的时间要少的话，与上述实施例中在将信息记录在存储器元件上之前，从存储器元件中读出已经记录在存储器元件上的信息的情况相比，并不要求信息读取处理，因此，可以更高速率执行记录操作。
另外，也是在这一实施例中，由于存储器元件1具有其中电极间材料4夹在第一和第二电极2和3之间的配置，与上面提到的实施例相同，与例如，DRAM存储器元件的配置相比存储器元件1的配置可以很简单。
另外，也是在这一实施例中，由于将脉冲电压作为电压加到存储器元件1上，与上面提到的实施例相同，可以减少电流量，因而，使减少记录信息所需的电流总量成为可能。
在上述实施例中，虽然使用具有如图5所示夹在第一和第二电极2和3之间的电极间材料4配置的存储器元件1来配置存储设备，本发明并不限于此，而且根据本发明的存储设备可以使用如图10A到10C所示配置的存储器元件来进行配置。
图10A到10C分别是用于存储设备的存储器元件的示意性的横截面图。
首先，将参考图10A来进行说明一存储器元件，其在图10A中一般用标号30来表示。这一存储器元件30，被认为是具有被称为MOS(金属氧化物半导体)类型结构的MNOS(金属氮氧化物半导体)存储器元件的存储器元件。如图10A所示，存储器元件30包括衬底35，例如，在衬底35上形成第一和第二电极31和32，通过一绝缘层34在衬底35上形成第三电极33等等。
在这样的存储器元件30中，当向第一和第三电极31和33施加电压的时候，就向第三电极33提供电荷以在存储器元件30上记录(写入)信息。
另外，当例如，向第三电极33施加电压时，电流开始流过第一和第二电极31和32的阀值电压上升，从而流过第一和第二电极31和32的电流量改变，以便从存储器元件30中读取记录的信息。
存储器元件30能够基于电特性的改变，在其上记录信息。
接下来，将参考图10B来进行说明一存储器元件，其在图10B中一般用标号40来表示。如图10B所示，存储器元件40包括电极间材料44，在电极间材料44上表面的预定位置上所提供的第一和第三电极41和43，以及在电极间材料44下表面的预定位置上所提供的第二电极42。
在这样的存储器元件40中，例如，当向第一和第二电极41和42施加电压的时候，就向电极间材料44提供电荷，由此，在第一电极41中所包含的金属就扩散到电极间材料44中，并且粘到第二电极42的表面。结果，第二电极42的组成发生改变，从而在存储器元件40上记录(写入)信息。
另外，例如，随着向第二电极42和第三电极43施加电压，电流开始流过第二和第三电极42和43的阈值电压就改变，或者流过第二和第三电极42和43的电流量改变，以便从存储器元件40中读取记录的信息。如上所述，存储器元件40能够基于这种电特性的改变，来记录信息。
接下来，将参考图10C来进行说明一存储器元件，其在图10C中一般用标号50来表示。如图10C所示，例如，存储器元件50具有夹在第一和第二电极51和52之间的电极间材料541，和夹在第二和第三电极52和53之间的电极间材料542的配置。
根据这样的存储器元件50，例如，当向第一和第二电极51和52施加电压的时候，就向电极间材料541提供电荷，从而在第一电极51中所包含的金属就扩散到电极间材料541中，而由此，所扩散的金属就粘在第二电极52上。结果，第二电极52的组成发生改变，从而在存储器元件50上记录(写入)信息。
与上面提到的图10B所示的存储器元件40的情况相类似，当向第二电极52和第三电极53施加电压时，电流开始流过第二和第三电极52和53的阈值电压就改变，或者流过第二和第三电极52和53的电流量改变，以便从存储器元件50中读取记录的信息。如上所述，存储器元件50能够基于电特性的改变，在其上记录信息。
根据该实施例，存储设备能够使用具有上述结构的存储器元件30，40，50来构成。
虽然在上述实施例中脉冲电压具有如图6所示的阶梯状波形，脉冲电压的波形不限于这样的阶梯状波形，其可以包括其它合适的波形，例如锯齿波形和三角形波形。
虽然，迄今为止，象检测信息内容的操作一样，从存储器元件1中读取记录信息的操作(参见图7，8和9的流程图)，以及检测存储器元件1电阻值状态的操作已经在上面提到的实施例中进行了描述，但是只要是这样的操作能够获知记录在存储器元件1中的信息，根据本发明存储设备的操作并不限定为上面提到的操作。
本发明适用于包括具有如下配置的存储器元件的存储设备，其中当已经连续的在其上记录了相同的信息的时候，该存储器元件进一步可以改变它的特性。
根据本发明存储设备，可以获得能够在不受任何限制的情况下完成记录操作的存储设备。
另外，可以获得能够高速执行记录操作，并且减少记录错误的发生的存储设备。
因此，可以提供一种能够稳定的高速操作，并且能够以例如DRAM替代的存储设备。
另外，当存储器元件具有夹在第一和第二电极之间的电极间材料的配置时，由于存储器元件的配置可以比例如，DRAM存储器元件的配置简单，使提供具有配置制造便宜的存储设备成为可能。
进一步，当向存储器元件施加的电压被设置成脉冲电压时，由于减少了在存储器元件上记录信息所需的电流总量，使获得降低电源消耗的存储设备成为可能。
已经参考附图说明了本发明的优选实施例，应该可以理解的是本发明并不限定为那些明确的实施例，而在其中本领域技术人员可以不脱离如附加的权利要求所定义的本发明的精神和范围来实现各种变化和修改。

Claims (10)

1.一种存储设备，包括一存储器元件和一用于向所述存储器元件施加电压的施加装置，其中，随着所述施加装置向所述存储器元件施加电压，所述存储器元件改变其特性来在其上记录信息，当向存储器元件连续记录相同信息时，所述存储器元件进一步改变它的特性，所述存储设备具有一记录方法，包括步骤：
当记录所述信息时，检测已经记录在所述存储器元件上的信息内容；
将所述已经记录在存储器元件上的信息和要记录在所述存储器元件上的信息进行比较；
如果所述两信息彼此不同，就向所述存储器元件上施加电压，来执行一般的信息记录处理；以及
当所述两信息彼此相同时，就禁止执行所述一般的信息记录处理。
2.如权利要求1所述的存储设备，其中所述存储器元件具有电极间材料夹在第一和第二电极之间的配置。
3.如权利要求1所述的存储设备，其中所述记录方法进一步包括下面步骤，在记录所述信息之前，读取已经记录在所述存储器元件上的信息，从而检测所述信息内容，以及当所述两信息彼此相同时，禁止向所述存储器元件施加所述电压。
4.如权利要求1所述的存储设备，其中所述记录方法进一步包括下面步骤，当记录所述信息时，向所述存储器元件施加所述电压，通过检测所述存储器元件的电阻值的改变来检测所述信息内容，以及当所述两信息彼此相同时，禁止向所述存储器元件施加所述电压。
5.如权利要求1所述的存储设备，其中所述记录方法进一步包括步骤，如果所述两信息彼此相同时，进一步确定是否所述存储器元件的电阻值落在正常值范围内，以及如果所述电阻值没有落在所述正常值范围内，就通过所述施加装置向所述存储器元件施加电压来校正所述电阻值，以便所述电阻值落在所述正常值范围内。
6.如权利要求4所述的存储设备，其中所述记录方法进一步包括步骤，在记录所述信息之前，通过读取已经记录在所述存储器元件上的信息、检测所述信息内容，以及如果所述两信息彼此相同，而且如果所述存储器元件的电阻值落在所述正常值范围内，禁止所述电压施加装置向所述存储器元件施加所述电压。
7.如权利要求1所述的存储设备，其中所述电压是一脉冲电压。
8.一种存储设备，包括一存储器元件和一用于向所述存储器元件施加电压的施加装置，其中，随着所述施加装置向所述存储器元件施加电压，所述存储器元件改变其特性来在其上记录信息，当向存储器元件连续记录相同信息时，所述存储器元件进一步改变它的特性，所述存储设备具有一记录方法，包括步骤：
在记录在所述存储器元件上的信息内容已经被擦除之后，在所述存储器元件上记录信息。
9.如权利要求8所述的存储设备，其中所述存储器元件具有电极间材料夹在第一和第二电极之间的配置。
10.如权利要求8所述的存储设备，其中所述电压是一脉冲电压。
CNB2004100684036A 2003-05-27 2004-05-27 用于存储设备的记录方法 Expired - Fee Related CN100394511C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP149592/03 2003-05-27
JP149592/2003 2003-05-27
JP2003149592A JP4285082B2 (ja) 2003-05-27 2003-05-27 記憶装置

Publications (2)

Publication Number Publication Date
CN1574094A true CN1574094A (zh) 2005-02-02
CN100394511C CN100394511C (zh) 2008-06-11

Family

ID=33128227

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100684036A Expired - Fee Related CN100394511C (zh) 2003-05-27 2004-05-27 用于存储设备的记录方法

Country Status (7)

Country Link
US (1) US7167390B2 (zh)
EP (1) EP1482513B1 (zh)
JP (1) JP4285082B2 (zh)
KR (1) KR101024563B1 (zh)
CN (1) CN100394511C (zh)
DE (1) DE602004010744T2 (zh)
TW (1) TWI264008B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708912A (zh) * 2005-05-27 2012-10-03 斯班逊有限公司 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019860B4 (de) * 2004-04-23 2006-03-02 Infineon Technologies Ag Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP2008010035A (ja) * 2006-06-27 2008-01-17 Sony Corp 記憶装置
US7443712B2 (en) * 2006-09-07 2008-10-28 Spansion Llc Memory erase management system
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7916523B2 (en) * 2006-12-05 2011-03-29 Spansion Llc Method of erasing a resistive memory device
JP4496238B2 (ja) 2007-06-04 2010-07-07 株式会社東芝 不揮発性メモリ装置
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
JP2011060388A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 不揮発性メモリ装置
JP5453078B2 (ja) * 2009-12-24 2014-03-26 三星電子株式会社 不揮発性メモリの制御装置および制御方法
US8654561B1 (en) 2010-10-29 2014-02-18 Adesto Technologies Corporation Read methods, circuits and systems for memory devices
US9177639B1 (en) 2010-12-09 2015-11-03 Adesto Technologies Corporation Memory devices, circuits and methods having data values based on dynamic change in material property
US9099175B1 (en) 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
US8854873B1 (en) 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
JP5765808B2 (ja) * 2011-08-17 2015-08-19 国立大学法人金沢大学 抵抗変化型不揮発性記憶素子の多値書き込み回路
CN104040634A (zh) * 2012-01-12 2014-09-10 索尼公司 存储控制装置、存储装置、信息处理***及其处理方法
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
US9305643B2 (en) 2012-03-27 2016-04-05 Adesto Technologies Corporation Solid electrolyte based memory devices and methods having adaptable read threshold levels
JP6457792B2 (ja) * 2014-11-19 2019-01-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9613693B1 (en) 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4014151A1 (de) 1990-05-02 1991-11-07 Detecon Gmbh Verfahren zur verlaengerung der benutzungsdauer von informationstraegern mit eeprom
JPH1117123A (ja) * 1997-06-23 1999-01-22 Rohm Co Ltd 不揮発性記憶素子
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
DE10059182C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen
JP4907011B2 (ja) * 2001-04-27 2012-03-28 株式会社半導体エネルギー研究所 不揮発性メモリとその駆動方法、及び半導体装置
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4024166B2 (ja) * 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP3978062B2 (ja) * 2002-03-26 2007-09-19 松下電器産業株式会社 半導体記憶素子への電圧印加方法及び半導体記憶装置
US6751114B2 (en) 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
JP4124635B2 (ja) 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708912A (zh) * 2005-05-27 2012-10-03 斯班逊有限公司 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构
CN102708912B (zh) * 2005-05-27 2016-03-16 斯班逊有限公司 用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构

Also Published As

Publication number Publication date
KR101024563B1 (ko) 2011-03-31
DE602004010744D1 (de) 2008-01-31
KR20040102345A (ko) 2004-12-04
EP1482513A3 (en) 2005-08-03
EP1482513B1 (en) 2007-12-19
TWI264008B (en) 2006-10-11
JP4285082B2 (ja) 2009-06-24
CN100394511C (zh) 2008-06-11
US7167390B2 (en) 2007-01-23
JP2004355676A (ja) 2004-12-16
TW200511320A (en) 2005-03-16
EP1482513A2 (en) 2004-12-01
DE602004010744T2 (de) 2008-12-04
US20050097257A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
CN1574094A (zh) 存储设备
CN1722302A (zh) 存储器设备
CN1210784C (zh) 半导体存储装置的驱动方法
CN1136581C (zh) 非易失性半导体存储器件
CN1228786C (zh) 非易失性半导体存储器的编程方法
CN1574363A (zh) 包括开关器件和电阻材料的非易失存储器及制造方法
CN1697081A (zh) 存储器件
CN1845330A (zh) 半导体存储器件
CN1892911A (zh) 设有以不同阈值电压存数据的存储单元的半导体存储装置
CN1149576C (zh) 半导体集成电路
CN1894751A (zh) 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN1925059A (zh) 非易失性半导体记忆装置及其改写方法
CN1770319A (zh) 存储装置及半导体装置
CN1257553C (zh) 半导体存储装置的驱动方法
CN1967879A (zh) 非挥发性存储器及其制造方法与操作方法
CN1462038A (zh) 非易失存储器及其驱动方法
CN1151510C (zh) 半导体存储器件及其制造方法
CN1510690A (zh) 半导体存储器设备及数据写入方法
CN1477644A (zh) 非易失性半导体存储器及其操作方法
CN1790540A (zh) 存储器和半导体设备
CN1819060A (zh) 具有非易失性存储单元装置的集成半导体存储器及方法
CN1647207A (zh) 使用可变电阻存储元件的存储装置及用于该装置的参考电阻值确定方法
CN1445784A (zh) 强感应体存储器及其动作方法和存储器装置
CN1290118C (zh) 非易失半导体存储装置
CN1225024C (zh) 半导体存储装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080611

Termination date: 20200527

CF01 Termination of patent right due to non-payment of annual fee