CN1894751A - 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法 - Google Patents

电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法 Download PDF

Info

Publication number
CN1894751A
CN1894751A CNA2004800374964A CN200480037496A CN1894751A CN 1894751 A CN1894751 A CN 1894751A CN A2004800374964 A CNA2004800374964 A CN A2004800374964A CN 200480037496 A CN200480037496 A CN 200480037496A CN 1894751 A CN1894751 A CN 1894751A
Authority
CN
China
Prior art keywords
electrode
polarity
pulse
resistance
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800374964A
Other languages
English (en)
Other versions
CN1894751B (zh
Inventor
村冈俊作
小佐野浩一
高桥健
下田代雅文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1894751A publication Critical patent/CN1894751A/zh
Application granted granted Critical
Publication of CN1894751B publication Critical patent/CN1894751B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的初始化方法，是电阻值根据被施加的电脉冲的极性而增加或减少的材料即可变电阻材料(2)的初始化方法。以第一电极的电位高于第二电极的电位的方式，在连接在所述可变电阻材料(2)上的所述第一及所述第二电极(1、3)之间，至少施加一次具有第一极性的电脉冲。

Description

电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包 含可变电阻器的非易失性存储电路的初始化方法
技术领域
本发明涉及一种电阻值根据被施加的电脉冲的极性而变化的材料即电阻可变材料的初始化方法、使用电阻可变材料的存储器件及使用电阻值根据被施加的脉冲电压的极性而变化的可变电阻器的非易失性存储电路的初始化方法。
背景技术
近年来，随着电子器件中的数字技术的发展，为了储存图像等数据，对增加固态存储器件的容量和加快数据传输速度的要求越来越高。为了满足这种要求，例如，固态存储器件，是通过使用电阻值根据被施加的电脉冲而变化的材料(例如，Pr1-xCaxMnO3(PCMO)、LaSrMnO3(LSMO)、GdBaCoxOy(GBCO)等)来构成，如在美国专利第6,473,332号公报中所公开。这些材料(在下文中，称为“可变电阻材料”)具有根据电脉冲的极性而增加或减少的电阻值。在使用了这种材料的非易失性存储器件中，根据电脉冲的极性而变化的电阻值，是为储存相互不同的值而被使用。
如上所述，可变电阻材料具有电阻值根据被施加的电脉冲的极性而增加或减少的特性。然而，在形成可变电阻材料的膜时，下述事情是不一定的，该事情是：在将特定极性的电脉冲施加给可变电阻材料膜时，该膜的电阻值是否以高再现性增加或减少特定量。因此，即使在电脉冲被施加的时候，也不能得到所希望的电阻状态。因此，难以将该材料用于存储器件中。此外，也需要提供使用可变电阻材料的存储器件的具体结构。
近年来，随着电子器件中的数字技术的发展，为了储存图像等数据，对非易失性存储器件的要求越来越多。而且，对增加存储器件的容量、使写入功率减低、减少写入或读出时间、以及延长使用期限的要求越来越高。已经有闪速存储器现在被实际使用，其非易失性是通过利用下述结构而得到的，该结构是：在半导体晶体管的栅极部分设置浮置栅极，再将电子注入该浮置栅极中。该闪速存储器，已经用作各种各样的数码相机和个人电脑中的外部存储器件。
然而，该闪速存储器具有很多不便之处，即：写入电压高、写入或擦除时间长、可重写期限早、容量的增加(器件的小型化)难等。因此，为了克服这种闪速存储器的不便，新非易失性存储器件的开发被在积极进行，如：使用铁电体的半导体存储器(FeRAM：铁电随机存取存储器)、使用TMR(穿隧磁阻)材料的半导体存储器(MRAM：磁性随机存取存储器)、以及使用相变材料的半导体存储器(OUM：Ovonic统一存储器)等等。然而，这些存储器件也有不便之处，如：FeRAM器件的小型化难、MRAM的写入电压高、OUM的可重写期限早等。现在，没有存储器件满足所有对非易失性存储器件的要求。此外，由休斯顿大学的研究人员们也开发了克服所述不便的新记录方法，该新记录方法是，使钙钛矿结构氧化物的电阻值根据脉冲电压而变化(美国专利第6,204,139号公报)的方法。然而，目前，该方法在存储器件的工作稳定性和产品合格率方面造成很大的问题。
发明内容
根据本发明，一种初始化方法被提供了，该初始化方法，是用来将电阻值根据被施加的电脉冲的极性而增加或减少的材料即可变电阻材料初始化的方法；以第一电极的电位高于第二电极的电位的方式，在连接在所述可变电阻材料上的所述第一及所述第二电极之间，至少施加一次具有第一极性的电脉冲。
在所述初始化方法中，最好是这样的，将所述具有第一极性的电脉冲反复施加到所述第一及所述第二电极之间，直到所述可变电阻材料的电阻值的变化率变得小于规定值为止。
最好是这样的，将所述具有第一极性的电脉冲反复施加到所述第一及所述第二电极之间，直到所述可变电阻材料的电阻值的变化率变得小于规定值为止，之后，以所述第一电极的电位低于所述第二电极的电位的方式，在连接在所述可变电阻材料上的所述第一及所述第二电极之间，至少施加一次具有第二极性的电脉冲。
最好是这样的，将所述具有第二极性的电脉冲反复施加到所述第一及所述第二电极之间，直到所述可变电阻材料的电阻值的变化率变得小于规定值为止。
根据本发明，一种存储器件被提供了，该存储器件，使用电阻值根据被施加的电脉冲的极性而增加或减少的材料即可变电阻材料；包括：连接有第一及第二电极的可变电阻材料，和其一端连接在所述第一或所述第二电极上的固定电阻器；为了记录，而将电脉冲施加在所述第一及所述第二电极之间。
在所述存储器件中，最好是这样的，根据在未连接在所述固定电阻器的一端的所述第一及所述第二电极中之一个电极、与所述固定电阻器的另一端之间施加规定电压时所得到的、所述第一及所述第二电极之间的电压，读出存储信息。
在所述存储器件中，最好是这样的，根据在未连接在所述固定电阻器的一端的所述第一及所述第二电极中之一个电极、与所述固定电阻器的另一端之间施加规定电压时所得到的、所述固定电阻器的两端之间的电压，读出存储信息。
在所述存储器件中，最好是这样的，所述可变电阻材料，通过所述初始化方法被事先初始化。
对于电阻值根据电脉冲而变化的材料，至少施加一次用以初始化的、具有规定极性的电脉冲。其结果是，能通过对该已初始化的可变电阻材料施加具有与初始化电脉冲的极性一样的极性的电脉冲，减少该材料的电阻；能通过对该已初始化的可变电阻材料施加具有与初始化电脉冲的极性相反的极性的电脉冲，增加该材料的电阻。进行该初始化后，能通过选出与初始化电脉冲的极性一样或相反的极性，并且为了记录而施加具有该选出的极性的电脉冲，来使该可变电阻材料的电阻值变成所希望的值。
在使用可变电阻材料的器件的情况下，该器件，以固定电阻部分串联连接在电阻部分上的方式包含由可变电阻材料构成的电阻部分、和电阻值不变化的固定电阻部分；用以记录的电脉冲被施加在所述可变电阻材料的两端之间；用以读出记录状态的电极被设置在该可变电阻器的两端。通过该结构，该器件就能作为存储器件起到作用。
或者，该器件，以固定电阻部分串联连接在电阻部分上的方式包含由可变电阻材料构成的电阻部分、和电阻值不变化的固定电阻部分；用以记录的电脉冲被施加在所述可变电阻材料的两端之间；用以读出记录状态的电极被设置在该固定电阻器的两端。通过该结构，该器件就能作为存储器件起到作用。
根据本发明，一种初始化方法被提供了，该方法，是用来将存储电路初始化的方法；所述存储电路包含串联连接在第一端与第二端之间的第一及第二可变电阻器；所述第一可变电阻器，连接在所述第一端与第三端之间，具有根据被施加在所述第一端与所述第三端之间的脉冲电压的极性而增加或减少的电阻值；所述第二可变电阻器，连接在所述第三端与所述第二端之间，具有根据被施加在所述第三端与所述第二端之间的脉冲电压的极性而增加或减少的电阻值；所述初始化方法，包括：步骤(a)，在所述第一及所述第二可变电阻器还未受过脉冲电压的施加的初始状态下，在所述第一端与所述第三端之间至少施加一次具有第一极性的第一脉冲电压，在所述第三端与所述第二端之间至少施加一次具有第二极性的第二脉冲电压，和步骤(b)，在所述步骤(a)中的脉冲电压的施加后，对于所述第一端与所述第三端之间的部分、和所述第三端与所述第二端之间的部分中之任一个部分，至少施加一次具有与在步骤(a)中被施加的脉冲电压的极性相反的极性的第三脉冲电压。
在所述初始化方法中，电阻值根据电脉冲而变化的两个可变电阻器被串联连接，极性一样或相反的脉冲电压被施加在这两个可变电阻器上，因而所述各可变电阻器的电阻值减少。之后，具有与前一种脉冲电压的极性相反的极性的脉冲电压，被施加在所述两个可变电阻器中之任一个可变电阻器上，从而该可变电阻器的电阻值增加。这样，所述两个可变电阻器的电阻值被初始化，成为两个状态，即：低值(Low)和高值(High)。
通过使用根据本发明的初始化方法而初始化后的非易失性存储器，现有非易失性存储器件的下述各种各样的不便都得到克服，该不便是：例如写入电压高、写入时间长、可重写期限早、容量的增加(器件的小型化)难等等。
附图说明
图1表示可变电阻材料和电极的结构。
图2表示用以初始化的电脉冲的例子。
图3表示根据电脉冲而发生的电阻变化情况的例子。
图4表示用以初始化的电脉冲的例子。
图5表示根据电脉冲而发生的电阻变化情况的例子。
图6表示用以初始化的电脉冲的例子。
图7表示根据电脉冲而发生的电阻变化情况的例子。
图8表示用以初始化的电脉冲的例子。
图9表示根据电脉冲而发生的电阻变化情况的例子。
图10表示用以初始化的电脉冲的例子。
图11表示根据电脉冲而发生的电阻变化情况的例子。
图12表示施加在可变电阻材料上的电脉冲的例子。
图13表示根据电脉冲而发生的电阻变化情况的例子。
图14表示用以初始化的电脉冲的例子。
图15表示根据电脉冲而发生的电阻变化情况的例子。
图16表示施加在可变电阻材料上的电脉冲的例子。
图17表示根据电脉冲而发生的电阻变化情况的例子。
图18表示电脉冲的形状的例子。
图19表示电脉冲的形状的例子。
图20表示使用可变电阻材料的存储器件的结构的例子。
图21表示用以记录的电脉冲的例子。
图22表示存储器件的电阻可变部分的电阻的变化情况。
图23表示存储器件的读出输出的变化情况。
图24表示使用可变电阻材料的存储器件的结构的例子。
图25表示存储器件的电阻可变部分的电阻的变化情况。
图26表示存储器件的读出输出的变化情况。
图27表示根据本发明的实施例而被初始化的存储电路的结构。
图28(a)表示图27所示的存储电路中的可变电阻器的结构；图28(b)，与可变电阻器在初始化后的符号一起表示将负脉冲电压施加在图28(a)所示的可变电阻器表面上而进行初始化的过程中的电阻值变化情况。
图29(a)表示图27所示的存储电路中的可变电阻器的结构；图29(b)，与可变电阻器在初始化后的符号一起表示将正脉冲电压施加在图29(a)所示的可变电阻器表面上而进行初始化的过程中的电阻值变化情况。
图30说明基于第三实施例的存储电路的初始化方法。
图31表示基于第三实施例的记录时的电阻变化情况及对应于各记录状态的再生输出电压、和复位时的电阻变化情况及输出电压的变化情况。
图32表示基于第三实施例的存储器阵列电路。
图33表示基于第三实施例的、包含在存储单元中的可变电阻器在记录或复位时的电阻变化情况和输出变化情况。
图34表示基于第三实施例的、包含在别的存储单元(电阻变化较小)中的可变电阻器在记录或复位时的电阻变化情况和输出变化情况。
图35说明基于第四实施例的存储电路的初始化方法。
图36说明基于第五实施例的存储电路的初始化方法。
图37表示基于第五实施例的记录时的电阻变化情况及对应于各记录状态的再生输出电压、和复位时的电阻变化情况及输出电压的变化情况。
图38说明基于第六实施例的存储电路的初始化方法。
具体实施方式
下面，参照附图说明本发明的实施例。应该注意一下，在所有附图中，用相同的参照符号来表示相同的结构因素，其说明就省略不提了。
(第一实施例)
                 <可变电阻材料的结构>
在本发明中使用的可变电阻材料，是具有钙钛矿结构的氧化物CMR(超巨磁阻)材料、或具有钙钛矿结构的高温超导材料，具体来讲，Pr1-xCaxMnO3(PCMO)、LaSrMnO3、GdBaCoxOy等等。图1表示可变电阻材料和电极。可变电阻材料2(在此，Pr0.7Ca0.3MnO3)的膜，是通过溅射而形成在衬底4上的，做到：该膜厚度约为0.8μm。形成各个厚度0.4μm的铂(Pt)膜作为可变电阻材料膜2的上部电极1和下部电极3。
          <可变电阻材料的第一初始化方法>
首先，以上部电极1成为正极(电极1的电位高于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图2所示的电脉冲P11。脉冲P11的电压为10V；脉冲P11的脉冲宽度为1μs。如图3所示，在施加电脉冲P11之后，可变电阻材料膜2的电阻值从初值Rini减少到R11。应该注意一下，在图3中，符号“+”意味着以电极1成为正极(电极1的电位高于电极3的电位)的方式施加电脉冲；符号“-”意味着以电极1成为负极(电极1的电位低于电极3的电位)的方式施加电脉冲。
接着，在电极1与电极3之间施加极性一样的电脉冲P12(参照图2)，使可变电阻材料膜2的电阻值从R11进一步减少到R12(参照图3)。
在多次施加了具有与脉冲P11、脉冲P12的极性一样的极性的电脉冲的情况下，可变电阻材料膜2的电阻值进一步减少。然而，在施加次数达到许多次，超过某个数量之后，电阻值的减少达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上小于最小值Rmin(参照图3)。
接着，以上部电极1成为负极(电极1的电位低于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图2所示的电脉冲P21。其结果是，可变电阻材料膜2的电阻值从Rmin增加到R21。
通过进一步施加上部电极1成为负极的电脉冲，可变电阻材料膜2的电阻值继续增加。然而，在施加次数达到许多次，超过某个数量之后，电阻值的增加达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上大于最大值Rmax。
之后，能通过施加上部电极1成为正极(“+”)的脉冲，在Rmax与Rmin之间的范围内减少可变电阻材料膜2的电阻值；能通过施加上部电极1成为负极(“-”)的脉冲，在Rmax与Rmin之间的范围内增加该可变电阻材料膜2的电阻值。
              <可变电阻材料的第二初始化方法>
首先，以上部电极1成为正极的方式，对利用与图1所示的一样的做法准备的别的试样施加图4所示的电脉冲P31。脉冲P31的电压为-10V；脉冲P31的脉冲宽度为1μs。如图5所示，在施加电脉冲P31之后，可变电阻材料膜2的电阻值从初值Rini减少到R31。
接着，对该试样施加极性一样的电脉冲P32(参照图4)，使可变电阻材料膜2的电阻值从R31进一步减少到R32(参照图5)。
多次施加具有与脉冲P31、脉冲P32的极性一样的极性的电脉冲，使可变电阻材料膜2的电阻值进一步减少。然而，在施加次数达到许多次，超过某个数量之后，电阻值的减少达到饱和状态，电阻值不会变得实质上小于最小值Rmin(参照图5)。
接着，以上部电极1成为正极的方式，在电极1与电极3之间施加图4所示的电脉冲P41。其结果是，可变电阻材料膜2的电阻值从Rmin增加到R41。
通过进一步施加上部电极1成为正极的电脉冲，可变电阻材料膜2的电阻值继续增加。然而，在施加次数达到许多次，超过某个数量之后，电阻值的增加达到饱和状态，电阻值不会变得实质上大于最大值Rmax。
之后，能通过施加上部电极1成为负极(“-”)的脉冲，在Rmax与Rmin之间的范围内减少可变电阻材料膜2的电阻值；能通过施加上部电极1成为正极(“+”)的脉冲，在Rmax与Rmin之间的范围内增加该可变电阻材料膜2的电阻值。
            <可变电阻材料的第三初始化方法>
首先，以上部电极1成为正极(电极1的电位高于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图6所示的电脉冲P51。脉冲P51的电压为4V；脉冲P51的脉冲宽度为100ms。如图7所示，在施加电脉冲P51之后，可变电阻材料膜2的电阻值从初值Rini减少到R51。应该注意一下，在图7中，符号“+”意味着以电极1成为正极(电极1的电位高于电极3的电位)的方式施加电脉冲；符号“-”意味着以电极1成为负极(电极1的电位低于电极3的电位)的方式施加电脉冲。
接着，在电极1与电极3之间施加极性一样的电脉冲P52(参照图6)，使可变电阻材料膜2的电阻值从R51进一步减少到R52(参照图7)。
多次施加具有与脉冲P51、脉冲P52的极性一样的极性的电脉冲，使可变电阻材料膜2的电阻值进一步减少。然而，在施加次数达到许多次，超过某个数量之后，电阻值的减少达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上小于最小值Rmin(参照图7)。
接着，以上部电极1成为负极(电极1的电位低于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图6所示的电脉冲P61。其结果是，可变电阻材料膜2的电阻值从Rmin增加到R61。
通过进一步施加上部电极1成为负极的电脉冲，可变电阻材料膜2的电阻值继续增加。然而，在施加次数达到许多次，超过某个数量之后，电阻值的增加达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上大于最大值Rmax。
之后，能通过施加上部电极1成为正极(“+”)的脉冲，在Rmax与Rmin之间的范围内减少可变电阻材料膜2的电阻值；能通过施加上部电极1成为负极(“-”)的脉冲，在Rmax与Rmin之间的范围内增加该可变电阻材料膜2的电阻值。
            <可变电阻材料的第四初始化方法>
首先，以上部电极1成为负极的方式，对利用与图1所示的一样的做法准备的别的试样施加图8所示的电脉冲P71。脉冲P71的电压为-4V；脉冲P71的脉冲宽度为100ms。如图9所示，在施加电脉冲P71之后，可变电阻材料膜2的电阻值从初值Rini减少到R71。
接着，对该试样施加极性一样的电脉冲P72(参照图8)，使可变电阻材料膜2的电阻值从R71进一步减少到R72(参照图9)。
多次施加具有与脉冲P71、脉冲P72的极性一样的极性的电脉冲，使可变电阻材料膜2的电阻值进一步减少。然而，在施加次数达到许多次，超过某个数量之后，电阻值的减少达到饱和状态，电阻值不会变得实质上小于最小值Rmin(参照图9)。
接着，以上部电极1成为正极的方式，在电极1与电极3之间施加图8所示的电脉冲P81。其结果是，可变电阻材料膜2的电阻值从Rmin增加到R81。
通过进一步施加上部电极1成为正极的电脉冲，可变电阻材料膜2的电阻值继续增加。然而，在施加次数达到许多次，超过某个数量之后，电阻值的增加达到饱和状态，电阻值不会变得实质上大于最大值Rmax。
之后，能通过施加上部电极1成为负极(“-”)的脉冲，在Rmax与Rmin之间的范围内减少可变电阻材料膜2的电阻值；能通过施加上部电极1成为正极(“+”)的脉冲，在Rmax与Rmin之间的范围内增加该可变电阻材料膜2的电阻值。
           <可变电阻材料的第五初始化方法>
首先，以上部电极1成为正极(电极1的电位高于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图10所示的电压P91。电压P91为+1.6V；电压P91的施加，持续2个小时。随着时间的过去，可变电阻材料膜2的电阻值从初值Rini逐渐减少。图11表示该电阻值的时间依赖性。应该注意一下，在图11中，符号“+”意味着以电极1成为正极的方式施加电压。
过了某个时间点后，电阻值的减少达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上小于最小值Rmin(参照图11)。
接着，以上部电极1成为负极(电极1的电位低于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图12所示的电脉冲P101。脉冲P101的电压为-10V；脉冲P101的脉冲宽度为1μs。可变电阻材料膜2的电阻值从Rmin增加到R101(参照图13)。
通过进一步施加上部电极1成为负极的电脉冲，可变电阻材料膜2的电阻值继续增加。然而，在施加次数达到许多次，超过某个数量之后，电阻值的增加达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上大于最大值Rmax。
之后，能通过施加上部电极1成为正极(“+”)的脉冲，在Rmax与Rmin之间的范围内减少可变电阻材料膜2的电阻值；能通过施加上部电极1成为负极(“-”)的脉冲，在Rmax与Rmin之间的范围内增加该可变电阻材料膜2的电阻值。
           <可变电阻材料的第六初始化方法>
首先，以上部电极1成为负极(电极1的电位低于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图14所示的电压P121。电压P121为-1.6V；电压P121的施加，持续2个小时。随着时间的过去，可变电阻材料膜2的电阻值从初值Rini逐渐减少。图15表示该电阻值的时间依赖性。应该注意一下，在图15中，符号“-”意味着以电极1成为负极的方式施加电压。
过了某个时间点后，电阻值的减少达到饱和状态(电阻值的变化率变得小于规定值)，电阻值不会变得实质上小于最小值Rmin(参照图15)。
接着，以上部电极1成为正极(电极1的电位高于电极3的电位)的方式，在图1所示的电极1与电极3之间施加图16所示的电脉冲P131。脉冲P131的电压为10V；脉冲P131的脉冲宽度为1μs。如图17所示，可变电阻材料膜2的电阻值从Rmin增加到R131。
通过进一步施加上部电极1成为正极的电脉冲，可变电阻材料膜2的电阻值继续增加。然而，在施加次数达到许多次，超过某个数量之后，电阻值的增加达到饱和状态，电阻值不会变得实质上大于最大值Rmax。
之后，能通过施加上部电极1成为负极(“-”)的脉冲，在Rmax与Rmin之间的范围内减少可变电阻材料膜2的电阻值；能通过施加上部电极1成为正极(“+”)的脉冲，在Rmax与Rmin之间的范围内增加该可变电阻材料膜2的电阻值。
在第一实施例中使用的电脉冲，是如图18(a)所示的矩形波。然而，即使在使用三角波、正弦波或锯齿波等(参照图18(b)、图18(c)及图19(a)到图19(c))的情况下，也能够得到本发明的上述效果。
                        <效果>
在第一实施例中使用的可变电阻材料膜2中，如图3或图5所示，在处于初始状态(在形成膜2后，电脉冲还未被施加在电极1与电极3之间、并且电阻值为Rini的状态)的可变电阻材料膜2的电极1与电极3之间施加第一个电脉冲时，可变电阻材料膜2的电阻值，与被施加的电脉冲的极性无关地减少。然后，在电极1与电极3之间施加具有与第一个被施加的电脉冲的极性一样的极性的电脉冲时，可变电阻材料膜2的电阻值减少；在电极1与电极3之间施加具有与第一个被施加的电脉冲的极性相反的极性的电脉冲时，可变电阻材料膜2的电阻值增加。因此，后面施加的电脉冲、与电阻值的增加或减少之间的关系，是根据施加在可变电阻材料膜2上的第一个电脉冲的极性而决定的。就是说，在后面施加的电脉冲的极性与第一个施加的电脉冲的极性一样时，可变电阻材料膜2的电阻值减少；在后面施加的电脉冲的极性与第一个施加的电脉冲的极性相反时，可变电阻材料膜2的电阻值增加。为了通过利用可变电阻材料的电阻值被保持这一特性来构成存储器件，下述事情一定要决定为唯一的，该事情是：通过具有规定极性的电脉冲，可变电阻材料的电阻值增加还是减少。为此，如在第一实施例中所述，对于是存储器件的结构因素的可变电阻材料，施加具有特定极性的、用以初始化的电脉冲。这样，为了记录而使电阻值增加或减少的电脉冲的极性，就能决定为唯一的。
(第二实施例)
图20表示使用如第一实施例所述的可变电阻材料的存储器件的具体结构的例子。图20所示的存储器件，包含：电阻不变化的固定电阻器R0、和由可变电阻材料构成的、串联连接在固定电阻器R0上的电阻器R1(参照图1)。图20的端子6，连接在图1的电极1上；图20的端子7，连接在图1的电极3上。
通过利用第一实施例所述的第二初始化方法，来对存储器件的电阻器R1进行了初始化。在该情况下，在以端子6相对端子7为正极的方式在端子6与端子7之间施加电脉冲时，电阻器R1的电阻值增加。在以端子6相对端子7为负极的方式在端子6与端子7之间施加电脉冲时，电阻器R1的电阻值减少。
接着，为了记录，在端子6与端子7之间施加图21所示的电脉冲。如图21所示，脉冲a、脉冲b及脉冲c，是端子6相对端子7成为正极的电脉冲。脉冲a、脉冲b及脉冲c中之每个脉冲的振幅为5V、宽度为20ns。复位脉冲r，是端子6相对端子7成为负极的电脉冲。复位脉冲r的振幅为-10V、宽度为50ns。在按脉冲a、脉冲b、脉冲c及脉冲r的顺序(a→b→c→r)，在端子6与端子7之间施加了图21所示的电脉冲的情况下，电阻器R1的电阻值，如图22所示的那样变化，即r10→r11→r12→r13→r10。在未施加新记录脉冲的情况下，具有各电阻值的电阻状态一直被保持。因此，图20的器件作为非易失性存储器件进行工作。
在读出已储存的状态的情况下，在对端子5施加电压Ecc时一直使端子7接地，读出用下述算式表示的、端子6上的电压V1，该算式是：
V1＝Ecc×R1/(R0+R1)。
图23表示端子6上的输出电压V1。在该情况下，可以使四个相互不同的输出值v10、v11、v12及v13分别对应于二进数00、01、10及11。设电压Ecc为1.5V，因为有必要在读出工作时保持存储状态。
应该注意一下，在第二实施例中，说明了存储器件进行两个位(2-bit)的工作的例子，不过，存储器件也能够作为一个位的器件、或者作为三个或更多个位的器件进行工作。
(第三实施例)
图24表示使用如第一实施例所述的可变电阻材料的存储器件的具体结构的别的例子。图24所示的存储器件，包含：电阻不变化的固定电阻器R0、和由可变电阻材料构成的、串联连接在固定电阻器R0上的电阻器R2(参照图1)。图24的端子8，连接在图1的电极1上；图24的端子9，连接在图1的电极3上。
通过利用第一实施例所述的第一初始化方法，来对存储器件的电阻器R2进行了初始化。在该情况下，在以端子8相对端子9为负极的方式，在端子8与端子9之间施加电脉冲时，电阻器R2的电阻值增加。在以端子8相对端子9为正极的方式，在端子8与端子9之间施加电脉冲时，电阻器R2的电阻值减少。
接着，为了记录，在端子8与端子9之间施加图21所示的电脉冲。如图21所示，脉冲a、脉冲b及脉冲c，是端子8相对端子9成为正极的电脉冲。脉冲a、脉冲b及脉冲c中之每个脉冲的振幅为5V、宽度为20ns。复位脉冲r，是端子8相对端子9成为负极的电脉冲。复位脉冲r的振幅为-10V、宽度为50ns。在按脉冲a、脉冲b、脉冲c及脉冲r的顺序(a→b→c→r)，在端子8与端子9之间施加了图21所示的电脉冲的情况下，电阻器R2的电阻值，如图25所示的那样变化，即r20→r21→r22→r23→r20。在未施加新记录脉冲的情况下，具有各电阻值的电阻状态一直被保持。因此，图24的器件作为非易失性存储器件进行工作。
在读出已储存的状态的情况下，在对端子8施加电压Ecc时一直使端子10接地，读出用下述算式表示的、端子9上的电压V2，该算式是：
V2＝Ecc×R0/(R0+R2)。
图26表示端子9上的输出电压V2。在该情况下，可以使四个相互不同的输出值v20、v21、v22及v23分别对应于二进数00、01、10及11。设电压Ecc为1.5V，因为有必要在读出工作时保持存储状态。
应该注意一下，在第三实施例中，说明了存储器件进行两个位(2-bit)的工作的例子，不过，存储器件也能够作为一个位的器件、或者作为三个或更多个位的器件进行工作。
(第四实施例)
图27表示存储单元电路的结构的例子，该存储单元电路是：电阻值根据被施加的电脉冲的极性而变化的可变电阻器101和可变电阻器102串联连接起来，各可变电阻器的两端是电源端104和电源端105，输出入端103被设置在互相串联连接的各可变电阻器的中间点(midpoint)上。
在此所示的例子中，用Pr0.7Ca0.3MnO3(PCMO)的CMR材料作为可变电阻器101和可变电阻器102的材料。PCMO材料具有依赖于被施加的脉冲数量而变化的电阻值，该变化的方向(增加还是减少)根据被施加的电压的极性的不同而不同，如美国专利第6,204,139号公报所述。然而，美国专利第6,204,139号公报未表示PCMO材料的电阻值的初始化方法。本案发明人，关于电阻变化在下述的时候对脉冲数量所具有的依赖性进行了调查，该时候是：对于通过溅射在已加热到700℃的衬底上形成的PCMO材料膜，施加极性相互不同的脉冲电压的时候。同时，本案发明人研究了下述存储电路中的可变电阻器的电阻值的初始化方法，该存储电路是：具有本发明的、两个可变电阻器串联连接起来的结构。
图27的可变电阻器101及可变电阻器102中之每个可变电阻器，具有图28(a)所示的结构。可变电阻器101及可变电阻器102中之每个可变电阻器，包含：衬底112，形成在衬底112上的下部电极114，形成在下部电极114上的PCMO材料膜111，以及形成在PCMO材料膜111上的上部电极113。图28(b)表示下述的时候发生的电阻变化情况，该时候是：首先，在形成膜111后的PCMO材料膜111表面上，从电源115施加负极性(-2V)的脉冲电压的时候。应该注意一下，这样下定义，即：将以上部电极113成为负极的方式在上部电极113与下部电极114之间施加脉冲电压这一做法，称为负极性的脉冲电压的施加；将以上部电极113成为正极的方式在上部电极113与下部电极114之间施加脉冲电压这一做法，称为正极性的脉冲电压的施加。如图28(b)所示，首先，PCMO材料膜111具有约30kΩ这比较高的电阻值。但是，随着被施加的负极性脉冲数量的增加，电阻值逐渐减少。特别是约29次脉冲之后，电阻值减少到约100Ω。之后，施加极性相反(正)的即+2V的脉冲电压，使电阻值逐渐增加。在第39次脉冲时，电阻值增加到9kΩ。接着，再次使极性反转，即施加负极性的、-2V的脉冲电压，使电阻值随此又减少。在这样的初始化之后，被施加的脉冲电压的极性、与电阻值的增加或减少之间的关系，决定为唯一的。例如，在该初始化后，在对可变电阻器施加正脉冲电压时，可变电阻器的电阻值增加；在对可变电阻器施加负脉冲电压时，可变电阻器的电阻值减少。
图29(a)和图29(b)表示在下述时候所发生的电阻变化情况，该时候是：首先，在形成膜111后的PCMO材料膜111表面上，从电源115施加正极性(+2V)的脉冲电压的时候。如上所述，首先，PCMO材料膜111具有约30kΩ这比较高的电阻值。但是，随着被施加的正极性脉冲数量的增加，电阻值逐渐减少。特别是，约29次脉冲之后，电阻值减少到约100Ω。之后，施加极性相反(负)的即-2V的脉冲电压，使电阻值逐渐增加。在第39次脉冲时，电阻值增加到9kΩ。接着，再次使极性反转，即施加正极性的、+2V的脉冲电压，使电阻值随此又减少。在这样的初始化之后，被施加的脉冲电压的极性、与电阻值的增加或减少之间的关系，决定为唯一的。例如，在该初始化后，在对可变电阻器施加负脉冲电压时，可变电阻器的电阻值增加；在对可变电阻器施加正脉冲电压时，可变电阻器的电阻值减少。
为了方便说明，在所述例子中，这样下了定义，即：脉冲电压的极性，是指被施加在PCMO材料膜111表面上的电压的极性。然而，用电路图说明时，膜的“正面”和“背面”的定义无效。因此，如果用如图28(b)和图29(b)所示的电路符号来表示通过利用本发明的初始化方法来初始化后的可变电阻器，用图28说明的特性和用图29说明的特性就同时都被说明。就是说，对表示已初始化的可变电阻器的电路符号这样下定义，即：在对箭形符号的尖端施加正脉冲电压时，电阻值增加；在对箭形符号的尖端施加负脉冲电压时，电阻值减少。通过该定义，就能用同一个符号来表示利用图28所示的方法初始化后的可变电阻器、和利用图29所示的方法初始化后的可变电阻器。因此，在本说明书中，用分别在图28和图29中所示的符号来表示通过利用本发明的方法来初始化后的可变电阻器。
下面，说明基于第四实施例的存储电路的初始化方法。被初始化的存储电路，具有图27和图30所示的结构，该结构是：电阻值根据电脉冲而变化的可变电阻器101和可变电阻器102，串联连接在电源端104与电源端105之间；输出入端103被设置在可变电阻器101与可变电阻器102之间的中间点上。
在初始化方法的第一步骤中，在输出入端103连接在接地GND上时，对电源端104和电源端105分别施加+2V的脉冲电压和-2V的脉冲电压，如图30(a)的步骤1所示。其结果是，极性相同的脉冲电压被施加在可变电阻器101和可变电阻器102上，使得可变电阻器101和可变电阻器102的电阻值以相同的倾向逐渐减少，如图30(b)的“步骤1”期间所示。
之后，如图30(b)的“步骤2”期间所示，在电源端104接地时，对电源端105施加极性相反的即+2V的脉冲电压。于是，具有与在步骤1中被施加的极性相反的极性的脉冲电压，仅施加在可变电阻器102上，使得可变电阻器102的电阻值增加。其结果是，所述两个可变电阻器，即可变电阻器101和可变电阻器102的电阻值被初始化，成为下述两个状态：低值(Low：低)和高值(High：高)。在该例子中，可变电阻器101被初始化，成为低值；可变电阻器102被初始化，成为高值。
在包含这样初始化后的可变电阻器101和可变电阻器102的存储电路中，在如图31(a)所示，电源端104和电源端105连接在接地GND上的那一段时间内对输出入端103施加+2V(+ECC)的脉冲电压(记录电压)的时候，发生下述互补的变化，即：依赖于脉冲数量，在可变电阻器102的电阻值减少时，可变电阻器101的电阻值增加。
如上所述，根据第四实施例，通过由输出入端103施加脉冲电压，所述两个可变电阻器即可变电阻器101和可变电阻器102的电阻值，往与初值相反的方向变化。这样，就能够进行信息的记录。而且，因为电阻值以约一百倍的幅度变化，所以能够记录多位(multibit)的多值信息。而且，在复位工作中，能通过对输出入端103施加具有与记录工作中施加的极性相反的极性的复位脉冲电压(在本例中，为-2V的复位脉冲)，使各可变电阻器的值复位并成为初值。在所述例子中，用以初始化、记录及复位的脉冲的脉冲宽度为100nsec。然而，即使脉冲宽度为10nsec这比较窄的宽度，也能够得到本发明的所述效果。在该情况下，能够非常高速地进行写入、擦除工作。
图32，表示存储阵列电路的例子，在该存储阵列电路中，第四实施例的存储电路并入了晶体管电路中。在该情况下，输出入端103连接在晶体管110的漏极(或源极)上。电源端104，连接在板极线(plate line)108上；电源端105，连接在板极线109上。存储单元，由字线106选择。信息的输入或输出，是通过位线107进行。
在基于第四实施例的可变电阻器的初始化方法中，在位线107在接地时，用字线106选出所有存储单元，然后对板极线108和板极线109分别施加+2V的脉冲电压和-2V的脉冲电压，以减少两个可变电阻器即可变电阻器101和可变电阻器102的电阻值。之后，使板极线108接地，对板极线109施加极性与第一个脉冲电压的极性相反即+2V的第二个脉冲电压，以让可变电阻器102的电阻值增加。这样，初始状态就决定了。
在做完这样的初始化程序后，在记录工作中，使板极线108和板极线109接地，对位线施加+2V的脉冲电压。在再生工作中，使板极线108接地，对板极线109施加+1V的电压，以输出位线的电压。在复位工作中，使板极线108和板极线109接地，对位线施加-2V的脉冲电压。
图33(a)表示在第四实施例的存储电路中，可变电阻器101和可变电阻器102的电阻值在记录工作和复位工作时变化的情况。由图33(a)的图表可见，可变电阻器101和可变电阻器102的电阻值，根据+2V的脉冲电压而互补地变化。图33(b)表示在读出各记录状态时得到的再生输出电压值。由33(b)的图表可见，输出电压的电平根据记录工作中的脉冲数量(记录状态)的不同而不同，能以高分辨率进行相互不同的记录状态的再生。其结果是，不但能记录、再生一个位的信息，而且能记录、再生两个或更多个位的信息。此外，也能通过将具有与记录脉冲的极性相反的极性的脉冲电压施加相同次数，使存储电路复位并成为初始状态。
如上所述，第四实施例的存储电路，具有利用了两个可变电阻器的电阻值互补地变化这一事情的结构。因此，即使是在下述情况下，根据记录脉冲数量(记录状态)而变化的输出电压也具有与在通常的电阻变化时得到的值实质上一样的值，如图34(b)所示，该情况是：如图34(a)所示，在存储阵列电路中的别的存储单元、或者当制造存储阵列电路时位于硅晶片上的别的存储阵列电路中的存储单元中，可变电阻器101和可变电阻器102的电阻值变化量减少。因此，即使是在电阻变化情况根据位置的不同而不同的时候，也能够以高分辨率再生相互不同的记录状态。此外，也能通过将具有与记录脉冲的极性相反的极性的脉冲电压施加相同次数，使存储电路复位并成为初始状态。
能通过利用所述第四实施例的结构，即通过利用包含各电阻器的电阻值互补地变化、互相串联连接的两个可变电阻器的结构，来解决现有技术中的重要课题，就是说，能大大提高存储器件的工作稳定性和产品合格率。
在所述第四实施例中，在复位工作时，施加了电压与记录脉冲(-2V)的电压一样、而极性与该记录脉冲的极性相反的脉冲。然而，根据本发明，也可以施加更大的电压(-5V)的脉冲。在该情况下，能将复位脉冲数量从10个大大减少为1个。
(第五实施例)
说明基于第五实施例的存储电路的初始化方法。被初始化的存储电路的结构，与在第四实施例中说明的一样。如图27和图35所示，电阻值根据电脉冲而变化的两个可变电阻器即可变电阻器101和可变电阻器102，串联连接起来。各可变电阻器的两端是电源端104和电源端105，输出入端103被设置在可变电阻器101与可变电阻器102的中间点上。
在初始化方法的第一步骤中，在输出入端103连接在接地GND上时，对电源端104和电源端105分别施加-2V的脉冲电压和+2V的脉冲电压，如图35(a)的步骤1所示。其结果是，如图35(a)所示，极性一样的脉冲电压被施加在可变电阻器101和可变电阻器102上，使得可变电阻器101和可变电阻器102的电阻值以相同的倾向逐渐减少，如图35(b)所示。之后，如图35(a)的步骤2所示，在电源端104连接在接地GND上时，对电源端105施加极性相反即-2V的脉冲电压。于是，具有与在步骤1中被施加的极性相反的极性的脉冲电压，仅施加在可变电阻器102上，使得可变电阻器102的电阻值增加，如图35(b)所示。其结果是，所述两个可变电阻器，即可变电阻器101和可变电阻器102的电阻值被初始化，成为下述两个状态：低值(Low：低)和高值(High：高)。
在包含这样初始化后的可变电阻器101和可变电阻器102的存储电路中，在电源端104和电源端105连接在接地GND上的那一段时间内对输出入端103施加-2V的脉冲电压时，发生下述互补的变化，即：依赖于脉冲数量，可变电阻器102的电阻值减少时，可变电阻器101的电阻值增加。在第五实施例中，通过由输出入端103施加脉冲电压，两个可变电阻器即可变电阻器101和可变电阻器102的电阻值，还是往与初值相反的方向变化。因此，如第四实施例那样，能够进行信息的记录。
能通过利用所述第五实施例的结构，即通过利用包含各电阻器的电阻值互补地变化、互相串联连接的两个可变电阻器即可变电阻器101和可变电阻器102的结构，来解决现有技术中的重要课题，就是说，能大大提高存储器件的工作稳定性和产品合格率。
(第六实施例)
说明基于第六实施例的存储电路的初始化方法。被初始化的存储电路的结构，与在第四及第五实施例中说明的一样。如图27和图35所示，电阻值根据电脉冲而变化的两个可变电阻器即可变电阻器101和可变电阻器102，串联连接起来。各可变电阻器即可变电阻器101和可变电阻器102的两端是电源端104和电源端105，输出入端103被设置在可变电阻器101与可变电阻器102的中间点上。
在初始化方法的第一步骤中，在输出入端103连接在接地GND上时，对电源端104施加+2V的脉冲电压，对电源端105施加极性一样即+2V的脉冲电压，如图36(a)的步骤1所示。其结果是，如图36(a)的步骤1所示，极性相反的脉冲电压被施加在可变电阻器101和可变电阻器102上。然而，可变电阻器101和可变电阻器102的电阻值，以相同的倾向逐渐减少，如图36(b)所示。
之后，在电源端104连接在接地GND上时，对电源端105施加极性相反即-2V的脉冲电压。于是，具有与在步骤1中被施加的极性相反的极性的脉冲电压，仅施加在可变电阻器102上，使得可变电阻器102的电阻值增加。其结果是，所述两个可变电阻器，即可变电阻器101和可变电阻器102的电阻值被初始化，成为下述两个状态：低值(Low：低)和高值(High：高)。
在包含这样初始化后的可变电阻器101和可变电阻器102的存储电路中，如图37所示，对输出入端103施加一对由-1V的脉冲电压和+1V的脉冲电压构成的记录脉冲电压。与该记录脉冲电压对输出入端103的施加同步，对电源端105施加一对+1V的脉冲电压；对电源端104施加一对-1V的脉冲电压。其结果是，两个可变电阻器即可变电阻器101和可变电阻器102的电阻值，往相反的方向变化，如图37(b)所示。因此，通过由输出入端103施加脉冲电压，两个可变电阻器即可变电阻器101和可变电阻器102的电阻值往与初值相反的方向变化。这样，就能够进行信息的记录。而且，因为电阻值以约一百倍的幅度变化，所以能够记录多位的多值信息。另外，在复位工作中，能通过对输出入端103施加一对由-1V的脉冲电压和+1V的脉冲电压构成的复位脉冲电压，使各可变电阻器的值复位并成为初值。与该复位脉冲电压对输出入端103的施加同步，对电源端105施加一对-1V的脉冲电压；对电源端104施加一对+1V的脉冲电压。其结果是，两个可变电阻器即可变电阻器101和可变电阻器102的电阻值，往相反的方向变化，如图37(b)所示。因此，所述两个可变电阻器的电阻值复位，成为初值。
在所述实施例中，用以初始化、记录及复位的脉冲电压的脉冲宽度为100nsec。然而，即使脉冲宽度为10nsec这比较窄的宽度，也能得到本发明的所述效果。在该情况下，能够非常高速地进行写入、擦除工作。
能通过利用所述第六实施例的结构，即通过利用包含各电阻器的电阻值互补地变化、互相串联连接的两个可变电阻器即可变电阻器101和可变电阻器102的结构，来解决现有技术中的重要课题，就是说，能大大提高存储器件的工作稳定性和产品合格率。
(第七实施例)
说明基于第七实施例的存储电路的初始化方法。被初始化的存储电路的结构，与在第三到第五实施例中说明的一样。如图27和图38所示，电阻值根据电脉冲而变化的两个可变电阻器即可变电阻器101和可变电阻器102，串联连接起来。各可变电阻器的两端是电源端104和电源端105，输出入端103被设置在可变电阻器101与可变电阻器102的中间点上。
在初始化方法的第一步骤中，在输出入端103连接在接地GND上时，对电源端104施加-2V的脉冲电压，对电源端105也施加极性一样即-2V的脉冲电压，如图38(a)的步骤1所示。其结果是，如图38(a)的步骤1所示，极性一样的脉冲电压被施加在可变电阻器101和可变电阻器102上，使得可变电阻器101和可变电阻器102的电阻值以相同的倾向逐渐减少，如图38(b)所示。之后，在电源端104连接在接地GND上时，对电源端105施加极性相反即+2V的脉冲电压。于是，具有与在步骤1中被施加的极性相反的极性的脉冲电压，仅施加在可变电阻器102上，使得可变电阻器102的电阻值增加。其结果是，所述两个可变电阻器，即可变电阻器101和可变电阻器102的电阻值被初始化，成为下述两个状态：低值(Low：低)和高值(High：高)。
在包含这样初始化后的可变电阻器101和可变电阻器102的存储电路中，也能够非常高速地进行写入、擦除工作，如在第六实施例中说明的电路那样。
能通过利用所述第七实施例的结构，即通过利用包含各电阻器的电阻值互补地变化、互相串联连接的两个可变电阻器即可变电阻器101和可变电阻器102的结构，来解决现有技术中的重要课题，就是说，能大大提高存储器件的工作稳定性和产品合格率。
-工业实用性-
利用本发明的初始化方法已初始化的非易失性存储器，是作为能高速地进行写入及擦除、并且功率低、容量大的存储器得到实现的，很有用的存储器。

Claims (11)

1.一种初始化方法，用来将电阻值根据被施加的电脉冲的极性而增加或减少的材料即可变电阻材料初始化，其中：
以第一电极的电位高于第二电极的电位的方式，在连接在所述可变电阻材料上的所述第一及所述第二电极之间，至少施加一次具有第一极性的电脉冲。
2.根据权利要求1所述的初始化方法，其中：
将所述具有第一极性的电脉冲反复施加到所述第一及所述第二电极之间，直到所述可变电阻材料的电阻值的变化率变得小于规定值为止。
3.根据权利要求2所述的初始化方法，其中：
将所述具有第一极性的电脉冲反复施加到所述第一及所述第二电极之间，直到所述可变电阻材料的电阻值的变化率变得小于规定值为止，之后，以所述第一电极的电位低于所述第二电极的电位的方式，在连接在所述可变电阻材料上的所述第一及所述第二电极之间，至少施加一次具有第二极性的电脉冲。
4.根据权利要求3所述的初始化方法，其中：
将所述具有第二极性的电脉冲反复施加到所述第一及所述第二电极之间，直到所述可变电阻材料的电阻值的变化率变得小于规定值为止。
5.一种存储器件，使用电阻值根据被施加的电脉冲的极性而增加或减少的材料即可变电阻材料；
包括：可变电阻材料，连接有第一及第二电极，和
固定电阻器，其一端连接在所述第一或所述第二电极上，其中：
为了记录，而将电脉冲施加在所述第一及所述第二电极之间。
6.根据权利要求5所述的存储器件，其中：
根据在未连接在所述固定电阻器的一端的所述第一及所述第二电极中之一个电极、与所述固定电阻器的另一端之间施加规定电压时所得到的、所述第一及所述第二电极之间的电压，读出存储信息。
7.根据权利要求5所述的存储器件，其中：
根据在未连接在所述固定电阻器的一端的所述第一及所述第二电极中之一个电极、与所述固定电阻器的另一端之间施加规定电压时所得到的、所述固定电阻器的两端之间的电压，读出存储信息。
8.根据权利要求5所述的存储器件，其中：
所述可变电阻材料，通过权利要求1到4中之任一项所述的初始化方法被事先初始化。
9.一种初始化方法，用来将存储电路初始化，其中：
所述存储电路包含：第一及第二可变电阻器，串联连接在第一端与第二端之间；
所述第一可变电阻器，连接在所述第一端与第三端之间，具有根据被施加在所述第一端与所述第三端之间的脉冲电压的极性而增加或减少的电阻值；
所述第二可变电阻器，连接在所述第三端与所述第二端之间，具有根据被施加在所述第三端与所述第二端之间的脉冲电压的极性而增加或减少的电阻值；
所述初始化方法，包括：
步骤(a)，在所述第一及所述第二可变电阻器还未受过脉冲电压的施加的初始状态下，在所述第一端与所述第三端之间至少施加一次具有第一极性的第一脉冲电压，在所述第三端与所述第二端之间至少施加一次具有第二极性的第二脉冲电压，和
步骤(b)，在所述步骤(a)中的脉冲电压的施加后，对于所述第一端与所述第三端之间的部分、和所述第三端与所述第二端之间的部分中之任一个部分，至少施加一次具有与在步骤(a)中被施加的脉冲电压的极性相反的极性的第三脉冲电压。
10.根据权利要求9所述的初始化方法，其中：
在所述步骤(a)中被施加的所述第一及所述第二脉冲电压的极性，是所述第一端的电位变得高于所述第三端的电位并且所述第三端的电位变得高于所述第二端的电位，或者是所述第一端的电位变得低于所述第三端的电位并且所述第三端的电位变得低于所述第二端的电位。
11.根据权利要求9所述的初始化方法，其中：
在所述步骤(a)中被施加的所述第一及所述第二脉冲电压的极性，是所述第一端的电位变得高于所述第三端的电位并且所述第二端的电位变得高于所述第三端的电位，或者是所述第一端的电位变得低于所述第三端的电位并且所述第二端的电位变得低于所述第三端的电位。
CN2004800374964A 2003-12-18 2004-12-16 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法 Expired - Fee Related CN1894751B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP421374/2003 2003-12-18
JP2003421374 2003-12-18
JP2003435501 2003-12-26
JP435501/2003 2003-12-26
PCT/JP2004/019291 WO2005059921A1 (en) 2003-12-18 2004-12-16 Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor

Publications (2)

Publication Number Publication Date
CN1894751A true CN1894751A (zh) 2007-01-10
CN1894751B CN1894751B (zh) 2010-11-03

Family

ID=34703294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800374964A Expired - Fee Related CN1894751B (zh) 2003-12-18 2004-12-16 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法

Country Status (7)

Country Link
US (2) US7369431B2 (zh)
EP (1) EP1695353A1 (zh)
JP (2) JP4499722B2 (zh)
KR (1) KR100814554B1 (zh)
CN (1) CN1894751B (zh)
TW (1) TWI355661B (zh)
WO (1) WO2005059921A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298970A (zh) * 2010-06-22 2011-12-28 三星电子株式会社 可变电阻器件及半导体装置以及该半导体装置的操作方法
CN102301425A (zh) * 2010-02-02 2011-12-28 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
CN101828262B (zh) * 2007-10-15 2012-06-06 松下电器产业株式会社 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
CN102667947A (zh) * 2010-09-28 2012-09-12 松下电器产业株式会社 电阻变化型非易失性存储元件的形成方法
CN101952893B (zh) * 2008-02-25 2013-09-11 松下电器产业株式会社 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
CN103377098A (zh) * 2012-04-24 2013-10-30 索尼公司 存储控制设备、存储器***、信息处理***和存储控制方法
CN104900261A (zh) * 2014-03-07 2015-09-09 华邦电子股份有限公司 可变电阻式存储器及其写入方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP4365737B2 (ja) 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
JP2006260742A (ja) * 2005-02-15 2006-09-28 Sanyo Electric Co Ltd メモリ
JP4696715B2 (ja) * 2005-06-21 2011-06-08 ソニー株式会社 記憶装置及び記憶装置の駆動方法
JP4742824B2 (ja) * 2005-11-10 2011-08-10 ソニー株式会社 記憶装置の初期化方法
JP4816088B2 (ja) * 2006-01-11 2011-11-16 ソニー株式会社 記憶装置の初期化方法
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
KR100868105B1 (ko) 2006-12-13 2008-11-11 삼성전자주식회사 저항 메모리 장치
WO2008126365A1 (ja) * 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
US7859883B2 (en) * 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
WO2008153124A1 (ja) * 2007-06-15 2008-12-18 Nec Corporation 半導体装置及びその駆動方法
JP5451011B2 (ja) * 2008-08-29 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及び情報処理システム
US20100059729A1 (en) * 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
WO2010109876A1 (ja) 2009-03-25 2010-09-30 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8139391B2 (en) 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US7978498B2 (en) 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element
US8295083B2 (en) * 2009-04-08 2012-10-23 Avalanche Technology, Inc. Method and apparatus for increasing the reliability of an access transitor coupled to a magnetic tunnel junction (MTJ)
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP5032611B2 (ja) * 2010-02-19 2012-09-26 株式会社東芝 半導体集積回路
US8848421B2 (en) 2010-03-30 2014-09-30 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
JP4838399B2 (ja) * 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
US8385102B2 (en) 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
JP5431267B2 (ja) * 2010-08-04 2014-03-05 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
KR101797106B1 (ko) * 2010-10-26 2017-11-13 삼성전자주식회사 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
US9153319B2 (en) 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US9390797B2 (en) * 2011-12-13 2016-07-12 Panasonic Intellectual Property Management Co., Ltd. Driving method of variable resistance element and non-volatile memory device
JP6097101B2 (ja) 2012-03-13 2017-03-15 株式会社半導体エネルギー研究所 記憶装置、データ処理装置及び記憶装置の駆動方法
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
FR3002072B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
US9007810B2 (en) 2013-02-28 2015-04-14 Sandisk 3D Llc ReRAM forming with reset and iload compensation
GB2514818B (en) 2013-06-05 2015-12-16 Cambridge Display Tech Ltd Polymer and organic electronic device
SG10201601703UA (en) * 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
SG10201606137YA (en) * 2016-07-26 2018-02-27 Silicon Storage Tech Inc Current forming of resistive random access memory (rram) cell filament
US10354729B1 (en) 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US10910051B1 (en) * 2019-11-17 2021-02-02 Winbond Electronics Corp. Method and electronic circuit for verifying operation performed by cell of RRAM
CN116741236B (zh) * 2023-06-29 2024-04-30 厦门半导体工业技术研发有限公司 一种可变电阻式存储器的初始化方法、装置及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337279A (en) 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6815744B1 (en) 1999-02-17 2004-11-09 International Business Machines Corporation Microelectronic device for storing information with switchable ohmic resistance
EP1134743A3 (en) * 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
WO2003050872A1 (en) 2001-12-12 2003-06-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
JP3894030B2 (ja) * 2002-04-17 2007-03-14 ソニー株式会社 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
JP4282314B2 (ja) * 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP4499740B2 (ja) * 2003-12-26 2010-07-07 パナソニック株式会社 記憶素子、メモリ回路、半導体集積回路
US9533164B2 (en) * 2004-04-12 2017-01-03 Advanced Neuromodulation Systems, Inc. Method for providing multiple voltage levels during pulse generation and implantable pulse generating employing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101828262B (zh) * 2007-10-15 2012-06-06 松下电器产业株式会社 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
CN101952893B (zh) * 2008-02-25 2013-09-11 松下电器产业株式会社 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
CN102301425A (zh) * 2010-02-02 2011-12-28 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
CN102301425B (zh) * 2010-02-02 2013-10-30 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
CN102298970A (zh) * 2010-06-22 2011-12-28 三星电子株式会社 可变电阻器件及半导体装置以及该半导体装置的操作方法
CN102298970B (zh) * 2010-06-22 2016-05-25 三星电子株式会社 可变电阻器件及半导体装置以及该半导体装置的操作方法
CN102667947A (zh) * 2010-09-28 2012-09-12 松下电器产业株式会社 电阻变化型非易失性存储元件的形成方法
CN102667947B (zh) * 2010-09-28 2014-07-23 松下电器产业株式会社 电阻变化型非易失性存储元件的形成方法
CN103377098A (zh) * 2012-04-24 2013-10-30 索尼公司 存储控制设备、存储器***、信息处理***和存储控制方法
CN103377098B (zh) * 2012-04-24 2018-03-23 索尼半导体解决方案公司 存储控制设备、存储器***、信息处理***和存储控制方法
CN104900261A (zh) * 2014-03-07 2015-09-09 华邦电子股份有限公司 可变电阻式存储器及其写入方法
CN104900261B (zh) * 2014-03-07 2017-08-11 华邦电子股份有限公司 可变电阻式存储器及其写入方法

Also Published As

Publication number Publication date
WO2005059921A1 (en) 2005-06-30
JP2010108594A (ja) 2010-05-13
JP2007515026A (ja) 2007-06-07
US7826247B2 (en) 2010-11-02
TWI355661B (en) 2012-01-01
TW200534286A (en) 2005-10-16
JP4499722B2 (ja) 2010-07-07
EP1695353A1 (en) 2006-08-30
US7369431B2 (en) 2008-05-06
CN1894751B (zh) 2010-11-03
US20070115714A1 (en) 2007-05-24
KR20060106849A (ko) 2006-10-12
KR100814554B1 (ko) 2008-03-17
US20080259678A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
CN1894751A (zh) 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN1191635C (zh) 用于存储信息的微电子器件及其方法
CN1295789C (zh) 存储单元和存储设备
CN1790540A (zh) 存储器和半导体设备
CN1210784C (zh) 半导体存储装置的驱动方法
CN1510690A (zh) 半导体存储器设备及数据写入方法
CN1203550C (zh) 存储器、写入设备、读取设备、写入方法和读取方法
CN1892902A (zh) 存储器件和半导体器件
CN100338775C (zh) 在单个存储单元中存储多值数据的非易失性半导体存储器
CN1881466A (zh) 存储设备和半导体装置
CN1898749A (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
CN1717748A (zh) 驱动非易失性存储器的方法
CN1697081A (zh) 存储器件
CN1574077A (zh) 非易失性半导体存储装置及其写入方法和删除方法
CN1445784A (zh) 强感应体存储器及其动作方法和存储器装置
CN1658328A (zh) 半导体器件
CN1499522A (zh) 非易失性可变电阻器，存储器件，及其定标法
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
CN1779848A (zh) 存储器件和半导体器件
CN1426602A (zh) 强电介质存储装置
JP2005203733A (ja) バッファ化層メモリセル
CN1892911A (zh) 设有以不同阈值电压存数据的存储单元的半导体存储装置
CN1574094A (zh) 存储设备
CN1819060A (zh) 具有非易失性存储单元装置的集成半导体存储器及方法
CN1993682A (zh) 半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20141216

EXPY Termination of patent right or utility model