CN1525569A - 具有双字线结构的半导体存储器件 - Google Patents

具有双字线结构的半导体存储器件 Download PDF

Info

Publication number
CN1525569A
CN1525569A CNA021055343A CN02105534A CN1525569A CN 1525569 A CN1525569 A CN 1525569A CN A021055343 A CNA021055343 A CN A021055343A CN 02105534 A CN02105534 A CN 02105534A CN 1525569 A CN1525569 A CN 1525569A
Authority
CN
China
Prior art keywords
word line
circuit
sub
voltage
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA021055343A
Other languages
English (en)
Inventor
ɼ��ֱ��
杉林直彦
宇津木智
成竹功夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1525569A publication Critical patent/CN1525569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Static Random-Access Memory (AREA)

Abstract

半导体存储器装置中包括：多条子字线(SWL1、SWL2......)，每一个都与子字线相连的多个子字解码器(SWD1、SWD2......)，每一对都与若干个子字解码器相连接的多对主字线(MWLT、MWLF)，以及每一个都与这些主字线对之一相连的多个主字解码器(MWD’1)。在选择模式中，主字线解码器的第一个使得主字线对的不同的对之间的电压彼此不同，而在非选择模式中，使得主字线对的不同的对上的电压彼此相同。

Description

具有双字线结构的半导体存储器件
发明领域
本发明涉及半导体存储器件，例如包括具有主字线和子字线这样两条字线结构的动态随机存储器(DRAM)装置。
背景技术
在现有包括冗余存储单元的DRAM器件中，如果发现带有缺陷的存储器单元，就利用激光修整或类似的方法将指示该缺陷存储单元的地址写入一个冗余解码器，同时，与该缺陷存储器单元相接的一个传感放大器内的一个融断丝被融化。所以在传感模式中，在接到该缺陷存储器单元的这一传感放大器中就不会产生直流通路，从而降低了能耗(见日本专利公开，平成3-225851)。这一点将在后详述。
另一方面，具有主字线和子字线的双字线构形业已被用于DRMA器件，(见Madahiko Sugibayashi等人1993年有IEEE国际固态电路会议文搞50-51页上发表的“具有多重分割阵列结构的30ms 256Mb的DRAM”一文)。因为主字线和子字线是单独驱动，因而可降低能耗。而且，该主字线的分组(pitch)可不受约束，这对于大规模器件的制造有益。这一点也将在后详述。
在上述双字线型DRAM器件中，主字线元上的电压总是不同于另一字线上的电压。所以如果出现两条主字线短路的情况就必会有电流经过，这就使能耗增加。
如果把熔断往硬性引入到这种双字线结构的主字线中，则该熔断丝的熔化会使该主字线呈高阻态，从而使连接到主字线的子字解码器操作出现不稳定。
发明方案概述
本发明目的是降低在半导体存储器装置的双字线构形中的能耗。
依照本发明，在一个包括多个子字线的半导体存储装置中，多个子字解码器的每一个被接到多条子字线之一；多对主字线的每一对被接到若干个子字解码；而且多个主字解码器的每一个被接到主字线的多对之一对；在一个选择模式中，主字解码器的每一个使得在多对主字线的各自对上的电压彼此不相同；而在非选择模式中使得在多对主字线的各自对上的电压彼此相同。从而使得在非选择模式中，即使有主字线的某一对被短路时，也没有电流经过。
通过参照附图能作对照已有技术对本发明的详述会使之更清楚地被理解。
附图简述
图1是已有技术DRAM器件的电路示意图。
图2是另一个已有技术DRAM器件电路示意框图。
图3是说明图2器件电路框图的详细框图。
图4是图3字驱动预解码器电路示意图。
图5是图4的主字解码器和子字解码器电路详图。
图6A和6B是表示图5电路操作的定时图。
图7表示根据本发明的DRAM器件实施例的电路示意框图。
图8是图7的主字解码器和子字解码器的详细电路图。
图9A和9B是在其熔断丝处于未熔断的状态下的图8电路的操作定时图。
图10A和10B是在其熔断丝处于未熔断的状态下的图8电路的操作定时图。
图11是说明有短路电流流经图8电路的电路示意图。
图12表示存储器内容。
图13示出对图8电路改进的电路示意图。
图14A和14B表示图13电路操作的定时图。
具体实施方案详述
在描述最佳实施例之前，参考图1、2、3、4、5、6A和6B对已有技术DRAM器件作描述。
图1所示的已有技术DRAM器件(见日本专利公开平成3-225851)中，存储器单元C1，C2......，Cn被间插在字线(例如WL)和比特线BL1、BL1、BL2、 BL2......BLn以及 BLn之间，且有冗余存储单元(例如CR)被间插在字线和冗余比特线BLR和 BLR之间。比特线BL1、 BL1、BL2、 BL21......BLn及 BLn分别接到传感放大器SA1、SA2......San，且冗余比特线BLR和BLR被接到冗余传感放大器SAR。传感放大器SA1、SA2......San以及SAR被连接在传感器放大器驱动线SAP以及传感放大器驱动线SAN之间，并且有熔断丝F1、F2......Fn及FR被间插在此处。请注意，在无传感模式中，传感放大器驱动线SAP和SAN处的电压被置放在高电压Vcc和低电压GND(地)的中值电压Vcc/2。另一方面，在传感模式中，其传感放大器驱动线SAP的电压被置为高压Vcc，而传感放大器驱动线SAN的电压被置为GND。
如果发现有缺陷的存储器单元、短路的比特线或短路传感放大器，就将指示此种有缺陷的存储器单元、短路的比特线或短路传感放大器的地址(此后称缺陷地址)写入一个冗余解码器(未示出)。用时将一个对应于该缺陷地址的熔断丝(例如F1)熔化。结果是当该缺陷地址被存取时，选择的是冗余比特线BLR和 BLR，而不是比特线BL1和 BL1。在这种情况中，即使在比特线BL1和 BL1之间或传感放大器SA1中形成了DC路径，由于已被熔化的熔断丝F1的关系，也不会有DC电流通过。因而减小了能耗。
在图2中，示出了另一个已有技术的DRAM器件，其中采用了双字线构形(见Tadahiko Sugibayashi等人1993年有IEEE国际固态电路会议文摘50-51页上发表的“具有多重分割阵列结构的30ns 265Mb的DRAM”一文)。在图2的器件中提供了四个块，B1、B2、B3和B4。而且，地址缓冲器1提供来用于接收一个地址信号AD，以便产生一个块选择地址信号ADRB、一个主字线选择地址信号ADRM、一个子字线选择信号ADRS以及一个列选择地址信号ADRY。块选择地址信号ADRB(此例中为两个比特)被送到产生块选择信号BLS1、BLS2、BLS3及BLS4的块解码器2。而且，该主字线选择信号ADRM被送到每一个块的主字线解码器，而子字线选择信号ADRS被送到每一个块的预解码器。另外，到选择地址信号ADRY被送到这些块B1、B2、B3和B4。
而且，图2中的参考数字3表示在块B1、B2、B3以及B4和数据端DT之间的数据缓冲存储器。
在图3中详示了在这些块之一(例如B1)的电路示意图。该块B1的存储器单元阵列被分成12个子块SB1、SB2......SB12，其每一个都由子字解码器SWD所围绕。而且在SB1、SB2......SB12的中心提供有一个主字解码器MWD的序列。另外，对于这些子字解码器SWD的每一个序列都提供一个字驱动预解码器PRD。此外，参考号SA表示传感放大器。
图4详示了图3字驱动预解码器PRD的电路图，该字驱动解码器PRD包括有四个NAND电路401至404，每一个用于接收该子字选择信号ADRS的两个比特；以及四个反相器405至408，它们由高于电压Vcc的高电压VBOOT供电。结果是，字驱动预解码器PRD按照两比特的ADRS1和ADRS2而使子控制信号RA1至RA4之一成为VBOOT。
图5详示了一个主字解码器MWD1和四个子字解码器SWD1至SWD4的电路图，主字解码器MWD1由主字线MWLT和MWLN连接到子字解码器SWD1至SWD4，这四个子字解码器分别连接到子字线SWL1至SWL4。应注意到，其它的子字线SWL’1到SWL’4与其它的子字解码器(未示出)相连接。而且，存储器单元C11、C12、C13和C13被提供在一比特线BL和子字线SWL1至SWL4之间的相交部分，而存储器单元C’11、C’12、C’13和C’14被提供在一比特线 BL和子字线SWL’1至SWL’4之间的相交部分。比特线BL和 BL被接到传感放大器SA1，从而形成了重叠的比特线设计。
主字解码器MWD1由一个用以接收主字线选择地址信号ADRM的NAND电路501、用以接收块选择信号BSL1的反向器502、一个NOR电路503和反向器504至506构成。此情况中，反向器502、504和506由电压Vcc供电，而反向器505是由VBOOT电压供电。结果是当主字选择地址信号ADRM和块选择信号BSL1都被启动时，NOR电路503的输出是高电平(＝Vcc)，由此引起主字线MWLT上的电压为VBOOT而主字线MWLN的电压是GND。相反，当主字选择地址信号ADRM信号和块选择信号BSL1的至少之一属于无效时，该NOR503的输出是低值(＝GND)，从而引起主字线MWLT的电压是地GND而主字线MWLN的电压是Vcc。
子字解码器SWD1至SWD4的每一个是由两个N沟道MOS晶体管601和602构成，由子控制信号(例如RA1)所供电。晶体管601和602的节接点被接到子字线SWL1。而且，子字解码器SDW1至SDW4的每一个都包括有一个N沟道MOS晶体管603，连接在主字线MWLT和晶体管601的栅极之间。晶体管603防止了在反向器505的高供电压侧上当在子字线SWL1或类似的子字线处于较VBOOT更高的电压时而使晶体管被导通的情况。结果是，当在主字线MWLT和MWLN上的电压是VBOOT和地(GND)、而且子控制信号RA1的电压是VBOOT时，使在子字线SWL1上的电压是VBOOT，即子字线SWL1被选中。反之，当主字线MWLT和MWLN上的电压是地(GND)和Vcc、而且子控制信号RN1电压是VBOOT时，使在子字线SWL1上的电压是GND，即不选择子字线SWL1。
即如图6A和图6B所示，在非选择模式中的主字线选择信号ADRM和块选择信号BSL1都是无效，主字线MWLT的电压是GND而主字线MWLM上的电压是Vcc。而且如图6A所示，在块选择模式中的电压是Vcc。而且如图6A所示，在块选择模式中的主字线选择信号ADRM是无效而块选择信号BSL1是有效的情况下，主字线MWLT上的电压是GND而主字线MWLM上的电压是Vcc。另外如图6B所示，在选择模式中的主字线选择信号ADRM和块选择信号BSL1都是有效的情况下，主字线MWLT的电压是VBOOT而主字线MWLM上的电压是GND。
在任何一种模式中，主字线MWLT的电压总是不同于主字线MWLN上的电压。因此，如果主字线MWLT和MWLN被短路的话，将总会有电流经过。并且若当子字线SWL1至SWL4与比特线BL和 BL发生短路的话，也有电流经过。
当把图1DRAM器件的熔断丝***应用到图5的主字线MWLT和MWLN时，被熔化的熔断丝将主字线MWLT和MWLN置成高阻状态，使得子字解码器SWD1至SWD4不稳定。因此不可能把图1的熔断丝***应用于图5的主字线MWDT和MWDN。
在图7中示出了本发明的实施例，将要详述的是对块B1、B2、B3和B4的主字解码器的修正。而且添加了从主字解码器接收轮询信号(RCX1......)并被接到数据缓冲器3的AND电路4。还进一步提供有一切换电路5以根据在测试端TE1的电压来切换高压VBOOT。而且，数据缓冲器3的状态由测试端TE2的电压所切换。
图8示出了图7的主字解码器MWD’1的详细电路，在图5的主字解码器MWD1的元件上加入了熔断丝电路511、熔断丝状态监视电路512以及一个AND电路513。而且其中采用了NOR电路514而不是图5的反向器506。
熔断丝电路511由一熔断丝5111和一个串接在电压Vcc和GND之间的N沟道MOS晶体管5112构成。该熔断丝电路511还包括接在晶体管5112的栅极和漏极之间的反向器5113，从而箝位该晶体管5112。
而且，熔断丝状态监视电路512是由N沟道MOS晶体管5121和5122串接而成。该晶体管5121受熔断丝电路511的输出电压所控制，而晶体管5122受NOR电路503的电压所控制。
下面参考图9A、9B、10A和10B对图8电路的操作做解释。
当熔断丝5111没被熔化时，熔断丝电路511的输出电压是低电平(＝GND)，从而使AND电路513被禁动。因此，NOR电路514用作图5的反向器602。因此如图9A和9B所示，该图8的电路与图6A和图6B所示的图5的电路相同方式地工作。在此情形中，由于晶体管5121被截止(OFF)，所以该轮询信号RCX1被由一负载电阻保持在Vcc。
当主字线MWLT和MWLN被短路时，熔断丝5111被激光微调或类似方式所熔化。短路状态的检测将在后解释。
现在来参考图10A和10B对于熔断状态的非选择状态做解释。在此状态中，主字选择地址信号ADRM和块选择信号BSL1都处于无效，结果是，NOR线路5603的输出电压是低电平(＝GND)，而反相器505的输出电压也为低电平(＝GND)。另一方面，熔断丝电路511的输出电压是高值(＝Vcc)而反相器502的输出电压也是高值(＝Vcc)，结果是，AND电路513的输出电压是高值(＝Vcc)。因此，即使当NOR电路503的输出电压是低值(＝GND)时，NOR电路514的输出电压也为低值。因此，主字线MWLT和MWLN都是低值(＝GND)，从而使没有短路电路经过。而且，子字解码器SWD1至SWL4的晶体管601和602也都呈截止态，从而使子字线SWL1至SWL4及比特线BL和 BL之间不能有短路电路通过。
而且，在短断丝状态监视电路512中，晶体管5122由NOR电路503的低输出电平转成截止。结果是，轮询信号RCX1保持在Vcc。
现在参考图10A来解释在熔断丝被熔断状态下的块选择模式。在此情况中，主字选择地址信号ADRM是无效而块选择信号BSL1是有效，结果是使NOR电路503的输出电压为低电平(＝GND)而使反相器505的输出电平也为低电平(＝GND)。另一方面，熔断丝电路511的输出电压是高电平(＝Vcc)而反相器502的输出电压为低电平(＝GND)，结果是使AND电路513的输出电压是低电平(＝GND)。所以，由于NOR电路503的输出电压是低电平(＝GND)，使NOR电路514的输出电压是高电平(＝Vcc)。因此使子字线SWL1至SWL4的电压都被降为GND。应注意，如果子字线SWL1至SWL4是处于高阻状态，则在比特线B力 BL以及子字线SWL1至SWL4之间的寄生电容将会产生噪声。这种噪声可通过把子字线SWL1至SWL4接地而加以避免。
而且，在熔断状态监视电路512中，由NOR电路50的低输出电压而使晶体管5122被截止。结果是使轮询信号RCX1保持在Vcc。
现来参考图10B来说明在一熔断丝被熔化的状态中的一个被选模式。在此情况中，主字选择地址信号ADRM和块选择信号BSL1都是有效，结果是该NOR电路503的输出电压是高值(＝Vcc)而反相器505的输出电压也是高值(＝VBOOT)。另一方面，熔断丝电路511的输出电压是低值(＝GND)而反相器502以输出电压也是低值(＝GND)，结果是使AND电路513的输出的电压是低值(GND)。所以，因为NOR电路503的输出电压是高值(＝Vcc)，NOR电路5144的输出电压是低值(＝GND)。因此，主字线MWLT和MWLN分别是高值(＝VBOOT)和低值(＝GND)。随后，当子字控制信号RA1的电压从GND变成VBOOT时，子字线SWL1的电压从GND变成VBOOT。
而且，在熔断丝状态监视电路512中的晶体管5121和5122由熔断丝电路511的低输出电压和NOR电路503的低输出电压而被截止。结果是，轮询信号RCX1从Vcc变为GND。且当信轮询信号从Vcc变成GND时，图7的AND电路4的输出电压也从Vcc变成GND。当在检测端TE2的电压被置为高值时，AND电路4的输出电压可以经过数据缓冲器3的一比特。
为了发现主字线MWLT和MWLN的短路状态，轮询检测由扫描一个地址信号的AD来执行(见图2)。应当注意，如果主字线MWLT和MWLN象图11所示那样被短路，则一个短中电流Iss则会经过反相器505P沟道MOS晶体管、主字线MWLT和MWLN和NOR电路514的N沟道MOS晶体管从端VBOOT流向地端GND。因此，为找出这样的一个短路电流Isc，开关电路5由在测试端TE1处的电压所导通。此时，电流表接到端SD。在轮询完成之后，对应于被检测缺陷短路主字线的缺陷地址被写入如图12所示的外部存储器。例如，假如1G比特的存储器件是由4192个主字线对、32768个子字线和32768个比特线对所构成，则整个轮询的时间是：
         200ns×32768/8＝0.8ms
其中200ns是一个读/写周期。因此，即使是每一次轮询检测进行都将电子接通，该轮询检测的时间也是可被忽略的。
在根据本发明的半导体存储器装置中，不提供冗余存储单元。因此，对于该半导体存储器装置的存取是参考了如图12示出的上述外部存储器之后而被执行的。
在图13中，是对于图8所示电路的改进，其中不提供块选择信号BSL1。就是说，假设只有如图2中示出的B1的一个块。此时，图8的反相器502不存在，而图5的NOR电路503中修改成反相器503’。而且，不提供图5的AND电路513，因而熔断丝电路511的输出被直接连接到NOR电路514。
其中熔断丝5111不熔断时的图13电路的操作情况如图14A所示，它与图9B相同；而其中熔断丝5111被熔断时的图13电路的操作如图14B所示，它与图10B相同。
在上述的实施例中，当有缺陷存储器被发现时，即使该主字线不短路也可能将对应于该缺陷储单元的熔断丝熔化。而且，当检测主字线的短路状态时，只有除地址缓冲器1和解码器2的电路可被禁动，从而使被增加的短路电流很易被检测到。
如上所述，由于在非选择模式中依本发明没有短路电流经过主字线，因而可减少能耗。

Claims (4)

1.一种半导体存储器装置，它包括：
多个子字线(SWL1、SWL2......)；
多个子字解码器SWD1、SWD2......)每一个都与所说的子字线之一相连接；
多对主字线(MWLT、MWLF)、每一对与若干所说的子字线解码器相连接；以及，
多个主字解码器(MWD’1)，
其特征在于，每一个所说的主字解码器都包括一熔断丝(5111)的熔断丝电路(511)，每一个所说的主字解码器都与所说的主字线对之一连接，所说主字解码器的每一个包括一个电压设定装置，所述电压设定装置在一个选择模式中设定所说主字线对的各个对上的电压彼此互不相同，而在一非选择模式中使得所说主字线对的各个对上的电压彼此相同。
2.如权利要求1的装置，其中所说主字解码器的每一个都包括监视电路(512)，连接到所说熔断丝电路，用于监视所说熔断丝状态并产生表示该状态的输出信号。
3.如权利要求2的装置，其中所说的监视电路是只有当所说主字解码器的各个解码器是在选择模式中时才被启动的装置。
4.如权利要求3的装置，进一步包括一逻辑电路(4)，连接到所说主字解码器每一个所说监视电路，用以产生表示所说主字解码器之一的所说熔断丝状态的逻辑信号。
CNA021055343A 1994-09-30 1995-09-30 具有双字线结构的半导体存储器件 Pending CN1525569A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP259590/1994 1994-09-30
JP6259590A JP2785717B2 (ja) 1994-09-30 1994-09-30 半導体記憶装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN95118686A Division CN1096080C (zh) 1994-09-30 1995-09-30 具有双字线结构的半导体存储器件

Publications (1)

Publication Number Publication Date
CN1525569A true CN1525569A (zh) 2004-09-01

Family

ID=17336226

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA021055343A Pending CN1525569A (zh) 1994-09-30 1995-09-30 具有双字线结构的半导体存储器件
CN95118686A Expired - Fee Related CN1096080C (zh) 1994-09-30 1995-09-30 具有双字线结构的半导体存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN95118686A Expired - Fee Related CN1096080C (zh) 1994-09-30 1995-09-30 具有双字线结构的半导体存储器件

Country Status (4)

Country Link
US (1) US5596542A (zh)
JP (1) JP2785717B2 (zh)
KR (1) KR100213850B1 (zh)
CN (2) CN1525569A (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800730B2 (ja) * 1995-08-17 1998-09-21 日本電気株式会社 半導体記憶装置
KR0164358B1 (ko) * 1995-08-31 1999-02-18 김광호 반도체 메모리 장치의 서브워드라인 디코더
EP0768672B1 (en) * 1995-09-29 2001-04-04 STMicroelectronics S.r.l. Hierarchic memory device
US5848006A (en) * 1995-12-06 1998-12-08 Nec Corporation Redundant semiconductor memory device using a single now address decoder for driving both sub-wordlines and redundant sub-wordlines
JP3223817B2 (ja) * 1996-11-08 2001-10-29 日本電気株式会社 半導体メモリ装置及びその駆動方法
JPH10241398A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体メモリ装置
US5933376A (en) * 1997-02-28 1999-08-03 Lucent Technologies Inc. Semiconductor memory device with electrically programmable redundancy
US6191999B1 (en) * 1997-06-20 2001-02-20 Fujitsu Limited Semiconductor memory device with reduced power consumption
KR100521313B1 (ko) * 1997-09-11 2006-01-12 삼성전자주식회사 반도체메모리장치의불량셀테스트방법
JPH11144494A (ja) 1997-11-12 1999-05-28 Nec Corp 半導体メモリ
DE19813504A1 (de) * 1998-03-26 1999-09-30 Siemens Ag Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen
JPH11354744A (ja) * 1998-06-09 1999-12-24 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6469947B2 (en) 1999-06-29 2002-10-22 Hyundai Electronics Co., Ltd. Semiconductor memory device having regions with independent word lines alternately selected for refresh operation
KR100361863B1 (ko) 1999-06-29 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 장치
US6545923B2 (en) 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
WO2004077444A1 (ja) 2003-02-27 2004-09-10 Fujitsu Limited 半導体記憶装置及びそのリフレッシュ方法
JP4703148B2 (ja) * 2004-09-08 2011-06-15 株式会社東芝 不揮発性半導体記憶装置
CN101091223B (zh) 2004-12-24 2011-06-08 斯班逊有限公司 施加偏压至储存器件的方法与装置
JP2007257707A (ja) * 2006-03-22 2007-10-04 Elpida Memory Inc 半導体記憶装置
KR100899392B1 (ko) * 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US20090307891A1 (en) * 2008-06-17 2009-12-17 Ge-Hitachi Nuclear Energy Americas Llc Method and apparatus for remotely inspecting and/or treating welds, pipes, vessels and/or other components used in reactor coolant systems or other process applications
KR20170027493A (ko) * 2015-09-02 2017-03-10 에스케이하이닉스 주식회사 반도체 장치의 레이아웃 구조
KR20210110012A (ko) 2020-02-28 2021-09-07 에스케이하이닉스 주식회사 서브 워드라인 드라이버
KR102390200B1 (ko) * 2021-03-31 2022-04-25 한국에스에스(주) 알루미늄 하니컴 구조체의 압출장치 및 압출방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3311427A1 (de) * 1983-03-29 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Integrierter dynamischer schreib-lesespeicher
JPH03225851A (ja) * 1990-01-30 1991-10-04 Sharp Corp 半導体記憶装置
JPH04155692A (ja) * 1990-10-18 1992-05-28 Nec Ic Microcomput Syst Ltd 半導体メモリの行デコーダ回路
KR940008722B1 (ko) * 1991-12-04 1994-09-26 삼성전자 주식회사 반도체 메모리 장치의 워드라인 드라이버 배열방법
JP2867774B2 (ja) * 1992-01-06 1999-03-10 日本電気株式会社 半導体メモリ装置
JPH05243386A (ja) * 1992-02-27 1993-09-21 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN1096080C (zh) 2002-12-11
US5596542A (en) 1997-01-21
JPH08102529A (ja) 1996-04-16
CN1153387A (zh) 1997-07-02
JP2785717B2 (ja) 1998-08-13
KR100213850B1 (ko) 1999-08-02
KR960012510A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
CN1096080C (zh) 具有双字线结构的半导体存储器件
CN1119809C (zh) 非易失存储器分块结构及冗余性
US6262935B1 (en) Shift redundancy scheme for wordlines in memory circuits
EP1447813B1 (en) Memory built-in self repair (MBISR) circuits / devices and method for repairing a memory comprising a memory built-in self repair (MBISR) structure
JPS59135700A (ja) 半導体記憶装置
CN1021998C (zh) 半导体存储器件
US8108735B2 (en) Error correcting memory access means and method
JP5033887B2 (ja) 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置
CN1114927C (zh) 存储器装置的冗余电路及其存取冗余地址的方法
KR970076893A (ko) 비휘발성 집적회로용 리던던시 방법 및 장치
CN1819057A (zh) 带有公共预充电器的动态随机存取存储器
JPH08161899A (ja) メモリデバイスおよび半導体デバイステスト方法
CN1848301A (zh) 检测浮动字线的测试模式
KR100299888B1 (ko) 용장메모리셀어레이에의해향상된치환효율을가지는반도체장치
US6490210B2 (en) Semiconductor memory integrated circuit employing a redundant circuit system for compensating for defectiveness
CN1104727C (zh) 一种具有分层位线的存储装置
JP2002063798A5 (zh)
EP1227504B1 (en) Semiconductor memory device
JPH11273394A (ja) ドメインへの冗長要素グル―プの選択的割当てによる高信頼性半導体集積回路メモリ
JPS62500332A (ja) メモリー・アレイ
CN1208934A (zh) 带有冗余电路的半导体存储器
US6072735A (en) Built-in redundancy architecture for computer memories
JP2001035186A (ja) 半導体記憶装置
KR20000052482A (ko) 다양한 크기를 갖는 결함구제회로
US7263011B2 (en) Memory circuit with flexible bitline-related and/or wordline-related defect memory cell substitution

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication