CN1447921A - 加速度传感器及其制造方法 - Google Patents

加速度传感器及其制造方法 Download PDF

Info

Publication number
CN1447921A
CN1447921A CN01814442A CN01814442A CN1447921A CN 1447921 A CN1447921 A CN 1447921A CN 01814442 A CN01814442 A CN 01814442A CN 01814442 A CN01814442 A CN 01814442A CN 1447921 A CN1447921 A CN 1447921A
Authority
CN
China
Prior art keywords
aforementioned
sealing cover
nationality
acceleration transducer
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01814442A
Other languages
English (en)
Other versions
CN1241021C (zh
Inventor
石桥清志
堀川牧夫
奥村美香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1447921A publication Critical patent/CN1447921A/zh
Application granted granted Critical
Publication of CN1241021C publication Critical patent/CN1241021C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供一种加速度传感器及其制造方法，其目的在使得低价且小型化及轻量化。而且，为达成前述目的，设置于基座(11)的传感器部(17)乃利用共晶接合于基座(11)的框部(19)的封罩(13)加以密封。封罩(13)具备有利用具导电性的半导体材料而形成的封罩本体(13a)；以及设置于封罩本体(13a)周缘部的金属膜13b。框部(19)具备有由掺杂的多晶硅所形成的框本体(19a)；被选择性地设置于框本体(19a)的扩散防止膜(19b)；及接合层(19c)。接合层(19c)其一部分的领域成为籍由导电材料所形成的导电部，而其它领域则成为籍由半导体所形成接合部。

Description

加速度传感器及其制造方法
技术领域
本发明有关使用半导体加工技术所形成的加速度传感器及其制造方法。
背景技术
在以往的加速度传感器中，如图18所示，传感器本体101乃是籍由陶瓷封装(ceramic package)103与盖子105被密封。如此的以往的加速度传感器，由于使用高价的陶瓷封装，因而存在有成本增加的问题点。再者，由于陶瓷封装的使用会使传感器尺寸加大，故亦具有体型笨重的问题。
此外，于传感器本体101的基底107中，如图19所示设置有配线(电路)图案109，此配线图案109，乃是在设置于基底本体111的氧化膜113的平坦的表面上选择性地形成。而为将氧化膜113的表面以及配线图案109加以覆盖，因而形成了氮化膜115。由于此氮化膜115的膜层形成大致为一定的厚度，故在基底107的表面上，由于配线图案109的存在而呈现凹凸状态。
发明的既述
本发明为解决如前所述的问题点，而以提供低价，且可图更加小型化及轻量化的加速度传感器及其制造方法为目的。
有关本发明的加速度传感器其第1形式中，具备有基座(11)及安装于前述基座的封罩(13)，而前述封罩则具有：
由具导电性的半导体材料所形成的封罩本体(13a)；在其周缘部位，籍由可与接合用的半导体做共晶接合的金属材料所形成的金属膜(13b)。另前述基座具有：基底(15)；形成于前述基底表面，且具有加速度检测功能的传感器部(17)；及形成于前述基底的前述表面，将前述传感器部包围，且与前述封罩的周缘部位接触的接触面中至少一部分，是籍由前述接合用的半导体所形成，且前述接触面中至少一部分则籍由与前述封罩的前述周缘部位做共晶接合，而与前述封罩共同运作，且自外部将前述传感器部密封的框部(19)。
依据此形式，由于是将封罩固定于基座以密封传感器部，故即使将封罩与基座的组合体亦即传感器本体，如一般的IC晶片般以低价树脂封装加以密封，仍可籍由树脂保护传感器部，其结果可图加速度传感器的低成本化、小型化以及轻量化。
再者，由于是籍由就封罩封基座的固定以进行共晶接合，故不需使用接着(粘接)材料，例如低融点玻璃等即可进行固定。因此，除了省去了封接着材料的基座的涂布工程，亦不需考虑接着材料的涂布位置的散乱不齐，因此可使传感器尺寸小型化。
再者，由于封罩的封罩本体具有导电性，故可使封罩对基座做电性连接，籍此可防止因储存于封罩内的静电产生的影响，而导致基座的传感器部内部的构造物贴附于封罩上。
此外，由于可籍着半导体加工技术形成加速度传感器，故对基座的传感器信号处理的电路等易于制作。
有关本发明的加速度传感器其第2形式中，前述基底具备有：基底本体(31)；于前述基底本体上所形成的绝缘膜(33)；于前述绝缘膜上选择性地形成，且自前述框部所包围的领域内侧向外侧拉出的配线图案(35)。而在前述氧化膜，对应于前述配线图案而形成了沟槽(33a)，前述配线图案至少在前述框部其下方被埋入前述氧化膜的前述沟槽内，其膜厚则与前述沟槽的深度呈一致。
依据此形式，由于形成于基座的基底上的配线图案，被埋入基底的氧化膜表面上所设置的沟槽内，而由于配线图案的膜厚与沟槽深度呈一致，因此起因于存在配线图案的基底表面凹凸去除，可使基底表面平坦化。其结果，不需进行框部的形成工序中复杂的工序，例如将框部的膜厚做部分调节的工序，即可使得与框部的封罩的接触面易于形成平坦面。
有关本发明的加速度传感器其第3形式中，前述框部是于前述基底的前述表面上具备导电性的框本体(19a)；及形成于前述框部本体上，且与前述封罩的前述金属层做共晶接合的接合层(19c)，前述接合层则具备有，在前述框本体的顶面上的一部分领域内，籍导电材料所形成的导体部；及于前述框本体的前述顶面上，于前述导体部所形成的前述领域以外的领域上，籍由前述接合用的半导体所形成的导体部。
依据此形式，由于可将封罩通过框部的导电部及框本体，对基座做电性连接，因此不需为了封罩的连接而另寻求特别方法。
此外，伴着封罩对基座的共晶接合，可将封罩电性连接于基座。
再者，与封罩做共晶接合的框部的接合层的部分领域被做为具导电性的导体部，其他部分的领域则是被做为利用接合用的半导体所形成的接合部，因此，可将接合层使用于封罩与框部之间的共晶接合，以及电性连接。
有关本发明的加速度传感器其第4形式中，前述配线图案与前述框部的前述框本体，以电性连接。
依据此形式，伴随着封罩对基座的共晶接合，可将设置于基座的基底上的配线图案，以及封罩，通过框部做电性连接，因此可易于使封罩与配线图案成为同电位。
有关本发明的加速度传感器其第5形式中，前述传感器部具备有：自前述基底以既定间隔隔开而被支撑的加速度检测用的导电性质量体(21)；及籍由于前述基底上具导电性的材料而与前述质量体一体地形成，且对前述质量体加以支撑的支撑部(25a)，前述配线图案则是配置在前述支撑部的下方，且与前述支撑部做电性连接，同时在与前述基底上的前述质量体相对向的对向领域中，以露出于前述基底上的状态而配置。
依据此形式，伴随着基底上的传感器部的质量体及支撑部的形成，可使设置于基底上的配线图案与质量体，通过支撑部做电性连接，因此不但可易于使质量体与配线图案成为同电位，且可在质量体形成时，防止因静电所导致的质量体对基底的贴附。
此外，由于配线图案乃是在与基底上的质量体相对向的对向领域中，以露出于基底上的状态配置，故籍由使质量体与配线图案成为同电位，可防止质量体与基底因静电所导致的贴附。
有关本发明的加速度传感器其第6形式中，前述配线图案乃是籍由掺杂了杂质的半导体所形成。
有关本发明的加速度传感器其第7形式中，前述配线图案乃是籍由高融点金属而形成。
有关本发明的加速度传感器的制造方法的第1形式，于权利要求1中所记载的加速度传感器的制造方法中，具备有：
于第1晶片(51)上，将复数的前述基座(11)形成矩阵(matrix)状的工序；
于第2晶片(53)上，在前述第1晶片上所形成的前述各个基座的形成位置的对应位置，将复数的前述封罩(13)形成矩阵状的工序；
将前述各个基座的前述框部(19)与前述各个封罩其前述周缘部位，为使其个别抵接而进行位置对合，籍由将前述第1晶片与前述第2晶片重叠做加热处理，以使前述各个基座与前述各个封罩做共晶接合的工序；及
籍由将前述第1晶片及前述第2晶片做切割，以使前述各个基座与前述各个封罩相接合而成的各传感器本体(1)互相分离的工序。
依据此形式，将形成复数的基座的第1晶片与形成复数的封罩的第2晶片做位置对合再加以重叠，则在各个封罩与各个基座的共晶接合同时进行后，由于是将第1晶片与第2晶片做切割，故不需对小型零件的基座及封罩做个别处理，因此可有效率地制造出复数的加速度传感器。
有关本发明的加速度传感器的制造方法的第2形式中，前述加速度传感器的制造方法更是具备有：
将前述传感器本体于引线框架(lead frame)(67)做晶片(管芯或小片)接合(die bond)的工序；
将前述传感器本体的焊垫部(pad)(3)与引线框架籍由引线接合(wire bonding)以做电性连接的工序；
籍由树脂制的封装体(7)以将前述传感器本体加以密封的工序；及
籍由前述引线框架的成形以形成导线(5)的工序。
有关本发明的加速度传感器的制造方法的第3形式，于权利要求2中所记载的加速度传感器的制造方法中，具备有：
于前述基底本体(31)上形成前述绝缘膜(33)的工序；
籍由将前述氧化膜的前述表面做部分蚀刻，以形成前述沟槽(33a)的工序；于前述绝缘膜上，籍由与前述配线图案(35)相同的材料，以和前述沟槽相同深度的膜厚而形成导电膜(55)的工序；
将前述导电膜予以图案化以去除自前述导电膜当中的前述沟槽的侧缘部起，仅位于依指定之间隙尺寸(F)的前述沟槽内侧的部分(55a)以外的部分，籍此利用残留的前述部分形成前述配线图案的工序；及
于前述基底(15)上形成前述传感器部(17)及前述框部(19)的工序。
依据此形式，残留自氧化膜上所形成的导电膜当中的沟槽侧缘部起，仅位于依指定之间隙尺寸的沟槽内侧的部分并将其以外的部分去除，由于是利用其导电膜所残留的部分以形成配线图案，故可以均等的膜厚形成配线图案，籍此可使基底表面更为平坦。
有关本发明的目的、特征、形式及其优点，依据以下的详细说明与附件图，将更加清楚。
附图的简单说明
图1是有关本发明的一实施方式的半导体加速度传感器的剖视图。
图2是构成封罩已被卸下的状态下的传感器本体其主要部位的俯视图。
图3是将传感器本体以第2图中的A-A线切断时的剖视图。
图4是将传感器本体以第2图中的B-B线切断时的剖视图。
图5是将传感器本体以第2图中的C-C线切断时的剖视图。
图6是基座所形成的晶片的俯视图。
图7是封罩所形成的晶片的俯视图。
图8乃至图11是表示配线图案的形成工序的图。
图12及图13是表示质量体等形成工序的图。
图14是表示框部的形成工序的图。
图15及图16是表示将基座与封罩接合时的形式的图。
图17是表示将传感器本体设置于引线框架时的形式的图。
图18是以往的半导体加速度传感器的剖视图。
图19是表示以往的半导体加速度传感器的配线构造的图。
发明的最佳实施方式
如图1所示，有关本发明的一实施方式的半导体加速度传感器，具备有：传感器本体1；与传感器本体1的焊垫部3做电性连接的导线5；及将传感器本体包围并密封的树脂制的密封体7。而传感器本体1则具备有：基座11与封罩13。此外，于图2中乃为了方便而将封罩13卸下。
封罩13则如图3所示具备有封罩本体13a与金属膜13b。封罩本体13a乃是由具有导电性的半导体材料例如掺杂了指定的杂质的硅而形成，在与基座11相对向的相对向面，则如图3所示，形成有将后述的基座11的传感器部17加以收容的凹部13c。金属膜13b乃是为使封罩13与基座11做共晶接合而设置，于封罩本体13a的外周面当中，将凹部13c包围，且设置于凹部13c的开口侧的面(以下称之为「周缘部」)。就金属膜13b的材料来说，选择使用可与后述的接合用半导体做共晶接合的金属材料。于本实施方式中，由于就接合用的半导体来说，乃是使用未掺杂杂质的多晶硅，故最好利用镍来形成金属膜13b。于此情况下，若是就更具体的构成例子来说，较佳是将金属膜13b于封罩本体13a上蒸镀钛层，接着再将镍层蒸镀而形成。
基座11具备有：基底15；传感器部17；框部19；及复数的焊垫部3。
基座15如图3及图5所示，具备有：半导体，例如利用硅所形成的基底本体31；于基底本体31上所形成的用以做为绝缘膜的氧化膜33；于氧化膜33上被选择性地形成的配线图案35；及将配线图案35的表面及氧化膜33的表面做选择性地覆盖，且具有做为绝缘膜功能的氮化膜37。
框部19于基底15的表面，更具体的说是在氮化膜37的表面，以及自氮化膜37所露出的配线图案35的表面上，形成了将传感器17包围的状态。此框部19，籍着与封罩13的周缘部做共晶接合，而与封罩13共同运作而自外界将前述传感器17加以密封。焊垫部3形成于基底15上的框部19的外侧。
如此的框部19，如图3及图4所示，具备有：于基底15的表面所形成的框本体19a；于框本体19a上所形成的扩散防止膜19b；以及在此扩散防止膜19b上所形成的接合层19c。框本体19a是籍由导电材料而形成，由掺杂了杂质例如磷的具导电性的半导体材料，例如由掺杂的多晶硅所形成。
扩散防止膜19b乃形成将框本体19a的顶面上的一部分去除而加以覆盖，使得框本体19a中的杂质在做共晶接合的加热处理时，可防止向接合层19c侧扩散。于本实施方式中，在扩散防止膜19b处设置有至少1个的孔部19d，框本体19a内的杂质通过孔部19d而扩散至接合层19c侧。扩散防止膜19b乃是由例如正硅酸乙酯TEOS(tetraethylorthosilicate)氧化膜而形成。此外，本实施方式中，孔部19形成于框部19的四个角落。
接合层19c具备有接合部19e与导电部19f，且形成通过扩散防止膜19b的表面以及孔部19b而覆盖于露出的框本体19a的顶面的状态。位于接合层19c当中的扩散防止膜19b上的部分形成接合部19e，而位于通过孔部19d而露出的框本体19a顶面上的部分则形成导电部19f。
接合部19e乃是籍由前述接合用半导体的多晶硅而形成。此多晶硅未掺杂有杂质。导电部19f是由导电材料，例如导电性半导体而形成。于此导电性半导体中，与形成例如接合部19e的半导体相同的半导体多晶硅中，导入杂质，例如导入了磷的不纯物。
传感器部17形成于基底15的表面，具有检测加速度的功能。此外，传感器部17如图2所示，具备有：具可动电极功能的质量体21；复数的固定电极23；及复数的梁25。质量体21、固定电极23及梁25乃是籍由与框本体19a相同的导电材料，例如多晶硅中掺杂了例如磷的杂质而成的掺杂的多晶硅所形成。
质量体21具备有对应于应检测的加速度方向D，沿着垂直方向E而延伸的复数可动电极部21a。梁25与质量体21一体地形成，在基底15上具备有使质量体21产生复原力而可朝方向D移动的悬架功能。各个梁25具备有：自基底15上方突出的支撑部25a；与其支撑部25a结合的结合部25b；及设置在其结合部25b与质量体21的方向D相关的端缘之间的弹簧部25c。此弹簧部25c籍着弹性地弯曲变形，便可使沿着结合部25b与质量体21之间的方向D的距离扩大/缩小。
各个固定电极23朝着方向D互相依指定间隔隔开，沿着方向E而设置。此外，固定电极23具备有：自基底15依指定间隔隔开而配置的固定电极部23b；以及支撑其固定电极部23a的支撑部23b。
如此的各固定电极23的固定电极部23b与质量体21的可动电极部21a乃是，沿着方向D隔着间隔呈交互排列设置，而构成电容器。而且，根据利用可动电极部21a的移动所产生的该电容器的容量变化，可检测出加速度。
氧化膜33的表面当中，于设有配线图案35的部分上，设有沟槽33a。配线图案35被埋入其沟槽33a内而形成，其膜厚与沟槽33a的深度一致。此配线图案是由掺杂了例如磷的杂质的第4半导体的掺杂的多晶硅所形成。或者亦可由高融点金属形成配线图案35。
如此的配线图案35乃被采用于例如像是第2图中所表示的配线41、43、45当中。此等配线41、43、45自框部19所包围的范围内向外侧被拉出，互相与相异的焊垫部3做电性连接。
配线41具备有：与基底15上的质量体21相对向的对向领域中，以露出至基底15上的状态而配置的露出部41a；配置于支撑部25a下方与支撑部25a做电性连接的第1接点部41b；及配置于框部19下方与框部19做电性连接的第2接点部41c。配线43、45用以从固定电极23取得信号，通过其接点部43a、45a而连接于各固定电极23。
对应于此，氮化膜37上设置有开窗部37a以及孔部37b、37c、37d。通过开窗部37a，配线41的露出部41a露出至基底15上，同时接点部41a与支撑部25a做电性连接。通过孔部37b则配线41的接点部41b与框部19做电性连接。通过孔部37c、37d，则配线43、45的接点部43a、45a与固定电极23做电性连接。
接着，就本发明的半导体加速度传感器的制造工序加以说明。如图6及图7所示，做为第1及第2晶片的晶片51、53上，复数的基座11及封罩13呈矩阵状分别形成。晶片51、53上的各基座11及各封罩13的形成位置互相对应。晶片51与基座11的基底本体31是由同一材料所形成，晶片52与封罩13的封罩本体13a是由同一材料形成。
封罩13的形成，籍由在晶片53的单侧表面上，将复数的凹部13c形成矩阵状，且在其单侧表面的指定位置将金属膜13b做选择性的形成而进行。此外，基座11的形成是如以下所进行。
首先，在由晶片51所构成的基底本体31上形成氧化膜33，并在此氧化膜33的表面上与配线图案35对应的部分形成了沟槽33a。籍此可得到如图8所示的构造。
接着，如图9所示，用以形成配线图案35的导电膜55于氧化膜33上形成。此导电膜55的材料与配线图案35相同，且此膜厚与沟槽33a的深度被设定为一致。
接着，使用图中未标示的掩模图案使导电膜55选择性地去除而形成图案化。籍此图案化，自沟槽33a的侧缘部33b，位于依指定间隙尺寸F的沟槽33a内侧的导电膜55的部分55a以外的部分去除。籍此，如图10所示，可利用部分的55a形成配线图案35。
如此，自侧缘部33b，以间隙尺寸F取得沟槽33a的内侧的空间而形成配线图案35，籍此，表面可形成膜厚均等的配线图案35。间隙尺寸F的值，设定在0.5μm以下，例如0.3μm。此时，在配线图案35的周缘部与沟槽33a的侧缘部33b之间产生尺寸F之间隙57。
接着，如图11所示，为将配线图案35覆盖，而在遍及基底15的表面全部区域形成氮化膜37。此时，间隙57内因氮化膜37呈被占满的状态。接着，使用图中未标示的掩模图案使氮化膜37选择性地去除，籍此形成开窗部37a及孔部37b、37c、37d。
接着，进行传感器部17、框部19以及焊垫部3的形成。框部19的框本体19a的形成，乃是伴随着传感器部17的质量体21、梁25、以及固定电极23的形成来进行。质量体21、梁25、固定电极23及框本体19a其形成大略如下进行。
首先，如图12所示，于基底15上形成牺牲膜61，例如牺牲氧化膜。接着，牺牲膜61被选择性地去除而被图案化。籍此在应形成支撑部25a、23b的牺牲膜61的部分，形成锚孔(anchor hole)部61a的同时，使得应形成框部19的牺牲膜61的部分被去除。于锚孔部61a的底面，为因应电性连接的需要，而在配线图案35露出的状态下配置。
接着，如图13所示，于牺牲膜61上方及基底15的露出部分上，藉导电材料即掺杂的多晶硅而形成导电层63。接着，其导电层63被选择性地去除而被图案化，利用此导电层63所残留的部分，形成质量体21、梁25、固定电极23以及框本体19a。此时，利用嵌入牺牲膜61其锚孔部61a之内的导电层63的部分，形成支撑部25a、23b。接着牺牲膜61被去除。
如此伴随着质量体21、梁25以及固定电极23的形成，支撑部25a、23b通过氮化膜37的开窗部37a以及孔部37c、37d，而电性连接于配线41、43、35的接点部41b、43a、45a。此外，伴随着框本体19a的形成，则框本体19a通过氮化膜37的孔部37b与配线41的接点部41c做电性连接。
接着如图14所示，扩散防止膜19b于框本体19a上被选择性地形成，通过其扩散防止膜19b表面上以及扩散防止膜19b的孔部19d所露出的框本体19a的顶面上，利用接合用半导体即多晶硅形成半导体层65。此半导体层65对应于接合层19c，而位于此半导体层65当中的扩散防止膜19b上的部分65a则直接成为接合层19c的接合部19e。此外，位于半导体层65中的扩散防止膜19b的孔部19d内以及位于其上方的部分65b则如后所述，伴随着共晶接合时的热处理而被导体化，成为接合层19c的导体部19f。
接着如图15及图16所示，晶片51、53与各个基座11的框部19、与设有各封罩13的金属膜13b的周缘部，为使其分别抵接而作位置对合并重叠。
接着晶片51、53在其重叠的状态下做加热处理。籍此加热处理，在各基座11的框部19的接合层19c与各封罩13的金属膜13b的接触部产生共晶反应，籍此各基座11与各封罩13做共晶接合。此外，籍此加热处理，框部19的框本体19a中的杂质则通过扩散防止膜19b的孔部19d，热扩散至半导体层65的部分65b之内，籍此该部分65b被导体化而成为导体部19f。且伴随于此，该导体部19f与封罩13做电性连接，其结果封罩13即通过导体部19f及框本体19a，与配线41做电性导通。
于此，不仅是接合层19c的接合部19f，就连导体部19f亦与封罩13的金属膜13b做共晶接合，因此自框本体19a向导体部19f内侵入的杂质，会有籍此阻碍共晶反应的情形。但是，于本实施方式中，由于导体部19f于接合层19c内，仅形成极小部分的领域，故封罩19与框部19可以足够的强度及可靠性做共晶接合。
接着，如此籍由切割贴合的晶片51、53，各个传感器本体1会被分离。接着如图17所示，传感器本体1晶片(管芯、小片)接合于引线框架67，而传感器本体1的焊垫部3与引线框架67，籍着导线接合做电性连接。接着如图1所示，籍树脂制的封装体7可将传感器本体1密封，且形成由引线框架67的封装体7内部向外部突出的部分而形成导线5。
如上述，依据本实施方式，由于为使半导体制的封罩13固定于基座11，而将传感器部17加以密封，故即使将封罩13与基座11的组合体，亦即传感器本体1籍由如一般的IC晶片以低价树脂封装加以密封，亦能籍树脂保护传感器部17，其结果可图加速度传感器的低成本化、小型化及轻量化。
此外，由于利用共晶接合进行封罩13对基座11的固定，故不需用接着(粘接)材料，例如低融点玻璃等即可进行固定。因此，除了不需接着材料对基座的涂布工序，亦不需考虑接着材料的涂布位置的散乱不齐，因此可使传感器尺寸小型化。
再者，由于封罩13的封罩本体13a具有导电性，故可使封罩13对基座11做电性连接，籍此可防止基座11传感器部17内的构造物，例如质量体，因受到储存于封罩13的静电影响，而贴附于封罩13上。
此外，由于可籍半导体加工技术形成加速度传感器，故可易于制作基座11的传感器的讯号处理用的电路等。
再者，形成于基座11的基底15上的配线图案35，被埋入于基底15的氧化膜33的表面所设的沟槽33a内，而由于配线图案35的膜层厚度会与沟槽33a其深度一致，故可使因存在配线图案35的基底15表面的凹凸去除，可使基底15表面平坦化。其结果，不需进行框部19的形成工序中复杂的工序，例如将框部19的膜厚做部分调节的工序等，即可使得与框部19的封罩13的接触面易于形成平坦面。
此外，由于可将封罩13通过框部19对基座做电性连接，故不需为了封罩的连接而另寻求特别方法。
再者，伴随着封罩13对基座11的共晶接合，可将封罩13电性连接于基座11。
此外，与封罩13做共晶接合的框部19的接合层19c，该部分领域被做为具导电性的导体部19f，其他领域则是被做为利用接合用半导体而形成的接合部19e，故可将接合层19c使用在封罩13与框部19之间的共晶接合及电性连接。
再者，伴随着于基底15上的质量体21及梁25的形成，通过支撑部25a可将设置于基底上的配线41与质量体21做电性连接，因此可易于使质量体21与配线41成为同电位，同时还可在质量体21形成时，防止因静电所导致质量体21对基底15的贴附。
此外，于配线41中，于与基底15上的质量体21相对向的对向领域中，由于设有在露出于基底15上的状态下配置的露出部41a，故可籍由使质量体21与配线41成为同电位，以防止质量体21与基底15因静电所导致的贴附。
再者，由于配线41是通过框部19亦与封罩13做电力连接，故通过梁25、配线41及框部19可使质量体21与封罩13形成同电位，因而可防止因静电所导致的质量体21对封罩13的贴附。
此外，自沟槽33a的侧缘部33b至沟槽33a内侧，取间隙尺寸F之间隔以形成配线图案35，籍此表面能形成膜厚平坦且均等的配线图案35，因此即使以均等的膜厚形成氮化膜37，亦能使基底15表面更加平坦。
再者，将形成复数的基座11的晶片51与形成复数的封罩13的晶片53做位置对合并重叠，在使各个封罩13与各个基座11同时进行共晶接合之后，由于将晶片51、53做切割，故不需个别处理小型零件的基座11及封罩13，即可有效率地制造出复数的加速度传感器。
以上乃是就本发明所做的详细说明，但以上的说明，于所有的形式均为例示，并不表示本发明仅限定于此。未举例表示的无数的变化例子，只要不脱离本发明的范围即可设想得知。

Claims (10)

1.一种加速度传感器，其特征在于，具备：
基座(11)；及
安装于前述基座的封罩(13)；
其中前述封罩具有：
利用具导电性的半导体材料所形成的封罩本体(13a)；及
在其周缘部，籍由可与接合用半导体做共晶接合的金属材料所形成的金属膜(13b)，
而前述基座具有：
基底(15)；
形成于前述基底表面，具有加速度检测功能的传感器部(17)；及
形成于前述基底的前述表面，将前述传感器部包围，且与前述封罩的前述周缘部接触的接触面中至少一部分是利用前述接合用半导体所形成，籍由前述接触面中至少一部分与前述封罩的前述周缘部做共晶接合，而与前述封罩共同运作，且将前述传感器部由外界加以密封的框部(19)。
2.如权利要求1的加速度传感器，其特征在于，前述基底具有：
基底本体(31)；
形成于前述基底本体上的绝缘膜(33)；及
于前述绝缘膜上做选择性地形成，且自前述框部所包围的领域内侧向外侧拉出的配线图案(35)，
而前述氧化膜对应于前述配线图案而形成沟槽(33a)，
前述配线图案至少于前述框部的下方被埋入前述氧化膜的前述沟槽内，且其膜厚与前述沟槽的深度一致。
3.如权利要求2的加速度传感器，其特征在于，
前述框部具备有：
于前述基底的前述表面上，具导电性的框本体(19a)；及
形成于前述框本体上，与前述封罩的前述金属层做共晶接合的接合层(19c)，
而前述接合层具备有：
于前述框本体顶面上的一部分领域内，利用导电材料所形成的导体部；及
于前述框本体的前述顶面上的前述导体部所形成的前述领域以外的领域内，籍由前述接合用半导体所形成的导体部。
4.如权利要求3的加速度传感器，其特征在于，前述配线图案与前述框部的前述框本体以电性连接。
5.如权利要求2的加速度传感器，其特征在于，前述传感器部具备有：
自前述基底以既定间隔隔开而被支撑的加速检测用的导电性质量体(21)；及
籍由在前述基底上具有导电性的材料而与前述质量体一体地形成，且支撑前述质量体的支撑部(25a)，
而前述配线图案配置于前述支撑部下方且与前述支撑部做电性连接，并且在与前述基底上的前述质量体相对向的对向领域内，以露出于前述基底上的状态而配置。
6.如权利要求2的加速度传感器，其特征在于，前述配线图案是利用掺杂了杂质的半导体所形成。
7.如权利要求2的加速度传感器，其特征在于，前述配线图案是利用高融点金属所形成。
8.一种加速度传感器的制造方法，于权利要求1的加速度传感器的制造方法中，其特征在于，具备：
在第1晶片(51)上，将复数的前述基座(11)形成矩阵状的工序；
在第2晶片(53)上，在与前述第1晶片上所形成的前述各基座的形成位置相对应的位置上，将复数的前述封罩(13)形成矩阵状的工序；
为使前述各基座的前述框部(19)与前述各封罩其前述周缘部分别相抵接而进行位置封合，籍由使前述第1晶片与前述第2晶片重叠并施以加热处理，使前述各基座与前述各封罩做共晶接合的工序；及
籍由将前述第1晶片及前述第2晶片做切割，以将前述各基座与前述各封罩相接合而成的各个传感器本体(1)相互分离的工序。
9.如权利要求8的加速度传感器的制造方法，其特征在于，前述加速度传感器的制造方法更加具备有：
将前述传感器本体做晶片接合至引线框架(67)的工序；
籍由将前述传感器本体的焊垫部(3)与引线框架做引线接合，使其做电性连接的工序；
籍由树脂制的封装体(7)将前述传感器本体加以密封的工序；及
籍前述引线框架的成形而形成导线(5)的工序。
10.一种加速度传感器的制造方法，于权利要求2的加速度传感器的制造方法中，其特征在于，具备：
于前述基底本体(31)上形成前述绝缘膜(33)的工序；
籍由将前述氧化膜的前述表面做部分蚀刻，使形成前述沟槽(33a)的工序；
于前述绝缘膜上，籍由与前述配线图案(35)相同的材料，以和前述沟槽相同深度的膜厚形成导电膜(55)的工序；
去除自前述导电膜中的前述沟槽的侧缘部起，位于依指定之间隙尺寸(F)的前述沟槽内侧部分(55a)以外的部分，而将前述导电膜图案化，籍此可利用残留下来的前述部分而形成前述配线图案的工序；及
于前述基底(15)上形成前述传感器部(17)及前述框部(19)的工序。
CNB01814442XA 2001-06-21 2001-06-21 加速度传感器及其制造方法 Expired - Fee Related CN1241021C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/005343 WO2003001217A1 (en) 2001-06-21 2001-06-21 Acceleration sensor and method of manufacture thereof

Publications (2)

Publication Number Publication Date
CN1447921A true CN1447921A (zh) 2003-10-08
CN1241021C CN1241021C (zh) 2006-02-08

Family

ID=11737472

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01814442XA Expired - Fee Related CN1241021C (zh) 2001-06-21 2001-06-21 加速度传感器及其制造方法

Country Status (7)

Country Link
US (1) US6958529B2 (zh)
JP (1) JPWO2003001217A1 (zh)
KR (1) KR100514240B1 (zh)
CN (1) CN1241021C (zh)
DE (1) DE10196531B4 (zh)
TW (1) TW507304B (zh)
WO (1) WO2003001217A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100516883C (zh) * 2003-12-10 2009-07-22 三菱电机株式会社 加速度传感器和加速度传感器的制造方法
US8193631B2 (en) 2007-12-28 2012-06-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the semiconductor device
CN103241703A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
CN108508230A (zh) * 2017-02-27 2018-09-07 川崎重工业株式会社 加速度传感器组装体

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010364B1 (ko) * 2003-07-11 2011-01-25 엘지전자 주식회사 스위블 힌지 및 이를 사용한 폴더형 휴대 단말기
DE102004058880B4 (de) * 2004-12-06 2007-12-13 Austriamicrosystems Ag Integrierter Mikrosensor und Verfahren zur Herstellung
JP4754817B2 (ja) * 2004-12-20 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体加速度センサ
US7461559B2 (en) * 2005-03-18 2008-12-09 Citizen Holdings Co., Ltd. Electromechanical transducer and method of fabricating the same
DE102005060876B4 (de) 2005-12-20 2019-09-05 Robert Bosch Gmbh Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
US8207586B2 (en) * 2008-09-22 2012-06-26 Alps Electric Co., Ltd. Substrate bonded MEMS sensor
JP4924663B2 (ja) * 2008-12-25 2012-04-25 株式会社デンソー 半導体装置およびその製造方法
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP5540911B2 (ja) * 2010-06-09 2014-07-02 三菱電機株式会社 半導体装置
WO2012014792A1 (ja) 2010-07-27 2012-02-02 アルプス電気株式会社 物理量センサ及びその製造方法
JP2013181884A (ja) * 2012-03-02 2013-09-12 Panasonic Corp 静電容量式センサ
JP6657626B2 (ja) * 2015-07-10 2020-03-04 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
JP7188311B2 (ja) * 2019-07-31 2022-12-13 セイコーエプソン株式会社 ジャイロセンサー、電子機器、及び移動体
DE102021210931A1 (de) 2021-09-30 2023-03-30 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanische Vorrichtung mit hermetisch dichter Kaverne
WO2023100576A1 (ja) * 2021-11-30 2023-06-08 ローム株式会社 Ｍｅｍｓセンサ及びｍｅｍｓセンサの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201104C1 (zh) * 1992-01-17 1993-05-13 Mannesmann Kienzle Gmbh, 7730 Villingen-Schwenningen, De
JPH0792186A (ja) 1993-09-27 1995-04-07 Matsushita Electric Works Ltd 半導体加速度センサ
JPH07273351A (ja) 1994-03-30 1995-10-20 Nippon Seiki Co Ltd 半導体センサ
US5591679A (en) 1995-04-12 1997-01-07 Sensonor A/S Sealed cavity arrangement method
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3536544B2 (ja) 1996-09-05 2004-06-14 株式会社デンソー 半導体力学量センサの製造方法
WO1999031515A1 (en) 1997-12-18 1999-06-24 Alliedsignal Inc. Silicon micro-machined accelerometer using integrated electrical and mechanical packaging
JP4178575B2 (ja) 1998-02-02 2008-11-12 株式会社デンソー 半導体装置の製造方法
JP4214584B2 (ja) 1998-11-27 2009-01-28 株式会社デンソー 半導体力学量センサおよびその製造方法
JP4238437B2 (ja) * 1999-01-25 2009-03-18 株式会社デンソー 半導体力学量センサとその製造方法
JP2001119040A (ja) * 1999-10-18 2001-04-27 Denso Corp 半導体力学量センサとその製造方法
JP2001305152A (ja) * 2000-04-18 2001-10-31 Fuji Electric Co Ltd 半導体センサチップおよびその製造方法、半導体センサチップを備えた半導体センサ
JP4386559B2 (ja) * 2000-10-20 2009-12-16 三菱電機株式会社 加速度センサ及びその製造方法
JP2002228680A (ja) 2001-02-02 2002-08-14 Denso Corp 容量式力学量センサ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100516883C (zh) * 2003-12-10 2009-07-22 三菱电机株式会社 加速度传感器和加速度传感器的制造方法
CN100533152C (zh) * 2003-12-10 2009-08-26 三菱电机株式会社 加速度传感器和加速度传感器的制造方法
US8193631B2 (en) 2007-12-28 2012-06-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the semiconductor device
CN102064142B (zh) * 2007-12-28 2013-11-13 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN101470132B (zh) * 2007-12-28 2014-03-12 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN103241703A (zh) * 2012-02-09 2013-08-14 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
CN103241703B (zh) * 2012-02-09 2017-07-21 精工爱普生株式会社 电子器件及其制造方法、以及电子设备
CN108508230A (zh) * 2017-02-27 2018-09-07 川崎重工业株式会社 加速度传感器组装体
CN108508230B (zh) * 2017-02-27 2021-07-23 川崎重工业株式会社 加速度传感器组装体

Also Published As

Publication number Publication date
TW507304B (en) 2002-10-21
US20030155622A1 (en) 2003-08-21
WO2003001217A1 (en) 2003-01-03
KR20030027960A (ko) 2003-04-07
DE10196531T1 (de) 2003-08-07
CN1241021C (zh) 2006-02-08
KR100514240B1 (ko) 2005-09-13
US6958529B2 (en) 2005-10-25
JPWO2003001217A1 (ja) 2004-10-14
DE10196531B4 (de) 2005-06-30

Similar Documents

Publication Publication Date Title
CN1241021C (zh) 加速度传感器及其制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN101044088A (zh) 用于装配半导体芯片的方法及相应的半导体芯片装置
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1841651A (zh) 半导体装置的制造方法
CN1858907A (zh) 半导体器件及其制造方法
CN1856878A (zh) 形成半导体封装的方法及其结构
CN1925147A (zh) 半导体装置及其制造方法、电路基板及其制造方法
CN1674268A (zh) 半导体器件
CN1945817A (zh) 半导体器件及其制造方法
CN1826700A (zh) 背面入射型光检测元件
CN1791975A (zh) 衬底内的电连接
CN1518100A (zh) 半导体器件及其制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1675780A (zh) 用于成像探测器的封装结构
CN1890789A (zh) 封装元件的工艺和封装的元件
CN1157798C (zh) 半导体器件及其生产方法
CN1623236A (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN1759486A (zh) 光电二极管阵列及其制造方法和放射线检测器
CN1873963A (zh) 半导体装置及其制造方法
CN1310316C (zh) 混合集成电路装置
CN1136615C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20180621