CN102064142B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN102064142B
CN102064142B CN2010105110122A CN201010511012A CN102064142B CN 102064142 B CN102064142 B CN 102064142B CN 2010105110122 A CN2010105110122 A CN 2010105110122A CN 201010511012 A CN201010511012 A CN 201010511012A CN 102064142 B CN102064142 B CN 102064142B
Authority
CN
China
Prior art keywords
substrate
polysilicon layer
doped polysilicon
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105110122A
Other languages
English (en)
Other versions
CN102064142A (zh
Inventor
佐藤公敏
奥村美香
山口靖雄
堀川牧夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102064142A publication Critical patent/CN102064142A/zh
Application granted granted Critical
Publication of CN102064142B publication Critical patent/CN102064142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明涉及半导体装置及半导体装置的制造方法。第一布线(13)沿着衬底(SB1)的槽部设置在槽部的底面上，并具有第一膜厚。第二布线(3)与第一布线(13)电连接，并具有比第一膜厚厚的第二膜厚。加速度检测部(EL)与第二布线(3)电连接。密封部(6S)具有与衬底(SB1)之间夹持第一布线(13)的部分，在衬底(SB1)上包围第二布线(3)及加速度检测部(EL)。盖层(10)以在衬底(SB1)上的被密封部(6S)包围的区域上形成腔(CV)的方式设置在密封部(6S)上。由此，确保腔(CV)的气密性和降低与加速度检测部(EL)连接的布线的电阻可以并存。

Description

半导体装置以及半导体装置的制造方法
本申请是下述申请的分案申请：
发明名称：“半导体装置以及半导体装置的制造方法”
申请日：2008年9月11日
申请号：200810213840.0
技术领域
本发明涉及半导体装置，特别涉及形成有腔的半导体装置。
背景技术
在半导体装置之中，存在具有形成在腔内的元件的半导体装置。特别地，存在具有可动部的元件通过设置于被密封的腔内而具有良好特性的情况。例如，根据特开2007-085747号公报，作为半导体装置的静电电容型加速度传感器，在具有气密性的盖层(cap)内部(腔)具有加速度检测部。该腔由衬底、设置在衬底上的接合框架、与接合框架接合的盖层形成。此外，以贯穿接合框架的方式设置有被氧化膜夹持的布线。
在上述加速度传感器的制造过程中，在布线存在的面上形成接合框架。形成有该接合框架的面，在布线的边缘部分具有与布线厚度相对应的凹凸。由此，在形成于该面上的接合框架的上表面也形成有凹凸。该接合框架上表面的凹凸过大时，由于接合框架和盖层的紧密的接合比较困难，因此，存在难以确保腔的气密性这一问题。特别是，如果布线和氧化膜的形成时的重合偏移较大，则接合框架的上表面的凹凸变得更大，该问题变得更加严重。为了将该接合框架上表面的凹凸变得更小，在上述现有方法中，必须将布线变薄。即，上在述现有的方法中，存在确保腔的气密性和降低布线电阻这二者并存比较困难这样的课题。
发明内容
本发明是鉴于上述课题而进行的，其目的在于提供一种能够使确保腔的气密性和降低布线电阻并存的半导体装置及半导体装置的制造方法。
本发明的一种半导体装置具有衬底、第一及第二布线、元件、构件和盖层。衬底具有槽部。第一布线沿着槽部设置在槽部的底面上，并具有第一膜厚。第二布线设置在衬底上，与第一布线电连接，并具有比第一膜厚厚的第二膜厚。元件设置在衬底上，并与第二布线电连接。构件具有与衬底之间夹持第一布线的部分，在衬底上包围第二布线及元件。盖层以在衬底上的被构件包围的区域上形成腔的方式设置在构件上。
本发明的另一种半导体装置具有衬底、布线、覆盖膜、填充部、元件、构件和盖层。衬底具有槽部。布线以在与槽部的侧面之间形成凹部的方式沿着槽部设置在槽部的底面上。覆盖膜由一种材质构成，覆盖凹部的内表面。填充部由与一种材质不同的材质构成，填充被覆盖膜覆盖的凹部。元件设置在衬底上，与布线电连接。构件具有与衬底之间分别夹持布线及填充部的部分，在衬底上包围元件。盖层以在衬底上的被构件包围的区域上形成腔的方式设置在构件上。
本发明的另一种半导体装置具有衬底、布线、图形、元件、构件和盖层。布线设置在衬底上。图形由与布线相同的材质构成，在衬底上与布线隔开间隔夹持布线。元件设置在衬底上，与图形电隔离，并与布线电连接。构件具有与衬底之间分别夹持布线及图形的部分，在衬底上包围元件。盖层以在衬底上的被构件包围的区域上形成腔的方式设置在构件上。
本发明的半导体装置的制造方法具有以下工序。
形成覆盖衬底的主面的一部分的布线。在衬底上形成绝缘膜，该绝缘膜具有覆盖布线的第一部分和覆盖从布线露出的主面的第二部分。形成覆盖第二部分的至少一部分并且使第一部分的至少一部分露出的第一掩模层。利用各向同性刻蚀，去除从第一掩模层露出的绝缘膜。去除绝缘膜的工序之后，形成设置在衬底上并与布线电连接的元件、和具有与衬底之间分别夹持布线及绝缘膜的部分并在衬底上包围元件的构件。以在衬底上的被构件包围的区域上形成腔的方式在构件上形成盖层。
根据本发明的一种半导体装置，设置具有比第一膜厚厚的第二膜厚的第二布线，因此，与仅设置第一膜厚的布线的情况相比，可以将用于向元件的电连接的布线的电阻变小。此外，在构件和衬底之间设置具有比第二膜厚薄的第一膜厚的第一布线，因此，与仅设置第二膜厚的布线的情况相比，可以抑制构件上表面的凹凸的发生，因此，可以将构件与盖层紧密地接合。因此，确保腔的气密性和降低布线的电阻可以并存。
根据本发明的另一种半导体装置，由于利用填充部填充形成在槽部的侧面和上述布线之间的凹部，因此，即使将布线的膜厚变厚，也可以将由布线的上表面和填充部的上表面构成的面的凹凸变小。因此，能够抑制形成在该表面上的构件的上表面的凹凸的发生，因此，可以将构件和盖层紧密地接合。因此，确保腔的气密性和降低布线的电阻可以并存。
根据本发明的另一种半导体装置，图形由与布线相同的材质构成，因此，可以将布线和图形一起进行构图。因此，可不受重合偏移的影响地利用夹持布线的图形将由布线引起的凹凸变小。
根据本发明的半导体装置的制造方法，由于利用各向同性刻蚀去除从第一掩模层露出的绝缘膜，因此绝缘膜的端部具有缓和的台阶差形状。因此，由绝缘膜的上表面和布线的上表面构成的面的凹凸变得缓和，因此，形成在绝缘膜及布线上的构件的上表面的凹凸变小。因此，可以将构件和盖层紧密地接合，从而确保腔的气密性。
本发明的上述及其他目的、特征、方式及优点，可由与附图相关联的理解的本发明的如下详细说明明确。
附图说明
图1为概略性地表示作为本发明的实施方式1中的半导体装置的加速度传感器的结构的平面图。并且，图1中并未示出衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图2为未示出图1的盖层的平面图。并且，图2中并未示出衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图3为图2的部分放大图。而且图3中并未示出衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图4为沿图3的IV-IV线的概略性的部分剖面图。
图5为沿图3的V-V线的概略性的部分剖面图。
图6为沿图3的VI-VI线的概略性的部分剖面图。
图7为沿图2的VII-VII线的概略性的部分剖面图。
图8为沿图2的VIII-VIII线的概略性的部分剖面图。
图9为沿图3的IX-IX线的概略性的部分剖面图。
图10为概略性地表示作为本发明的实施方式1中的半导体装置的加速度传感器的结构的电路图。
图11为概略性地表示在衬底上形成作为本发明实施方式1中的半导体装置的加速度传感器的布线的状态的部分平面图。并且，在图11中，为了易于看图，仅示出衬底及该衬底上的布线，此外，在布线的一部分面上添加了阴影线。
图12为表示作为本发明的实施方式1中的半导体装置的加速度传感器的布线和衬底的槽部的位置关系的概略性的部分剖面图。
图13～图24为依次表示作为本发明的实施方式1中的半导体装置的加速度传感器的制造方法的第一～第一2工序的概略性的部分剖面图。而且图13～图24的各个剖面位置与图9的剖面位置相对应。
图25为表示形成作为本发明的实施方式1中的半导体装置的加速度传感器的密封部的状态的概略性的部分剖面图。
图26为表示形成比较例中的加速度传感器的密封部的状态的概略性的部分剖面图。
图27为概略性地表示作为本发明的实施方式2中的半导体装置的加速度传感器的结构的部分平面图。并且，图27中并未示出盖层、衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图28为沿图27的XXVIII-XXVIII线的概略性的部分剖面图。
图29为沿图27的XXIX-XXIX线的概略性的部分剖面图。
图30～图33为依次表示作为本发明的实施方式2中的半导体装置的加速度传感器的制造方法的第一～第4工序的概略性的部分剖面图。而且图30～图33的各个剖面位置与图28的剖面位置相对应。
图34为概略性地表示作为本发明的实施方式3中的半导体装置的加速度传感器的结构的部分平面图。并且，图34中并未示出盖层、衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图35为沿图34的XXXV-XXXV线的概略性的部分剖面图。
图36为沿图34的XXXVI-XXXVI线的概略性的部分剖面图。
图37～图39为依次表示作为本发明的实施方式3中的半导体装置的加速度传感器的制造方法的第一～第3工序的概略性的部分剖面图。而且图37～图39的各个剖面位置与图35的剖面位置相对应。
图40及图41为概略性地表示比较例中的加速度传感器的结构的部分剖面图。并且，图40的剖面位置与图35的剖面位置相对应。此外，图41的剖面位置沿着图36的剖面位置。
图42为图36的虚线部XLII的放大图。
图43为与比较例中的加速度传感器的图42相对应的图。
图44为概略性地表示作为本发明的实施方式4中的半导体装置的加速度传感器的结构的部分平面图。并且，图44中并未示出盖层、衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图45为沿图44的XLV-XLV线的概略性的部分剖面图。
图46为沿图44的XLVI-XLVI线的概略性的部分剖面图。
图47～图52为依次表示作为本发明的实施方式4中的半导体装置的加速度传感器的制造方法的第一～第6工序的概略性的部分剖面图。而且图47～图52的各个剖面位置与图45的剖面位置相对应。
图53为概略性地表示作为本发明的实施方式5中的半导体装置的加速度传感器的结构的部分平面图。并且，图53中并未示出盖层、衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图54为沿图53的LIV-LIV线的概略性的部分剖面图。
图55为沿图53的LV-LV线的概略性的部分剖面图。
图56及图57为概略性地表示作为本发明的实施方式5中的半导体装置的加速度传感器的制造方法的第一工序的部分剖面图。而且图56的剖面位置与图54的剖面位置相对应。此外，图57的剖面位置与图55的剖面位置相对应。
图58及图59为概略性地表示作为本发明的实施方式5中的半导体装置的加速度传感器的制造方法的第二工序的部分剖面图。而且图58的剖面位置与图54的剖面位置相对应。此外，图59的剖面位置与图55的剖面位置相对应。
图60为概略性地表示作为本发明的实施方式6中的半导体装置的加速度传感器的结构的部分平面图。并且，图60中并未示出盖层、衬底和设置在该衬底上的层间绝缘膜及氮化膜。
图61为沿图60的LXI-LXI线的概略性的部分剖面图。
图62为沿图60的LXII-LXII线的概略性的部分剖面图。
图63为与比较例中的加速度传感器的图62相对应的图。
具体实施方式
以下，根据附图对本发明的实施方式进行说明。
实施方式1
首先，对作为本实施方式的加速度传感器的结构进行说明。
主要参照图9，作为本实施方式的半导体装置的加速度传感器主要具有：衬底SB1；掺杂多晶硅层13(第一布线)；掺杂多晶硅层3(第二布线)；加速度检测部EL(元件)(图2)；密封部6S(构件)；盖层10。
衬底SB1具有：具有主面的硅衬底1；形成在该主面上的氧化膜2。氧化膜2在与硅衬底1相反侧具有槽部。即，衬底SB1具有槽部。
掺杂多晶硅层13沿该槽部位于槽部的底面上。掺杂多晶硅层13由被掺杂了的多晶硅(掺杂多晶硅：DOPOS(Doped Polycrystalline Silicon))形成。被掺杂的杂质例如为磷(P)。掺杂多晶硅层13具有与槽部的深度相同的第一膜厚，优选具有100nm以下的膜厚。
掺杂多晶硅层3为由设置在衬底SB1上的掺杂多晶硅构成的层，具有比第一膜厚厚的第二膜厚，优选具有400nm左右的膜厚。掺杂多晶硅层3具有以接触到掺杂多晶硅层13上的方式形成的部分。因此，掺杂多晶硅层3与掺杂多晶硅层13电连接。掺杂多晶硅层3及掺杂多晶硅层13构成连结腔CV的内外的三***的布线PFa、PFb、PM(图2及图11)。并且，槽部的侧面和掺杂多晶硅层13的侧面之间的间隔尺寸WM(图12)优选为应用于加速度传感器的制造工序中的照相制版法的曝光装置的重合精度的尺寸和第一膜厚的合计尺寸左右。例如，掺杂多晶硅层13的膜厚为100nm、重合精度的尺寸为200nm时，间隔尺寸WM优选为300nm左右。
加速度检测部EL(图2)是设置在衬底SB1上的用于检测加速度的元件，由掺杂多晶硅形成。加速度检测部EL通过掺杂多晶硅层13，与掺杂多晶硅层3电连接。
密封部6S具有与衬底SB1之间夹持掺杂多晶硅层13的部分，在衬底SB1上，包围掺杂多晶硅层3及加速度检测部EL(图2)。密封部6S的膜厚分别比掺杂多晶硅层13及掺杂多晶硅层3厚，例如，为4μm。密封部6S由与加速度检测部EL相同的材质形成。即，密封部6S由掺杂多晶硅形成。
盖层10以在衬底SB1上的被密封部6S包围的区域上形成腔CV的方式设置在密封部6S上。盖层10和密封部6S的界面的凹凸优选为几十nm以下。在盖层10和密封部6S使用阳极接合进行接合的情况下，盖层10的材质优选是玻璃。使用等离子体接合或常温接合代替阳极接合时，也可以使用硅衬底来代替玻璃制的盖层10。
此外，本实施方式的加速度传感器还具有：电极焊盘9Fa、9Fb、9M、在这些各电极焊盘9Fa、9Fb、9M与衬底SB1之间单独地(individually)形成的焊盘台6P、层间绝缘膜4、氮化膜5、氧化膜7、多晶硅膜8。
各个电极焊盘9Fa、9Fb、9M为由铝构成的焊盘，在腔CV的外部，位于被单独地设置在衬底SB1上的焊盘台6P上。焊盘台6P由与加速度检测部EL相同的材质形成。即，焊盘台6P由掺杂多晶硅形成。电极焊盘9Fa、9Fb、9M分别通过单独地形成的焊盘台6P而与布线PFa、PFb、PM电连接。并且，也能够成为不设置焊盘台6P而电极焊盘9Fa、9Fb、9M分别直接与布线PFa、PFb、PM接触的结构。
层间绝缘膜4将层叠了掺杂多晶硅层3和掺杂多晶硅层13的部分的一部分绝缘。此外，层间绝缘膜4具有开口部，在该开口部，掺杂多晶硅层3和掺杂多晶硅层13接触。此外，对于层间绝缘膜4来说，在衬底SB1上的未形成掺杂多晶硅层13的区域，将掺杂多晶硅层3与氧化膜2隔开。
氮化膜5覆盖衬底SB1、掺杂多晶硅层13、层间绝缘膜4、掺杂多晶硅层3。此外，氮化膜5具有开口部，在该开口部，焊盘台6P及加速度检测部EL分别与布线PFa、PFb、PM(图2)的任意一个连接。多晶硅膜8覆盖密封部6S的盖层10侧的面。氧化膜7位于密封部6S和多晶硅膜8之间的一部分。并且，在不使用阳极接合的情况下，优选氧化膜7及多晶硅膜8被省略的结构。
其次，对加速度检测部EL的结构和加速度检测部EL检测加速度的原理进行说明。
主要参照图2，加速度检测部EL具有固定电极6Fa、6Fb及可动电极6M。固定电极6Fa、6Fb及可动电极6M分别具有梳齿电极。固定电极6Fa、6Fb的各自的梳齿相对于可动电极6M的梳齿沿一个方向(图中横方向)隔开间隔地对置，由此，形成电容器C1、C2(图10)。
可动电极6M具有弹簧部SPx、SPy。弹簧部SPx、SPy分别以如下方式构成：在衬底SB1上，能够以在一个方向(图中横向)弹性地进行伸缩的方式弯曲。弹簧部SPx、SPy各自的一端成为利用簧片(anchor)ANx、Any被固定在衬底SB1上的固定端。弹簧部SPx、SPy的各自的另一端即自由端被固定在可动电极6M的一端及另一端。由此，可动电极6M相对于衬底SB1沿一个方向能够变位地被支持。该变位根据可动电极6M受到的沿一个方向的加速度而产生，因此，根据电容器C1、C2的静电电容算出该变位，由此，检测沿一个方向的加速度。
其次，对本实施方式的变形例的结构进行说明。
参照图11，上述本实施方式的加速度传感器具有一个加速度检测部EL，但本变形例的加速度传感器具有多个加速度检测部EL(未图示)。各加速度检测部EL的可动电极6M与共同的电极焊盘9M电连接。为了进行这样的连接，将布线PM进行分支，与各加速度检测部EL连接即可。因此，形成从掺杂多晶硅层13分支的掺杂多晶硅层13v。
对于掺杂多晶硅层13v来说，在衬底SB1上，与布线PFb的掺杂多晶硅层3交叉。在该交叉的部分，掺杂多晶硅层13v和布线PFb的掺杂多晶硅层3之间由层间绝缘膜4隔开。并且，对于掺杂多晶硅层13v和掺杂多晶硅层13来说，能够利用针对一层掺杂多晶硅层的构图一起形成。
其次，对作为本实施方式的半导体装置的加速度传感器的制造方法进行说明。
主要参照图13，在硅衬底1上形成氧化膜2。为了降低硅衬底1参与的寄生电容，通常使氧化膜2的膜厚为1μm以上。在氧化膜2的表面形成与掺杂多晶硅层13(图9)的膜厚(第一膜厚)相同深度的槽。槽的深度例如为100nm。
参照图14，形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而形成掺杂多晶硅层13。
参照图15，形成氧化膜等绝缘膜，利用照相制版法对该膜进行构图，从而形成层间绝缘膜4。
参照图16，形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而形成掺杂多晶硅层3。所形成的掺杂多晶硅层的膜厚例如为400nm。
参照图17，形成氮化膜，利用照相制版法对该膜进行构图，从而形成氮化膜5。
主要参照图18，形成例如由PSG(phosphosilicate glass：磷硅酸盐玻璃)构成的层，利用照相制版法对该层进行构图，从而形成牺牲层(sacrifice layer)20。牺牲层20设置于加速度检测部EL(图9)在衬底SB1上浮起的区域。
参照图19，形成掺杂多晶硅层6。掺杂多晶硅层6的膜厚例如为4μm。
参照图20，在掺杂多晶硅层6上形成氧化膜，利用照相制版法对该膜进行构图，从而形成氧化膜7。利用该构图，在氧化膜7上形成开口部OP。
参照图21，形成多晶硅膜，利用照相制版法对该膜进行构图，从而形成多晶硅膜8。
主要参照图22，对掺杂多晶硅层6、氧化膜7及多晶硅膜8进行构图，从而形成焊盘台6P、密封部6S、可动电极6M、固定电极6Fb及6Fa(图2)。
参照图23，在焊盘台6P上形成电极焊盘9M。
参照图24，进行去除牺牲层20的工序(脱模(release)工序)。此时，利用氮化膜5保护层间绝缘膜4。
再次参照图9，将盖层10接合到密封部6S上。作为接合方法，有阳极接合、等离子体接合或者常温接合。使用阳极接合时，利用氧化膜7抑制密封部6S的杂质向接合部分扩散，因此，抑制由杂质所引起的接合强度的下降。
如上所述，得到本实施方式的加速度传感器。并且，在上述说明中，未图示出制造一个加速度传感器的状态，但在批量生产工序中，优选在进行了在一个衬底上形成多个加速度传感器的工序(晶片级(waferlevel)工序)之后，将各加速度传感器分离。
根据本实施方式，作为各个布线PFa、PFb、PM，设置具有比第一膜厚厚的第二膜厚的掺杂多晶硅层3。因而，与仅设置第一膜厚的掺杂多晶硅层13的情况相比，能够将向加速度检测部EL电连接的电阻变小。此外，在密封部6S和衬底SB1之间设置具有比第二膜厚薄的第一膜厚的掺杂多晶硅层13。因而，与仅设置第二膜厚的掺杂多晶硅层3作为各个布线PFa、PFb、PM的情况相比，能够抑制密封部6S上表面的凹凸的发生，因此，能够将密封部6S和盖层10紧密地进行接合。因此，使腔CV的气密性的确保和各个布线PFa、PFb、PM的电阻的降低并存。
此外，由于加速度检测部EL及密封部6S分别由掺杂多晶硅构成，因此对加速度检测部EL附以导电性，并且，如从图21到图22的工序所示，能够将加速度检测部EL和密封部6S一起形成。
此外，加速度检测部EL具有以能够相对衬底SB1变位的方式设置的可动电极6M。由此，能够形成在腔CV内具有可动部的加速度检测部EL。
此外，衬底SB1的槽部的深度和掺杂多晶硅层13的膜厚(第一膜厚)相同，从而抑制形成密封部6S的表面的凹凸，因此，密封部6S的上表面(盖层10侧的表面)平滑性提高。由此，可以提高密封部6S和盖层10的接合强度。
此外，如图12所示，将氧化膜2的槽部的侧面和掺杂多晶硅层13的侧面的间隔定为上述的间隔尺寸WM。由此，经过图25所示的生长过程(图中虚线)，形成具有大致平滑的上表面的密封部6S。并且，如图26所示，氧化膜2的槽部的侧面和掺杂多晶硅层13的侧面的间隔具有比间隔尺寸WM大的间隔尺寸WMC时，在密封部6S的上表面，凹部变得更大，因此密封部6S和盖层10的接合强度下降。
根据本实施方式的变形例，如图11所示，如具有掺杂多晶硅层13v的布线PM和布线PFb那样，能够设置彼此绝缘并交叉的布线。因而，与以布线彼此不交叉的方式必须使布线迂回的情况相比，可以将加速度传感器内的布线形成所需要的区域变小，因此可以将加速度传感器小型化。
实施方式2
首先，对作为本实施方式的半导体装置的加速度传感器的结构进行说明。
主要参照图28及图29，本实施方式的加速度传感器包括具有槽部的衬底SB2，代替实施方式1的具有槽部的衬底SB1(图4及图9)。衬底SB2具有：硅衬底1(构成槽部的底面的基材部)；氧化膜2f；氧化膜16(构成槽部的侧面的绝缘膜)。在硅衬底1上设置有氧化膜2f。为了降低硅衬底1参与的寄生电容，通常使氧化膜2f的膜厚为1μm以上。在氧化膜2f上选择性地设置氧化膜16，氧化膜2f上的未设置氧化膜16的区域成为衬底SB2的槽部。
并且，对于上述以外的结构，由于与上述实施方式1的结构大致相同，因此对相同或对应的要素赋予同一符号，不重复其说明。
其次，对作为本实施方式的半导体装置的加速度传感器的制造方法进行说明。
参照图30，在硅衬底1上形成氧化膜2f。其次，形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而形成掺杂多晶硅层13。掺杂多晶硅层13的膜厚例如为100nm。
参照图31，形成氧化膜，利用照相制版法对该膜进行构图，从而形成氧化膜16。使氧化膜16的膜厚与掺杂多晶硅层13的膜厚(第一膜厚)相同。
参照图32，形成氧化膜等绝缘膜，利用照相制版法对该膜进行构图，从而形成层间绝缘膜4。
参照图33，形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而形成掺杂多晶硅层3。所形成的掺杂多晶硅层的膜厚例如为400nm。
并且，之后的工序与实施方式1的图17～图24大致相同，因此不重复其说明。
根据本实施方式，可以得到与实施方式1相同的作用效果。
实施方式3
首先，对作为本实施方式的半导体装置的加速度传感器的结构进行说明。
主要参照图35及图36，作为本实施方式的半导体装置的加速度传感器，主要具有衬底SB3、掺杂多晶硅层30和氧化膜40。
衬底SB3具有：具有主面的硅衬底1；形成在该主面上的氧化膜2f。在氧化膜2f上的一部分形成氧化膜40。由衬底SB3及氧化膜40构成的结构在氧化膜2f上的未形成氧化膜40的区域具有槽部。
掺杂多晶硅层30沿着该槽部位于槽部的底面上。掺杂多晶硅层30由掺杂多晶硅形成。所掺杂的杂质例如为磷(P)。掺杂多晶硅层30具有与槽部的深度即氧化膜40的膜厚相同的膜厚。掺杂多晶硅层30构成连结腔CV的内外的三***的布线PFa、PFb、PM(图34)。
并且，对于上述以外的结构，由于与上述实施方式1的结构基本相同，因此对相同或对应的要素赋予同一符号，不重复其说明。
其次，对作为本实施方式的半导体装置的加速度传感器的制造方法进行说明。
参照图37，在硅衬底1上形成氧化膜2f，从而形成衬底SB3。为了降低硅衬底1参与的寄生电容，通常使氧化膜2f的膜厚为1μm以上。在衬底SB3的主面(氧化膜2f侧的面)上形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而形成覆盖衬底SB3的主面的一部分的掺杂多晶硅层30(布线)。
参照图38，在衬底SB3上形成氧化膜40B(绝缘膜)，该氧化膜40B具有覆盖掺杂多晶硅层30的部分(第一部分)和覆盖从掺杂多晶硅层30露出的衬底SB3的主面的部分(第二部分)。其次，以覆盖第二部分并且使第一部分露出的方式形成抗蚀剂掩模层15(第一掩模层)。其次，利用各向同性刻蚀，去除从抗蚀剂掩模层15露出的氧化膜40B。各向同性刻蚀是例如使用稀薄的氢氟酸(hydrofluoric acid)的湿法刻蚀。接下来去除抗蚀掩模层15。
主要参照图39，利用上述各向同性刻蚀，由氧化膜40B(图39)形成氧化膜40。
并且，以后的工序与实施方式1的图17～图24大致相同，因此省略其说明。
接下来，对比较例的加速度传感器的结构进行说明。
参照图40及图41，比较例的加速度传感器具有衬底SB1和掺杂多晶硅层30。衬底SB1具有利用各向异性刻蚀形成的槽部。在该槽部的底面上设置有掺杂多晶硅层30。
根据本实施方式，利用各向同性刻蚀对氧化膜40B(图38)进行构图，形成氧化膜40。因此，如图42所示，氧化膜40的端部具有缓和的台阶差形状。因而，氧化膜40及掺杂多晶硅层30的上表面的凹凸变得缓和，因此形成在氧化膜40及掺杂多晶硅层30上的密封部6S的上表面的凹凸变小。因此，将密封部6S和盖层10进行紧密地接合，所以，确保腔CV的气密性和降低布线PFa、PFb、PM的电阻可以并存。此外，利用上述氧化膜40的端部的形状，氧化膜40的端部的应力被缓和。由此，可以抑制裂纹的发生，因此可以提高加速度传感器的可靠性。
并且，根据比较例(图40及图41)的构造，如图43所示，氧化膜2的槽部的侧面部具有陡峭的台阶差形状，因此，槽部的侧面部的应力(图中箭头)变大。
实施方式4
首先，对作为本实施方式的半导体装置的加速度传感器的结构进行说明。
主要参照图45及图46，对于本实施方式的加速度传感器来说，具有衬底SB1(具有槽部的衬底)，代替实施方式3的衬底SB3及氧化膜40(图35及图36)。此外，本实施方式的加速度传感器还具有多晶硅层11(覆盖膜)及氧化膜12(填充部)。
掺杂多晶硅层30沿着衬底SB 1的槽部位于槽部的底面上。利用掺杂多晶硅层30构成布线PFa、PFb、PM(图44)。例如，槽部的深度及掺杂多晶硅层30的膜厚分别为400nm，槽部的侧面和掺杂多晶硅层30的侧面的间隔为500nm。并且，该间隔由掺杂多晶硅层30的膜厚和制造时的照相制版工序的对准精度决定。
利用由多晶硅(一种材质(one material))构成的多晶硅层11覆盖衬底SB 1的槽部的侧面和掺杂多晶硅层30的侧面之间的凹部的内表面。利用由氧化物(与一种材质不同的材质)构成的氧化膜12大致填充被多晶硅层11覆盖的凹部的内部。氧化膜12的上表面具有相对衬底SB1的主面缓和的倾斜。
并且，对于上述以外的结构，与上述实施方式1或3的结构基本相同，因此对相同或对应的要素赋予同一符号，不重复其说明。
其次，对作为本实施方式的半导体装置的加速度传感器的制造方法进行说明。
参照图47，在硅衬底1上形成氧化膜2。为了降低硅衬底1参与的寄生电容，通常使氧化膜2的膜厚为1μm以上。在氧化膜2的表面形成与掺杂多晶硅层30(图45)的膜厚相同深度的槽。由此，形成衬底SB1。槽的深度例如为400nm。
参照图48，形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而形成掺杂多晶硅层30。在衬底SB1的槽部的侧面和掺杂多晶硅层3的侧面之间形成凹部。
参照图49，以覆盖上述凹部的内表面的方式形成多晶硅层11。
参照图50，以填充由多晶硅层11覆盖的凹部的方式形成氧化膜12。使氧化膜12的膜厚与掺杂多晶硅层30的膜厚相比充分厚，由此，可以将氧化膜12表面的台阶差变小。接下来，对氧化膜12开始回刻蚀(etchback)。
参照图51，将多晶硅层11作为停止层(stop layer)使上述回刻蚀停止。
参照图52，对多晶硅层11进行构图。并且，掺杂多晶硅层30的杂质向多晶硅层11中扩散，由此，多晶硅层11的电阻率下降，因此，为了防止多个多晶硅层11之间的短路，将不同的多晶硅层11之间的间隔例如设为100μm以上。
并且，接下来的工序与实施方式1的图17～图24大致相同，因此不重复说明。
根据本实施方式，如图45及图46所示，衬底SB1的侧面和掺杂多晶硅层30的侧面之间的凹部由氧化膜12填充，从而实现平滑化，因此，抑制形成于该凹部上的密封部6S上表面的凹凸的发生。因而，将密封部6S和盖层10紧密地进行接合。因此，确保腔CV的气密性和降低布线PFa、PFb、PM的电阻可以并存。
此外，氧化膜12的上表面具有相对于衬底SB1的主面缓和的倾斜。由此，凹部的衬底SB1的主面内方向(图45及图46上的横向)的应力被缓和。由此，抑制裂纹的发生，所以，能够提高加速度传感器的可靠性。
实施方式5
首先，对作为本实施方式的半导体装置的加速度传感器的结构进行说明。
主要参照图53～图55，对于本实施方式的加速度传感器来说，具有衬底SB3代替实施方式1的衬底SB1(图4及图9)。此外，本实施方式的加速度传感器还具有掺杂多晶硅层13a(夹持布线的图形)。
衬底SB3具有：具有主面的硅衬底1；形成在该主面上的氧化膜2f。在衬底SB3上，作为加速度检测部EL用的布线，形成掺杂多晶硅层13。此外，在衬底SB3上，与掺杂多晶硅层13隔开间隔，设置夹持掺杂多晶硅层13的掺杂多晶硅层13a。掺杂多晶硅层13和掺杂多晶硅层13a由相同材质构成，并具有相同厚度。密封部6S具有与衬底SB3之间夹持掺杂多晶硅层13及掺杂多晶硅层13a的部分，在衬底SB3上，包围加速度检测部EL。密封部6S及加速度检测部EL由掺杂多晶硅构成。
并且，对于上述以外的结构，与上述实施方式1的结构基本相同，因此，对相同或对应的要素赋予同一符号，不重复其说明。
其次，对作为本实施方式的半导体装置的加速度传感器的制造方法进行说明。
参照图56及图57，在硅衬底1上形成氧化膜2f。其次，形成掺杂多晶硅层，利用照相制版法对该层进行构图，从而将掺杂多晶硅层13及掺杂多晶硅层13a一起形成。掺杂多晶硅层的膜厚例如为100nm。此外，掺杂多晶硅层13和掺杂多晶硅层13a的间隔例如为1μm以下。
参照图58及图59，形成氧化膜，利用照相制版法对该膜进行构图，从而形成层间绝缘膜4。
并且，接下来的工序与实施方式1的图17～图24基本相同，因此不重复其说明。
根据本实施方式，由在衬底SB3上形成掺杂多晶硅层13所导致的突起被掺杂多晶硅层13a夹持，从而实现平滑化。因此抑制在以与衬底SB3夹持掺杂多晶硅层13及13a的方式形成的密封部6S的上表面产生凹凸。因而，将密封部6S和盖层10紧密地接合。因此，确保腔CV的气密性和降低布线PFa、PFb、PM的电阻可以并存。
此外，掺杂多晶硅层13和掺杂多晶硅层13a由相同掺杂多晶硅膜形成，因此能够使掺杂多晶硅层13及掺杂多晶硅层13a各自的膜厚可靠地相同。因而，可以更加可靠地进行由掺杂多晶硅层13a所导致的平滑化。
此外，将掺杂多晶硅层13和掺杂多晶硅层13a一起形成，因此不存在在掺杂多晶硅层13和掺杂多晶硅层13a之间产生制造工序的重合偏移。因而可以更加可靠地进行由掺杂多晶硅层13a所导致的上述平滑化。
实施方式6
首先，对作为本实施方式的半导体装置的加速度传感器的结构进行说明。
主要参照图61及图62，本实施方式的加速度传感器与实施方式5不同，未设置掺杂多晶硅层3(图54)，仅利用掺杂多晶硅层13形成加速度检测部EL用的布线。此外，掺杂多晶硅层13a的一部分与加速度检测部EL的固定电极6Fa、6Fb及可动电极6M面对地设置。
根据本实施方式，可以获得与实施方式5同样的作用效果。此外，在衬底SB3上的形成有加速度检测部EL的区域上形成掺杂多晶硅层13a，因此，能够将形成加速度检测部EL的表面变得更加平滑。因而，抑制在加速度检测部EL的梳齿上形成台阶差。特别是，可动电极6M的台阶差被抑制，从而可以使加速度检测部EL的机械特性提高。并且，当形成加速度检测部EL的表面的台阶差较大时，如图63的比较例所示，加速度检测部EL上产生的台阶差BP变大，因此加速度检测部EL的机械特性恶化。
详细地说明示并出了本发明，但这些仅用于例示，不作为限定，发明的范围应明确地理解为由所附技术方案解释。

Claims (4)

1.一种半导体装置，具备：
衬底；
设置在上述衬底上的布线；
图形，由与上述布线相同的材质构成，在上述衬底上与上述布线隔开间隔夹持上述布线；
设置在上述衬底上并与上述图形电隔离、且与上述布线电连接的元件；
具有与上述衬底之间分别夹持上述布线及上述图形的部分并且在上述衬底上包围上述元件的构件；
以在上述衬底上的被上述构件包围的区域上形成腔的方式设置在上述构件上的盖层。
2.如权利要求1的半导体装置，其中，
上述元件及上述构件分别由被掺杂后的多晶硅构成。
3.如权利要求1的半导体装置，其中，
上述元件包括能够相对于上述衬底变位地设置的部分。
4.如权利要求3的半导体装置，其中，
上述图形的一部分与上述能够变位地设置的部分面对。
CN2010105110122A 2007-12-28 2008-09-11 半导体装置以及半导体装置的制造方法 Active CN102064142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007339298A JP4650843B2 (ja) 2007-12-28 2007-12-28 半導体装置および半導体装置の製造方法
JP2007-339298 2007-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200810213840.0A Division CN101470132B (zh) 2007-12-28 2008-09-11 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN102064142A CN102064142A (zh) 2011-05-18
CN102064142B true CN102064142B (zh) 2013-11-13

Family

ID=40786016

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810213840.0A Active CN101470132B (zh) 2007-12-28 2008-09-11 半导体装置以及半导体装置的制造方法
CN2010105110122A Active CN102064142B (zh) 2007-12-28 2008-09-11 半导体装置以及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200810213840.0A Active CN101470132B (zh) 2007-12-28 2008-09-11 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US8193631B2 (zh)
JP (1) JP4650843B2 (zh)
CN (2) CN101470132B (zh)
DE (2) DE102008046380B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813431A (en) * 2006-08-09 2008-03-16 Hitachi Metals Ltd Multi-range three-axis acceleration sensor device
JP5790297B2 (ja) * 2011-08-17 2015-10-07 セイコーエプソン株式会社 物理量センサー及び電子機器
JP5999302B2 (ja) * 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756901A (en) * 1995-10-11 1998-05-26 Robert Bosch Gmbh Sensor and method for manufacturing a sensor
CN1447921A (zh) * 2001-06-21 2003-10-08 三菱电机株式会社 加速度传感器及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430771B2 (ja) * 1996-02-05 2003-07-28 株式会社デンソー 半導体力学量センサの製造方法
JP2000150916A (ja) * 1998-11-11 2000-05-30 Toyota Motor Corp 半導体装置
JP2001119040A (ja) * 1999-10-18 2001-04-27 Denso Corp 半導体力学量センサとその製造方法
DE10035564B4 (de) 2000-07-21 2006-03-30 Conti Temic Microelectronic Gmbh Mikromechanisches Gehäuse
JP4156946B2 (ja) 2003-02-26 2008-09-24 三菱電機株式会社 加速度センサ
US6930368B2 (en) 2003-07-31 2005-08-16 Hewlett-Packard Development Company, L.P. MEMS having a three-wafer structure
JP2007060747A (ja) 2005-08-22 2007-03-08 Sumitomo Electric Ind Ltd 超電導モータ装置およびそれを備えた車両
JP4839747B2 (ja) * 2005-09-20 2011-12-21 三菱電機株式会社 静電容量型加速度センサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756901A (en) * 1995-10-11 1998-05-26 Robert Bosch Gmbh Sensor and method for manufacturing a sensor
CN1447921A (zh) * 2001-06-21 2003-10-08 三菱电机株式会社 加速度传感器及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-150916A 2000.05.30
JP特开2001-119040A 2001.04.27

Also Published As

Publication number Publication date
DE102008064828B3 (de) 2022-01-27
DE102008046380B4 (de) 2021-09-23
DE102008046380A1 (de) 2009-07-23
US20090166623A1 (en) 2009-07-02
CN102064142A (zh) 2011-05-18
CN101470132A (zh) 2009-07-01
CN101470132B (zh) 2014-03-12
JP4650843B2 (ja) 2011-03-16
JP2009164171A (ja) 2009-07-23
US8193631B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
CN106794981B (zh) 用于电容式压力传感器的悬置膜
US9518877B2 (en) Micromechanical component for a capacitive sensor device, and manufacturing method for a micromechanical component for a capacitive sensor device
US6030850A (en) Method for manufacturing a sensor
EP3052901B1 (en) Inertial and pressure sensors on single chip
US20100307246A1 (en) Semiconductor dynamic quantity sensor and method of manufacturing the same
CN102749091B (zh) 功能元件、传感器元件、电子设备和功能元件的制造方法
EP3030875B1 (en) Inertial and pressure sensors on single chip
JP2000164890A (ja) 半導体力学量センサおよびその製造方法
TW201425206A (zh) 混合整合構件
US20030155622A1 (en) Acceleration sensor and method of manufacture therof
CN102064142B (zh) 半导体装置以及半导体装置的制造方法
CN109626318A (zh) 盖板结构及其制作方法、电容式传感器
US8648432B2 (en) Fully embedded micromechanical device, system on chip and method for manufacturing the same
CN107407694B (zh) 半导体装置及其制造方法
US20200258862A1 (en) Anodic Bonding of a Substrate of Glass having Contact Vias to a Substrate of Silicon
US9302906B2 (en) Capacitive pressure sensor and method
JP2011069648A (ja) 微小デバイス
JP3401992B2 (ja) 半導体感歪センサ
CN107986229B (zh) 一种微机电器件的开孔装置及其制备的复用方法
JPH06138141A (ja) 半導体加速度センサ
JP2008149451A (ja) 組み込まれた受動的な電子的な構成素子を備えたマイクロマシニング型の構成エレメントおよびマイクロマシニング型の構成エレメントを製作するための方法
JP4752078B2 (ja) 半導体力学量センサ
CN114148984A (zh) 一种微机电***结构及其制作方法
CN102079500B (zh) 微机电***芯片及其制作方法
CN117330057A (zh) 惯性传感器、惯性传感器的制造方法以及惯性测量装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant