CN1427429A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN1427429A
CN1427429A CN02139963A CN02139963A CN1427429A CN 1427429 A CN1427429 A CN 1427429A CN 02139963 A CN02139963 A CN 02139963A CN 02139963 A CN02139963 A CN 02139963A CN 1427429 A CN1427429 A CN 1427429A
Authority
CN
China
Prior art keywords
electrode
conductor
inner conductor
base substrate
dielectric base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02139963A
Other languages
English (en)
Other versions
CN100431067C (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001368549A external-priority patent/JP3746989B2/ja
Priority claimed from JP2001368548A external-priority patent/JP3727575B2/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1427429A publication Critical patent/CN1427429A/zh
Application granted granted Critical
Publication of CN100431067C publication Critical patent/CN100431067C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种叠层电容器，具有层积电介质片形成的电介质坯体。在电介质坯体的外部，配置相互绝缘的一对第一端子电极和第二端子电极，同时配置与第一端子电极和第二端子电极绝缘的至少一个第一连接用电极。在电介质坯体的内部，夹置电介质片层积第一内部电极，并连接到第一端子电极。此外，在电介质坯体的内部，夹置电介质片层积连接到第二端子电极的第二内部电极。而且，在电介质坯体的内部，夹置电介质片层积经外部的第一连接用电极连接到第一内部电极的第一极性导体。

Description

叠层电容器
发明领域
本发明涉及叠层陶瓷电容器，该电容器可大幅度降低等效串联电感(ESL)，并且可控制ESR(等效串联电阻)。
背景技术
近年来，用于信息处理装置的CPU(中央处理器单元)通过提高处理速度和高集成化而使工作频率显著提高，同时消耗电流也明显地不断增加，有因降低消耗电力而使工作电压显著降低的趋势。
因此，CPU的供电电源会因负载电流产生急剧的大变动，而随之产生的电压变动很难控制在电源的容许值内。
因此，在电源和CPU之间，有时并联连接去耦电容器。常规的去耦电容器由双端子构造的叠层陶瓷电容器构成。由次，在能高速变动的负载电流的过度变动时，通过从该叠层陶瓷电容器迅速地进行充放电，将电流供给作为CPU等的集成电路的LSI，以此来抑制电源电压的变动，实现稳定电源的对策。
再有，在常规的用于去耦电容器的叠层陶瓷电容器中，连接到各个外部端子电极的内部导体为夹置陶瓷层而层积的构造。流入各内部导体的电流的方向相互相同。
但是，随着当前CPU的工作频率的进一步高频率化，负载电流的变动更快并且更大。因此，叠层陶瓷电容器自身带有的寄生分量的等效串联电感(ESL)阻碍充放电，所以对电源电压的变动产生很大影响，使叠层陶瓷电容器的效果不够充分。
即，在常规的叠层陶瓷电容器中，由于ESL高，所以在随着负载电流i的变动进行充放电时，与上述同样，电源电压V的变动容易变大，不能适应电源电压的以后的进一步的高速变动。这是因为负载电流的过渡期中的电压变动可用下式1近似，ESL的高低与电源电压的变动大小有关系。因此，从式1可看出，ESL的降低与使电源电压稳定相关联。
dV＝ESL·di/dt                      …式1
这里，dv是过渡时的电压变动(V)，i是电流变动量(A)，t是变动时间(秒)。
此外，叠层陶瓷电容器与电解电容器相比，ESR(等效串联电阻)小，具有高频特性良好的特长，而基于材料技术和厚膜形成技术的进步，电介质的薄层化和多层化近年来在明显进步。其结果，出现了具有与铝电解电容器和钽电解电容器相匹敌的静电容量大的大容量叠层陶瓷电容器。
而且，近年来的叠层陶瓷电容器的进一步的多层化不但使静电容量增加，而且产生使ESR进一步降低的倾向。即，电流的高频变动时的ESR由内部导体的电阻来决定，所以通过进一步的多层化使叠层陶瓷电容器的内部导体密度增加时，ESR会进一步减少。
即，在叠层电容器的等效电路中，通过将夹置陶瓷层而积层的内部导体本身的等效电阻形成在电容器电路的两侧，使层积数增大，电容器电路的电容量增大，而整体的电阻却减少，ESR与层积数成反比减少。
另一方面，大容量的电容器主要用于开关电源的输出平滑。但是，如果使用ESR小的电容器，则尽管在降低输出脉动电压上具有效果，但在ESR过于小时，对于开关电源的控制***来说，存在输出电压变得不稳定，或引起异常振荡的缺点。这是因为在使用ESR过小的电容器时，在控制电路的反馈电路中相位容易被延迟，控制电路不能正常地工作。
因此，以往，在对开关电源的输出进行平滑等用途中，大多使用ESR比叠层电容器大的电解电容器。
相反，从低成本及小型化等观点来看，即使是这样的用途，也希望采用叠层电容器，但以进一步的大容量化作为今后目标的叠层电容器的进一步多层化具有导致如上述的ESR的进一步减少而使ESR过小的危险。
发明内容
考虑到上述事实，本发明的第一目的在于提供可大幅度地降低ESL的叠层电容器。
本发明的第二目的在于提供通过对ESR进行控制来适用于各种用途的叠层电容器。
为了实现本发明的第一目的，本发明第一方案的叠层电容器的特征在于，包括：
至少两个第一内部导体和第二内部导体，形成平面状；
至少两个第一极性导体和第二极性导体，形成平面状；
电介质坯体，在这些导体的相互之间分别夹置电介质片，层积多个电介质片而形成；
第一端子电极，配置在所述电介质坯体的外侧，可连接外部电路，并且连接在所述第一内部导体；
第二端子电极，配置在所述电介质坯体的外侧，可连接外部电路，并且连接在所述第二内部导体；
第一连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第一内部导体和所述第一极性导体之间在所述电介质坯体的外侧连接；以及
第二连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第二内部导体和所述第二极性导体之间在所述电介质坯体的外侧来连接。
本发明的第一方案的叠层电容器，在分别形成平面状的两个第一及第二内部导体和两种第一及第二极性导体的相互之间，分别夹置电介质片，层积多个电介质片而形成了电介质坯体。此外，为了分别连接到外部电路而配置在电介质坯体外侧的两个第一及第二端子电极分别连接在第一和第二内部导体。
第一内部导体和第一极性由第一连接用电极来连接，为同极性。此外，第二内部导体和第二极性由第二连接用电极连接，为同极性。因此，产生沿层积方向相邻的这些导体之间的电流方向为互相反向的部分。
因此，在电流相互反向流动的地方产生将磁场相互抵消的作用，随着这种作用，可以减少叠层电容器本身具有的寄生电感，产生降低等效串联电感(ESL)的效果。
如上所述，本发明第一方案的叠层电容器，可大幅度地降低ESL。因此，该叠层电容器例如适用于作为CPU电源用的去耦电容器，例如可以抑制电源电压的振动。
在本发明的第一方案中，最好是在所述第一内部导体中，除了用于与所述第一端子电极连接的第一端子用引出部以外，还形成用于连接所述第一连接用电极的第一连接用引出部；
在所述第二内部导体中，除了用于与所述第二端子电极连接的第二端子用引出部以外，还形成用于连接所述第二连接用电极的第二连接用引出部；
在所述第一极性导体中，形成用于连接所述第一连接用电极的第三连接用引出部；
在所述第二极性导体中，形成用于连接所述第二连接用电极的第四连接用引出部。通过形成这些引出部，使内部导体与端子电极或连接用电极的电连接可靠。
在本发明的第一方案中，最好是在所述第一内部导体和所述第一极性导体之间，夹置所述电介质片来配置第二极性导体；
在所述第二极性导体和所述第二内部导体之间，配置所述第一极性导体。通过这样的配置关系，容易产生沿层积方向相邻的这些导体间的电流方向相互相反的部分。
在本发明的第一方案中，最好是所述第一和第二内部导体、以及所述第一和第二极性导体***在所述电介质片中间，分别在层积方向上形成多个。通过层积多个这样的导体，不仅提高电容器的静电容量，而且提高将磁场相互抵消的作用，可以进一步减少叠层电容器本身具有的寄生电感，可以进一步降低等效串联电感(ESL)。
为了实现上述第一目的，本发明第二方案的叠层电容器包括：
至少两个第一内部导体和第二内部导体，形成平面状；
多个第一极性导体，形成平面状；
多个第二极性导体，形成平面状；
电介质坯体，在这些导体的相互之间分别夹置电介质片，层积多个电介质片而形成；
第一端子电极，配置在所述电介质坯体的外侧，可连接到外部电路，并且连接在所述第一内部导体；
第二端子电极，配置在所述电介质坯体的外侧，可连接到所述外部电路，并且连接在所述第二内部导体；
第一连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第一内部导体和所述多个第一极性导体中的某一个之间在所述电介质坯体的外侧连接；
第二连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第二内部导体和所述多个第二极性导体中的某一个之间在所述电介质坯体的外侧连接；
第一中间连接用电极，产生沿层积方向相邻的导体间的电流方向为相互反向的部分，并且将所述第一极性导体的相互之间在所述电介质坯体的外侧连接；以及
第二中间连接用电极，产生沿层积方向相邻的导体间的电流方向为相互反向的部分，并且将所述第二极性导体的相互之间在所述电介质坯体的外侧连接。
在本发明第二方案的叠层电容器中，也可以期待与本发明第一方案的叠层电容器同样的作用效果。而且，在本发明第二方案中，可增加分别连接在第一及第二内部导体的第一及第二极性导体的数目。此外，也可增加连接用电极的数目。因此，可以使流过相邻的连接用电极的电流的方向相互反向。这些结果进一步提高将磁场相互抵消的作用，可进一步减少叠层电容器自身具有的寄生电感，可进一步降低等效串联电感(ESL)。
在本发明的第二方案中，最好是在所述第一内部导体、所述第二内部导体、所述第一极性导体和所述第二极性导体中，形成用于与所述第一端子电极、第二端子电极、第一连接用电极、第二连接用电极、第一中间连接用电极和/或第二中间连接用电极的某一个相连接的引出部。
通过形成这样的引出部，容易进行导体和电极的连接，容易产生沿层积方向相邻的这些导体间的电流方向相互反向的部分。
在本发明的第二方案中，最好是在所述第一内部导体和第二内部导体中的至少一个由同一平面上绝缘的至少两个分割导体来构成；
这些所述分割导体连接在宽度宽的所述第一连接用电极或第二连接用电极。
通过使用宽度宽的所述第一连接用电极或第二连接用电极，可由同一平面上绝缘的至少两个分割导体来构成第一内部导体和第二内部导体中的至少一个。即使在该情况下，也容易产生沿层积方向相邻的这些导体间的电流方向相互反向的部分。
为了实现上述第二目的，本发明第三方案的叠层电容器包括：
电介质坯体，层积电介质层而形成；
至少一对第一端子电极和第二端子电极，配置在电介质坯体的外侧并可分别连接外部电路；
第一内部导体，平面状地配置在所述电介质坯体内，并连接所述第一端子电极；
第二内部导体，平面状地配置在所述电介质坯体内，并连接所述第二端子电极，不连接所述第一内部导体；
至少一个第一极性导体，与所述第一内部导体和所述第二内部导体之间用所述电介质层隔离，并且配置在所述电介质坯体内；以及
第一连接用电极，配置在所述电介质坯体的外侧，将所述第一内部导体和所述第一极性导体连接。
在本发明第三方案的叠层电容器中，第一内部导体通过第一连接用电极连接第一极性导体，这些导体具有同极性功能。因此，随着叠层电容器内电流的流动路径变长，使叠层电容器的等效串联电阻(ESR)增加。
因此，取代电解电容器，该叠层电容器也适用于对开关电源的输出进行平滑化等用途，作为多层化，可实现进一步的大容量化。即，因为该叠层电容器增加了ESR，所以可抑制电源的电压振动，可适用于包含开关电源的各种用途。
在本发明的第三方案中，最好是除了所述第一极性导体以外，还有第二极性导体，与所述第一内部导体和所述第二内部导体之间用所述电介质层来隔离，并且配置在所述电介质坯体内；
在所述电介质坯体的外侧，形成将所述第二内部导体和所述第二极性导体相连接的第二连接用电极。
这种情况下，不仅第一内部导体，而且第二内部导体都被连接与其同极性的极性导体，使叠层电容器内电流的流动路径变长，叠层电容器的等效串联电阻(ESR)进一步增加。
在本发明的第三方案中，最好是在所述第一内部导体中，形成用于连接所述第一端子电极的第一端子用引出部，同时形成用于连接所述第一连接用电极的第一连接用引出部。通过形成这样的引出部，使第一内部导体和端子电极及连接用电极的连接可靠。
在本发明的第三方案中，最好是在所述第二内部导体中，形成用于连接所述第二端子电极的第一端子用引出部，同时形成用于连接所述第二连接用电极的第二连接用引出部。通过形成这样的引出部，使第二内部导体和端子电极及连接用电极的连接可靠。
在本发明的第三方案中，最好是在所述第一极性导体中，形成用于连接所述第一连接用电极的第三连接用引出部。通过形成这样的引出部，使第一极性导体和第一连接用电极的连接可靠。
在本发明的第三方案中，最好是在所述第二极性导体中，形成用于连接所述第二连接用电极的第四连接用引出部。通过形成这样的引出部，使第二极性导体和第二连接用电极的连接可靠。
在本发明的第三方案中，最好是在所述电介质坯体的内部，形成多个所述第一内部导体和第二内部导体。通过增大第一内部导体和第二内部导体的层积数，来增大电容器的静电容量。而且，在本发明的第三方案中，因为第一极性导体至少连接第一内部导体，所以通过适当调节第一内部导体和第二内部导体的层积数，可以将ESR控制在期望的值内。
在本发明的第三方案中，最好是在所述第一内部导体和/或第二内部导体中形成切口。通过形成切口，使该切口部的电流路径变长，同时导体宽度变窄，使电阻增大，ESR的增大效果明显。
在本发明的第三方案中，最好是通过多个所述第一连接用电极来连接所述第一内部导体和所述第一极性导体。通过由多个第一连接用电极来连接第一内部导体和第一极性导体，使这些导体间的连接可靠，可以有效地防止接触不良。
在本发明的第三方案中，最好是在所述电介质坯体的外部，配有多个所述第一端子电极和多个所述第二端子电极；
在所述第一内部导体中，形成分别连接所述多个所述第一端子电极的多个第一端子用引出部；
在所述第二内部导体中，形成分别连接所述多个所述第二端子电极的多个第二端子用引出部。
这种情况下，由于具有多个端子电极，所以可实现多端子电容器，而且，可以实现本发明第三方案的作用效果。再有，在多端子电容器中，相邻的端子电极的极性为相反极性。
在本发明的第三方案中，最好是除了所述第一端子用引出部以外，所述第一内部导体的至少一部分宽度比所述第一端子用引出部的宽度窄。这种情况下，由于流过电流的导体宽度变窄，所以电阻增大，可以使ESR进一步增大。
为了实现本发明的第一和第二目的，本发明第四方案的叠层电容器包括：
电介质坯体，层积电介质片而形成；
一对第一端子电极和第二端子电极，配置在所述电介质坯体的外部，并相互绝缘；
至少一个第一连接用电极，配置在所述电介质坯体的外部，与所述第一端子电极和第二端子电极绝缘；
第一内部电极，夹置所述电介质片层积在所述电介质坯体的内部，连接所述第一端子电极；
第二内部电极，夹置所述电介质片层积在所述电介质坯体的内部，连接所述第二端子电极；以及
第一极性导体，夹置所述电介质片层积在所述电介质坯体的内部，连接所述第一连接用电极，并连接所述第一内部电极。
在本发明第四方案的叠层电容器中，可具有本发明第一～第三方案的叠层电容器的作用效果。
附图说明
以下，根据图示的实施例来详细说明本发明。其中：
图1是本发明一实施例的叠层电容器的内部分解斜视图；
图2是图1所示的电容器的示意斜视图；
图3是沿图2所示的III-III线剖切的剖面图；
图4是本发明另一实施例的叠层电容器的内部分解斜视图；
图5是图4所示的电容器的示意斜视图；
图6是本发明另一实施例的叠层电容器的内部分解斜视图；
图7是图6所示的电容器的斜视图；
图8是表示本发明实施例的电容器和常规例的电容器的频率特性的曲线图；
图9是表示自振荡频率fo与等效串联电阻(ESR)的关系曲线图；
图10是表示去耦电容器用途的电路图；
图11是表示常规的电容器的电压随负载电流变动而变的曲线图；
图12是常规例的叠层电容器的示意斜视图；
图13是图12所示的电容器的内部分解斜视图；
图14是本发明的另一实施例的叠层电容器的内部分解斜视图；
图15是图14所示的电容器的示意斜视图；
图16是沿图15所示的XVI-XVI线剖切的主要部分的剖面图；
图17是图14～图16所示的电容器的等效电路图；
图18是表示图14～图16所示的电容器的层积片数和ESR的关系曲线图；
图19是本发明另一实施例的叠层电容器的内部分解斜视图；
图20是本发明另一实施例的叠层电容器的内部分解斜视图；
图21是本发明另一实施例的叠层电容器的内部分解斜视图；
图22是图21所示的电容器的示意斜视图；
图23是本发明另一实施例的电容器的内部分解斜视图；
图24是表示本发明实施例的叠层电容器和常规例的叠层电容器的频率特性的曲线图；以及
图25是常规例的叠层电容器的等效电路图。
具体实施方式
第一实施例
图1～图3所示的本实施例的叠层电容器(叠层陶瓷电容器)10具有通过将作为电介质片的陶瓷生片层积多片后的层积体进行烧制而得到的长方体状烧结体的电介质坯体12。即，电介质坯体12由烧制的作为电介质片的陶瓷生片介质片层积而成。
沿该电介质坯体12内的层积方向，在规定的高度位置上，配置平面状的内部电极(第一内部导体)21。在电介质坯体12内，在通过作为电介质片的陶瓷层12A与内部电极21绝缘的内部电极21的下方，配置相同平面状的内部电极(第二极性导体)22。
同样，在电介质坯体12内，在通过陶瓷层12A与内部电极22绝缘的内部电极22的下方，配置相同平面状的内部电极(第一极性导体)23。在电介质坯体12内，在通过陶瓷层12A与内部电极23绝缘的内部电极23的下方，配置相同平面状的内部电极(第二内部导体)24。
以下同样，分别通过陶瓷层12A来绝缘，分别依次重复配置多个内部电极21、内部电极22、内部电极23和内部电极24(在图3中仅示出两组)。
因此，从这些内部电极21至内部电极24的四种内部电极在电介质坯体12内被陶瓷层12A隔开并且相互对置配置。而且，从这些内部电极21至内部电极24的中心配置在大致与陶瓷层12A的中心相同的位置上，而内部电极21至内部电极24的长宽尺寸比对应的陶瓷层12A的边的长度小。
另一方面，如图1所示，通过将导体从内部电极21的左侧部分向陶瓷层12A的左侧端部按与内部电极21的宽度尺寸相同的宽度尺寸引出，在内部电极21中形成一个引出部(第一端子用引出部)21B。除此之外，通过从该内部电极21的里侧部分向陶瓷层12A的里侧端部使导体的一处突出，在内部导体21中形成突出部(第一连接用引出部)21A。
而且，通过从内部电极22的前侧部分向陶瓷层12A的前侧端部使导体的一处突出，在内部电极22中形成突出部(第四连接用引出部)22A。此外，在向陶瓷层12A的层积方向投影时与突出部21A相互重叠的位置上，通过从内部电极23的里侧部分向陶瓷层12A的里侧的端部使导体的一处突出，在内部电极23中形成突出部(第三连接用引出部)23A。
另一方面，通过将导体从内部电极24的右侧向陶瓷层12A的右侧端部按与内部电极24宽度尺寸相同的宽度尺寸引出，在内部电极24中形成一个引出部(第二端子引出部)24B。除此以外，在向陶瓷层12A的层积方向投影时与突出部22A相互重叠的位置上，通过从内部电极24的前侧部分向陶瓷层12A的前侧的端部使导体的一处突出，在内部电极21中形成突出部(第二连接用引出部)24A。
如以上那样，本实施例的叠层电容器10将内部电极21、23的突出部21A、23A突出到电介质坯体12的里侧。此外，内部电极22、24的突出部22A、24A突出到电介质坯体12的前侧。这些突出部的宽度比内部电极的宽度形成得窄。
如图2和图3所示，连接内部电极21的引出部21B的端子电极(第一端子电极)31配置在电介质坯体12的左侧的侧面12B上。连接内部电极24的引出部24B的端子电极(第二端子电极)32配置在电介质坯体12的右侧侧面12B上。
另一方面，分别连接到内部电极21的突出部21A及内部电极23的突出部23A的第一连接用电极连接用电极33配置在电介质坯体12外侧的内侧侧面12C上。此外，分别连接内部电极22的突出部22A及内部电极24的突出部24A的第二连接用电极连接用电极34配置在电介质坯体12外侧的前侧侧面12C上。但是，不将这些连接用电极33、34连接外部电路，以便达到将内部电极21～24间仅用电介质坯体12连接的目的。
在本实施例中，作为烧制后的电介质片陶瓷层12A被夹置在中间，在电介质坯体12内依次配置内部电极21～24，分别具有引出部21B、24B并连接端子电极31、32的内部电极21及内部电极24形成两个内部电极。而通过连接用电极33连接内部电极21的内部电极23成为两种同极性导体的结果，使各内部电极21～24成为电容的相互对置的电极。
根据该结果，本实施例的叠层电容器10成为将端子电极31、32分别配置在长方体的六面体形状的电介质坯体12的四个侧面12B、12C内的两个侧面12B上的双端子构造的叠层电容器。而且，这些端子电极31、32中的端子电极31例如被连接CPU的电极侧，同时端子电极32例如被连接接地侧。即，将这些端子电极31、32分别连接到外部电路。
因此，例如在通过连接用电极33相互连接的相隔一个的内部电极21、23为+极时，通过连接用电极34相互连接的相隔一个的内部电极22、24为-极，则成为如下所示那样。即，如图1箭头所示的电流方向，在通过陶瓷层12A相邻的上下内部电极间，以具有电流在相互相反方向上流动的部分的形式，来配置这些内部电极21～24。
再有，作为这些内部电极21～24的材质，不仅可考虑作为易氧化金属材料的镍、镍合金、铜或铜合金，也可考虑以这些金属作为主要成分的材料。
下面，说明本实施例的叠层电容器10的作用。根据本实施例的叠层电容器10，在分别形成为平面状的内部电极21、22、23、24的相互之间，分别夹置陶瓷层12A，层积多个陶瓷层12A而形成电介质坯体12。将该电介质坯体12外侧上配置的两个端子电极31、32分别连接到两个内部电极21、24中的一个上。
而且，在这些内部导体内部电极21、24及同极性导体内部电极23、22中，分别形成突出到陶瓷层12A的端部的突出部21A、24A、23A、22A。
然后，如图1所示，产生沿层积方向相邻的导体间的电流为相反方向的部分，同时连接用电极33在电介质坯体12的外侧将内部电极21的突出部21A和内部电极23的突出部23A之间连接。此外，连接用电极34在电介质坯体12的外侧将内部电极24的突出部24A和内部电极22的突出部22A之间连接。
即，在本实施例中，连接用电极33使内部电极21和内部电极23之间连接，同时连接用电极34使内部电极24和内部电极22之间连接。此时，在沿这些内部电极21～24内的层积方向相邻的内部电极间，分别存在电流在相互相反方向上流动的部分。
具体地说，如图1的箭头所示，在内部电极21中电流从左侧向右侧流动时，在内部电极21的下侧相邻的内部电极22中产生从左右向中央流动的电流，在内部电极21、22的右侧部分中电流向相互相反方向流动。
此外，在内部电极22的下侧相邻的内部电极23中，产生从中央向左右扩散的电流，在内部电极22、23间使电流向相互相反方向流动。而且，在内部电极23的下侧相邻的内部电极24中，产生从左侧向右侧流动的电流，在内部电极23、24的左侧部分使电流向相互相反方向流动。
因此，在电流向相反方向上流动的部分产生使磁场抵消的作用，由此可以减少叠层电容器10自身具有的寄生电感，可产生降低等效串联电感(ESL)的效果。
因此，如图10所示，本实施例的电容器10例如适用于作为去耦电容器，可以并联连接到电源102和LSI上。该去耦电容器在可高速变动的负载电流的过度变动时，通过从该电容器10迅速充放电来将电流供给作为CPU等集成电路的LSI104。因此，可抑制电源电压的变动，可实现稳定电源的对策。
即，本实施例的叠层电容器10，可大幅度地降低ESL，可抑制电源电压的振动，如去耦电容器等那样，可适用于CPU的电源用电容器。
而且，在本实施例中，在内部电极21、22、23、24上分别形成突出部21A、22A、23A、24A，通过这些突出部21A、22A、23A、24A，连接到两个连接用电极33、34。因此，这些内部电极21、22、23、24分别被可靠地连接到两个连接用电极33、34上，因而可以进一步可靠地产生上述作用效果。
此外，在本实施例中，分别在沿内部电极21及内部电极23的层积方向相邻的位置上，相对于这些电极配置了极性不同的内部电极24及内部电极22。相反，分别在沿内部电极24及内部电极22的层积方向相邻的位置上，相对于这些电极配置了极性不同的内部电极21及内部电极23。
即，通过将内部电极21及内部电极23中的一个与内部电极24及内部电极22中的一个沿层积方向例如交替配置，可靠地产生作为叠层电容器10的功能，同时可产生上述作用效果。
第二实施例
下面，根据图4和图5来说明本发明的第二实施例的叠层电容器。再有，对与第一实施例中说明的部件相同的部件附以相同的标号，并省略重复的说明。
在第一实施例中，内部电极21～24的四种内部导体在电介质坯体12内被陶瓷层12A隔开并相互对置配置。而在本实施例的叠层电容器40中，在与第一实施例的陶瓷层12A内的大致同样的位置上存在形状大致相同的8种内部电极41～48。
即，如图4及图5所示，在电介质坯体12内的层积方向的规定高度位置，配置平面状的内部导体(第一内部导体)41。在电介质坯体12内，在隔着作为电介质片的陶瓷层12A的内部导体41的下方，配置平面状的内部导体(第二极性导体)42。同样，在电介质坯体12内，在隔着陶瓷层12A的内部导体42的下方配置平面状的内部导体(第一极性导体)43。
以下同样，在电介质坯体12内，分别隔着陶瓷层12A，同样依次配置内部导体44(第二极性导体)、内部导体(第一极性导体)45、内部导体(第二内部导体)46、内部导体(第一极性导体)47及内部导体(第二极性导体)48。而且，将这8种内部导体41～48以同样的排列进行重复，进行多次依次配置。
如图4所示，通过将导体从内部导体41的左侧部分向陶瓷层12A的左侧端部以与内部电极41宽度尺寸相同的宽度尺寸引出，在内部电极41中形成一个引出部41B。此外，通过将导体从内部电极46的右侧部分向陶瓷层12A的右侧端部以与内部电极46的宽度尺寸相同的宽度尺寸引出，在内部电极46中形成一个引出部46B。
然后，将连接到内部电极41的引出部41B的端子电极(第一端子电极)51如图5所示配置在电介质坯体12的左侧侧面12B上。将连接到内部电极46的引出部46B的端子电极(第二端子电极)52如图5所示配置在电介质坯体12的右侧侧面12B上。
除此以外，通过从内部电极41及内部电极47里侧的右端部向陶瓷层12A的里侧端部使导体各突出一处，在内部电极41中形成突出部(引出部)41A，同时在内部电极47中形成突出部(引出部)47A。在电介质坯体12外侧的里侧的侧面12C中，配置分别连接到这些内部电极41的突出部41A及内部电极47的突出部47A的连接用电极(第一连接用电极)53。
此外，通过从内部电极42及内部电极48的前侧的左端部向陶瓷层12A的前侧端部使导体各突出一处，在内部电极42中形成突出部(引出部)42A，同时在内部电极48中形成突出部(引出部)48A。在电介质坯体12外侧的前侧的侧面12C中，配置分别连接到这些内部电极42的突出部42A及内部电极48的突出部48A的连接用电极(第二中间连接用电极)54。
而且，通过从内部电极43及内部电极45里侧的左端部向陶瓷层12A的里侧端部使导体各突出一处，在内部电极43中形成突出部(引出部)43A，同时在内部电极45中形成突出部(引出部)45A。在电介质坯体12外测的里侧的侧面12C中，配置分别连接到这些内部电极43的突出部43A及内部电极45的突出部45A的连接用电极(第一中间连接用电极)55。
然后，通过从内部电极44及内部电极46里侧的中间向陶瓷层12A的里侧端部使导体各突出一处，在内部电极44中形成突出部44A，同时在内部电极46中形成突出部46A。在电介质坯体12外测的里侧的侧面12C中，形成这些内部电极44的突出部44A及内部电极46的突出部46A。在电介质坯体12的外侧的里侧侧面12C上，配置分别连接到这些内部电极44的突出部44A及内部电极46的突出部46A的连接用电极(第二中间连接用电极)56。
此外，通过从内部电极44及内部电极48的前侧的右端向陶瓷层12A的前侧端部使导体各突出一处，在内部电极44中形成突出部44B，同时在内部电极48中形成突出部48B。在电介质坯体12外侧的前侧侧面12C上配置分别连接到这些内部电极44的突出部44B及内部电极48的突出部48B的连接用电极(第二连接用电极)57。
而且，通过从内部电极45及内部电极47的前侧的中间向陶瓷层12A的前侧端部使导体各突出一处，在内部电极45中形成突出部45B，同时在内部电极47中形成突出部47B。在电介质坯体12外侧的前侧侧面12C上配置分别连接到这些内部电极45的突出部45B及内部电极47的突出部47B的连接用电极(第一中间连接用电极)58。
如上所述，例如在连接到CPU的电极侧的端子电极51和连接到接地侧的端子电极52之间流过电流时，通过连接用电极53、58、55使相互连接的相隔一个的内部电极41、47、45、43例如为+极。与此同时，通过连接用电极56、57、54使相互连接的相隔一个的内部电极46、44、48、42例如为-极。此时，与第一实施例同样，电流如图4的箭头所示的方向流动，在通过陶瓷层12A相邻的上下内部电极间，具有电流在相互相反方向上流动的部分。
即，本实施例的叠层电容器40也与第一实施例同样，将分别通过引出部41B、46B连接到端子电极51、52的内部电极41及内部电极46作为两个内部导体。
此外，通过连接用电极53、58、55连接到内部电极41的三片内部电极47、45、53为第一极性电极，通过连接用电极56、57、54连接到内部电极46的三片内部电极44、48、42为第二极性电极。作为其结果，各内部电极41～48成为电容器的相互对置的电极。
即，本实施例的叠层电容器40也与第一实施例同样，可大幅度地降低ESL，具有可以抑制电源电压波动等效果。此外，在本实施例中，将多个三片内部电极47、45、43和多个三片内部电极44、48、42构成的两种同极性导体分别依次配置在电介质坯体12内。而且，连接用电极53、58、55及连接用电极56、57、54将它们之间连接。
因此，不仅使本实施例的叠层电容器40的静电容量提高，而且进一步增大将磁场相互抵消的作用，电感进一步大幅度地减少，ESL进一步降低。
第三实施例
下面，根据图6及图7来说明本发明第三实施例的叠层电容器。再有，对与第一实施例及第二实施例中说明过的部件相同的部件附以相同的标号，并省略重复的说明。
在本实施例的叠层电容器60中，与第一实施例同样，四种内部导体在电介质坯体12内被陶瓷层12A隔开并相互对置配置。而且，在从四种内部导体内的上数第一至第三个内部导体，具有与第二实施例的内部电极41、42、43相同的构造，端子电极51、52也与第二实施例相同。
但是，如图6所示，上数第四个内部电极由通过从前侧延伸到里侧的槽分离绝缘的内部电极(分割导体)61和62构成。而且，通过从其中的内部电极61的右侧部分向陶瓷层12A右侧的端部将导体以与内部电极61宽度尺寸相同的宽度尺寸引出，将连接到端子电极52的一个引出部61B形成在内部电极61上。
除此以外，通过分别从内部电极61及内部电极62的前侧左端部向陶瓷层12A的前侧端部使导体各突出一处，在内部电极61中形成突出部(引出部)61A，同时在内部电极62中形成突出部(引出部)62A。
如图7所示，在电介质坯体12的外侧的里侧侧面12C上，配置分别连接到内部电极41的突出部41A及内部电极43的突出部43A的宽的连接用电极63。此外，在电介质坯体12的外侧的前侧侧面12C上，配置不仅连接这些内部电极61的突出部61A及内部电极62的突出部62A，而且还连接到内部电极42的突出部42A的宽的连接用电极64。
在本实施例的叠层电容器中，也与第一实施例及第二实施例同样，将分别通过引出部41B、61B连接到端子电极51、52的内部电极41及内部电极61作为两个内部导体。此外，在本实施例中，在向陶瓷层12A的层积方向投影时相互不重叠的位置配置内部电极41的突出部41A和内部电极43的突出部43A。但是，由于连接用电极63形成的宽，连接没有问题。
而且，在向陶瓷层12A的层积方向投影时以相互不重叠的位置配置内部电极42的突出部42A和内部电极61的突出部61A。由于连接用电极64形成得宽，所以这些部分的连接也没有问题。
而且，在本实施例中，虽然上数第四个内部电极由被槽分割的配置在同一面上的作为内部导体的内部电极61和相同极性的内部电极62构成，但它们之间由连接用电极64连接。因此，在本实施例中，如图6所示，即使在沿层积方向相邻的内部电极43和内部电极62之间，电流也向相互相反的方向流动。
在本实施例的叠层电容器60中，与其他实施例同样，可大幅度地降低ESL，具有可以抑制电源电压的波动等效果。
第四实施例
下面，将使用阻抗分析器进行比较第一实施例的叠层电容器和常规例的电容器之间的阻抗的实验的结果示出如下。
这里作为比较的常规例的电容器，使用图12及图13所示的叠层陶瓷电容器100。在图12所示的该叠层陶瓷电容器100中，将分别设置图13所示的两种内部导体114、116的陶瓷层112A交替层积，形成了电介质坯体112。在电介质坯体112的相互对置的两个侧面上，以分别引出的形式来形成这些内部导体114、116。但是，流过这些内部导体114、116的电流方向如箭头所示为相互相同的方向。
图8表示测定结果。如图8所示，在表示常规例的电容器特性的特性曲线A中，在频率超过10MHz 1.0E+07Hz的附近，有阻抗极大地降低并产生谐振的地方。相反，在表示实施例的叠层电容器10的特性的特性曲线B中，没有这样的地方，不产生谐振。
此外，在常规例的电容器中，ESL为1420pH，而在实施例的叠层电容器10中，ESL为382pH。即，证实了本实施例的叠层电容器10与常规例的电容器相比ESL被大幅度地降低。再有，如果象常规例的电容器那样ESL大，则如图11所示，在随着负载电流i的变动进行充放电时，电源电压V的变动增大，不能对应电源电压变动的高速化。
再有，该ESL是由公式 2 πfo = 1 / ( ESL · C ) 求出的，fo是自谐振频率，C是静电容量。此外，与自谐振频率fo中的等效串联电阻(ESR)的关系示于图9。而且，试验中使用的各电容器为3216型，静电容量在常规例的电容器时为0.105μF，在实施例的叠层电容器10时为0.101μF。这里，3216型指长为3.2mm、宽为1.6mm的尺寸的电容器。
第五实施例
图14至图17表示本发明第五实施例的叠层电容器210。如这些图所示，形成叠层电容器210以通过将陶瓷生片层积多片的层积体进行烧制所得的长方体状的烧结体的电介质坯体212作为主要部分。
即，电介质坯体212层积作为电介质层的烧制的陶瓷生片而形成。在该电介质坯体212内的层积方向的规定高度位置上，配置作为平面状的第一内部导体的内部导体214。在电介质坯体212内隔着作为电介质层的陶瓷层212A的内部导体214的下方，配置作为平面状的第二内部导体的内部导体216。
同样，在电介质坯体212内隔着陶瓷层212A的内部导体216的下方，配置平面状的内部导体(第一极性导体)218，以下同样，分别隔着陶瓷层212A，依次重复配置多个分别形成的内部导体214、内部导体216和内部导体218。
这些从内部导体214至内部导体218的三种内部导体在电介质坯体212内被陶瓷层212A隔开并且相互对置配置。而且，将这些从内部导体214至内部导体218的中心配置在与各陶瓷层212A的中心大致相同的位置，而从内部导体214至内部导体218的长宽尺寸分别小于对应的陶瓷层212A的边的长度。
而且，如图14所示，通过从内部导体214的左侧部分向陶瓷层212A的左侧端部使导体以与内部导体214的宽度尺寸相同的宽度尺寸突出，在内部导体214中形成引出部(第一端子用引出部)214A。除此以外，从该内部导体214的前侧部分和里侧部分分别向陶瓷层212A的前侧和里侧的端部，通过使导体各突出一处，在内部导体214中也形成两个连接用突出部(第一连接用引出部)215。
此外，从内部导体216的右侧部分向陶瓷层212A的右侧端部，通过使导体以与内部导体216的宽度尺寸相同的宽度尺寸突出，在内部导体216中形成引出部(第二端子用引出部)216A。
此外，从内部导体218的前侧部分和里侧部分分别向陶瓷层212A的前侧端部和里侧端部，通过使导体各突出一处，在内部导体218中形成两个连接用突出部(第三连接用引出部)219。
而且，如图15及图16所示，将连接到内部导体214的引出部214A的端子电极(第一端子电极)221配置在电介质坯体212外侧的左侧侧面212B上。而将连接到内部导体216的突出部216A的端子电极(第二端子电极)222配置在电介质坯体212外侧的右侧侧面212B上。
此外，将分别连接到内部导体214的两个突出部215及内部导体218的两个突出部219的图15所示的连接用电极223、224分别配置在电介质坯体212外侧的前侧侧面212C和里侧侧面212C上。即，两个连接用电极223、224在电介质坯体212的外侧将突出部215和突出部219之间进行连接。但是，这些连接用电极23、24仅以在电介质坯体212的外部将内部导体间进行连接为目的，而不连接到外部电路。
在本实施例中，在作为叠层电容器210的长方体的六面体形状的电介质坯体212的四个侧面212B、212C上，分别配置端子电极221、222及连接用电极223、224。
而且，为了使各内部导体214～218成为电容器的电极，将配置在左右侧面212B上的端子电极221、222中的端子电极221例如连接到CPU的电极上，同时将端子电极222例如连接到接地侧。
如图14及图16所示，例如在内部电极214为+极，同时与该内部导体214相邻的内部导体216为-极时，通过连接用电极223、224，与内部导体214连接的内部导体218为+极。
在本实施例的叠层电容器210中，连接到端子电极221的内部导体214通过连接用电极223、224连接至内部导体218，内部导体218具有与内部导体214同极性的功能。因此，在叠层电容器210内电流的流动路径变长，使叠层电容器210的等效串联电阻增加。
因此，该电容器210可取代电解电容器，适用于对开关电源的输出进行平滑等用途，通过多层化来实现进一步的大容量化。即，本实施例的叠层电容器210因ESR增加而可应用于包含开关电源的各种用途。
此外，根据本实施例，突出部215及突出部219分别被设置多个，同时在电介质坯体212的配置多个(例如两个)连接它们之间的连接用电极23、24。因此，内部导体214和内部导体218之间由这两个连接用电极223、224连接。其结果，接触部位增加，这些内部导体间被可靠地连接，不易产生接触不良等。
而且，根据本实施例，在电介质坯体212内层积多个内部导体214，所以不仅是ESR增大，而且可以通过适当设定内部导体214的层积数将ESR调整到任意的大小，所以可以将ESR控制在期望的值内。
具体地说，本实施例的叠层电容器210的等效电路示于图17。在该电路中，C是电容器，而R11～R1n是多个内部导体214各自具有的等效电阻，Rzi～Ran是多个内部导体216各自具有的等效电阻，n是内部导体214、216、218各自的层积数。再有，在图16中，各内部导体分别形成两片，但实际上分别层积多个。
从该电路图可了解到，通过将内部导体214增加任意数，将其他的内部导体216、218减少相应数，可以调整ESR而不改变整体的层积数。
而且，此时的基于内部导体214的层积数的ESR变化量示于图18。即，由该图可以了解到ESR随内部导体214的层积数而变化。
第六实施例
下面，根据图19来说明本发明的第六实施例的叠层电容器。再有，对与第五实施例中说明的部件相同的部件附以同一标号，并省略重复的说明。
如图19所示，在本实施例中，设置从内部导体214的里侧分别延伸到内侧的一对第一切入部231、以及形成在这一对1切入部之间从内部导体214的前侧延伸到内侧的第二切入部232，切入到内部导体214中。
这样，通过在内部导体214中设置多个切入部231、232，使电流的路径弯曲成锯齿形状，因而变得细长，使等效串联电阻增加的效果进一步增大。
第7实施例
下面，根据图20来说明本发明的第7实施例的叠层电容器。再有，对与第五实施例中说明的部件相同的部件附以同一标号，并省略重复的说明。
如图20所示，在本实施例中，除了引出部214A以外，内部导体214的部分宽度尺寸比引出部214A的宽度尺寸形成得窄。
即，通过将引出部214A的宽度尺寸维持一定的大小，可以确保将引出部214A可靠地连接在端子电极221上，同时通过将内部导体214的宽度尺寸形成得窄，来提高内部导体214的电阻，使增加等效串联电阻的效果进一步增大。
第八实施例
下面，根据图21及图22来说明本发明的第八实施例的叠层电容器。再有，对与第五实施例中说明的部件相同的部件附以同一标号，并省略重复的说明。
如图21及图22所示，作为本实施例的叠层电容器240的第一内部导体的内部导体244具有两个突出到陶瓷层212A前侧端部的突出部及两个突出到陶瓷层212A里侧端部的突出部(第一端子引出部)，即共具有4个突出部244A。此外，在该内部导体224中，除了突出部244A以外，在陶瓷层212A的左右端部形成了一对突出的连接用突出部(第一连接用引出部)245。
作为第二内部导体的内部导体246具有两个突出到陶瓷层212A前侧端部的端子用突出部及两个突出到陶瓷层212A里侧端部的端子用突出部(第二端子用引出部)，即共具有4个端子用突出部246A。但是，将这些端子用突出部246相对于端子用突出部244A错开配置，以便获得与端子用突出部244A不重叠的位置。
而且，作为第一极性电极的内部导体248具有分别突出到陶瓷层212A的左右端部的连接用突出部(第三连接用引出部)249。而且，如图22所示，配置在电介质坯体212外侧的左右端上的一对连接用电极(第一连接用电极)253、254在电介质坯体212的外侧将连接用突出部245和连接用突出部249之间进行连接。
如图22所示，在电介质坯体212的外侧，配置八个端子电极251、252，一侧配置四个，可分别连接到外部电路。即，本实施例的叠层电容器240是多端子型叠层电容器，使用时相邻的端子电极251、252之间的极性相反。具体地说，分为连接到端子用突出部244A的端子电极251的组和连接到端子用突出部246A的端子电极252的组，并分别连接到外部电路。
在本实施例中，连接到端子电极251的内部导体244通过连接用电极253、254连接到内部导体248，内部导体248具有与内部导体244同极性的功能。因此，在叠层电容器240内电流的流动路径变长，叠层电容器240的等效串联电阻增加。
其结果，与第五实施例同样，本实施例的叠层电容器240可应用于包含开关电源的各种用途。
第九实施例
下面，根据图23来说明本发明的第九实施例的叠层电容器。再有，对与第五实施例中说明的部件相同的部件附以同一标号，并省略重复的说明。
如图23所示，在本实施例中，与第五实施例同样，有内部导体(第一内部导体)214、内部导体(第二内部导体)216及内部导体(第一极性电极)218。但是，在本实施例中，内部导体214上形成的连接用突出部(第一连接用引出部)215仅形成向陶瓷层212A的里侧端部突出的一个突出部。而内部导体218上形成的连接用突出部(第三连接用引出部)219也仅形成一个，与突出部215一起向陶瓷层212A的里侧端部突出。
与此相对，在内部导体216中，形成向陶瓷层212A前侧端部突出的一个连接用突出部(第二连接用引出部)217。然后，在电介质坯体212内隔着陶瓷层212A的内部导体218的下方，配置相同平面状的内部导体(第二极性导体)260，在该内部导体260中，形成向陶瓷层212A的前侧端部突出的一个连接用突出部(第四连接用引出部)261。
而且，与图15所示的第五实施例同样，在本实施例中，也将端子电极221、222配置在电介质坯体212的左右侧面。此外，将连接用电极223、224分别配置在电介质坯体212的前侧侧面和里侧侧面。连接用电极(第二连接用电极)223与内部导体216和260相连接，连接用电极224(第一连接用电极)与内部导体214和218相连接。这些连接用电极223和224被配置在电介质坯体212的外侧。
即，在本实施例中，不仅将连接到一个端子电极上的内部导体214连接到作为第一极性电极的内部导体218，而且将连接到另一端子电极上的内部导体216也连接到作为第二极性电极的内部导体260。其结果，不仅使ESR进一步增大，而且使ESR的控制幅度扩大。
第一0实施例
使用阻抗分析器进行比较第五实施例的叠层电容器和常规例的电容器之间的阻抗的试验的结果如下。
这里作为比较的常规例的电容器，使用图12及图13所示的叠层电容器100。常规的多层的叠层电容器100的等效电路图如图25所示。即，作为电容器电路一个电极的内部导体自身的等效电阻用RC1～RCN表示，而作为另一个电极的内部导体自身的等效电阻用RD1～RDN表示，n表示各个内部导体的片数。而且，从RC1～RCN及RD1～RDN分别被并联配置可知，整体的ESR与层积数成反比减少。
分别对于第五实施例的叠层电容器和常规的叠层电容器测定阻抗特性的结果示于图24。在表示常规例的电容器特性的特性曲线A中，在频率超过1000KHz的附近，有阻抗极大幅度地下降并产生谐振的地方，而在表示实施例的叠层电容器210的特性的特性曲线B中，没有这样的地方，不产生谐振。
此外，测定这些试验材料的等效串联电阻的结果，常规例的电容器的等效串联电阻(ESR)值是3.0mΩ。与此相对，实施例的叠层电容器210的等效串联电阻是56.5mΩ。即，证实了实施例的叠层电容器210的ESR比以往例的电容器明显增加。
再有，该ESR的值是图9所示的自谐振频率fo的值。这里，在该图中，ESR是等效串联阻抗，C是静电容量。此外，试验中使用的各电容器是3216型，静电容量都为10μF，这里，3216型指长度为3.2mm、宽度为1.6mm尺寸的电容器。
再有，本发明不限于上述实施例，在本发明的范围内可以进行各种改变。
例如，内部导体(内部电极、包含同极性电极)的片数不限于上述实施例的叠层电容器的片数，也可以使片数更多，也可以任意变更层积方法中的内部导体的顺序。而且，内部导体的构造也不限定于上述实施例中说明的构造，例如，也可以增加端子电极的数目，使切入部的数目为四个以上的数目。

Claims (19)

1.一种叠层电容器，包括：
至少两个第一内部导体和第二内部导体，形成平面状；
至少两个第一极性导体和第二极性导体，形成平面状；
电介质坯体，在这些导体的相互之间分别夹置电介质片，层积多个电介质片而形成；
第一端子电极，配置在所述电介质坯体的外侧，可连接到外部电路，并且连接到所述第一内部导体；
第二端子电极，配置在所述电介质坯体的外侧，可连接到所述外部电路，并且连接到所述第二内部导体；
第一连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第一内部导体和所述第一极性导体之间在所述电介质坯体的外侧连接；以及
第二连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第二内部导体和所述第二极性导体之间在所述电介质坯体的外侧连接。
2.如权利要求1所述的叠层电容器，其特征在于，
在所述第一内部导体中，除了用于与所述第一端子电极连接的第一端子用引出部以外，还形成用于连接到所述第一连接用电极的第一连接用引出部；
在所述第二内部导体中，除了用于与所述第二端子电极连接的第二端子用引出部以外，还形成用于连接到所述第二连接用电极的第二连接用引出部；
在所述第一极性导体中，形成用于连接到所述第一连接用电极的第三连接用引出部；
在所述第二极性导体中，形成用于连接到所述第二连接用电极的第四连接用引出部。
3.如权利要求1所述的叠层电容器，其特征在于，
在所述第一内部导体和所述第一极性导体之间，夹置所述电介质片来配置第二极性导体；
在所述第二极性导体和所述第二内部导体之间，配置所述第一极性导体。
4.如权利要求1所述的叠层电容器，其特征在于，
所述第一和第二内部导体、以及所述第一和第二极性导体***在所述电介质片中间，并分别在层积方向上形成多个。
5.一种叠层电容器，包括：
至少两个第一内部导体和第二内部导体，形成平面状；
多个第一极性导体，形成平面状；
多个第二极性导体，形成平面状；
电介质坯体，在这些导体的相互之间分别夹置电介质片，层积多个电介质片而形成；
第一端子电极，配置在所述电介质坯体的外侧，可连接到所述外部电路，并且连接到所述第一内部导体；
第二端子电极，配置在所述电介质坯体的外侧，可连接到外部电路，并且连接到所述第二内部导体；
第一连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第一内部导体和所述第一极性导体中的某一个之间在所述电介质坯体的外侧连接；
第二连接用电极，产生沿层积方向相邻的所述导体间的电流方向为相互反向的部分，并且将所述第二内部导体和所述第二极性导体中的某一个之间在所述电介质坯体的外侧连接；
第一中间连接用电极，产生沿层积方向相邻的导体间的电流方向为相互反向的部分，并且将所述第一极性导体的相互之间在所述电介质坯体的外侧连接；以及
第二中间连接用电极，产生沿层积方向相邻的导体间的电流方向为相互反向的部分，并且将所述第二极性导体的相互之间在所述电介质坯体的外侧连接。
6.如权利要求5所述的叠层电容器，其特征在于，
在所述第一内部导体、所述第二内部导体、所述第一极性导体和所述第二极性导体中，形成用于与所述第一端子电极、第二端子电极、第一连接用电极、第二连接用电极、第一中间连接用电极和/或第二中间连接用电极中的某一个相连接的引出部。
7.一种叠层电容器，其特征在于，
所述第一内部导体和第二内部导体中的至少一个由同一平面上绝缘的至少两个分割导体来构成；
这些所述分割导体连接到宽的所述第一连接用电极或第二连接用电极。
8.一种叠层电容器，包括：
电介质坯体，层积电介质层而形成；
至少一对第一端子电极和第二端子电极，配置在电介质坯体的外侧并可分别连接到外部电路；
第一内部导体，平面状地配置在所述电介质坯体内，并连接到所述第一端子电极；
第二内部导体，平面状地配置在所述电介质坯体内，并连接到所述第二端子电极，不连接所述第一内部导体；
至少一个第一极性导体，与所述第一内部导体和所述第二内部导体之间，用所述电介质层来隔离，配置在所述电介质坯体内；以及
第一连接用电极，配置在所述电介质坯体的外侧，将所述第一内部导体和所述第一极性导体相连接。
9.如权利要求8所述的叠层电容器，其特征在于，
除了所述第一极性导体以外，还有第二极性导体，与所述第一内部导体和所述第二内部导体之间，用所述电介质层来隔离，配置在所述电介质坯体内；
在所述电介质坯体的外侧，形成将所述第二内部导体和所述第二极性导体相连接的第二连接用电极。
10.如权利要求8所述的叠层电容器，其中，在所述第一内部导体中，形成用于连接到所述第一端子电极的第一端子用引出部，同时形成用于连接到所述第一连接用电极的第一连接用引出部。
11.如权利要求9所述的叠层电容器，其中，在所述第二内部导体中，形成用于连接到所述第二端子电极的第一端子用引出部，同时形成用于连接到所述第二连接用电极的第二连接用引出部。
12.如权利要求10所述的叠层电容器，其中，在所述第一极性导体中，形成用于连接到所述第一连接用电极的第三连接用引出部。
13.如权利要求11所述的叠层电容器，其中，在所述第二极性导体中，形成用于连接到所述第二连接用电极的第四连接用引出部。
14.如权利要求8所述的叠层电容器，其中，在所述电介质坯体的内部，形成多个所述第一内部导体和第二内部导体。
15.如权利要求8所述的叠层电容器，其中，在所述第一内部导体和/或第二内部导体中，形成切口。
16.如权利要求8所述的叠层电容器，其中，通过多个所述第一连接用电极来连接所述第一内部导体和所述第一极性导体。
17.如权利要求8所述的叠层电容器，其中，在所述电介质坯体的外部，配有多个所述第一端子电极和多个所述第二端子电极；
在所述第一内部导体中，形成分别连接所述多个所述第一端子电极的多个第一端子用引出部；
在所述第二内部导体中，形成分别连接所述多个所述第二端子电极的多个第二端子用引出部。
18.如权利要求10所述的叠层电容器，其中，除了所述第一端子用引出部以外，所述第一内部导体的至少一部分宽度比所述第一端子用引出部的宽度窄。
19.一种叠层电容器，包括：
电介质坯体，层积电介质片而形成；
一对第一端子电极和第二端子电极，配置在所述电介质坯体的外部，并相互绝缘；
至少一个第一连接用电极，配置在所述电介质坯体的外部，与所述第一端子电极和第二端子电极绝缘；
第一内部电极，夹置所述电介质片层积在所述电介质坯体的内部，连接到所述第一端子电极；
第二内部电极，夹置所述电介质片层积在所述电介质坯体的内部，连接到所述第二端子电极；以及
第一极性导体，夹置所述电介质片层积在所述电介质坯体的内部，连接到所述第一连接用电极，并连接到所述第一内部电极。
CNB021399638A 2001-12-03 2002-12-03 叠层电容器 Expired - Lifetime CN100431067C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP368549/2001 2001-12-03
JP2001368549A JP3746989B2 (ja) 2001-12-03 2001-12-03 積層コンデンサ
JP368548/2001 2001-12-03
JP368548/01 2001-12-03
JP2001368548A JP3727575B2 (ja) 2001-12-03 2001-12-03 積層コンデンサ
JP368549/01 2001-12-03

Publications (2)

Publication Number Publication Date
CN1427429A true CN1427429A (zh) 2003-07-02
CN100431067C CN100431067C (zh) 2008-11-05

Family

ID=26624838

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021399638A Expired - Lifetime CN100431067C (zh) 2001-12-03 2002-12-03 叠层电容器

Country Status (3)

Country Link
US (1) US6765781B2 (zh)
CN (1) CN100431067C (zh)
TW (1) TWI266342B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841592B (zh) * 2005-03-31 2010-05-12 Tdk株式会社 叠层电容器
CN101004972B (zh) * 2006-01-17 2010-05-19 Tdk株式会社 叠层型穿心电容器阵列
CN101009157B (zh) * 2006-01-26 2010-06-02 Tdk株式会社 积层电容器
CN101393798B (zh) * 2007-09-21 2011-03-30 Tdk株式会社 层叠型陶瓷元件及其安装结构
CN101206952B (zh) * 2006-12-14 2011-09-07 Tdk株式会社 叠层电容器
CN101533712B (zh) * 2008-03-14 2011-09-14 Tdk株式会社 层叠电容器及层叠电容器的安装构造
CN101436466B (zh) * 2007-11-15 2011-12-21 Tdk株式会社 层叠电容器
CN104112589A (zh) * 2013-04-22 2014-10-22 三星电机株式会社 多层陶瓷电容器及其用于安装的板
CN104299782A (zh) * 2013-07-15 2015-01-21 三星电机株式会社 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
CN104715924A (zh) * 2015-03-16 2015-06-17 广东风华高新科技股份有限公司 多层陶瓷电容器
CN104715922A (zh) * 2013-12-16 2015-06-17 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN105023750A (zh) * 2014-04-21 2015-11-04 三星电机株式会社 多层陶瓷电容器
CN112420388A (zh) * 2019-08-23 2021-02-26 太阳诱电株式会社 层叠陶瓷电容器、电路板和层叠陶瓷电容器的制造方法
CN114464457A (zh) * 2022-01-30 2022-05-10 华南师范大学 一种具有宽带性能的芯片电容器
CN114586120A (zh) * 2019-10-18 2022-06-03 阿莫技术有限公司 复合器件

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
JP2004253425A (ja) * 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
US6992387B2 (en) * 2003-06-23 2006-01-31 Intel Corporation Capacitor-related systems for addressing package/motherboard resonance
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP4097268B2 (ja) * 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
KR100568310B1 (ko) * 2004-09-08 2006-04-05 삼성전기주식회사 적층형 칩 캐패시터
JP4287822B2 (ja) * 2005-01-25 2009-07-01 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4209879B2 (ja) * 2005-09-30 2009-01-14 Ｔｄｋ株式会社 積層コンデンサの製造方法
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4049181B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
US7283348B2 (en) * 2005-12-22 2007-10-16 Tdk Corporation Multilayer capacitor
US7088569B1 (en) * 2005-12-22 2006-08-08 Tdk Corporation Multilayer capacitor
US7292429B2 (en) 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
US7911315B2 (en) * 2006-07-28 2011-03-22 Honeywell International Inc. Miniature pressure sensor assembly for catheter
US20080165468A1 (en) * 2007-01-05 2008-07-10 Avx Corporation Very low profile multilayer components
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
JP4475298B2 (ja) * 2007-07-09 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR100925603B1 (ko) * 2007-09-28 2009-11-06 삼성전기주식회사 적층형 캐패시터
KR100916476B1 (ko) * 2007-11-30 2009-09-08 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
JP4539713B2 (ja) * 2007-12-11 2010-09-08 Ｔｄｋ株式会社 積層コンデンサアレイ
JP4428446B2 (ja) * 2007-12-28 2010-03-10 Ｔｄｋ株式会社 積層コンデンサ
JP4475338B2 (ja) * 2008-02-14 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
KR100935994B1 (ko) * 2008-04-01 2010-01-08 삼성전기주식회사 적층형 칩 커패시터
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP4835686B2 (ja) * 2008-12-22 2011-12-14 Ｔｄｋ株式会社 積層コンデンサ
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
KR101141328B1 (ko) * 2009-03-17 2012-05-03 삼성전기주식회사 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
JP2012156193A (ja) 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
CN102172526B (zh) * 2011-03-15 2013-02-13 中国汽车技术研究中心 用于脱除稀燃发动机尾气中的氮氧化物存储还原催化剂及制备方法
DE102012104033A1 (de) 2012-05-08 2013-11-14 Epcos Ag Keramischer Vielschichtkondensator
CN102790599B (zh) * 2012-07-30 2015-09-09 华为技术有限公司 滤波器
JP2015084399A (ja) * 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
US10340082B2 (en) 2015-05-12 2019-07-02 Capacitor Sciences Incorporated Capacitor and method of production thereof
WO2015175558A2 (en) 2014-05-12 2015-11-19 Capacitor Sciences Incorporated Energy storage device and method of production thereof
US10347423B2 (en) 2014-05-12 2019-07-09 Capacitor Sciences Incorporated Solid multilayer structure as semiproduct for meta-capacitor
US9852941B2 (en) 2014-10-03 2017-12-26 Analog Devices, Inc. Stacked conductor structure and methods for manufacture of same
SG11201703441YA (en) * 2014-11-04 2017-05-30 Capacitor Sciences Inc Energy storage devices and methods of production thereof
KR102029498B1 (ko) 2014-11-07 2019-10-07 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
RU2017128756A (ru) 2015-02-26 2019-03-27 Кэпэситор Сайенсиз Инкорпорейтед Самовосстанавливающийся конденсатор и способы его получения
US9932358B2 (en) 2015-05-21 2018-04-03 Capacitor Science Incorporated Energy storage molecular material, crystal dielectric layer and capacitor
US9941051B2 (en) 2015-06-26 2018-04-10 Capactor Sciences Incorporated Coiled capacitor
US10026553B2 (en) 2015-10-21 2018-07-17 Capacitor Sciences Incorporated Organic compound, crystal dielectric layer and capacitor
KR102198540B1 (ko) 2015-11-25 2021-01-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101740825B1 (ko) 2015-12-04 2017-05-26 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10305295B2 (en) 2016-02-12 2019-05-28 Capacitor Sciences Incorporated Energy storage cell, capacitive energy storage module, and capacitive energy storage system
US9978517B2 (en) 2016-04-04 2018-05-22 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US10153087B2 (en) 2016-04-04 2018-12-11 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
EP3520126A4 (en) * 2016-09-27 2020-05-27 Perkinelmer Health Sciences Canada, Inc RADIO FREQUENCY CAPACITORS AND GENERATORS AND OTHER DEVICES USING THE SAME
US10395841B2 (en) 2016-12-02 2019-08-27 Capacitor Sciences Incorporated Multilayered electrode and film energy storage device
KR20210079931A (ko) * 2019-12-20 2021-06-30 삼성전기주식회사 적층형 전자 부품

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JP2878919B2 (ja) * 1991-12-30 1999-04-05 韓國電子通信研究院 高周波ノイズ除去用チップ型キャパシター
JPH0653075A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp 平衡線路用積層セラミックコンデンサ
JPH0897070A (ja) 1994-09-22 1996-04-12 Kyocera Corp セラミックコンデンサ
JP3180681B2 (ja) * 1996-07-19 2001-06-25 株式会社村田製作所 積層セラミックコンデンサ
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841592B (zh) * 2005-03-31 2010-05-12 Tdk株式会社 叠层电容器
CN101004972B (zh) * 2006-01-17 2010-05-19 Tdk株式会社 叠层型穿心电容器阵列
CN101009157B (zh) * 2006-01-26 2010-06-02 Tdk株式会社 积层电容器
CN101206952B (zh) * 2006-12-14 2011-09-07 Tdk株式会社 叠层电容器
CN101393798B (zh) * 2007-09-21 2011-03-30 Tdk株式会社 层叠型陶瓷元件及其安装结构
CN101436466B (zh) * 2007-11-15 2011-12-21 Tdk株式会社 层叠电容器
CN101533712B (zh) * 2008-03-14 2011-09-14 Tdk株式会社 层叠电容器及层叠电容器的安装构造
CN104112589B (zh) * 2013-04-22 2018-03-16 三星电机株式会社 多层陶瓷电容器及其用于安装的板
CN104112589A (zh) * 2013-04-22 2014-10-22 三星电机株式会社 多层陶瓷电容器及其用于安装的板
CN104299782A (zh) * 2013-07-15 2015-01-21 三星电机株式会社 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
CN104299782B (zh) * 2013-07-15 2018-04-06 三星电机株式会社 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
CN104715922A (zh) * 2013-12-16 2015-06-17 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
US9595385B2 (en) 2013-12-16 2017-03-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board with the same mounted thereon
CN104715922B (zh) * 2013-12-16 2017-10-31 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN105023750A (zh) * 2014-04-21 2015-11-04 三星电机株式会社 多层陶瓷电容器
CN104715924A (zh) * 2015-03-16 2015-06-17 广东风华高新科技股份有限公司 多层陶瓷电容器
CN104715924B (zh) * 2015-03-16 2017-10-27 广东风华高新科技股份有限公司 多层陶瓷电容器
CN112420388A (zh) * 2019-08-23 2021-02-26 太阳诱电株式会社 层叠陶瓷电容器、电路板和层叠陶瓷电容器的制造方法
CN114586120A (zh) * 2019-10-18 2022-06-03 阿莫技术有限公司 复合器件
CN114464457A (zh) * 2022-01-30 2022-05-10 华南师范大学 一种具有宽带性能的芯片电容器

Also Published As

Publication number Publication date
US6765781B2 (en) 2004-07-20
CN100431067C (zh) 2008-11-05
TW200300948A (en) 2003-06-16
TWI266342B (en) 2006-11-11
US20030102502A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
CN1427429A (zh) 叠层电容器
CN1993783A (zh) 多层电容器及其安装结构
CN1530977A (zh) 叠层电容器
CN1288682C (zh) 电解电容器和内装电解电容器的电路基板及其制造方法
CN100345364C (zh) 电源单元及具有该单元的电源***
CN1196215C (zh) 板状电池和电子仪器
CN1225754C (zh) 薄膜电容器的制造方法
CN1400615A (zh) 固体电解电容器及其制造方法
CN2415463Y (zh) 储放电装置的低内阻汇流结构
CN1462457A (zh) 平面线圈及平面变压器
CN1179028A (zh) 电源转换装置
CN1396674A (zh) 叠层介电滤波器
CN1168006A (zh) 高频滤波器
CN1805087A (zh) 叠层电容器和叠层电容器的等效串联电阻调整方法
CN1523620A (zh) 层叠电容器
CN1542879A (zh) 具有独特形状的端子的片型固态电解电容器及其生产方法
CN101047236A (zh) 集电体、负极和电池
CN1229879C (zh) 压电变压器
CN1858981A (zh) 电源调整电路及半导体器件
CN1171505C (zh) 磁控管驱动电源
CN1905362A (zh) 电涌吸收元件和电涌吸收电路
CN1393044A (zh) 层叠带通滤波器、高频无线设备及层叠带通滤波器的制造方法
CN1702949A (zh) 开关电源装置
CN1409334A (zh) 陶瓷电容器
CN1499544A (zh) 片式电容和用它的ic插座、片式电容的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081105

CX01 Expiry of patent term