CN1401142A - 薄膜晶体管的制造方法和液晶显示装置 - Google Patents
薄膜晶体管的制造方法和液晶显示装置 Download PDFInfo
- Publication number
- CN1401142A CN1401142A CN01805072.7A CN01805072A CN1401142A CN 1401142 A CN1401142 A CN 1401142A CN 01805072 A CN01805072 A CN 01805072A CN 1401142 A CN1401142 A CN 1401142A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- manufacturing thin
- thin film
- mask
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 33
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 126
- 238000000034 method Methods 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 150000002500 ions Chemical class 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 52
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 24
- 239000012467 final product Substances 0.000 description 16
- 229940090044 injection Drugs 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供下述的薄膜晶体管的制造方法和利用该制造方法制造的液晶显示装置，其中，使含有臭氧的水与在基板上形成的半导体膜的表面接触以便在该表面上形成表面氧化层，通过在至少已露出的半导体膜的表面上形成了表面氧化层的状态下除去为了刻蚀、杂质离子注入等而形成的掩模来保护半导体膜的表面。
Description
技术领域
本发明涉及薄膜晶体管的制造方法和液晶显示元件。
背景技术
提供给液晶显示元件的薄膜晶体管(TFT)由在玻璃等的绝缘基板上形成的硅膜等构成，作为液晶显示元件的像素中设置的开关元件或***电路部分中形成的驱动元件来使用。作为构成TFT的硅膜，大多使用非晶硅膜，但近年来越来越多地使用具有更好的特性的多晶硅膜，现在在这方面正在进行很多的开发工作。
以下，作为薄膜晶体管的制造方法的一个现有例，一边参照图6，一边说明到栅绝缘膜淀积工序为止的顶栅型的多晶硅FET的制造方法。
首先，在基板31的整个面上淀积非晶硅膜，使其结晶后得到多晶硅膜32(图6(a))。其次，为了使多晶硅膜32成为晶体管的半导体层而将其加工成规定的岛状图形。通常，如以下那样进行该构图。最初，在多晶硅膜32上涂敷光致抗蚀剂并使其干燥后，进行曝光和显影，形成规定的抗蚀剂图形34(图6(b))。其次，将抗蚀剂图形34作为掩模，部分地刻蚀并除去多晶硅膜32(图6(c))。其后，将抗蚀剂图形34浸渍于剥离液中而将其除去(图6(d))。淀积SiO2膜35作为栅绝缘膜，使之覆盖这样得到的规定图形的多晶硅膜32(图6(e))。
此外，在多晶硅TFT的制造方法中，有时使用对多晶硅膜直接注入杂质的工艺。一边参照图7，一边说明该工艺的一个现有例。
与上述的现有例同样地，在基板31上将多晶硅膜32形成为岛状(图7(a))。只在该多晶硅膜的规定的区域中有选择地进行磷(P)等的杂质注入。首先，在多晶硅膜32上涂敷光致抗蚀剂并使其干燥后，进行曝光和显影，在未注入杂质的区域(成为沟道的区域)上形成抗蚀剂图形34(图7(b))。其次，将抗蚀剂图形34作为掩模，在多晶硅膜32中注入例如磷离子等的杂质离子38，形成杂质注入区(成为源、漏的区域)37(图7(c))。其后，浸渍于剥离液中等以除去抗蚀剂图形34(图7(d))。淀积SiO2膜35作为栅绝缘膜，使之覆盖注入了这样得到的杂质的多晶硅膜32(图7(e))。
如果用上述的图6、图7中示出的方法制造多晶硅TFT，则由于在抗蚀剂剥离工序中多晶硅暴露于剥离液中，故多晶硅的表面或是发生化学方面的变质、或是因剥离液中的碱成分而轻微地被刻蚀。此外，也有在剥离液或抗蚀剂的成分残留在多晶硅的表面上的情况下直接进入下一道工序的情况。其结果是，产生了引起导通电流的不足、阈值电压的变动那样的TFT特性的恶化的问题。特别是在液晶显示装置中使用的薄膜晶体管的情况下，希望在大型基板的整个区域中抑制TFT的上述性能恶化以确保制品的可靠性。
发明的公开
因此，本发明的目的在于提供实现在特性和可靠性方面良好的薄膜晶体管用的制造方法，此外，其目的在于提供使用了该方法的液晶显示装置。
本发明的薄膜晶体管的制造方法的特征在于包含下述工序：使含有臭氧的水与在基板上形成的半导体膜的表面接触以便在上述表面上形成表面氧化层的工序；在上述半导体膜上直接形成或经过其它膜形成规定图形的掩模的工序；进行从使用上述掩模进行刻蚀和杂质离子的注入中选出的某一处理的工序；以及在至少已露出的上述半导体膜的表面上形成了上述表面氧化层的状态下除去上述掩模的工序。
按照本发明的制造方法，由于表面氧化层存在的缘故，半导体膜不会直接暴露于剥离液中。于是，可抑制半导体膜的变质或被侵蚀。此外，也可抑制掩模或剥离液的成分残留于半导体膜上。再者，在本发明的制造方法中，由于使用了含有臭氧的水，故可快速且均匀地使半导体膜的表面氧化。因而，使用含有臭氧的水的本发明的制造方法特别适合于使用大型基板的液晶显示装置的制造。
在上述制造方法中，虽然也可使表面氧化层按原样留下来，但最好还包含在除去了掩模后除去表面氧化层的工序。这是因为，即使上述成分等的污染物残留在表面氧化层上，也可在除去表面氧化层的同时除去该污染物。
在上述制造方法中，也可再实施在形成表面氧化层之前除去半导体膜的表面层的工序。如果预先除去污染物，则可使半导体膜的表面保持得更为清洁。
表面氧化层的厚度为0.5nm～5nm、特别是1nm～5nm是合适的。如果该厚度太薄，则难以充分地得到表面保护的效果。另一方面，如果该厚度太厚，则虽然能不变地得到保护半导体膜的表面的效果，但在除去表面氧化层的工序中，有时玻璃面等其它的露出面被刻蚀，从而带来麻烦。
作为图形掩模，大多使用光致抗蚀剂。此时，在光致抗蚀剂被除去时，使用碱性剥离液即可。
作为半导体膜，通常使用从多晶硅膜和非晶硅膜中选出的至少一方。但是，特别是如果将本发明应用于多晶硅膜，则可得到较大的效果。多晶硅膜与非晶硅膜相比，虽然在电特性方面较为良好，但容易受到表面污染的影响。
本发明的应用中较为理想的代表性的工序是使用掩模的半导体膜的处理(刻蚀、杂质离子的注入)。但是，本发明不限于此，只要是必须在半导体膜的表面已露出的状态下除去掩模的工序，都可同样地适用。例如，在半导体膜上经至少1层绝缘膜形成规定图形的掩模并使用该掩模来刻蚀绝缘膜的工序中，由于绝缘膜被刻蚀的缘故，半导体膜的表面露出。因而，即使在该工序中，在刻蚀后除去掩模时，也最好利用与含有臭氧的水的接触在至少已露出的半导体层的表面上形成表面氧化层。
这样，在本发明的制造方法中，虽然也可在半导体膜上直接形成掩模，但不限于此，也可在半导体膜与掩模之间介入1或2个以上的层。此外，表面氧化层最好在掩模除去之前形成，但根据实施形态的情况，不一定必须在掩模之前形成。
本发明中公开的液晶显示装置的特征在于具备应用本发明的制造方法制造的薄膜晶体管。该液晶显示装置通常具备在玻璃基板上配置的薄膜晶体管阵列，反映了由本发明的制造方法得到的薄膜晶体管的良好的特性和可靠性。
附图的简单的说明
图1是示出本发明的制造方法的一种形态的工序图。
图2是示出本发明的制造方法的另一形态的工序图。
图3是示出本发明的制造方法的又一形态的工序图。
图4是示出应用了图3中示出的实施形态制造的TFT的一例的剖面图。
图5是示出应用了本发明的一种形态得到的TFT和现有的TFT中的漏电流与栅电压的依赖关系的图。
图6是示出现有的TFT制造工序的一例的工序图。
图7是示出现有的TFT制造工序的另一例的工序图。
发明的实施形态
以下，一边参照附图，一边详细地说明本发明的实施形态。
(第1实施形态)
〔硅薄膜的刻蚀加工〕
作为第1实施形态，说明将本发明应用于多晶硅TFT的制造工序中的多晶硅膜的刻蚀工序的例子。
首先，如以下那样在玻璃基板1上形成多晶硅膜2(图1(a))。虽然省略了图示，但也可在玻璃基板(例如，康宁公司制品#1737)上为了防止杂质的扩散、根据需要覆盖SiO2膜。在该玻璃基板1上，例如利用减压CYD法形成膜厚为30～150nm的非晶硅膜，其次，例如利用使用了XeCl受激准分子激光的激光退火使非晶硅膜结晶来得到多晶硅膜2。
其次，使多晶硅膜2的表面氧化，形成厚度约为1～5nm的表面氧化层3(图1(b))。在表面氧化层的形成中，使用溶解了臭氧的水(臭氧水)。如果使用臭氧水，则可形成在基板的整个面上厚度的均匀性良好的表面氧化层3而不对多晶硅膜2造成损伤。而且，能以低成本实施由臭氧水进行的氧化。此外，由于臭氧水具有清洗作用，故由臭氧水进行的氧化也可兼作清洗工序，除去基板表面的微粒等的污物。例如，最好一边使基板旋转，一边使臭氧水滴到多晶硅膜的表面上。
臭氧水中的臭氧浓度最好为5mg/L以上。如果臭氧浓度过低，则有时表面氧化层的厚度不够。臭氧浓度的上限不作特别的限定。但是，如果臭氧浓度过高，则由于为了确保装置的耐久性而必须使用特殊的材料或涂层，故臭氧浓度在25mg/L以下是合适的。臭氧浓度为5mg/L～25mg/L时的处理时间为几秒即可，但如果例如进行10秒～3分钟的处理，则可得到足够厚度的氧化层。
再有，在表面氧化层的形成之前，可使多晶硅膜的表面与稀氢氟酸或缓冲氢氟酸等接触，预先除去该膜的表面层。这是因为这样做可进一步提高多晶硅膜表面的清洁度。
其次，利用光刻和刻蚀，实施只在形成TFT的区域中留下多晶硅膜2用的工序。在光刻工序中，首先用旋转涂敷等的方法涂敷光致抗蚀剂，利用曝光、显影得到规定的抗蚀剂图形4(图1(c))。作为抗蚀剂图形，例如使用正型光致抗蚀剂(东京应化工业(株)制品：OFPR-800等)，膜厚例如约为2微米，预烘烤温度例如约90℃即可。在曝光后的显影中，例如可使用有机碱显影液(东京应化工业(株)制品：NMD-W等)。
在刻蚀工序中，进行多晶硅膜2的刻蚀，只在被抗蚀剂图形4覆盖的区域中留下多晶硅膜2。作为刻蚀方法，例如使用由CF4等的气体进行的干法刻蚀(RIE、ICP、CDE(化学干法刻蚀)等)即可。接着，剥离抗蚀剂图形4(图1(d))。可使用例如加温到80℃的剥离液(东京应化工业(株)制品：104剥离液等)来进行该剥离。具体地说，在将每块基板暴露于剥离液中后，用异丙醇和水进行清洗，再使其干燥即可。
其次，暴露于稀氢氟酸中，刻蚀并除去表面氧化层3(图1(e))。在稀氢氟酸的处理中，为了避免从玻璃基板1溶解到稀氢氟酸中的杂质残留在多晶硅的表面上，最好一边使基板旋转一边滴下稀氢氟酸。如果这样做，则可常时地在基板上供给清洁的稀氢氟酸，将溶解了氧化层的陈旧的稀氢氟酸甩开。稀氢氟酸中的氢氟酸浓度约为0.2～1％是合适的，处理时间定为约10～120秒即可。
在除去了氧化层后，在整个面上迅速地淀积栅绝缘膜5。作为栅绝缘膜，例如将原硅酸乙酯(TEOS)作为原料气体，利用等离子CVD法，以例如100nm的厚度在整个面上淀积SiO2膜即可。其后，例如以400nm的厚度形成例如由Ta构成的栅电极6。然后，以该栅电极6为掩模，通过离子掺杂磷，在多晶硅膜2中形成杂质注入区(源、漏区)7。再者，作为层间绝缘膜8，利用将TBOS作为原料气体，利用等离子CVD法，在整个面上淀积SiO2膜，再形成接触孔9，用溅射法淀积例如铝，作为源电极和漏电极10。最后，通过利用光刻和刻蚀对这些电极进行构图，完成多晶硅TFT(图1(f))。
(第2实施形态)
〔对硅薄膜的杂质离子的掺杂〕
作为第2实施形态，说明将本发明应用于多晶硅TFT的制造工序中的对多晶硅膜的杂质离子的掺杂工序的例子。
首先，在玻璃基板1上，只在形成TFT的区域中以岛状形成多晶硅膜2(图2(a))。在该构图中，可应用现有的方法(图6(a)～图6(e))，但最好参照图1(a)～图1(e)应用在第1实施形态中已说明的方法。
其次，使用臭氧水，对多晶硅膜2的表面进行氧化，形成厚度约为1～5nm的表面氧化层3(图2(b))。利用在上述中已说明的条件进行该氧化即可。
再者，利用光刻和离子掺杂，进行在多晶硅膜2中有选择地形成杂质注入区7的工序(图2(c))。在光刻工序中，在多晶硅膜2中的未注入杂质的区域中形成抗蚀剂图形4。然后，在接着进行的离子掺杂工序中，以抗蚀剂图形4为掩模，通过进行例如使用了氢稀释的磷化氢(PH3)的等离子体的加速电压20kV、剂量8×1014/cm2的离子掺杂，在多晶硅膜2中有选择地注入离子12，形成杂质注入区(源区和漏区)7。
再有，如果如以往进行的那样对多晶硅膜32直接注入杂质离子(图7(c))，则也有多晶硅的结晶性下降的情况。与此不同，在本实施形态中，由于经表面氧化层3对多晶硅膜注入离子，故也可缓和多晶硅的结晶性下降。
接着，剥离抗蚀剂图形4(图2(d))，再除去表面氧化层3(图2(e))。利用在第1实施形态中已说明的方法除去抗蚀剂图形和表面氧化层3即可。
其后，作为栅绝缘膜5，例如在整个面上以100nm的厚度淀积SiO2膜，作为栅电极6，例如以400nm的厚度淀积Ta，将其宽度形成为比抗蚀剂图形4的宽度细。然后，以该栅电极6为掩模，通过使用例如氢稀释的磷化氢(PH3)的等离子体、在加速电压70kV、剂量2×1013/cm2的条件下进行离子掺杂，在多晶硅膜2中形成低杂质浓度区11(轻掺杂漏：LDD区)。为了谋求已注入的离子的更可靠的激活，也可再进行400℃以上的退火或由RTA(快速热退火)进行的局部的加热。接着，作为层间绝缘膜8，在整个面上淀积SiO2膜，其次，形成接触孔9，再设置由铝构成的源电极和漏电极10，完成多晶硅TFT(图2(f))。
测定了应用第1和第2实施形态得到的TFT的漏电流与栅电压的依赖关系(Id-Vg特性)。在图5中示出其结果是。为了比较起见，示出除了在离子注入时在多晶硅膜中不形成表面氧化层这一点外用相同的工艺制造的TFT的特性。从图中可知，应用本发明得到的TFT表现出导通电流高、上升陡峭且良好的晶体管特性。再有，即使对于除了在多晶硅膜的构图时不形成表面氧化层这一点外用与上述实施形态相同的工艺制造的另外的比较例，也表现出与图示的比较例大致同样的特性。
(第3实施形态)
〔绝缘膜的刻蚀加工〕
作为第3实施形态，说明将本发明应用于多晶硅TFT的制造工序中的刻蚀抑止层的刻蚀工序的例子。
首先，在基板1上按下述顺序淀积非晶硅膜22、用作刻蚀抑止层的绝缘膜15、抗蚀剂图形4(图3(a))。非晶硅膜22与第1实施形态同样地形成即可，如在该实施形态已说明的那样，可利用激光退火等进行结晶，但在此，假定在非晶质的状态下使用。作为绝缘膜15，例如使用利用减压CVD法形成的氮化硅膜、氧化硅膜、氧氮化硅膜等即可，膜厚定为约50～200nm即可。关于抗蚀剂图形4的形成，也与第1实施形态同样，使用光致抗蚀剂来形成即可。
其次，将形成为规定的图形的抗蚀剂图形4作为掩模，刻蚀绝缘膜15(图3(b))。例如使用缓冲氢氟酸来进行该刻蚀即可。
再者，使臭氧水与非晶硅膜22的表面接触，形成表面氧化层3(图3(c))。与第1实施形态同样地进行表面氧化层3的形成即可。
在本实施形态中，假定在刻蚀后形成表面氧化层3。在第1和第2实施形态中，假定在半导体膜(多晶硅膜)上直接形成抗蚀剂图形。因此，在形成抗蚀剂图形之前形成了表面氧化层，以免在抗蚀剂图形的除去后半导体膜的表面从抗蚀剂除去区域露出。与此不同，在本实施形态中，在形成抗蚀剂图形的区域中预先介入了绝缘膜15。因而，也可在形成了抗蚀剂图形后(只在未形成抗蚀剂图形的区域中)形成表面氧化层。为了在绝缘膜15的刻蚀除去时不同时除去表面氧化层3，如上述中已说明的那样，最好在绝缘膜15的刻蚀后在已露出的半导体膜的表面上形成表面氧化层3。
接着，剥离抗蚀剂图形(图3(d))，再刻蚀并除去表面氧化层3(图3(e))。也与第1实施形态同样地进行这些工序即可。
以这种方式在非晶硅膜22上形成绝缘膜15，例如在制造图4中示出的那样的TFT的工序中作为进行隔离源、漏两电极10用的刻蚀时的刻蚀抑止层来利用。再有，在图4中示出的TFT中，在非晶硅膜22与玻璃板20之间预先形成栅电极6和栅绝缘膜8，但图3中省略其下部结构的细节的图示，归纳为基板1来表示。图4的图编号16是表面保护膜，图编号23是n+硅膜。
在第1和第2实施形态中，在半导体层的表面上形成了表面氧化层之后在该表面氧化层上形成抗蚀剂图形，将该抗蚀剂图形作为掩模实施半导体层的刻蚀或离子注入，再用剥离液除去了抗蚀剂图形。在这些实施形态中，表面氧化层保护半导体膜的表面使之不受剥离液的影响。另一方面，在第3实施形态中，在半导体层的表面上形成了绝缘膜之后在该绝缘膜上形成抗蚀剂图形，以该抗蚀剂图形为掩模，实施绝缘膜的刻蚀，再在因刻蚀而露出的半导体膜的表面上形成了表面氧化层后，用剥离液除去了抗蚀剂图形。在该实施形态中，表面氧化层和已被构图的绝缘膜保护半导体膜的表面使之不受剥离液的影响。
如以上所说明的那样，按照本发明，可减轻TFT制造工序中的硅膜表面的损伤。由此，可提供在特性和可靠性方面良好的薄膜晶体管以及液晶显示装置。
此外，通过使用含有臭氧的水，也可省略清洗工序。清洗工序的省略与包含稀氢氟酸等的酸的废液的削减相联系。再者，如果将使用了含有臭氧的水的氧化工序与例如利用自然氧化形成氧化膜的工序相比，由于可在极短的时间内实施(可将约20小时的氧化时间缩短为约1分钟)，故也可实现制造效率的提高、保管场所的削减等。保管场所的削减(特别是大型液晶面板的保管场所的削减)与工厂的建设费的削减相联系，也就节约了建设资金材料或建设中所需要的能量。这样，本发明提供了可实现伴随废液削减、工厂建设的对环境的影响的减少等的有利于环境的制造方法。
再有，只要不脱离本发明的意图和本质的特征，本发明可包含其它的具体的形态。本说明书中已公开的形态在全部方面是说明性的而不是限定性的。本发明的范围由以下记载的权利要求书的范围而不由上述说明来表示，在此包含了处于与权利要求范围中记载的发明均等的范围内的全部的变更。
Claims (14)
1.一种薄膜晶体管的制造方法，其特征在于，包含下述工序：
使含有臭氧的水与在基板上形成的半导体膜的表面接触以便在上述表面上形成表面氧化层的工序；
在上述半导体膜上形成规定图形的掩模的工序；
进行从使用上述掩模进行刻蚀和杂质离子的注入中选出的某一处理的工序；以及
在至少已露出的上述半导体膜的表面上形成了上述表面氧化层的状态下除去上述掩模的工序。
2.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
还包含在除去了掩模后除去表面氧化层的工序。
3.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
还包含在形成表面氧化层之前除去半导体膜的表面层的工序。
4.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
表面氧化层的厚度为0.5nm～5nm。
5.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
图形掩模是光致抗蚀剂。
6.如权利要求5中所述的薄膜晶体管的制造方法，其特征在于：
使用碱性的剥离液除去光致抗蚀剂。
7.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
半导体膜是从多晶硅膜和非晶硅膜中选出的至少一方。
8.如权利要求7中所述的薄膜晶体管的制造方法，其特征在于：
半导体膜是多晶硅膜。
9.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
基板是玻璃板。
10.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
使用掩模来刻蚀半导体膜。
11.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
使用掩模对半导体膜注入杂质离子。
12.如权利要求1中所述的薄膜晶体管的制造方法，其特征在于：
在半导体膜上经至少1层绝缘膜形成规定图形的掩模，使用上述掩模来刻蚀上述绝缘膜。
13.如权利要求12中所述的薄膜晶体管的制造方法，其特征在于：
在刻蚀了绝缘膜后，在已露出的半导体膜的表面上形成表面氧化层。
14.一种液晶显示装置，其特征在于：
具备使用权利要求1中所述的方法得到的薄膜晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36121/2000 | 2000-02-15 | ||
| JP2000036121 | 2000-02-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1401142A true CN1401142A (zh) | 2003-03-05 |
Family
ID=18560204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01805072.7A Pending CN1401142A (zh) | 2000-02-15 | 2001-02-15 | 薄膜晶体管的制造方法和液晶显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6716768B2 (zh) |
| CN (1) | CN1401142A (zh) |
| WO (1) | WO2001061760A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1304886C (zh) * | 2003-04-25 | 2007-03-14 | 精工爱普生株式会社 | 薄膜半导体器件、电光装置及其制造方法和电子设备 |
| US7459379B2 (en) | 2004-03-26 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN101880609A (zh) * | 2010-06-30 | 2010-11-10 | 国电光伏(江苏)有限公司 | 一种硅片清洗剂及其使用方法 |
| CN102881571A (zh) * | 2012-09-28 | 2013-01-16 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4054951B2 (ja) * | 2001-08-06 | 2008-03-05 | 信越化学工業株式会社 | 位相シフトマスクブランクの製造方法及び位相シフトマスクの製造方法 |
| JP4381691B2 (ja) * | 2002-03-28 | 2009-12-09 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
| US20080057678A1 (en) * | 2006-08-31 | 2008-03-06 | Kishor Purushottam Gadkaree | Semiconductor on glass insulator made using improved hydrogen reduction process |
| KR100787464B1 (ko) * | 2007-01-08 | 2007-12-26 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 그 제조방법 |
| US20100224880A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5361790B2 (ja) * | 2010-04-28 | 2013-12-04 | 株式会社東芝 | 半導体基板の表面処理方法 |
| CN105261592A (zh) * | 2015-10-30 | 2016-01-20 | 深圳市华星光电技术有限公司 | 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199347A (ja) * | 1984-10-19 | 1986-05-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3091210B2 (ja) * | 1990-10-08 | 2000-09-25 | 忠弘 大見 | 酸化膜の形成方法 |
| JP3143967B2 (ja) * | 1991-07-09 | 2001-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JPH0529307A (ja) * | 1991-07-23 | 1993-02-05 | Seiko Epson Corp | オゾン酸化法 |
| JPH05291295A (ja) * | 1992-04-13 | 1993-11-05 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH06252116A (ja) * | 1993-02-22 | 1994-09-09 | Seiko Instr Inc | ゲート絶縁膜の形成方法 |
| TW273639B (en) * | 1994-07-01 | 1996-04-01 | Handotai Energy Kenkyusho Kk | Method for producing semiconductor device |
| GB9613065D0 (en) * | 1996-06-21 | 1996-08-28 | Philips Electronics Nv | Electronic device manufacture |
| JP3194245B2 (ja) | 1996-12-26 | 2001-07-30 | 松下電器産業株式会社 | 非晶質シリコン層を形成された基板の処理方法 |
| JP3677956B2 (ja) * | 1997-07-23 | 2005-08-03 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP4223590B2 (ja) * | 1998-06-04 | 2009-02-12 | 東芝松下ディスプレイテクノロジー株式会社 | 多結晶半導体の製造方法 |
| JP2001007342A (ja) * | 1999-04-20 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2001
- 2001-02-15 CN CN01805072.7A patent/CN1401142A/zh active Pending
- 2001-02-15 WO PCT/JP2001/001072 patent/WO2001061760A1/ja active Application Filing
- 2001-02-15 US US10/204,079 patent/US6716768B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1304886C (zh) * | 2003-04-25 | 2007-03-14 | 精工爱普生株式会社 | 薄膜半导体器件、电光装置及其制造方法和电子设备 |
| US7459379B2 (en) | 2004-03-26 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN1691277B (zh) * | 2004-03-26 | 2010-05-26 | 株式会社半导体能源研究所 | 用于制造半导体器件的方法 |
| CN101880609A (zh) * | 2010-06-30 | 2010-11-10 | 国电光伏(江苏)有限公司 | 一种硅片清洗剂及其使用方法 |
| CN102881571A (zh) * | 2012-09-28 | 2013-01-16 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
| CN102881571B (zh) * | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
| US9230811B2 (en) | 2012-09-28 | 2016-01-05 | Boe Technology Group Co., Ltd. | Active layer ion implantation method and active layer ion implantation method for thin-film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US6716768B2 (en) | 2004-04-06 |
| WO2001061760A1 (fr) | 2001-08-23 |
| US20030003616A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100349562B1 (ko) | 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법 | |
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| CN1038885C (zh) | 半导体器件及其制造方法 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| CN1092556A (zh) | Mis半导体器件及其制造方法 | |
| KR100623232B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| CN1401142A (zh) | 薄膜晶体管的制造方法和液晶显示装置 | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| KR100411321B1 (ko) | 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JPH05152325A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004165688A (ja) | 薄膜トランジスタマトリックス基板、および液晶表示装置 | |
| JP3140304B2 (ja) | 半導体装置およびその作製方法 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH11220134A (ja) | 半導体装置の製造方法 | |
| JP3195584B2 (ja) | アクティブマトリクス回路 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| KR100926099B1 (ko) | 액정표시패널의 제조 방법 | |
| JP2001308342A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JPH09289318A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100707010B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| KR100252904B1 (ko) | 반도체 소자의 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |