CN1393032A - 薄膜半导体装置的制造方法 - Google Patents

薄膜半导体装置的制造方法 Download PDF

Info

Publication number
CN1393032A
CN1393032A CN01802773A CN01802773A CN1393032A CN 1393032 A CN1393032 A CN 1393032A CN 01802773 A CN01802773 A CN 01802773A CN 01802773 A CN01802773 A CN 01802773A CN 1393032 A CN1393032 A CN 1393032A
Authority
CN
China
Prior art keywords
semiconductor device
conductive membrane
thin film
manufacture method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01802773A
Other languages
English (en)
Other versions
CN1197127C (zh
Inventor
次六宽明
宫坂光敏
小川哲也
时冈秀忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Publication of CN1393032A publication Critical patent/CN1393032A/zh
Application granted granted Critical
Publication of CN1197127C publication Critical patent/CN1197127C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明旨在实现在较低的温度下制造优质薄膜半导体装置。在设置局部加热机构后形成活性半导体膜，对活性半导体膜照射脉冲激光进行熔融结晶化。

Description

薄膜半导体装置的制造方法
技术领域
本发明涉及用以提高在基片上形成的结晶半导体薄膜的质量并可使其质量变动最小的技术。特别涉及应用该技术，以在基片上形成的结晶半导体膜作为半导体装置的沟道形成区的方式，显著改善薄膜半导体装置性能的、并可使半导体装置元件之间的质量均一的薄膜半导体装置的制造方法。
技术背景
在可采用以多晶硅薄膜晶体管(p-SiTFT)为代表的薄膜半导体装置所广泛使用的玻璃基片的、以约600℃以下的低温进行制造的场合，至今采用如下所述的制造方法。首先，在基片上以低压化学汽相淀积法(LPCVD法)淀积厚度约50nm的构成半导体膜的非晶硅膜。接着，用XeCl准分子激光器(波长308nm)照射该非晶硅膜，形成多晶硅膜(p-Si膜)。由于非晶硅和多晶硅对XeCl准分子激光(波长308nm)的吸收系数分别为0.139nm-1和0.149nm-1，照射在半导体膜上的激光中的90％被自表面至15nm处的膜层所吸收。其后，用化学汽相淀积法(CVD法)与物理汽相淀积法(PVD法)形成用以构成栅绝缘膜的氧化硅膜。然后，用钽等制成栅电极，构成由金属(栅电极)-氧化膜(栅绝缘膜)-半导体(多晶硅膜)形成的场效应晶体管(MOS-FET)。最后，在上述绝缘膜上淀积层间绝缘膜，在开接触孔后在金属薄膜上布线，薄膜半导体装置的制作遂告完成。
但是，这种传统的薄膜半导体装置制造方法，难以控制准分子激光的能量密度，微小的能量密度变动都会使半导体膜甚至在同一基片内表现出较大的差异。并且，只要照射的能量密度稍微超出由膜厚与含氢量确定的阈值，就会对半导体膜造成严重的损伤，致使半导体特性与成品率显著下降。为此，要在基片内获得品质均一的多晶半导体膜，对激光能量密度的设定必须相当地低于最佳值，因此而不能获得形成造成多晶硅薄膜的足够能量密度，这已是不争的事实。并且，事实上即使以最佳能量密度进行激光照射，由于难以使构成多晶膜的晶粒长大，会使膜中残留较多的缺陷。基于这样的事实，传统的制造方法中存在这样一个有待解决的课题：为了进行稳定的p-SiTFT等的薄膜半导体装置的制造，不得不牺牲已完成的薄膜半导体装置的电气特性。
加之，传统的薄膜半导体装置的制造方法中，还存在成品薄膜半导体装置的电气特性参差不齐的问题，这也是公认的课题。用传统的准分子激光照射可获得最大1μm的晶粒，往往不可能确定晶粒与晶界的位置。因此，在薄膜半导体装置的沟道形成区中是否含有晶界也成为了几率事件。在沟道形成区中是否含有晶界，对于半导体装置的特性的变动有很大的影响。如果沟道形成区中存在较多的晶界，半导体装置的电气特性就会恶化；如果沟道形成区中存在的晶界数较少，半导体装置的电气特性就会比较好。
鉴于以上情况，本发明的目的在于控制沟道形成区中晶界的位置，以提供无品质差异地稳定制造优质薄膜半导体装置的制造方法。
发明的公开
在介绍本发明的概要之后，将详细说明本发明的基础原理及实施例。
发明概述
本发明涉及以在基片上形成的半导体膜作为半导体装置的激活区(半导体装置激活区)加以利用的薄膜半导体装置的制造方法。半导体装置的激活区，就场效应晶体管而言，指沟道的形成区、沟道形成区与源区之间的结合区以及沟道形成区与漏区之间的结合区等三个区域。而就双极晶体管而言，则指基极区、发射极/基极结合区以及集电极/基极结合区等三个区域。构成本发明的主要工序包括：用以在基片上形成(对后来成为半导体装置激活区的半导体膜(活性半导体膜)的部位进行局部加热的)加热结构的加热结构形成工序；用以在该加热结构形成工序之后，形成活性半导体膜的活性半导体膜形成工序；用以在用局部加热机构使活性半导体膜局部过热的状态下，使活性半导体膜熔融结晶化的结晶化工序；以及，用以对经熔融结晶化的活性半导体膜进行岛状加工，形成半导体装置激活区的元件分离工序。
如将完成的半导体装置激活区的长度设为L(μm)，局部加热机构形成工序或元件分离工序中局部加热机构的长度设为LHS(μm)，基于上述的主要工序构成，本发明具有L＜LHS的半导体装置激活区的长度L短于局部加热机构的长度LHS的特征。并且，此时以使局部加热机构在长度方向上包含半导体装置激活区的要求，形成加工或局部加热活性半导体膜的结构。局部加热机构的长度LHS(μm)以在7μm以下为宜。就半导体装置激活区的长度和局部加热机构的长度而论，理想的情况是：按照使半导体装置激活区的长度L(μm)成为局部加热机构的长度LHS(μm)的一半以下(L＜LHS/2)的要求来加工形成活性半导体膜或局部加热机构，并按照使局部加热机构在长度方向上完全包含半导体装置激活区、且后者不包含局部加热机构长度方向中心附近的要求，进行活性半导体膜的加工。
并且，如将完成的半导体装置激活区的宽度设为W(μm)，在加热结构形成工序或元件分离工序中局部加热机构的宽度设为WHS(μm)，根据上述的主要组成部分，本发明具有W＜WHS所示的半导体装置激活区的宽度W窄于局部加热机构的宽度WHS的特征。激活区的宽度W(μm)如能比局部加热机构的宽度WHS(μm)窄6μm以上，即W＜WHS-6μm，就更合适，如能窄到8μm以上(W＜WHS-8μm)则为理想状态。加工活性半导体膜时，使半导体装置激活区在宽度方向上为局部加热机构所包含。之后，对活性半导体膜进行加工，使半导体装置激活区长度方向的边缘位于局部加热机构长度方向的边缘的内侧约3μm以内，最好约4μm以内的位置。
加热结构形成工序被作为包括如下工序的具体实例提出：在基片上淀积第一半导体膜的第一半导体膜淀积工序，对该第一半导体膜进行规定形状加工的第一半导体膜加工工序，以及在第一半导体膜上形成下侧绝缘膜的下侧绝缘膜形成工序。第一半导体膜是以硅为主形成的半导体膜，其厚度最好在约25nm以上至约100nm以下，理想的情况是在约30nm以上至约70nm以下。下侧绝缘层的厚度以在约130nm以上至约180nm以下为适宜。
活性半导体膜形成工序也可包括淀积非晶体半导体膜的非晶体半导体膜淀积工序，以及提高该非晶体半导体膜的结晶性的半导体膜改性工序。半导体膜改性工序包括：使非晶体半导体膜在固相结晶的固相成长工序，以及使非晶体半导体膜经过熔融状态来改善结晶性的熔融结晶性改善工序。或者可以将上述两个工序结合，即由使非晶体半导体膜在固相结晶的固相成长工序，以及让经固相成长的半导体膜经由熔融状态来改善其结晶性的熔融结晶性改善工序来构成上述半导体膜改性工序。活性半导体膜是以硅为主的半导体膜，其厚度最好在约30nm以上至约70nm以下。非晶体半导体膜的形成过程包括，采用化学汽相淀积法(CVD法)的淀积工序。化学汽相淀积法中特别适用于非晶体半导体薄膜的淀积的，有低压化学汽相淀积法(LPCVD法)或等离子体化学汽相淀积法；据称，采用高真空型低压化学汽相淀积装置或高真空型等离子体化学汽相淀积装置进行非晶体半导体膜的淀积较为理想。高真空型低压化学汽相淀积装置，一般指能在半导体膜临淀积之前形成5×10-7Torr以下的背景真空度，且即使非晶体半导体膜以1.5nm/min以下的较低的淀积速度形成，也能在非晶体半导体膜中形成2×1016cm-3以下的氧原子浓度的成膜装置。同样地，高真空型等离子体化学汽相淀积装置，一般指能在半导体膜临淀积之前形成1×10-6Torr以下的背景真空度，且即使非晶体半导体膜的淀积速度在1nm/sec以下，也能在淀积的非晶体半导体膜中形成2×1016cm-3以下的氧原子浓度的成膜装置。在将已形成非晶体半导体膜的基片***热处理炉后，在大略热平衡状态下进行固相成长工序，或者在快速热处理装置中进行该工序。在热处理炉中进行时，在约400℃以上至700℃以下的热处理温度下进行固相结晶。在熔融结晶性改善工序中，据称用氯化氙(XeCl)准分子激光器(λ＝308nm)或氟化氪(KrF)准分子激光器(λ＝248nm)产生的激光照射半导体膜。
结晶化工序中，从活性半导体膜一侧，用在温度300K的多晶硅膜上吸收系数为约2×10-4nm-1以上至约1×10-1nm-1以下的光照射，进行活性半导体膜的熔融结晶化。对于结晶化工序而言，理想的多晶硅膜上的光吸收系数为约1×10-3nm-1以上至约1×10-2nm-1以下。设活性半导体膜的厚度为x(nm)，结晶化工序中被照射光在多晶硅膜上的吸收系数为μp-Si(nm-1)，为了使本发明有效地起作用，活性半导体膜的厚度x(nm)与照射光吸收系数μp-Si(nm-1)之积应满足：
0.105＜x×μp-Si＜1.609。比该值更适合的值为：
0.105＜x×μp-Si＜0.693，理想状态下，应满足：
0.105＜x×μp-Si＜0.405。
结晶化工序中的照射光以采用激光为好，脉冲激光更为适宜。作为脉冲激光器的调Q谐振固体激光器的高次谐波就比较适用。这种光的波长在约370nm以上至约710nm以下，若在约450nm以上至约650nm以下的范围内则更为适宜。对于本发明，理想的脉冲激光波长为532nm。脉冲激光最好采用调Q谐振固体激光器(调Q固体激光器)的高次谐波。作为调Q固体激光器的激光媒质最好采用搀杂Nd离子的晶体与搀杂Yb离子的晶体、搀杂Nd离子的玻璃及搀杂Yb离子的玻璃等。具体而言，调Q谐振Nd：YAG激光的二次谐波(波长532nm)(简称YAG2ω)与调Q谐振Nd：YVO4激光的二次谐波(波长532nm)、调Q谐振Nd：YLF激光的二次谐波(波长524nm)、调Q谐振Yb：YAG激光的二次谐波(波长515nm)等最适合用作脉冲激光。
结晶化工序中脉冲激光照射在活性半导体膜上时，活性半导体膜上的照射区域为宽度WL(μm)、长度LL(mm)的线状或大略的长方形。最好这样设置：照射区域的宽度方向跟局部加热机构的长度方向大体一致，照射区域的长度方向跟局部加热机构的宽度方向大体一致。由于局部加热机构的长度方向跟半导体装置激活区的长度方向大体一致，局部加热机构的宽度方向跟半导体装置激活区的宽度方向大体一致；因此，照射区域的宽度方向就跟半导体装置激活区的长度方向大体一致，照射区域的长度方向就跟半导体装置激活区的宽度方向大体一致。照射区域内的脉冲激光的照射能量密度在长度方向大致成梯形分布。另一方面，在宽度方向上照射能量密度，以大致呈梯形或高斯函数形分布为好。照射区域的长度LL相对宽度WL的比值(LL/WL)以在100以上为宜，理想值要在1000以上。脉冲激光在宽度方向的照射能量密度的最大梯度最好在3mJ·cm-2·μm-1以上。如果该脉冲激光的宽度方向上的照射能量密度梯度的最大值位置跟脉冲激光的宽度方向上的照射能量密度的最大值位置大体一致，则更适合于制造优良的薄膜半导体装置。照射区域的宽度WL至少应大于局部加热机构的长度LHS，照射区域的长度LL大于局部加热机构的宽度WHS。每次照射时，让脉冲激光在活性半导体膜上的照射区域的宽度方向挪动，如此将整个基片表面照射完。脉冲激光照射时的照射区域的宽度方向，跟薄膜半导体装置完成后进行工作时的激活区中的电流方向大体平行。进行激光照射时，使活性半导体膜上的任意一点被脉冲激光照射1次以上至约40次以下。据说，脉冲激光在活性半导体膜上的照射能量密度，相当于使活性半导体膜在厚度方向有一半以上被熔融的强度，最好具有能熔融三分之二以上的强度。相反地，照射能量密度的上限是使位于局部加热机构上的活性半导体膜的一部分消失的强度。据说，理想的强度是使局部加热机构上的活性半导体膜在厚度方向上基本完全被熔融，而其他的活性半导体膜在厚度方向上不被完全熔融的强度。具体而言，以波长约532nm的激光作为脉冲激光使用的场合，脉冲激光在活性半导体膜上的照射能量强度应为约350mJ·cm-2以上至约950mJ·cm-2以下，更为合适的是在约450mJ·cm-2以上至约950mJ·cm-2以下，或者在约450mJ·cm-2以上至约625mJ·cm-2以下，最理想的范围是在约450mJ·cm-2以上至约625mJ·cm-2以下。
为了使本发明适用于液晶显示等装置，要求基片对于可见光透明。并且，无论何种应用，均要求基片相对于脉冲激光大致透明。大致透明意味着脉冲激光在基片上的吸收系数为多晶硅上的吸收系数的约1％以下，具体而言，基片上的吸收系数μSub在约10-5nm-1以下。本发明的基础原理
本发明的基础原理是，用局部加热机构使随后将成为半导体装置激活区的活性半导体膜的部位处于局部过热状态，通过使该部分熔融结晶化让该部位的晶体有选择地横向生长(图1)，横向生长出的晶粒作为半导体装置激活区被加以利用(图2)。由于可以自由控制晶粒的位置，依据本发明，晶界位置也可被控制，由此使半导体装置激活区内的晶界受到控制(图3)。按照本发明的技术，在半导体装置激活区内横穿电流的晶界个数通常只是一个(图3)，更进一步采用本发明的最佳方法，甚至可使半导体装置激活区内横穿电流的晶界消除(图4)。如此，薄膜半导体装置的电气特性得到了显著的改善，同时在基片上形成的所有的薄膜半导体装置的电气特性可以大致相同，使其质量偏差达到最小。
局部加热机构的一例是在基片上形成的岛状第一半导体膜。图1A是表示局部加热机构与活性半导体膜的关系的剖面图。图1B为其平面图，上述二图显示了经结晶化工序后所获得的活性半导体膜的晶界。在第一半导体膜上间隔下侧绝缘膜形成活性半导体膜之后，让激光从活性半导体膜一侧透过活性半导体膜约20％以上进行照射。在照射激光的作用下，活性半导体膜熔融结晶化，但由于这时活性半导体膜的透光率比较高，照射激光中也有一部分到达第一半导体膜。这样，第一半导体膜也吸收照射的激光，使其温度上升。另一方面，在不存在第一半导体膜的部位，透入的激光就一直透过基片穿出。其结果，第一半导体膜上的活性半导体膜就只在该部位被加热，其温度的上升也就高于其他部位。在熔融结晶化过程中，晶粒从低温部分开始向高温部分生长。在活性半导体膜的内部，由于只是其下方设有局部加热机构的部位形成高于周围的高温，冷却固化时晶粒就从局部加热机构边缘稍偏外的活性半导体膜部位向位于局部加热机构中心的活性半导体膜部位生长。沿局部加热机构形成的温度差使熔融半导体膜冷却固化时横向地结晶生长。如此，活性半导体膜上晶粒被控制在所要求的位置(即以后形成半导体激活区的部位)生长，之后将活性半导体膜加工成预定的形状，可实现元件的分离(图2A剖面图、图2B平面图)。此时，半导体装置激活区的宽度W较局部加热机构的宽度WHS窄，半导体装置激活区在宽度方向上完全为局部加热机构所包含地形成。在这种状态，栅电极的长度L与局部加热机构的长度LHS相同或短于该长度，且半导体装置激活区在长度方向上为局部加热机构所包含地形成(图3A剖面图、图3B平面图)。通过上述过程，实现了使半导体装置激活区内往往只有一条横穿电流方向的晶界的状态。晶粒从局部加热机构边缘外侧约1μm处开始向局部加热机构的中心以大致恒定的速度生长，因此各自从左右两侧开始生长的晶粒在局部加热机构长度方向的中心附近冲突。换言之，横穿电流方向的晶界就经常在局部加热机构的长度方向的中心附近形成。因此，可以通过加工形成适当的活性半导体膜或局部加热机构，使得半导体装置激活区的长度L(μm)为局部加热机构的长度LHS(μm)的一半以下(L＜LHS/2)，更进一步可以使半导体装置激活区在长度方向上完全为局部加热机构所包含，并且如果能适当加工活性半导体膜，使它不包含局部加热机构长度方向中心附近的部分，就能够消除半导体装置激活区内横穿电流的晶界(图4A剖面图、图4B平面图)。本发明的详细说明
本发明涉及薄膜半导体装置的制造方法，该方法利用在据称其变形点温度为约550℃以上至约650℃下的低耐热玻璃基片上，或在被称为石英基片的高耐热玻璃基片等各种透明基片上，形成的结晶半导体膜作为活性层；在基片上视其必要性形成构成基底保护膜的氧化硅膜，在该基底保护膜或基片上设置用以对后来成为半导体装置激活区的半导体膜(活性半导体膜)部位进行局部加热的局部加热机构(加热机构形成工序)；在该加热机构形成工序之后形成活性半导体膜(活性半导体膜形成工序)。然后，通过局部加热机构使活性半导体膜处于局部过热的状态，使活性半导体膜熔融结晶化(结晶化工序)，在半导体装置激活区的部位有选择地促成晶体生长。之后，将通过熔融结晶化有选择地结晶生长的活性半导体膜加工成岛状，形成半导体装置激活区(元件分离工序)。
本发明，依据上述的结构要素，首先在基片上形成局部加热机构(加热机构形成工序)。其中一例是，由在基片上形成呈岛状的第一半导体膜和将该膜遮覆的下侧绝缘膜构成局部加热机构。因此，作为局部加热机构形成工序的具体实例，可以举出包括如下工序的加工过程：在基片上淀积第一半导体膜的第一半导体膜淀积工序，将该第一半导体膜加工成规定形状的第一半导体膜加工工序，以及在第一半导体膜上形成下侧绝缘膜的下侧绝缘膜形成工序。第一半导体膜是以硅元素为主的半导体膜。硅元素为主的半导体膜，指的是以硅膜(Si)或硅锗膜(SixGe1-x：0＜x＜1)为代表的半导体材料，其中硅元素为主要构成元素(硅原子构成比在80％以上)。
第一半导体膜的作用是，对在下侧绝缘膜上形成的活性半导体膜进行局部加热。加热过程这样实现，激光透过活性半导体膜被第一半导体膜吸收，于是使第一半导体膜本身的温度上升。因而，该厚度只要在约25nm以上时，第一半导体膜就能得到充分加热。根据此条件，第一半导体膜的温度便可上升至足以加热活性半导体膜的程度。这样，位于第一半导体膜上方的活性半导体膜为第一半导体膜所局部加热，在活性半导体膜上控制晶粒在横向生长。相反地，当第一半导体膜过分厚时，第一半导体膜的热容量增大，第一半导体膜的温度还是不能充分升高。当膜厚在约100nm以下时，第一半导体膜可获得使活性半导体膜上出现位置控制下的晶粒的横向生长的充分的温度升高。如此，活性半导体膜上晶体的横向生长距离在很大程度上取决于第一半导体膜的膜厚。根据本发明中请人的实验，使横向生长晶粒成为约3.5μm的最大晶粒的理想的第一半导体膜的厚度在约30nm以上至约70nm以下。
适合本发明的第一半导体膜的厚度为约25nm以上至约100nm以下，而令晶体管特性良好的活性半导体膜的厚度在约20nm以上至约95nm以下。由于结晶化工序中照射光的波长为约370nm以上至约710nm以下，当局部加热机构与活性半导体膜之间设置为第一半导体膜-下侧绝缘膜-活性半导体膜这样的三层结构时，依据下侧绝缘膜的折射率与膜厚，会出现因光的干涉与反射会造成结晶化工序中光不能到达第一半导体膜，而使活性半导体膜上不形成晶体横向生长的情况。根据申请人等的光学模拟与实验，当采用氧化硅膜为下侧绝缘膜时，使活性半导体膜上晶粒横向生长最大的下侧绝缘膜的厚度为约130nm以上至约180nm以下。
在局部加热机构形成工序或元件分离工序中，将半导体装置激活区的长度L(μm)加工成跟局部加热机构的长度LHS(μm)相当(L～LHS)或相对短一些(L＜LHS)。并且，此时可以预先这样形成局部加热机构，使半导体装置激活区在长度方向上为局部加热机构所包含；或者可以对活性半导体膜进行这样的加工，使半导体装置激活区在长度方向上为局部加热机构所包含(图3A剖面图、图3B平面图)。活性半导体膜内的晶体横向生长必须从局部加热机构外侧约1μm的位置开始。因此，如果预先按照上述的位置关系来设置局部加热机构与半导体装置激活区，就可使得半导体装置激活区内横穿长度方向(半导体装置工作时电流的流动方向)的晶界(横穿电流的晶界)经常只有位于中心附近的一条。再有，局部加热机构的长度LHS(μm)以在约7μm以下(LHS＜7μm)为宜。根据申请人等的实验，晶体横向生长的最大距离为约3.5μm。因此，为了使晶粒从局部加热机构左右两边的外侧开始横向生长，且在局部加热机构的长度方向中心附近只形成一条横穿电流的晶界，局部加热机构的长度必须为最大横向生长距离的二倍以下。并且，为了使在基片上形成的多个薄膜半导体装置全都具有同样的特性，也最好任何薄膜半导体装置在其激活区内只有一条晶界。如果考虑晶体生长距离的改变，局部加热机构的长度LHS(μm)为约5μm以下为合适。按照上述方式在基片上形成的所有薄膜半导体装置几乎全部显示了相同的特性。就半导体装置激活区的长度与局部加热机构的长度而论，理想的情况是：这样加工形成活性半导体膜或局部加热机构，使得半导体装置激活区的长度L(μm)为局部加热机构的长度LHS(μm)的约一半以下(L＜LHS/2)，进而使得半导体装置激活区在长度方向上为局部加热机构所完全包含，并能加工形成不包含局部加热机构长度方向中心附近部分的活性半导体膜(图4A剖面图、图4B平面图)。如上述，横穿电流的晶界必然在局部加热机构的长度方向的中心附近形成。因此，如果使半导体装置激活区完全被包含在局部加热机构内，且避开其中心附近部分来形成，必定可以在激活区内晶界形成多个不横穿晶界的电流通路，由此使得薄膜半导体装置可以等同于数个并联的采用单晶硅薄膜的小型硅绝缘物(Silicon-On-Insulator：SOI)装置，从而使其性能得以飞跃。另外，所谓局部加热机构的长度方向中心附近，是指长度方向中心左右约0.25μm宽的区域，在中心附近形成的长度即为约0.5μm的长度范围。
在至此所详述的结构要素上还要增加宽度方向上的结构要求，设加工完成的半导体装置激活区的宽度为W(μm)，在局部加热机构形成工序中预先这样形成局部加热机构，使半导体装置激活区的宽度W(μm)比局部加热机构的宽度WHS(μm)短(W＜WHS)；或者在元件分离工序中预先这样形成半导体装置激活区，使半导体装置激活区的宽度W(μm)比局部加热机构的宽度WHS(μm)短(W＜WHS)；使得半导体装置激活区在宽度方向上完全为局部加热机构所包含(图2B平面图)。从图1B所示可知，活性半导体膜上的横向生长也在局部加热机构的长度方向的边缘上发生。由于这样形成的晶界会成为横穿电流的晶界，人们希望在半导体装置激活区中排除这样的晶界。为了将自局部加热机构长度方向边缘生长的横穿电流的晶界从半导体装置激活区排除，半导体装置激活区的宽度必须短于局部加热机构的宽度，且半导体装置激活区在宽度方向上必须为局部加热机构所完全包含。具体而言，激活区的宽度W(μm)最好比局部加热机构的宽度WHS(μm)短约6μm以上(W＜WHS-6μm)，如能短到约8μm以上(W＜WHS-8μm)则更理想。之后，对活性半导体膜进行这样的加工，使半导体装置激活区的长度方向的边缘位于局部加热机构的长度方向边缘内侧约3μm以上，若能在约4μm以上则更好。本发明中的横向生长距离最大约为3.5μm，通常在约2.5μm至约3.0μm的范围内。因此，如果激活区的宽度比局部加热机构的宽度短约6μm以上，且半导体装置激活区的长度方向的边缘位于局部加热机构长度方向的边缘以内约3.0μm以上，就可将自局部加热机构长度方向边缘生长的晶界从半导体装置激活区基本排除(图2B平面图)。由于最大横向生长距离约为3.5μm，如果激活区的宽度比局部加热机构的宽度短约8μm上，且半导体装置激活区长度方向上的边缘分别位于局部加热机构长度方向的上下边缘内侧约4.0μm以上，就可将自局部加热机构的长度方向边缘生长的晶界完全排除在半导体装置激活区以外(图2B平面图)。
活性半导体膜形成工序包括淀积非晶体半导体膜的非晶体半导体膜淀积工序，也可以另外包括用以提高该非晶体半导体膜的结晶性的半导体膜改性工序。半导体膜改性工序包括：使非晶体半导体膜固相结晶的固相生长工序，以及用以经由熔融状态改善非晶体半导体膜改善结晶性的熔融结晶性改善工序。或者也可以将上述两个工序结合，即由使非晶体半导体膜在固相结晶的固相成长工序，以及让该经固相成长的半导体膜经由熔融状态来改善其结晶性的熔融结晶化性改善工序来构成上述半导体膜改性工序。最容易的工序是采用非晶体半导体膜淀积的活性半导体膜形成工序。对于这类简单工序，本发明当然是有效的，但是活性半导体膜形成工序最好能包括半导体膜改性工序。在本工序后进行的结晶化工序中的晶粒横向生长，在局部加热机构上的活性半导体膜大致完全熔融的状态下，以从其周边的非熔融部分开始外延生长的形态进行。如果活性半导体膜形成工序包括半导体膜改性工序，就能以内部晶体缺陷较少的优质晶粒为生长源进行横向生长，因此，横向生长后的晶体就由内部缺陷较少的优良晶粒组成。为了以这种内部缺陷较少的晶粒为生长源，最好实施让非晶体半导体膜经由熔融状态改善其结晶性的熔融结晶化性改善工序。熔融结晶性改善工序，以采用对局部加热机构没有影响的紫外光照射半导体膜为好。紫外光可以采用由氯化氙(XeCl)准分子激光器(λ＝308nm)与氟化氪(KrF)准分子激光器(λ＝248nm)等产生的激光。如果半导体改性工序包括固相生长工序，各晶粒可生长到数μm的程度，由于以如此大小的晶粒为晶体生长源引起晶体的横向生长，可以减少与电流方向大致平行的晶界的数量即位于半导体装置激活区内的晶界数，由此可以制作具有阈值电压低、亚阈值陡峻之特性的优良薄膜半导体装置。固相生长工序，可以在将形成了非晶体半导体膜的基片***热处理炉后，在大致热平衡的状态下进行，或者在快速热处理装置中进行。在热处理炉中进行时，在约400℃以上至约700℃以下的处理温度下进行固相结晶。用固相生长取得的多晶体半导体膜，由于其晶粒有数μm大小，因而存在内部缺陷较多的短处。另一方面，在熔融结晶性改善工序中获得的是生长出无内部缺陷的优质晶粒的多晶体半导体膜，但是也存在公认的不足，即其晶粒尺寸较小。为了获得粒径达数μm且内部缺陷少的多晶体膜，最好在使非晶体半导体膜在固相结晶的固相生长工序后增加熔融结晶性改善工序，使经固相生长的多晶体半导体膜经熔融状态改善其结晶性。如此，由于横向生长时的晶体生长源均为大粒径低缺陷的晶粒，就能使位于半导体装置激活区内的晶界数显著减少，还可以获得基本无缺陷的横向生长晶粒，制成极其优质的薄膜半导体装置。
活性半导体膜是以硅元素为主的半导体膜(以硅元素原子构成比在约80％以上的硅膜(Si)或硅锗膜(SixGe1-x：0＜x＜1)为代表的半导体物质)，其厚度为约20nm以上至95nm以下，最好为30nm以上至70nm以下。如有约20nm以上的膜厚，即使用面积为约2000cm2以上的基片，也能使整个基片面上的晶粒稳定地横向生长。如果活性半导体膜太厚，因膜的上下方向有温度差产生而使横向生长受阻，但是只要在约95nm以下就能横向生长，本发明的方法就能有效地起作用。本发明中，结晶化工序时照射光中有一部分透过活性半导体膜，并为局部加热机构所吸收，这是本发明的本质之所在。根据申请人的实验，在结晶化工序中采用YAG2ω激光照射时，合理的横向生长的活性半导体膜的厚度为约30nm以上至70nm以下。在该膜厚范围内，照射光中有约70％以上透过活性半导体膜，而且由于光学干涉条件具备，透射光能很好地进入第一半导体膜。
非晶体半导体膜淀积工序以采用化学汽相淀积法(CVD法)较为简便。化学汽相淀积法中，尤以低压化学汽相淀积法(LPCVD法)或等离子体化学汽相淀积法适用于非晶体半导体薄膜的淀积；据称，采用高真空型低压化学汽相淀积装置或高真空型等离子体化学汽相淀积装置进行非晶体半导体膜的淀积则较为理想。这是由于半导体膜的纯度的提高使杂质成为结晶核的现象减至最少，使横向生长能可靠进行，而且可使最终获得的晶体半导体膜达到高纯度。高真空型低压化学汽相淀积装置，一般指能在半导体膜临淀积之前形成5×10-7Torr以下的背景真空度，且即使非晶体半导体膜以约1.5nm/min以下较低的淀积速度形成，也能在非晶体半导体膜中形成2×1016cm-3以下的氧原子浓度的成膜装置。这样的高真空型低压化学汽相淀积装置，最好不仅其成膜室的气密性好，而且要具有成膜室中的排气速度为约120sccm/mTorr(使120sccm的非活性气体在成膜室中流动时所获得的平衡压力达到1mTorr的排气速度)以上的高排气能力。具有如此高排气能力的装置，可以在一小时左右的较短的时间内充分减少从基片等处脱气的脱气流量，可以保持高生产能力，而且可进行高纯度半导体薄膜的淀积。采用基片面积为约2000cm2以上的大型基片的场合，低压化学汽相淀积法就会变得难以适应。在这种情况下进行非晶体半导体膜淀积的场合，要使用高真空型等离子体化学汽相淀积装置。这种装置一般指能使半导体膜临淀积之前的背景真空度成为1×10-6Torr以下，且即使以非晶体半导体膜的淀积速度为1nm/sec以下这样的低速进行淀积，也能在淀积的非晶体半导体膜中形成约2×1016cm-3以下的氧原子浓度的成膜装置。作为高真空型等离子体化学汽相淀积装置，适用的有等离子体箱型PECVD装置，该装置除了设有进行等离子体处理的成膜室外，还另设有大的真空室。等离子体箱型PECVD装置，由于其成膜室采用双重真空结构，具有提高成膜室真空度的效果；同时其成膜室的全部壁面均被加热，壁面温度跟基片温度大致相同，成为热壁式等离子体化学汽相淀积装置。由此，使得从成膜室的壁面脱离的杂质气体量减至最少，其提高真空度的效果也受到重视。进行非晶体半导体膜淀积时，由于上述的背景真空度提高，壁面脱气量的减少，使得被淀积的半导体膜的纯度提高，也导致了促进横向生长的效果。高真空型等离子体化学汽相淀积装置的背景真空度比高真空型低压化学汽相淀积装置的背景真空度差，可是由于可将半导体膜的淀积速度提高到约0.1nm/sec以上，可使半导体膜中的杂质浓度显著减低。半导体膜的成膜原料气体中采用甲硅烷(SiH4)或乙硅烷(Si2H6)，成膜时的基片温度被设在约100℃至约450℃之间。由于基片温度越高非晶体半导体膜中所含的氢元素量就越减少，从而可使随后的结晶化工序稳定地进行。理想的非晶体膜淀积时的基片温度在约250℃至约450℃之间。
结晶化工序中，从活性半导体膜一侧，以在温度300K的多晶硅膜上吸收系数为约2×10-4nm-1以上至约1×10-1nm-1以下的光照射，进行活性半导体膜的熔融结晶化过程。对应该范围吸收系数的波长为约370nm至约710nm。结晶化工序中多晶硅膜上理想的光吸收系数为约1×10-3nm-1以上至约1×10-2nm-1以下，其对应的波长为约450nm至约650nm。为使本发明有效地发挥作用，如果设活性半导体膜的厚度为x(nm)，且结晶化工序中多晶硅膜上的照射光的吸收系数为μp-Si(nm-1)，则活性半导体膜的厚度x(nm)与照射光的吸收系数μp-Si(nm-1)之乘积应满足：
0.105＜x×μp-Si＜1.609。若该乘积为：
0.105＜x×μp-Si＜0.693，其理想值则为：
0.105＜x×μp-Si＜0.405。照射光被吸收到半导体膜中，入射光的强度以指数函数衰减。设入射光强度为I(0)，从以硅为主的多晶体活性半导体膜的表面起算的距离为x(nm)，在x处的强度为I(x)，则利用吸收系数μp-Si有下式所示的关系成立：
I(x)/I(0)＝exp(-μp-Si×x)           (式1)如吸收系数μp-Si为约2×10-4nm-1以上，便有可能使活性半导体膜熔融结晶化；如为约1×10-3nm-1以上，即使活性半导体膜的厚度仅为20nm左右，也可吸收约2％的光，容易使活性半导体膜熔融结晶化。如果多晶硅膜上的吸收系数为约1×10-1nm-1以下，入射光便可透过活性半导体膜而到达局部加热机构，而且如果在约1×10-2nm-1以下时，则即使活性半导体膜的厚度为95nm左右也可有约40％的入射光到达局部加热机构，因此活性半导体膜上就会局部出现晶体的横向生长。为了使活性半导体膜通过光照射被有效加热，要求至少应有约10％的入射光为半导体膜所吸收。当活性半导体膜的厚度与吸收系数的乘积满足如下条件：
0.105＜x×μp-Si，这一要求便可实现。另外，为了使局部加热机构能有效地起作用，要求至少有约20％以上的光透过活性半导体膜，这时活性半导体膜的厚度与吸收系数的乘积必须满足如下条件：
x×μp-Si＜1.609。为了活性半导体膜上有可靠的晶体横向生长，最好有约50％以上的入射光透过活性半导体膜，其条件是：
x×μp-Si＜0.693。使本发明最有效的理想条件是，有约三分之二以上的入射光透过活性半导体膜，这时活性半导体膜的厚度与吸收系数的乘积满足如下条件：
x×μp-Si＜0.405。
从在结晶化工序中容易使半导体膜熔融这一点出发，照射光最好采用激光。作为照射激光，虽然可以采用连续激光器，但以采用脉冲激光器为好。用连续激光器照射，半导体膜要经过几毫秒以上的较长时间才能达到熔融状态。因此，容易造成杂质由汽相混入膜内的情况，并且还容易使表面粗糙。并且，由于熔融时间长，活性半导体膜内存在很强的失去横向温度分布的倾向，因此横向生长难以发生。与此形成对照的是，采用每次照射适当移动距离的脉冲激光器照射，熔融时间为数百微秒，因此可以获得高纯度且表面平滑的多晶体半导体薄膜，而且因短时间熔融形成的横向温度梯度一直到冷却固化时仍未消失，由此就使局部加热机构上方的有选择的晶粒横向生长成为可能。对半导体膜进行激光照射时，采用波长为370nm以上至710nm以下的脉冲激光。非晶硅和多晶硅中这类激光的吸收系数如图5所示。图5中的横轴表示波长，纵轴表示吸收系数。图中的虚线(Amorphous)代表非晶硅，实线(Polysilicon)代表多晶硅。如图5所示，在370nm至710nm的波长区域非晶硅中光的吸收系数大于多晶硅。例如，对于具有约532nm的Nd搀杂YAG激光器的二次谐波(简称YAG2ω)非晶硅吸收系数μaSi和多晶硅的吸收系数μpSi分别为
μaSi(YAG2ω)＝0.01723nm-1
μpSi(YAG2ω)＝0.00426nm-1非晶硅中的吸收系数是多晶硅的四倍还多。虽然称为经晶体横向生长的活性半导体膜，但是微观上由晶体成分和非晶体成分构成。所谓晶体成分是指晶粒内积层缺陷等缺陷较少、具有良好结晶状态的部位。另一方面，非晶体成分则指晶界与晶粒内的缺陷部分，即结构秩序明显混乱的、接近所谓非晶体状态的部位。在激光照射下进行结晶的熔融结晶化过程中，非熔融部分在冷却固化过程中成为晶体生长的晶核。如果具有高度结构秩序的晶体成分成为晶体生长核，由该处生长的晶体就成为同样具有高度结构秩序的优质结晶化膜。与此相反，如果结构秩序较乱的部位成为晶体生长核，由于在冷却固化过程中该处会形成积层缺陷等，造成最终获得的结晶化膜成为含有缺陷的低质产品。因此，为了获得优良的结晶化膜，不将横向生长的活性半导体膜中的晶体成分熔融，而以它作为晶体生长的核；如果再通过多次的脉冲激光照射使非晶体成分优先得到熔融，就能获得良好的效果。由于适用于本发明的照射激光在非晶硅上的吸收系数大于在多晶硅上的吸收系数，非晶体成分将比晶体成分优先被加热。结果，晶界与缺陷部分这样的非晶体成分就容易被熔融，另一方面大致具有单晶状态的优良晶体成分就不熔解而残留下来成为晶体生长源，因此在冷却固化过程中便会形成晶体缺陷极少的优质晶粒。如此，缺陷部分及不对结合对等大幅度减少，晶界也由具有高度结构秩序的对应晶界占主导地位。在半导体膜的电气特性方面，取得了大量减少能带图上禁带中央部分附近的俘获能级密度的效果。并且，如将这样的半导体膜用作半导体装置激活区(源区及漏区、沟道形成区)，断开电流值就变小，并显示陡峻的阈值特性(亚阈值波动(sub-threshold swing)值变小)，从而可以制成阈值电压低的晶体管。能最有效地减少横向生长晶粒的内部缺陷的照射光，是当多晶硅中的吸收系数与非晶硅中的吸收系数之比(μpSi/μaSi)较大时的照射光。由图5可知，当光的波长为约450nm至约650nm时该比值较大。因此，出于减少横向生长的活性半导体膜中的内部晶体缺陷的考虑，本发明的光照射工序中使用的脉冲激光最好具有约450nm以上至约650nm以下的波长。
为最终获得优质的结晶活性半导体膜，最重要的是激光的谐振稳定性，因此最好用调Q谐振固体发光器件(本发明中称该发光器件为调Q固体激光器)来产生脉冲激光。特别是本发明中，局部加热机构上方的活性半导体膜大致被完全熔融，因此如果激光的谐振不稳定，活性半导体膜就会消失或受损，优质的薄膜半导体装置就会难以制造。据认为，传统的准分子激光器，由于激光谐振腔内的氙(Xe)与氯(Cl)等气体的不均匀性、气体本身的恶化或卤素对谐振腔的腐蚀等原因，其谐振强度会有约5％的波动，而且其谐振角也有约5％的波动。由于谐振角的波动会造成照射面积的变动，因此半导体膜表面的能量密度(单位面积的能量值)总共会有10％以上的变动。并且，还会造成激光谐振的长期稳定性的不足，进而造成各批薄膜半导体装置之间的性能偏差。由此，即使能够满足本发明的让激光透过活性半导体膜使晶体横向生长的条件，只要采用的是传统的气体激光器，都会使活性半导体膜表面的能量密度有大的波动，以致在晶体横向生长之前使活性半导体膜受到严重损伤。由于固体激光器不存在这方面的问题，其激光谐振极其稳定，可使活性半导体膜表面的能量密度变动(标准差相对均值的比)在约5％以下。如此，为了更有效地应用本发明，要求在半导体膜表面采用能量密度变动在约5％以下的固体激光器进行照射。而且，使用固体激光器还可使薄膜半导体装置制造中各批次之间的性能变动降低到最小的程度，并使薄膜半导体装置的制造摆脱以往频繁采用的烦杂的气体交换作业，因而可以有效地改善薄膜半导体装置制造中的生产性并降低其制造成本。能够同时满足前面提到的波长与吸收系数的要求以及采用固体激光器的要求是添加钕的钇铝柘榴石(Nd：YAG)激光器产生的二次谐波(YAG2ω光、波长532nm)，该激光材料是将钕(Nd)添加于氧化钇(Y2O3)与氧化铝(Al2O3)的复氧化物而形成的。因此，在本发明的结晶化工序中，用能量密度变动不足5％的YAG2ω光照射活性半导体膜表面最为合适。作为调Q固体激光器的激光媒质，最好采用搀杂Nd离子的晶体、搀杂Yb离子的晶体、搀杂Nd离子的玻璃以及搀杂Yb离子的玻璃等。因此，具体而言，除了YAG2ω光以外，最适合的脉冲激光还有：调Q谐振Nd：YVO4激光的二次谐波(波长532nm)、调Q谐振Nd：YLF激光的二次谐波(波长524nm)和调Q谐振Yb：YAG激光的二次谐波(波长515nm)等。
为获得优质的结晶性活性半导体膜，需要控制脉冲激光照射在活性半导体膜上的照射能量密度。换言之，为制造优质的薄膜半导体装置，必须将照射能量密度控制在适当的范围内。首先，为了使局部加热机构上方的活性半导体膜能够发生晶体横向生长地进行熔融结晶化，必须有能使位于局部加热机构上方的活性半导体膜在厚度方向上至少有约一半以上被熔融的足够强度的脉冲激光(本说明书中将此简称为1/2熔融能量密度(E1/2)。该值是结晶化工序中脉冲激光照射能量密度适用范围的下限值。由于局部加热机构上方的活性半导体膜比其他部分的活性半导体膜更多地被加热，采用该能量密度(E1/2)不会使其他部位的活性半导体膜在膜厚方向上有一半被熔融。而且根据实验，当脉冲激光的能量密度使被照射的半导体膜的厚度方向上有约三分之二体积以上被熔融时，能有效促进晶体的横向生长，以这样的过程获得的结晶性活性半导体膜的薄膜半导体装置具有优秀的电气特性。因此，最佳的能量密度下限值是，能使其下方有局部加热机构的活性半导体膜在厚度方向有约三分之二以上体积被熔融的照射能量密度(2/3熔融能量密度(E2/3)。适当的照射能量密度也存在上限值。如果活性半导体膜表面的激光能量密度过高，半导体薄膜就会消失，因此能量密度自然必须低于会引起消失(Abrasion)的值(使消失发生的照射能量密度在本说明书中简称为消失能量密度(EAb))。该值即成为最上限值。并且，即使不发生全面的消失，当局部加热机构上方的活性半导体膜在膜厚方向上被完全熔融时(该照射能量密度在本说明书中简称为完全熔融能量密度(ECM))，还是容易发生活性半导体膜的部分消失。这是当薄膜半导体装置制成后引发缺陷而使成品率下降的主要原因，当然不能令人满意。因此，为了以高成品率制造优质的薄膜半导体装置，要求半导体膜表面的脉冲激光的能量密度比使半导体膜厚度方向上全部熔融的值(ECM)稍低。该值成为适当照射能量密度的理想上限。结果，用波长370nm以上至710nm以下的脉冲谐振固体激光照射以硅为主体的活性半导体膜来促进晶体横向生长的场合，固体激光在活性半导体膜上的照射能量密度应为1/2熔融能量密度(E1/2)以上至消失能量密度(EAb)以下。可以说更适合的范围是，为1/2熔融能量密度(E1/2)以上至完全熔融能量密度(ECM)以下，或者2/3熔融能量密度(E2/3)以上至消失能量密度(EAb)以下；理想的范围则为，2/3熔融能量密度(E2/3)以上至完全熔融能量密度(ECM)以下。当照射在局部加热机构上方活性半导体膜上的脉冲激光的强度在2/3熔融能量密度(E2/3)以上至完全熔融能量密度(ECM)以下时的状况，在本说明书中定义为：“局部加热机构上方的活性半导体膜在厚度方向上大致完全熔融”。理想的照射能量密度是，能使局部加热机构上方的活性半导体膜厚度方向上大致完全熔融，而其他的活性半导体膜的部位并不被完全熔融的强度。就固体脉冲激光器发射的Nd：YAG激光的二次谐波具体而言，在下侧绝缘膜上形成的以硅为主体的活性半导体膜的厚度为约30nm至约70nm的场合，局部加热机构上方的活性半导体膜表面的YAG2ω脉冲激光的照射能量密度为：
ESM＝100mJcm-2
ECM＝625mJcm-2
EAb＝950mJcm-2因此，使局部加热机构上方的活性半导体膜厚度方向上一半体积熔融的照射能量密度为：
E1/2＝350mJcm-2进而使局部加热机构上方的活性半导体膜厚度方向上三分之二体积熔融的照射能量密度为：
E2/3＝450mJcm-2
因此，局部加热机构上方活性半导体膜上的YAG2ω光的可满足要求的照射能量密度为约350mJcm-2以上至约950mJcm-2以下，更好的范围是约450mJcm-2以上至约950mJcm-2以下或约350mJcm-2以上至约625mJcm-2以下，理想范围是约450mJcm-2以上至约625mJcm-2以下。
结晶化工序中用脉冲激光对活性半导体膜进行照射时，在活性半导体膜上的照射区域为宽度WL(μm)、长度LL(mm)的线状或长方形(图6-a)。在照射区域内的长度方向上的剖面(图6-a的A-A剖面)上，除了照射区域的端部(图6-b中±LL/2附近)以外，激光照射能量密度分布基本相同(图6-b)。具体而言，除了长度方向上左右两端的5％的部分，中间90％以上的范围内的能量密度变动(标准差对均值之比)约为5％以下。另一方面，在照射区域内的宽度方向的剖面(图6-a的B-B剖面)上，激光照射能量密度的分布大体上呈梯形(图7-a)或高斯函数形分布(图7-b)。宽度方向剖面大体呈高斯函数形分布的宽度方向激光强度(图7-b)，不仅具有近似实际的高斯函数分布形状，而且由于其强度分布是从中心(图7-b中的0点处)可微的函数，还包含向其端部区域(图7-b中±WL/2附近)平滑减少的分布形状。在宽度方向剖面大体呈梯形(图7-a)的场合，能量密度分布的变动不超过约5％的中央平坦区域最好占到约30％至约90％，由此其上下端部所占区域(图7-a中±WL/2附近)即为约5％至约35％。例如在宽度WL＝100μm时，中央平坦区域为约30μm至约90μm，而上下端部区域则占有约5μm至约35μm。为了有效降低来自活性半导体膜的缺陷，并用光学方式促进晶体的横向生长，宽度方向上照射能量密度梯度最大的位置以与宽度方向上照射能量密度最大的位置大体一致为好。这是因为：被完全熔融的正是照射能量密度最大的部位，如果该处的照射能量密度的梯度为最大，就能沿该梯度位置横向生长晶粒。于是，对于本发明来说，宽度方向的剖面为梯形(图8-a)或富士山函数形(图8-b)可被认为理想的激光强度分布。
为了在活性半导体膜完全熔融时不仅从结构上而且从光学上促进晶体的横向生长，除了进行激光光源的选择并确定与之相应的活性半导体膜的膜厚等结构上的晶体生长控制外，光学的水平方向上的晶体生长控制也很重要。具体而言，通过使线状或长方形的激光照射区域的长度(简称为照射长度)LL相对宽度(简称照射宽度)WL之比(LL/WL)和照射区域的扫描方式最优化，促进晶体在所要求的方向上进一步生长。首先，将照射长度LL相对照射宽度WL之比(LL/WL)设为约100以上。如果比值(LL/WL)达到100以上，各次照射时在照射区域的长度方向上几乎不产生温度梯度，主要在宽度方向上(图6-a的B-B方向)有稳定梯度产生。其结果，晶体显示了在宽度方向上的一维横向生长。照射宽度WL为约5μm至约500μm可以满足要求，因此考虑到生产性，该比值(LL/WL)以达到100以上为好，其理想值为1000左右。接着，将这种形状的照射区域在基片上全面扫描，每次照射在宽度方向上向前挪动。这时，使照射区域的宽度方向跟局部加热机构的长度方向大体一致，照射区域的长度方向跟局部加热机构的宽度方向大体一致。由于局部加热机构的长度方向跟半导体装置激活区的长度方向相一致，局部加热机构的宽度方向跟半导体装置激活区的宽度方向相一致，照射区域的宽度方向也就跟半导体装置激活区的长度方向大体一致，照射区域的长度方向也就跟半导体装置激活区的宽度方向大体一致。这样，依据局部加热机构等结构上的横向生长方向跟依据照射区域的光学上的横向生长方向相一致，从而更增加了活性半导体膜的横向生长距离。因此，由于薄膜半导体装置激活区的方向(如为MOSFET，则为源极-漏极方向；如为双极型晶体管，则为发射极-集电极方向)跟照射的宽度方向一致，使激活区内(MOSFET的沟道形成区内，或双极型晶体管内的发射极-基极接合区及基极-集电极接合区)不存在横穿电流的晶界(图4)，或者即使存在横穿电流的晶界一般也出现在激活区长度方向的中心附近(图3)，从而可容易地实现优质的薄膜半导体装置。并且，为了不使照射区域形状对结构上的横向生长造成阻碍，照射区域的宽度WL至少大于局部加热机构的长度LHS(WL/LHS＞1)，照射区域的长度LL也必须大于局部加热机构的宽度WHS(LL/WHS＞100)。在活性半导体膜上的照射区域上，每次照射脉冲激光都在照射区域的宽度方向上挪动，使得整个基片的照射得以完成。
如此，为了促进晶粒的横向生长，将设置局部加热机构的结构手段和选择照射光及调整其形状的光学手段组合使用是十分重要的。促进活性半导体膜完全熔融时晶粒横向一维生长的光学手段的又一要素，是照射区域宽度方向上激光能量密度的梯度(简称能量密度梯度)。熔融结晶化时的晶体生长速度u(x)与半导体膜的温度梯度dT(x)/dx成比例。
U(x)＝k·dT(x)dx           (式1)式中，k为速度常数，T(x)为半导体膜上任意点x上半导体膜的温度。如用tm表示半导体膜的熔融时间，晶体生长尺寸Lc可表示为晶体生长速度与熔融时间tm的乘积。
Lc＝u·tm＝k·dT/dx·tm    (式2)由于速度常数k一定熔融时间也大致保持一定，晶体生长尺寸与半导体膜的温度梯度成比例。另一方面，由于半导体膜的温度与照射脉冲激光的能量密度成比例，结果晶体生长尺寸Lc便与能量密度梯度dE/dx成比例。
Lc∝ dE/dx                 (式3)
为增大晶体生长尺寸，按道理如能增加能量密度梯度就可以。根据申请人等进行的实验结果，用YAG2ω光作为脉冲激光使玻璃基片上的半导体膜完全熔融结晶化的场合，能量密度梯度的最大值为3mJ·cm-2·μm-1以上，也就是在约3.0mJ·cm-2·μm-1以上至约4.0mJ·cm-2·μm-1以下时，向照射宽度方向的晶体生长尺寸为约1μm以上。又，当能量密度梯度的最大值为约10mJ·cm-2·μm-1至约20mJ·cm-2·μm-1时，向照射宽度方向的晶体生长尺寸增大至约2μm以上。而当能量密度梯度的最大值为30mJ·cm-2·μm-1左右时，向照射宽度方向的晶体生长尺寸则成为约3μm以上。因此，为了使局部加热机构上方的活性半导体膜处的横向生长大的晶体，从而制造出优质的薄膜半导体装置，应使照射区域宽度方向与局部加热机构的长度方向基本一致，并且能量密度梯度的最大值约在3mJ·cm-2·μm-1以上。能量密度梯度在约10mJ·cm-2·μm-1至约20mJ·cm-2·μm-1之间更好，理想值为约30mJ·cm-2·μm-1以上。
要制成优质的薄膜半导体装置，必须使照射到活性半导体膜上任一点处的脉冲激光的照射次数(简称照射次数)最优化。照射次数的最小值是1次，最大值是约40次。如反复进行约40次以上的照射，就会对局部加热机构上方的活性半导体膜造成损伤。即使用这种膜制成了薄膜半导体装置，由于栅漏等使得半导体装置完全不能工作。为了使晶体在活性半导体膜上要求的部位横向生长，且保持半导体膜表面的平滑，从而制成优质的薄膜半导体装置，应以1次以上至约40次以下的照射次数在脉冲激光照射区域进行扫描。
将本发明应用于液晶显示装置时最好具有对可见光透明的基片，应用于其他场合时，基片对脉冲激光至少应略为透明。具体说，要满足的条件是，基片的对脉冲激光的吸收系数为多晶硅的吸收系数的约百分之一以下。其所基于的就是本发明的原理：透过活性半导体膜的光为局部加热机构所吸收，使活性半导体膜在被局部加热的同时进行熔融结晶化。如果基片为吸收脉冲激光的材料，基片也将被加热，用于局部加热活性半导体膜的机构也就起不到作用了。如果基片的吸收系数为局部加热机构吸收系数的约百分之一以下，便只有局部加热机构上方的活性半导体膜被有选择地加热，使得该部位有可能形成横向生长的晶粒。
如上详述，传统的低质的不能通过控制手段而获得晶粒的多晶体半导体膜，在本发明中通过设置局部加热机构并确定结晶化工序中的照射光使晶粒的位置控制成为可能，而且可使形成的晶粒长大且均匀分布。据知，由此可以取得这样的效果：使得以薄膜晶体管为代表的薄膜半导体装置的电气特性显著提高，同时将其特性变动降至最小，使薄膜半导体装置在低电压下也能快速动作，而且这种薄膜半导体装置可以稳定地制造。
附图的简单说明
图1为本发明的示图。
图2为本发明的示图。
图3为本发明的示图。
图4为本发明的示图。
图5为说明光的波长与半导体上的吸收系数之间的关系的示图。
图6为说明激光照射形状的示图。
图7为说明本发明激光照射形状的示图。
图8为说明本发明激光照射形状的示图。
图9为说明本发明制造工序的示图。
图10为说明本发明效果的示图。
图11为说明本发明制造工序的示图。
111与211为基片，112与212为基底保护膜，113与213为第一半导体膜，114与214为下侧绝缘膜，115与215为活性半导体膜，116与216为YAG2ω激光，117与217为透过活性半导体膜的YAG2ω激光，118与218为热量，119与219为晶界，120与220为栅绝缘膜，121与221为栅电极，115a与115c、215a与215c为源-漏区，115b与215b为沟道形成区，122与222为层间绝缘膜，123与124、223与224为源/漏电极。
本发明的最佳实施例
以下参照附图对本发明的实施例进行说明。
实施例1
图9(a)、(b)、(c)给出了关于本发明第一实施例的薄膜半导体装置制造方法的工艺图。以下，参照该图按(1)、(2)、(3)的顺序对依据本发明的薄膜半导体装置的制造方法进行说明。
(1)图9(a)所示的工序
在基片上制造薄膜半导体装置。采用厚度为1.1mm的石英基片111，用电子回旋共振等离子体化学汽相淀积法(ECR-PECVD法)在该石英基片111上淀积约200nm厚的氧化硅膜112，作为基底保护膜。接着，在作为基底保护膜的氧化硅膜112上，用低压化学汽相淀积法(LPCVD法)淀积厚约50nm的非晶硅膜，之后用光刻法将非晶硅膜加工成第一半导体膜113的图形。第一半导体膜的长度比半导体装置激活区的长度长约1μm，使半导体装置激活区在长度方向上位于第一半导体膜中心附近。并且，第一半导体膜的宽度约为50μm，半导体装置激活区在宽度方向上完全为第一半导体膜所包含。在第一半导体膜113上面用ECR-PECVD法淀积的厚度约60nm的氧化硅膜114，作为下侧绝缘膜。接着，在作为下侧绝缘膜的氧化硅膜114的上面，用LPCVD法淀积作为活性半导体膜115的膜厚约50nm的非晶硅膜；之后用固相生长法在氮气气氛中进行48小时600℃的热处理，以改善活性半导体膜115的结晶性；进而在作为活性半导体膜115的大粒径多晶硅膜上用氯化氙(XeCl)准分子激光器(波长308nm)进行照射，以降低活性硅膜中晶体内部的缺陷。
(2)图9(b)所示的工序
然后，在作为活性半导体膜的多晶硅膜115一侧，用搀杂Nd3+离子的钇铝柘榴石为基质晶体的激光器(YAG激光器、波长1064nm)的二次谐波，即激光116(YAG2ω激光，波长532)照射。YAG2ω激光的照射区域为长15mm、宽65μm的长方形，其在宽度方向上呈高斯函数形的强度分布。照射时，使YAG2ω激光的照射区域的长度方向与第一半导体膜的宽度方向大体一致。因此，照射区域的进行方向跟薄膜半导体装置的源-漏极方向大致平行。YAG2ω激光的照射能量密度为450mJcm-2，活性半导体膜上的任一点均被脉冲激光照射20次。在进行YAG2ω激光的照射时，一部分YAG2ω激光116被作为活性半导体膜的多晶硅膜115所吸收，还有一部分YAG2ω激光116未被作为活性半导体膜的多晶硅膜115吸收而透射出去。透过作为活性半导体膜的多晶硅膜115的YAG2ω激光117，在作为下侧绝缘膜的氧化硅膜114上被反射与干涉后为第一半导体膜113所吸收。吸收YAG2ω激光117后，第一半导体膜113温度上升。从第一半导体膜113放出的热量118对活性半导体膜115产生影响，使得位于第一半导体膜113正上方的活性半导体膜的温度高于第一半导体膜113正上方以外区域的活性半导体膜的温度。如此形成的活性半导体膜115内的温度差，使得活性半导体膜的晶体生长从低温区域(第一半导体膜113正上方以外的活性半导体膜)向高温区(第一半导体膜113正上方的活性半导体膜)横向生长。最后，在第一半导体膜中央正上方处来自两面的晶体相冲突，在该处形成与横向生长方向垂直的晶界119。横向生长晶体的典型尺寸为2μm至2.5μm左右，最大为约3.5μm。
(3)图9(c)所示的工序
通过照射YAG2ω激光116使活性半导体膜115结晶化后，在活性半导体膜115上用ECR-PECVD法淀积厚度约60nm的氧化硅膜120，作为栅绝缘膜。在充当栅绝缘膜的氧化硅膜120上，用溅射法淀积约50nm厚的氮化钽(TaN)膜及约450nm厚的钽(Ta)膜。之后，用光刻法在上述TaN膜与Ta膜上加工出跟第一半导体膜113的形状大致相同的图形，作为栅电极121。接着，以上述栅电极121为掩膜用离子搀杂法注入将作为施主或受主的杂质离子，以自调整的方式形成源、漏区115a、115c和沟道形成区115b。与此同时，也就形成了使载流子沿活性半导体膜的晶体横向生长方向移动的源-漏区。然后，为了激活添加在源、漏区中的杂质元素，在氮气气氛中进行4小时的300℃热处理。其后，用等离子体CVD法(PECVD法)以TEOS(Si(OCH2CH3)4)与氧沿层间绝缘膜122为原料气体淀积约500nm厚的氧化硅膜，作为层间绝缘膜。最后，用光刻法开出接触孔，再用溅射法淀积铝(Al)，用光刻法在铝膜上制作图形，形成源、漏电极123、124，最终完成半导体装置。
曾对以上述方法制成的薄膜半导体装置进行过转移特性测定。图10所示的就是根据本发明制作的薄膜半导体装置的转移特性的一个实例。除此此外，还测定了沟道形成区的长度L为10μm、宽度W为10μm的薄膜半导体装置，以及L为5μm、W为10μm的薄膜半导体装置的转移特性。还对其活性半导体膜未被照射YAG2ω激光而未使其晶体横向生长的薄膜半导体装置的转移特性同样作了测定，作为代表传统技术的对比示例。测定结果在表1中给出。从图10以及表1可知，根据本发明可以制造出电气特性优良的半导体装置，其迁移率大并具有陡峻的亚阈值特性。这就证明了，本发明中成为沟道形成区的活性半导体膜是由横向生长的柱状大尺寸晶粒构成的。按照本发明的制造方法制成的L为5μm的半导体装置的转移特性要优于L为10μm的半导体装置的转移特性。其原因在于：通过缩短L，使得只在沟道形成区的中央存在一条跟沟道形成区内存在的载流子的移动方向垂直的晶界(横穿电流的晶界)，从而使载流子的移动变得容易。加之沟道形成区内的晶界的位置被控制在沟道形成区的中央部分，因此可以抑制半导体装置的电气特性波动。如上说明，按照本发明第一实施例，可让半导体膜的沟道形成区由大尺寸晶粒构成，并控制跟载流子的移动方向垂直的晶界的位置，由此可制造电气特性优良且其波动较小的薄膜半导体装置。
表1
(a)用本发明制造方法制成的半导体装置的转移特性W/L＝10/10μm
 NMOS  PMOS
迁移率(cm2·V-1·s-1) 219  122
阈值电压(V) 0.15 -2.22
亚阈值波动(V) 0.262  0.180
(b)用本发明制造方法制成的半导体装置的转移特性W/L＝10/5μm
 NMOS  PMOS
迁移率(cm2·V-1·s-1) 321  144
阈值电压(V) 0.38 -2.22
亚阈值波动(V) 0.269  0.171
(c)未经YAG2ω激光照射的半导体装置的转移特性W/L＝10/10μm
 NMOS  PMOS
迁移率(cm2·V-1·s-1) 89  62
阈值电压(V) -0.59 -3.11
亚阈值波动(V) 0.345  0.286
(d)未经YAG2ω激光照射的半导体装置的转移特性W/L＝10/5μm
 NMOS  PMOS
迁移率(cm2·V-1·s-1) 100  52
阈值电压(V) -0.60  0.288
亚阈值波动(V) 0.393 -3.36
实施例2
图11(a)、(b)、(c)给出了关于本发明第二实施例的薄膜半导体装置制造方法的工艺图。以下，参照该图按(1)、(2)、(3)的顺序对依据本发明的薄膜半导体装置的制造方法进行说明。
(1)图11(a)所示的工序
与实施例1图9(a)所示的工序相同。采用厚度为1.1mm的石英基片211，用电子回旋共振等离子体化学汽相淀积法(ECR-PECVD法)在石英基片211上淀积约200nm厚的氧化硅膜212，作为基底保护膜。接着在作为基底保护膜的氧化硅膜212上，用低压化学汽相淀积法(LPCVD法)淀积约50nm厚的非晶硅膜，之后用光刻法将非晶硅膜加工成第一半导体膜213的图形。第一半导体膜的长度比后来形成的半导体装置激活区的长度的两倍还多约2μm，而且半导体装置激活区在长度方向上避开第一半导体膜的中心附近的部位，同时按完全为第一半导体膜所包含的要求对非晶硅膜进行图形加工。并且，按照使第一半导体膜的宽度比半导体装置激活区在宽度方向上大数μm以上即宽度方向上半导体激活区完全为第一半导体膜所包含的要求，对非晶硅膜进行图形加工。用ECR-PECVD法在第一半导体膜213上淀积膜厚约160nm的氧化硅膜214，作为下侧绝缘膜。再用LPCVD法，在作为下侧绝缘膜的氧化硅膜214上淀积膜厚约50nm的非晶硅膜，作为活性半导体膜215，之后在氮气气氛中进行48小时600℃的热处理，用固相生长法改善活性半导体膜215的结晶性。进而，用氯化氙(XeCl)准分子激光器(波长308nm)照射经固相生长处理的活性半导体膜215，以减少多晶硅膜中的晶体缺陷。
(2)图11(b)所示的工序
与实施例1图9(b)所示的工序相同。然后，在作为活性半导体膜的多晶硅膜215的一侧，用搀杂Nd3+离子的钇铝柘榴石为基质晶体的激光器(YAG激光器、波长1064nm)的二次谐波，即激光216(YAG2ω激光，波长532)照射。YAG2ω激光的照射区域为长15mm、宽65μm的长方形，其在宽度方向上呈高斯函数形的强度分布。照射时，使YAG2ω激光照射区域的长度方向与第一半导体膜的宽度方向大体一致。因此，照射区域的进行方向跟薄膜半导体装置的源-漏极方向大致平行。YAG2ω激光的照射能量密度为450mJcm-2。在进行YAG2ω激光的照射时，一部分YAG2ω激光216被作为活性半导体膜的多晶硅膜215所吸收，还有一部分YAG2ω激光216未被作为活性半导体膜的多晶硅膜215吸收而透过。从作为活性半导体膜的多晶硅膜215透过的YAG2ω激光217，在作为下侧绝缘膜的氧化硅膜214上被反射与干涉后为第一半导体膜213所吸收。吸收YAG2ω激光217后，第一半导体膜213温度上升。从第一半导体膜213放出的热量218对活性半导体膜215产生影响，使得位于第一半导体膜213正上方的活性半导体膜的温度高于第一半导体膜213正上方以外区域的活性半导体膜的温度。如此形成的活性半导体膜215内的温度差，使得活性半导体膜的晶体生长从低温区域(第一半导体膜213正上方以外的活性半导体膜)向高温区(第一半导体膜213正上方的活性半导体膜)横向生长。最后，在第一半导体膜中央正上方处来自两面的晶体相冲突，在该处形成与横向生长方向垂直的晶界219。横向生长晶体的尺寸为2μm至2.5μm左右，最大约3.5μm。
(3)图11(c)所示的工序
通过照射YAG2ω激光216使活性半导体膜215结晶化后，在所述活性半导体膜215上用ECR-PECVD法淀积厚度约60nm的氧化硅膜220，作为栅绝缘膜。在充当所述栅绝缘膜的氧化硅膜220上，用溅射法淀积厚约50nm的氮化钽(TaN)膜及约450nm厚的钽(Ta)膜。之后，用光刻法在上述TaN膜、Ta膜上制作图形，作为栅电极221。制作图形时这样形成栅电极221：使得在构成半导体装置激活区的栅电极221正下方的活性半导体膜上，不包含与结晶横向生长方向相垂直的晶界219。接着，以上述栅电极221为掩膜用离子搀杂法注入将作为施主或受主的杂质离子，以自调整的方式形成源、漏区215a、215c和沟道形成区215b。与此同时，也就形成了使载流子沿活性半导体膜的晶体横向生长方向移动的源-漏区。然后，为激活添加在源-漏区中的杂质元素，在氮气气氛中进行4小时300℃的热处理。再用等离子体CVD法(PECVD法)以TEOS(Si(OCH2CH3)4)与氧为原料气体淀积约500nm厚的氧化硅膜，作为层间绝缘膜。最后，用光刻法开出接触孔，再用溅射法淀积铝(Al)，用光刻法在铝膜上制作图形，形成源、漏电极223、224，最终完成半导体装置。如上所述，按照第二实施例，在构成半导体装置沟道形成区的栅电极正下方的活性半导体膜上不存在跟载流子的移动方向垂直的晶界，因此可以制造出单晶体的半导体装置和高性能的半导体装置。
工业上的应用可能性
如上所述，按照本发明的薄膜半导体装置的制造方法，可以采用廉价的玻璃基片、以低温工艺容易且稳定地制造薄膜半导体装置。因此，将本发明应用于有源矩阵液晶显示装置，可以制造大型的高品质液晶显示装置。应用于其他场合，也可容易且稳定地制造电子电路器件。

Claims (36)

1.一种薄膜半导体装置的制造方法，其特征在于，这种利用基片上形成的半导体膜作为半导体装置的激活区(半导体装置激活区)的薄膜半导体装置的制造方法包括如下各工序：
在基片上设置对后来成为半导体装置激活区的半导体膜(活性半导体膜)部位进行局部加热之局部加热机构的加热机构形成工序；
在所述加热机构形成工序后形成活性半导体膜的活性半导体膜形成工序；
在所述局部加热机构使所述活性半导体膜局部过热的状态下，使所述活性半导体膜熔融结晶化的结晶化工序；以及
对所述活性半导体膜作岛状加工来形成半导体装置激活区的元件分离工序。
2.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：所述半导体装置激活区的长度L(μm)加工成短于所述局部加热机构的长度LHS(μm)，即L＜LHS。
3.如权利要求2所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中加工所述活性半导体膜，使所述半导体装置激活区在长度方向上为所述局部加热机构所包含。
4.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：在所述加热机构形成工序中，所述局部加热机构的长度LHS(μm)被加工成约7μm以下，即LHS＜7μm。
5.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中加工所述活性半导体膜，使所述半导体装置激活区的长度L(μm)为所述局部加热机构长度LHS(μm)的约一半以下，即L＜LHS/2。
6.如权利要求5所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中加工所述活性半导体膜，使所述半导体装置激活区在长度方向上为所述局部加热机构所完全包含，且前者不包含所述局部加热机构的长度方向中心附近的部分。
7.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中，所述半导体装置激活区的宽度W(μm)被加工成短于所述局部加热机构的宽度WHS(μm)，即W＜WHS。
8.如权利要求7所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中，所述半导体装置激活区的宽度W(μm)被加工成短于所述局部加热机构的宽度WHS(μm)约6μm以上，即W＜WHS-6μm。
9.如权利要求7所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中加工所述活性半导体膜，使所述半导体装置激活区在宽度方向上为所述局部加热机构所包含。
10.如权利要求7所述的薄膜半导体装置的制造方法，其特征在于：在所述元件分离工序中加工所述活性半导体膜，使所述半导体装置激活区长度方向的边缘位于所述局部加热机构长度方向的边缘以内约1.5μm以上处。
11.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于所述加热机构形成工序包含：
在基片上淀积第一半导体膜的第一半导体膜淀积工序；
将所述第一半导体膜加工成规定形状的第一半导体膜加工工序；以及
在所述第一半导体膜上形成下侧绝缘膜的下侧绝缘膜形成工序。
12.如权利要求11所述的薄膜半导体装置的制造方法，其特征在于：所述第一半导体膜的厚度为约25nm以上至约100nm以下。
13.如权利要求11所述的薄膜半导体装置的制造方法，其特征在于：所述第一半导体膜的厚度为约30nm以上至约70nm以下。
14.如权利要求11所述的薄膜半导体装置的制造方法，其特征在于：所述第一半导体膜是以硅为主体的半导体膜。
15.如权利要求11所述的薄膜半导体装置的制造方法，其特征在于：所述下侧绝缘膜的厚度为约130nm以上至约180nm以下。
16.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：所述活性半导体膜形成工序包含淀积非晶体半导体膜的非晶体半导体膜淀积工序。
17.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：所述活性半导体膜形成工序包含淀积非晶体半导体膜的非晶体半导体膜淀积工序，以及提高所述非晶体半导体膜之结晶性的半导体膜改性工序。
18.如权利要求17所述的薄膜半导体装置的制造方法，其特征在于：所述半导体膜改性工序包含使所述非晶体半导体膜在固相结晶化的固相生长工序。
19.如权利要求17所述的薄膜半导体装置的制造方法，其特征在于：所述半导体膜改性工序包含使所述非晶体半导体膜经由熔融状态改善结晶性的熔融结晶性改善工序。
20.如权利要求17所述的薄膜半导体装置的制造方法，其特征在于：所述半导体膜改性工序包含使所述非晶体半导体膜在固相结晶化的固相生长工序，以及使该经固相生长的半导体膜经由熔融状态改善结晶性的熔融结晶性改善工序。
21.如权利要求11所述的薄膜半导体装置的制造方法，其特征在于：所述活性半导体膜的厚度在约30nm以上至约70nm以下。
22.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：所述活性半导体膜是以硅为主体的半导体膜。
23.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中，从所述活性半导体膜一侧用多晶硅膜上的吸收系数为约2×10-4nm-1以上至约1×10-1nm-1以下的光来照射，进行活性半导体膜的熔融结晶化。
24.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中，从所述活性半导体膜一侧用多晶硅膜上的吸收系数为约1×10-3nm-1以上至约1×10-2nm-1以下的光来照射，进行活性半导体膜的熔融结晶化。
25.如权利要求23所述的薄膜半导体装置的制造方法，其特征在于：设所述活性半导体膜的厚度为x(nm)，所述结晶化工序中多晶硅膜上对照射光的吸收系数为μp-Si(nm-1)，该厚度x(nm)与该吸收系数μp-Si(nm-1)之间的关系满足：
0.105＜x×μp-Si＜1.609。
26.如权利要求23所述的薄膜半导体装置的制造方法，其特征在于：设所述活性半导体膜的厚度为x(nm)，所述结晶化工序中多晶硅膜上对照射光的吸收系数为μp-Si(nm-1)，该厚度x(nm)与该吸收系数μp-Si(nm-1)之间的关系满足：
0.105＜x×μp-Si＜0.693。
27.如权利要求2 3所述的薄膜半导体装置的制造方法，其特征在于：设所述活性半导体膜的厚度为x(nm)，所述结晶化工序中多晶硅膜上对照射光的吸收系数为μp-Si(nm-1)，该厚度x(nm)与该吸收系数μp-Si(nm-1)之间的关系满足：
  0.105＜x×μp-Si＜0.405。
28.如权利要求23所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中的照射光为激光。
29.如权利要求28所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中的照射光为脉冲激光。
30.如权利要求29所述的薄膜半导体装置的制造方法，其特征在于：所述脉冲激光为由调Q谐振固体激光器产生的高次谐波。
31.如权利要求23所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中，照射光的波长为约370nm以上至约710nm以下。
32.如权利要求23所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中，照射光的波长为约450nm以上至约650nm以下。
33.如权利要求2 3所述的薄膜半导体装置的制造方法，其特征在于：在所述结晶化工序中，照射光的波长为约532nm。
34.如权利要求29所述的薄膜半导体装置的制造方法，其特征在于：所述脉冲激光为由以搀杂Nd离子的晶体为激光媒质的调Q谐振固体激光器产生的高次谐波。
35.如权利要求29所述的薄膜半导体装置的制造方法，其特征在于：所述脉冲激光为由调Q谐振的Nd：YAG激光器产生的二次谐波。
36.如权利要求29所述的薄膜半导体装置的制造方法，其特征在于：所述脉冲激光为由调Q谐振的Nd：YVO4激光器产生的二次谐波。
CNB018027733A 2000-06-12 2001-06-12 薄膜半导体装置的制造方法 Expired - Fee Related CN1197127C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP175789/2000 2000-06-12
JP2000175789 2000-06-12

Publications (2)

Publication Number Publication Date
CN1393032A true CN1393032A (zh) 2003-01-22
CN1197127C CN1197127C (zh) 2005-04-13

Family

ID=18677610

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018027733A Expired - Fee Related CN1197127C (zh) 2000-06-12 2001-06-12 薄膜半导体装置的制造方法

Country Status (6)

Country Link
US (1) US6602765B2 (zh)
JP (1) JP4164360B2 (zh)
KR (1) KR100490497B1 (zh)
CN (1) CN1197127C (zh)
TW (1) TW503582B (zh)
WO (1) WO2001097266A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543997A (zh) * 2008-09-19 2012-07-04 友达光电股份有限公司 薄膜晶体管阵列基板
CN101355090B (zh) * 2008-09-19 2012-08-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
US8884304B2 (en) 2008-09-04 2014-11-11 Au Optronics Corporation Thin film transistor array substrate having polysilicon
CN105977148A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列的制造方法及阵列基板

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677214B1 (en) * 1993-11-19 2004-01-13 Mega Chips Corporation Semiconductor device and method of fabricating the same
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR100840423B1 (ko) * 2000-04-04 2008-06-20 마쯔시다덴기산교 가부시키가이샤 박막의 제조방법 및 그 제조장치, 그리고 박막트랜지스터및 그 제조방법
US7797729B2 (en) * 2000-10-26 2010-09-14 O2Micro International Ltd. Pre-boot authentication system
KR100662492B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
TW200304175A (en) * 2001-11-12 2003-09-16 Sony Corp Laser annealing device and thin-film transistor manufacturing method
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003243668A (ja) * 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
AU2003272222A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
US6759284B2 (en) * 2002-09-06 2004-07-06 Industrial Technology Research Institute Method for polysilicon crystallization by simultaneous laser and rapid thermal annealing
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100454751B1 (ko) * 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
US6828260B2 (en) * 2002-10-29 2004-12-07 Hewlett-Packard Development Company, L.P. Ultra-violet treatment of a tunnel barrier layer through an overlayer a tunnel junction device
TWI254456B (en) * 2003-06-12 2006-05-01 Ind Tech Res Inst A thermal plate crystallization method
US20040258930A1 (en) * 2003-06-23 2004-12-23 Sharp Laboratories Of America Inc. Grain-free polycrystalline silicon and a method for producing same
US7595096B2 (en) * 2003-07-30 2009-09-29 Oc Oerlikon Balzers Ag Method of manufacturing vacuum plasma treated workpieces
WO2005029551A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7329361B2 (en) * 2003-10-29 2008-02-12 International Business Machines Corporation Method and apparatus for fabricating or altering microstructures using local chemical alterations
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP4935059B2 (ja) * 2005-02-17 2012-05-23 三菱電機株式会社 半導体装置の製造方法
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI280292B (en) * 2005-12-12 2007-05-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film
KR20070094527A (ko) * 2006-03-17 2007-09-20 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
KR20070113743A (ko) * 2006-05-26 2007-11-29 삼성전자주식회사 박막 트랜지스터, 이를 갖는 어레이 기판 및 이의 제조방법
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US20080232761A1 (en) * 2006-09-20 2008-09-25 Raveen Kumaran Methods of making optical waveguide structures by way of molecular beam epitaxy
WO2008047240A2 (en) * 2006-09-20 2008-04-24 Zecotek Medical Systems Inc. Methods of making optical waveguide structures by way of molecular beam epitaxy
US8494817B1 (en) * 2006-11-30 2013-07-23 Pdf Solutions, Inc. Methods for yield variability benchmarking, assessment, quantification, and localization
TWI319625B (en) * 2006-11-30 2010-01-11 Tpo Displays Corp Image display system and manufacturing method of multi-gates thin film transistor
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW201037769A (en) * 2009-04-09 2010-10-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
WO2011066548A1 (en) * 2009-11-30 2011-06-03 Uvt Tech Systems, Inc. Laser doping
FR2957193B1 (fr) * 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6655301B2 (ja) * 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
JP6434872B2 (ja) * 2015-07-31 2018-12-05 東芝メモリ株式会社 半導体装置
CN108550580B (zh) * 2018-04-27 2019-10-11 武汉华星光电技术有限公司 Tft阵列基板
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
KR20220042416A (ko) 2019-08-09 2022-04-05 마이크론 테크놀로지, 인크 트랜지스터 및 트랜지스터의 형성 방법
US10964811B2 (en) * 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
KR20220022016A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 디스플레이 장치의 제조 장치 및 디스플레이 장치의 제조 방법
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
EP0254921B1 (en) * 1986-07-07 1993-12-15 Fuji Photo Film Co., Ltd. Optical wavelength conversion device, and a method of making the same
DE3626662C1 (de) * 1986-08-07 1987-12-10 Degussa Verfahren zur Herstellung kationisierter Polyvinylalkohole
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
US4986214A (en) * 1986-12-16 1991-01-22 Mitsubishi Denki Kabushiki Kaisha Thin film forming apparatus
JPS63199328A (ja) * 1987-02-16 1988-08-17 Fuji Photo Film Co Ltd 光波長変換素子
JP3047424B2 (ja) * 1990-04-02 2000-05-29 セイコーエプソン株式会社 半導体装置の製造方法
US5066291A (en) * 1990-04-25 1991-11-19 Cincinnati Sub-Zero Products, Inc. Solid-state laser frequency conversion system
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
JP3466633B2 (ja) * 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
JPH05121509A (ja) * 1991-10-24 1993-05-18 Dainippon Screen Mfg Co Ltd シリコン薄膜の結晶性評価方法
US5265114C1 (en) * 1992-09-10 2001-08-21 Electro Scient Ind Inc System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
TW280037B (en) * 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP3306300B2 (ja) * 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JPH10150202A (ja) * 1996-11-20 1998-06-02 Sharp Corp 薄膜トランジスタ及びその製造方法
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
US6002697A (en) * 1998-04-03 1999-12-14 Lambda Physik Gmbh Diode pumped laser with frequency conversion into UV and DUV range
FR2777358B1 (fr) * 1998-04-10 2000-06-30 France Telecom Procede electrooptique de traitement de signaux, dispositif pour la mise en oeuvre de celui-ci et utilisation
US6449022B1 (en) * 1999-04-16 2002-09-10 Nec Corporation Liquid crystal display
JP3386017B2 (ja) * 1999-10-15 2003-03-10 日本電気株式会社 液晶表示装置用の薄膜トランジスタの製造方法
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
TWI234546B (en) * 2000-08-18 2005-06-21 Ritek Corp Polysilicon formation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884304B2 (en) 2008-09-04 2014-11-11 Au Optronics Corporation Thin film transistor array substrate having polysilicon
CN102543997A (zh) * 2008-09-19 2012-07-04 友达光电股份有限公司 薄膜晶体管阵列基板
CN101355090B (zh) * 2008-09-19 2012-08-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN102543997B (zh) * 2008-09-19 2015-03-11 友达光电股份有限公司 薄膜晶体管阵列基板
CN105977148A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列的制造方法及阵列基板

Also Published As

Publication number Publication date
US6602765B2 (en) 2003-08-05
CN1197127C (zh) 2005-04-13
TW503582B (en) 2002-09-21
WO2001097266A9 (fr) 2002-08-15
JP4164360B2 (ja) 2008-10-15
WO2001097266A8 (fr) 2002-05-30
US20020052069A1 (en) 2002-05-02
KR100490497B1 (ko) 2005-05-19
WO2001097266A1 (fr) 2001-12-20
KR20020032551A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
CN1197127C (zh) 薄膜半导体装置的制造方法
US8012861B2 (en) Systems and methods for preparing epitaxially textured polycrystalline films
JP4323724B2 (ja) 半導体装置の製造方法
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US6521492B2 (en) Thin-film semiconductor device fabrication method
WO1999031719A1 (fr) Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
TW595003B (en) Thin-film transistor and method for manufacturing same
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
CN1917146A (zh) 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
CN1218367C (zh) 薄膜半导体器件的制造方法
Hara et al. Selective single-crystalline-silicon growth at the pre-defined active regions of TFTs on a glass by a scanning CW laser irradiation
WO2007116917A1 (ja) ３次元半導体デバイスの製造方法
KR20020015667A (ko) 결정질 반도체 재료 제조 방법 및 반도체 장치 제조 방법
CN100413016C (zh) 多晶硅薄膜的制造方法
JP2002367905A (ja) 薄膜半導体装置の製造方法
US8426296B2 (en) Systems and methods for preparing epitaxially textured polycrystalline films
JP2000286211A (ja) 薄膜半導体装置の製造方法
KR20010038176A (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
WO2007086442A1 (ja) Soiウェーハの製造方法
JP4581764B2 (ja) 薄膜半導体装置の製造方法
JP2002237454A (ja) 薄膜半導体の製造方法
JP2002299239A (ja) 半導体膜の製造方法
Takeuchi et al. Improvement of TFT characteristics by using controlled grains
JP2001223361A (ja) 電界効果トランジスタの製造方法
JP2006261183A (ja) 薄膜半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050413

Termination date: 20150612

EXPY Termination of patent right or utility model