CN1379616A - 多层线路板及其制造方法 - Google Patents

多层线路板及其制造方法 Download PDF

Info

Publication number
CN1379616A
CN1379616A CN02106018.5A CN02106018A CN1379616A CN 1379616 A CN1379616 A CN 1379616A CN 02106018 A CN02106018 A CN 02106018A CN 1379616 A CN1379616 A CN 1379616A
Authority
CN
China
Prior art keywords
layer
insulating barrier
metal foil
laminated
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02106018.5A
Other languages
English (en)
Inventor
山崎博司
长谷川峰快
谷川聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1379616A publication Critical patent/CN1379616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

将第一和第二金属箔层层压在第一绝缘层的两面上而形成第一板。接着,在第一和第二金属箔层中分别形成预定的导线布线图。接着,与第一板分开形成的第二和第三板中的第二和第三绝缘层通过第一和第二粘结层分别层压到第一和第二金属箔层上。接着,在第二和第三板的第三和第四金属箔层中将薄层部分除去并使厚层部分形成预定的导线布线图。

Description

多层线路板及其制造方法
技术领域
本发明涉及一种多层线路板及其制造方法，更具体地说，涉及一种带有厚层部分和薄层部分的多层线路板及其制造方法。
背景技术
到目前为止，刚挠性线路板已经广泛应用于便携式电子装置或类似的装置中，因为刚挠性线路板的尺寸小、重量轻，可以实现布线密度的提高。如图3B所示，刚挠性线路板包括刚性线路部分1和挠性线路部分2。电子零件可以安装在每个刚性线路部分1上，从而在刚性线路部分1中实现高密度布线。挠性线路部分2是可弯曲的，因此可以折叠起来并可作为信号传输路径。
这种刚挠性线路板可以按以下方法制造。即，如图3A所示，首先制备好一块双面基板，其中第一和第二导电层4，5层压到第一绝缘层3的两面上，接着通过第一和第二粘结层15，16将第二和第三绝缘层6，7分别层压到第一和第二导电层4，5上。这样，就形成了第一板8。
然后，单独制备一双层基板，其中第三导电层10层压到第四绝缘层9上，于是可以通过第三粘结层12将用来覆盖该双层基板的第三导电层10的覆盖绝缘层11层压到第三导电层10上。用这种方式，可以形成若干第二板13。
接着，如图3B所示，各第二板13的第四绝缘层9分别通过第四粘结层14层压到第一板8的第二和第三绝缘层6，7上要形成刚性线路部分1的部分。这样，就得到了刚挠性线路板。
近年来，便携式信息通讯装置如蜂窝式电话已经发展成为不但具有传统电话功能而且还具有照相机功能或类似功能的多功能移动装置。因此，迫切需要减小多层线路板的尺寸和重量。而且要求刚挠性线路板中刚性线路部分的厚度能够更小。
发明内容
为了解决上述问题，本发明的目的是要提供一种多层线路板，其中可进行高密度布线的多层区域做得比以往更薄，因此可以使多层线路板更加紧凑，另外本发明还提供了制造这种多层线路板的方法。
为了实现这个目的，根据本发明的多层线路板包括：至少一个由层压板制成的第一线路板，其中所述层压板包括至少一个导电层和至少一个绝缘层；和至少一个第二线路板，所述第二线路板包括至少一个导电层并层压在第一线路板的部分区域上；其中，第一线路板的最外面导电层和第二线路板中相对于所述最外面导电层的最近导电层之间只加入了一个绝缘层。
此外，在多层线路板中，加在所述最外面导电层和所述最近导电层之间的绝缘层最好还能同时作为将最外面导电层和最近导电层相互粘结起来的粘结层。
此外，在多层线路板中，所述至少一个第二线路板最好层压在第一线路板的两个面上。此外，第一线路板最好包括两个导电层，而每个第二线路板最好包括一个导电层。
此外，根据本发明，提供了一种制造多层线路板的方法，包括以下步骤：形成带有至少一个导电层和至少一个绝缘层的第一层压板，使得所述第一层压板的至少一个表层是导电层；形成一个与第一层压板分开的、带有至少一个导电层和至少一个绝缘层的第二层压板，使得所述第二层压板的至少一个表层是绝缘层；将构成第一层压板表层的导电层层压在构成第二层压板表层的绝缘层上；以及，将层压在构成第二层压板表层的绝缘层上的第二层压板的导电层的至少部分区域除去，从而使构成第二层压板表层的绝缘层暴露出来。
在这种方法中，第二层压板最好层压在第一层压板的两个面上。另外，第一层压板最好包括两个导电层，而每个第二层压板最好包括一个导电层。
此外，根据本发明，提供了一种制造多层线路板的方法，包括以下步骤：通过将第一金属箔层层压在第一绝缘层的一面上、将第二金属箔层层压在第一绝缘层的另一面上而形成第一板；在第一和第二金属箔层中分别形成预定的导线布线图；通过将第三金属箔层层压在第二绝缘层的一面上而形成第二板，并通过将第四金属箔层层压在第三绝缘层的一面上而形成第三板；通过第一粘结层将第二板的第二绝缘层层压在第一板的第一金属箔层上，并通过第二粘结层将第三板的第三绝缘层层压在第一板的第二金属箔层上；将第三和第四金属箔层的部分区域分别除去，使除了被除去的部分区域之外的剩余区域形成预定的导线布线图。
此外，根据本发明，提供了一种制造多层线路板的方法，包括以下步骤：通过将第一金属箔层层压在第一绝缘层的一面上、将第二金属箔层层压在第一绝缘层的另一面上而形成第一板；在第一和第二金属箔层中分别形成预定的导线布线图；通过将第三金属箔层层压在同时作为粘结层的第二绝缘层的一面上而形成第二板，并通过将第四金属箔层层压在同时作为粘结层的第三绝缘层的一面上而形成第三板；将同时作为第二板粘结层的第二绝缘层层压在第一板的第一金属箔层上，并将同时作为第三板粘结层的第三绝缘层层压在第一板的第二金属箔层上；以及，将第三和第四金属箔层的部分区域分别除去，使除了被除去的部分区域之外的剩余区域形成预定的导线布线图。
附图说明
图1A至1G是主要的局部剖面图，示出了制造挠性多层线路板方法的各个步骤；
图1A示出了在第一金属箔层的一面上形成第一绝缘层的步骤；
图1B示出了将第二金属箔层层压到第一绝缘层另一面上的步骤；
图1C示出了在第一和第二金属箔层中分别形成预定导线布线图的步骤；
图1D示出了将第三金属箔层层压到第二绝缘层的一面上，第四金属箔层层压到第三绝缘层的一面上的步骤；
图1E示出了通过第一粘结层将第二绝缘层层压到第一金属箔层上，通过第二粘结层将第三绝缘层层压到第二金属箔层上的步骤；
图1F示出了在第三和第四金属箔层中分别将薄层部分除去而使厚层部分形成预定导线布线图的步骤；
图1G示出了将第五和第六绝缘层分别层压到第三和第四金属箔层的厚层部分上的步骤。
图2A至2G是主要的局部剖面图，示出了制造挠性多层线路板另一种方法中的各个步骤。
图2A示出了在第一金属箔层的一面上形成第一绝缘层的步骤；
图2B示出了将第二金属箔层层压到第一绝缘层另一面上的步骤；
图2C示出了在第一和第二金属箔层中分别形成预定导线布线图的步骤；
图2D示出了将第三金属箔层层压到同时作为粘结层的第二绝缘层一面上，第四金属箔层层压到同时作为粘结层的第三绝缘层一面上的步骤；
图2E示出了将同时作为粘结层的第二绝缘层直接层压到第一金属箔层上，同时作为粘结层的第三绝缘层直接层压到第二金属箔层上的步骤；
图2F示出了在第三和第四金属箔层中分别将薄层部分除去而使厚层部分形成预定导线布线图的步骤；
图2G示出了将第五和第六绝缘层分别层压到第三和第四金属箔层的厚层部分上的步骤。
图3A和3B是主要的局部剖面图，示出了现有技术中制造刚挠性线路板方法的各个步骤。
图3A示出了形成第一和第二板的步骤；和
图3B示出了通过第四粘结层将相应的第二板分别层压到构成第一板部分区域的刚性线路部分上的步骤。
具体实施方式
下面将参考图1A至1G和图2A至2G来介绍根据本发明的制造挠性多层线路板方法的实施例。
在这种方法中，首先，将至少一层导电层21和至少一层绝缘层22层压起来以形成第一层压板23。在第一层压板23中，至少有一个表层是导电层21。
第一层压板23可以照以下方法形成。如图1A所示，首先制备好第一绝缘层22a，接着将第一金属箔层21a层压到第一绝缘层22a的其中一面上。如图1B所示，将第二金属箔层21b层压到第一绝缘层22a的另一面上。于是，就形成了第一板24。然后，如图1C所示，在第一板24的第一和第二金属箔层21a和21b中分别形成预定的导线布线图。
合成树脂薄膜被用作第一绝缘层22a。合成树脂的实例包括聚酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚奈二甲酸乙二醇脂树脂和聚氯乙烯树脂。最好将聚酰亚胺树脂薄膜用作第一绝缘层22a。第一绝缘层22a的厚度通常是在从12.5至50微米的范围内，且最好是在从12.5至25微米的范围内。
金属箔如铜、镍、金、锡箔或镀层，或者这些金属的合金箔被用作第一和第二金属箔层21a和21b。最好使用铜箔。第一和第二金属箔层21a和21b中每一层的厚度通常是在从2至35微米的范围内，且最好是在从9至18微米的范围内。
为了将第一金属箔层21a层压到第一绝缘层22a的一面上，第二金属箔层21b层压到第一绝缘层22a的另一面上，可以通过粘合剂分别将比如用金属箔制成的第一和第二金属箔层21a和21b粘结到用合成树脂薄膜制成的第一绝缘层22a上。最好是，第一和第二金属箔层21a和21b直接层压到第一绝缘层22a上而不在中间加入任何粘合剂，从而形成所谓的双面基板。
对于如何将第一和第二金属箔层21a和21b直接层压到第一绝缘层22a上没有特别的限制。比如，可以照下面的方法来进行层压。如图1A所示，首先，将一种合成树脂溶液均匀地涂敷到用金属箔制成的第一金属箔层21a的一面上，然后根据需要干燥和加热溶液以形成第一绝缘层22a。接着，如图1B所示，将金属箔层压或电镀到第一绝缘层22a的另一面(与第一金属箔层21a所层压的面相反)上以形成第二金属箔层21b。
更具体地说，第一板24可以照以下方法形成。在将聚酰胺酸树脂溶液均匀地涂敷到用铜箔制成的第一金属箔层21a的一面上后，先使溶液干燥。接着在将用铜箔制成的第二金属箔层21b层压在该溶液上之后，所涂敷的聚酰胺酸树脂最终被加热到比如300摄氏度或更高而被硬化(胺化)。这样，聚酰亚胺第一绝缘层22a和第一板24可以同时形成。
或者，第一板24可以照以下方法形成。在将聚酰胺酸树脂溶液均匀地涂敷在用铜箔制成的第一金属箔层21a的一面上之后，首先使溶液干燥和硬化(胺化)以形成聚酰亚胺第一绝缘层22a。接着，将铜沉积到第一绝缘层22a的表面上以形成第二金属箔层21b。这样，就可以形成第一板24。
聚酰胺酸可以通过酸性二酐与二胺的反应来制取。可优先选用的酸性二酐的实例包括：3，3’、4，4’-羧苯二甲酸二酐(ODPA)；3，3’、4，4’-联苯四羧酸二酐；苯均四酸二酐；2，2-双(3，4-二羧苯基)六氟丙烷二酐(6FDA)；和3，3’、4，4’-苯甲酮四羧酸二酐(BTDA)。可优先选用的二胺的实例包括：对苯二胺(PPD)；1，3-双(3-氨苯氧基)苯；双酰胺丙醇四甲基二甲硅醚(APDS)；和4，4’-二氨基二苯醚(DDE)。在常温常压下使酸性二酐和二胺以等摩尔的比例在适当的有机溶剂中相互反应预定的时间，于是可以得到作为聚酰胺酸树脂溶液的聚酰胺酸树脂。举例来说，有机溶剂是一种极性溶剂如N-甲丁-2-吡咯烷酮、N，N-二甲基乙酰胺、N，N-二甲基甲酰胺或类似的溶剂。有需要时可以用环氧树脂、双丙烯酰亚胺、顺丁烯二酰亚胺或类似的有机物与聚酰胺酸树脂混合。
第一和第二金属箔层21a和21b直接层压在第一绝缘层22a上的双面基板在市场上可以买到。这种在在市场上可以买到的产品也可以用于本方法中。
然后，如图1C所示，在第一板24的第一和第二金属箔层21a和21b中分别形成预定的导线布线图。
可以通过一种已知的制作布线图案的方法分别在第一和第二金属箔层21a和21b中形成预定的导线布线图。最好以减去法作为制作布线图案的方法。比如，减去法可以照如下步骤进行。分别在第一和第二金属箔层21a和21b的表面上形成对应于预定的导线布线图的抗蚀刻涂层。在遮盖有抗蚀刻涂层的情况下分别蚀刻第一和第二金属箔层21a和21b。然后，将抗蚀刻涂层除去。
接着，在这种方法中，将导电层21和至少一层绝缘层22相互层压在一起，以形成与第一层压板23分开的第二层压板25，第二层压板25的表层中至少有一层是绝缘层22。
如图1D所示，照上述方法形成的第二层压板25最好层压到第一层压板23的两面上。所以，举例来说，先制备好第二绝缘层22b，接着将第三金属箔层21c层压到第二绝缘层22b的一面上以形成第二板26。同时，制备好第三绝缘层22c，使第四金属箔层21d可层压到第三绝缘层22c的一面上以形成第三板27。
第二和第三绝缘层22b和22c都可以用与第一绝缘层22a相同的材料制成。第二和第三绝缘层22b和22c中每一层的厚度通常是在从12.5至50微米的范围内，且最好是在从12.5至25微米的范围内。类似地，第三和第四金属箔层21c和21d都可以用与第一和第二金属箔层21a和21b相同的材料制成。第三和第四金属箔层21c和21d中每一层的厚度通常是在从2至35微米的范围内，且最好是在从9至18微米的范围内。
可以照下面的方法将第三和第四金属箔层21c和21d分别层压到第二和第三绝缘层22b和22c的一面上。比如，可以通过粘合剂将用金属箔制成的第三和第四金属箔层21c和21d分别粘结到用合成树脂薄膜制成的第二和第三绝缘层22b和22c上。最好是，第三和第四金属箔层21c和21d可以分别直接层压到第二和第三绝缘层22b和22c上而不在中间加入任何粘合剂，从而形成所谓的双层基板。
对于如何将第三和第四金属箔层21c和21d分别直接层压到第二和第三绝缘层22b和22c上没有特别的限制。比如，可以将合成树脂溶液均匀地涂敷在用金属箔制成的第三和第四金属箔层21c和21d的相应表面上。然后，根据需要干燥和加热溶液。这样，就形成了第二和第三绝缘层22b和22c。
更具体地说，第二和第三板26和27可以照以下方法形成。比如，用与上述相同的方法将合成树脂溶液均匀地涂敷在用铜箔制成的第三和第四金属箔层21c和21d的相应表面上。接着，溶液被干燥和硬化(胺化)，于是由聚酰亚胺制成的第二和第三绝缘层22b和22c分别层压在第三和第四金属箔层21c和21d上而形成第二和第三板26和27。
第三和第四金属箔层21c和21d分别直接层压在第二和第三绝缘层22b和22c上的双层基板(单面基板)在市场上可以买到。这种在在市场上可以买到的产品也可以用于本方法中。
接着，在这种方法中，将构成第一层压板23表层的导电层21层压到构成第二层压板25其中一个表层的绝缘层22上。
即，在照上面所描述的那样将第二层压板25层压到第一层压板23两面的情况下，更具体地说，如图1E所示，第二板26中的第二绝缘层22b通过第一粘结层28层压到第一板24中的第一金属箔层21a上，而第三板27中的第三绝缘层22c通过第二粘结层29层压到第一板24中的第二金属箔层21b上。
第一和第二粘结层28和29可以照以下方法形成。将粘合剂均匀地分别涂敷在第二和第三绝缘层22b和22c上，或者预先将粘合剂均匀地分别涂敷在第一和第二金属箔层21a和21b上。另一种可供选择的方法是，可将粘合片放在第二绝缘层22b和第一金属箔层21a之间，以及第三绝缘层22c和第二金属箔层21b之间以分别形成第一和第二粘结层28和29。
粘合剂的实例包括：热固性粘合剂如聚酰亚胺粘合剂、环氧树脂粘合剂、环氧腈丁基橡胶粘合剂、环氧丙烯酸橡胶粘合剂、丙烯酸粘合剂、丁缩醛粘合剂或氨基甲酸酯粘合剂；热塑性胶粘剂如合成橡胶粘合剂；丙烯酸增粘剂如压敏粘合剂。这样的粘合剂做成片状后即可被用作粘合片。其中可优先选用的实例包括：聚酰亚胺粘合剂；环氧树脂粘合剂；环氧-腈丁基橡胶粘合剂；环氧-丙烯酸橡胶粘合剂；丙烯酸粘合剂；以及用这些粘合剂做成的粘合片。第一和第二粘结层28和29中每一层的厚度通常是在从5至50微米的范围内，且最好是在从10至25微米的范围内。
对于如何通过第一和第二粘结层28和29来进行层压没有特别的限制。例如，可以在100至250摄氏度的温度以及0.1至20兆帕的压力下，将第二绝缘层22b、第一粘结层28和第一金属箔层21a一层一层叠起来，并将第三绝缘层22c、第二粘结层29和第二金属箔层21b也一层一层叠起来，然后进行压接。
接着，在这种方法中，在第二层压板25的部分区域30(层数较少且主要用作信号传输路径的区域，即对应于现有技术的刚挠性线路板中挠性线路部分的那一部分，以下简称“薄层部分”)中，至少将层压在绝缘层22上构成上下表层的导电层21除去而露出构成表层的绝缘层22。同时，剩余区域31(层数较多且主要用于高密度布线的区域，即对应于现有技术的刚挠性线路板中刚性线路部分的那一部分，以下简称“厚层部分”)分别形成预定的导线布线图。
即，在照上面所描述的那样将第二板26中的第二绝缘层22b层压到第一金属箔层21a上、并将第三板27中的第三绝缘层22c层压到第二金属箔层21b上的情况下，如图1F所示，第二和第三板26和27中第三和第四金属箔层21c和21d的薄层部分30被分别除去而使厚层部分31形成预定的导线布线图。
第三和第四金属箔层21c和21d中薄层部分30的去除以及厚层部分31导线布线图的形成可以通过已知的蚀刻法来完成，而且最好同时通过一种已知的制作布线图案的方法如上面所说的减去法来进行。
接着，在这种方法中，比如，如图1G所示，作为覆盖绝缘层的第五和第六绝缘层22e和22f分别被层压到构成预定形状的第三和第四金属箔层21c和21d的厚层部分31上。这样，就得到了挠性多层线路板。
第五和第六绝缘层22e和22f都可以用与第一绝缘层22a相同的材料制成。第五和第六绝缘层22e和22f中每一层的厚度通常是在从12.5至50微米的范围内，且最好是在从12.5至25微米的范围内。
对于如何将第五和第六绝缘层22e和22f分别层压到第三和第四金属箔层21c和21d上没有特别的限制。比如，可以用与上述相同的方法通过第三粘结层34将第五绝缘层22e层压到第三金属箔层21c上，通过第四粘结层35将第六绝缘层22f层压到第四金属箔层21d上。第三和第四粘结层34和35都可以用与第一和第二粘结层28和29相同的材料制成。第三和第四粘结层34和35中每一层的厚度通常是在从5至50微米的范围内，且最好是在从10至25微米的范围内。
虽然未在图1G中示出，但是可以首先将合成树脂溶液均匀地涂敷在第三和第四金属箔层21c和21d的相应表面上。然后，根据需要干燥和加热溶液以形成第五和第六绝缘层22e和22f。或者更具体地说，比如在将聚酰胺酸树脂溶液均匀地涂敷在第三和第四金属箔层21c和21d的相应表面上之后，用与上述相同的方法使溶液干燥和硬化(胺化)以形成由聚酰亚胺制成的第五和第六绝缘层22e和22f。
这样得到的挠性多层线路板包括一个第一线路板36和两个第二线路板37。第一线路板36由具有两个导电层21(第一和第二金属箔层21a和21b)和三个绝缘层22(第一、第二和第三绝缘层22a、22b和22c)的层压板构成。每一个第二线路板37由具有一个导电层21(第三或第四金属箔层21c或21d)和一个绝缘层22(第五或第六绝缘层22e或22f)的层压板构成。第二线路板37设在第一线路板36的厚层部分31上。于是，就形成了由第一线路板36的一部分所构成的薄层部分30，以及由第一和第二线路板36和37的相互层压部分所构成的厚层部分31。
因此，这样得到的板可以用于与图3B所示现有技术中刚挠性线路板相同的用途。在现有技术的刚挠性线路板中，举例来说，刚性线路部分1中第一和第三导电层4和10之间的绝缘部分X1包括第一粘结层15、第二绝缘层6、第四粘结层14和第四绝缘层9，也就是说，绝缘部分X1中的层数是四(绝缘层的数目是二)。与此相反，在图1G所示的挠性多层线路板中，厚层部分31中第一金属箔层21a(第一线路板36中最外面的导电层21)和第三金属箔层21c(第二线路板37中与所述最外面的导电层21最近的导电层21)之间的绝缘部分X2包括第一粘结层28和第二绝缘层22b，也就是说，绝缘部分X2中的层数是二(绝缘层的数目是一)。因此，与现有技术的刚挠性线路板相比，大大降低了(到一半)每个厚层部分31中绝缘部分X2的层数。挠性多层线路板能够充分满足最近几年中多功能移动性或类似性能对减少厚度和重量的要求。可以实现装置尺寸的减小。
另外，在这种挠性多层线路板中，每一导电层21是用厚度从2至35微米的薄金属箔制成的，每一绝缘层22是用厚度从12.5至50微米的薄合成树脂薄膜制成的，因而使可以每一厚层部分31做得很薄。因此，可以表现出在现有技术的刚挠性线路板，比如用玻璃纤维环氧树脂或类似材料制成的，中所不能得到的挠性。所以，可以更加容易地将挠性多层线路板安装在狭窄的空间中，以及装配到移动部件中。每一厚层部分31的厚度通常是在从80至600微米的范围内，且最好是在从80至250微米的范围内，而薄层部分30的厚度通常是在从50至320微米的范围内，且最好是在从50至125微米的范围内。
比如，这种挠性多层线路板也可以通过图2A至2G所示的方法来得到。
即，在图2A至2G所示的方法中，用与图1A至1G所示方法中相同的方式制备第一绝缘层22a，并形成作为第一板24的第一层压板23。如图2A所示，将第一金属箔层21a层压到第一绝缘层22a的一面上。如图2B所示，将第二金属箔层21b层压到第一绝缘层22a的另一面上。这样，就形成了作为第一板24的第一层压板23。此外在图2A至2G所示的方法中，最好将第一板24做成所谓的双面基板，其中第一和第二金属箔层21a和21b是直接层压到第一绝缘层22a上的。或者，与图1A至1G所示方法中一样，在市场上能够买到的双面基板也可以被用作第一板24。然后，如图2C所示，在第一板24的第一和第二金属箔层21a和21b中分别形成预定的导线布线图。
接着，在这种方法中，如图2D所示，将第三金属箔层21c层压到同时作为粘结层的第二绝缘层22b的一面上以形成第二板26，将第四金属箔层21d层压到同时作为粘结层的第三绝缘层22c的一面上以形成第三板27。这样，就分别形成了第二层压板25。
对于如何将第三和第四金属箔层21c和21d分别层压到同时作为粘结层的第二和第三绝缘层22b和22c的一面上没有特别的限制。比如，可以预先将一种具有粘结强度的合成树脂溶液均匀地分别涂敷在第三和第四金属箔层21c和21d上，或者可以将一种具有粘结强度的合成树脂薄片分别粘到第三和第四金属箔层21c和21d上。
具有粘结强度的合成树脂溶液或具有粘结强度的合成树脂薄片可以从上面所列出的粘合剂或粘合片中挑选。最好使用粘合片，尤其是聚酰亚胺粘合片。同时作为粘结层的第二和第三绝缘层22b和22c中每一层的厚度通常是在从5至50微米的范围内，且最好是在从10至25微米的范围内。
接着，在本实施例中，如图2E所示，第二板26中同时作为粘结层的第二绝缘层22b直接层压到第一板24中的第一金属箔层21a上，而第三板27中同时作为粘结层的第三绝缘层22cb直接层压到第一板24中的第二金属箔层21b上。于是，第二层压板25就分别被层压在第一层压板23上。
对于如何将同时作为粘结层的第二和第三绝缘层22b和22c直接层压到第一和第二金属箔层21a和21b上没有特别的限制。可以用与上述方法中相同的方式来进行压接。
同时作为粘结层的第二和第三绝缘层22b和22c可以照以下方法形成。预先将一种具有粘结强度的合成树脂溶液均匀地分别涂敷在第一和第二金属箔层21a和21b上以形成第二和第三绝缘层22b和22c。第三和第四金属箔层21c和21d可以分别直接层压在同时作为粘结层的第二和第三绝缘层22b和22c上。另一种可供选择的方法是，同时作为粘结层的第二和第三绝缘层22b和22c可以做成具有粘结强度的合成树脂薄片，于是在第一金属箔层21a和第三金属箔层21c之间以及第二金属箔层21b和第四金属箔层21d之间分别放有该薄片的情况下，将第三和第四金属箔层21c和21d分别层压到第一和第二金属箔层21a和21b上。结果，就形成了第二层压板25，同时还将第二层压板25层压在了第一层压板23上。
接着，如图2F所示，用与图1A至1G所示方法中相同的方式，将第二板26的第三金属箔层21c和第三板27的第四金属箔层21d中的薄层部分30除去而使厚层部分形成预定的导线布线图。
第三和第四金属箔层21c和21d中薄层部分30的去除以及厚层部分31导线布线图的形成可以通过已知的蚀刻法来完成，而且最好同时通过已知的制作布线图案的方法如减去法来进行。
接着，如图2G所示，第五和第六绝缘层22e和22f以与上述相同的方式，分别通过第三和第四粘结层34和35层压到构成预定形状的第三和第四金属箔层21c和21d的厚层部分31上。这样，就得到了挠性多层线路板。
在用如图2A至2G所示方法得到的挠性多层线路板中，举例来说，在厚层部分31中第一和第三金属箔层21a和21c之间的绝缘部分X3是由同时作为粘结层的第二绝缘层22b构成的，也就是说，绝缘部分X3的层数只是一。因此，与如图1A至1G所示的绝缘部分X2层数是二的挠性多层线路板相比，厚层部分31中绝缘部分X3的层数更加减少了。所以，图2A至2G所示的挠性多层线路板能够更加充分地满足最近几年中多功能移动性或类似性能对减少厚度和重量的要求。因此，能够更大地实现装置尺寸的减小。
除了图1A至1G以及图2A至2G所示的方法之外，还可以使用如下所述的另一种方法。在用与图1A至1G所示方法中相同的方式形成第一层压板23之后，照下面的方法形成第二层压板25。举例来说，将聚酰胺酸树脂溶液均匀地涂敷在第一层压板23中导电层21的一面上。接着，溶液被干燥和硬化(胺化)以形成聚酰亚胺绝缘层22。然后，使绝缘层22的表面经受镀铜或类似的处理，于是通过已知的方法如半加成法或减去法可形成具有预定导线布线图的另一导电层21。
虽然在图1A至1G以及图2A至2G中没有明确示出，但是在如图1A至1G以及图2A至2G所示的上述挠性多层线路板的各绝缘层22(从第一绝缘层22a至第六绝缘层22f)中沿厚度方向适当地做有孔洞部分如转向孔或金属化孔。在孔洞部分中做有用于各导电层21(从第一金属箔层21a至第四金属箔层21d)之间导电的导电通道和可与外部接线端相连的接线端。孔洞部分可以在形成绝缘层22的各步骤中通过已知的方法如钻孔、冲孔、激光加工、湿蚀刻或干蚀刻来形成。当使用的是感光合成树脂如感光聚酰胺酸树脂时，绝缘层和孔洞部分可以通过曝光、显影和硬化同时形成。接着，可以通过已知的方法如电镀在这样形成的孔洞部分中形成导电通道和接线端。
虽然上面所介绍的情况中两个导电层21和一个绝缘层22是交替层压的，使得第一层压板23中有两个导电层21，但是在本发明中可以根据用途来适当地选择第一层压板中的导电层和绝缘层的数目。比如，可以有多个导电层和绝缘层交替层压，使得第一层压板中有三个或更多个的导电层。
虽然上面所介绍的情况中一个导电层21和一个绝缘层22是交替层压的，使得第二层压板25中有一个导电层21，但是在本发明中可以根据用途来适当地选择第二层压板中的导电层和绝缘层的数目。比如，可以有多个导电层和绝缘层交替层压，使得第二层压板中有两个或更多个的导电层。
此外，在本发明中，对于制造方法中各步骤的顺序没有特别的限制，而是可以适当地变化。如上所述，图1A至1G中所示的方法可以照如下步骤进行。首先，如图1E所示，第二板26中的第二绝缘层22b通过第一粘结层28层压到第一板24中的第一金属箔层21a上，而第三板27中的第三绝缘层22c通过第二粘结层29层压到第一板24中的第二金属箔层21b上。然后，如图1F所示，第二和第三板26和27中第三和第四金属箔层21c和21d的薄层部分30被分别除去而使厚层部分31形成预定的导线布线图。另一种方法是，比如首先将第二和第三板26和27中第三和第四金属箔层21c和21d的薄层部分30分别除去而使厚层部分31形成预定的导线布线图。然后，第二板26中的第二绝缘层22b通过第一粘结层28层压到第一板24中的第一金属箔层21a上，而第三板27中的第三绝缘层22c通过第二粘结层29层压到第一板24中的第二金属箔层21b上。
接着，作为覆盖绝缘层的第五和第六绝缘层22e和22f可以照以下步骤形成。用和上述同样的方法，将第二和第三板26和27中第三和第四金属箔层21c和21d的薄层部分30分别除去而使厚层部分31形成预定的导线布线图。然后，在第二板26中的第二绝缘层22b通过第一粘结层28层压到第一板24中的第一金属箔层21a上、第三板27中的第三绝缘层22c通过第二粘结层29层压到第一板24中的第二金属箔层21b上之前，可以通过第三和第四粘结层34和35分别将第五和第六绝缘层22e和22f层压到第三和第四金属箔层21c和21d的厚层部分31上。
虽然上面所介绍的情况中第二层压板25是层压在第一层压板23的两面上的，但是本发明也可以应用于这样的情况，即第一层压板是通过只将一个第一金属箔层层压在第一绝缘层其中一面上形成的，而第二层压板只是层压在第一层压板的一面上以得到多层线路板，其中第二线路板只在第一线路板的单面上。
此外，为了形成本发明中的第一层压板和第一板，如上所述，可以使用第一和第二金属箔层21a和21b直接层压在第一绝缘层22a上的双面基板，这种双面基板在市场上可以买到，于是第一层压板和第一板被预先制备好。另外，为了形成本发明中的第二层压板以及第二和第三板，如上所述，可以使用第三和第四金属箔层21c和21d分别直接层压在第二和第三绝缘层22b和22c上的双层基板，这种双层基板在市场上可以买到，于是第二层压板以及第二和第三板被预先制备好。
此外，在本发明中，加在最外面导电层和与之最近导电层之间的一个绝缘层的不只是用来将导电层和绝缘层相互粘结起来的粘结层，而是意味着用来使导电层电绝缘的绝缘层数目是一。当这种绝缘层的数目是一时，在厚层部分31的第一金属箔层21a(最外面的导电层)和第三金属箔层21c(最近的导电层)之间除了可以加入第二绝缘层22b之外还可以加入第一粘结层28，比如，在图1A至1G所示的挠性多层线路板中。即，在导电层之间可以加入两层。而且，在第二金属箔层21b(最外面的导电层)和第四金属箔层21d(最近的导电层)之间除了可以加入第三绝缘层22c外还可以加入第二粘结层29。即，在导电层之间可以加入两层。
当本发明中介于最外面导电层和最近导电层之间的一个绝缘层可以同时作为粘结层时，即，当使导电层相互绝缘的目的和使导电层相互粘结的目的可以同时达到时，在厚层部分31的第一金属箔层21a(最外面的导电层)和第三金属箔层21c(最近的导电层)之间可以只加入一个同时作为粘结层的第二绝缘层22b，比如，就象图2A至2G所示的挠性多层线路板所表示的那样。或者，在第二金属箔层21b(最外面的导电层)和第四金属箔层21d(最近的导电层)之间可以只加入一个同时作为粘结层的第三绝缘层22c。实例
将根据下面的实例和比较实例来更加具体地说明本发明，但是本发明并不限于这些实例和比较实例。实例1
首先，准备好在市场上可以买到的作为第一层压板23的双面覆铜基板(由日本钢铁化学有限公司制造的ESPANEX SB18-12-18FR)，它由18微米厚的用铜箔制成的第一和第二金属箔层21a和21b、以及12.5微米厚的用聚酰亚胺制成的第一绝缘层22a构成，并被用作第一板24(见图1B)。
通过减去法在第一板24的第一和第二金属箔层21a和21b中分别形成预定的导线布线图(见图1C)。
另一方面，准备好作为第二和第三板26和27的单面覆铜基板(由日本钢铁化学有限公司制造的ESPANEX SB18-12-00FR)，它们由18微米厚的用铜箔制成的第三和第四金属箔层21c和21d、以及12.5微米厚的用聚酰亚胺制成的第二和第三绝缘层22b和22c构成，并与第一板24是分开的(见图1D)。
然后，第二板26的第二绝缘层22b通过25微米厚的用环氧树脂粘合剂制成的第一粘结层28层压到第一板24的第一金属箔层21a上，而第三板27的第三绝缘层22c通过25微米厚的用环氧树脂粘合剂制成的第二粘结层29层压到第一板24的第二金属箔层21b上(见图1E)。
通过减去法将第二和第三板26和27中第三和第四金属箔层21c和21d的薄层部分30分别除去而使厚层部分31形成预定的导线布线图(见图1F)。
接着，12.5微米厚的用聚酰亚胺薄膜制成的第五和第六绝缘层22e和22f通过15微米厚的用环氧树脂粘合剂制成的第三和第四粘结层34和35分别层压到第三和第四金属箔层21c和21d的厚层部分31上以获得挠性多层线路板(见图1G)。
这样得到的挠性多层线路板在每个厚层部分的厚度是210微米。在薄层部分的厚度是120微米。实例2
首先，准备好在市场上可以买到的作为第一层压板23的双面覆铜基板(由日本钢铁化学有限公司制造的ESPANEX SB18-12-18FR)，它由18微米厚的用铜箔制成的第一和第二金属箔层21a和22B、以及12.5微米厚的用聚酰亚胺制成的第一绝缘层22a构成，并被用作第一板24(见图2B)。
通过减去法在第一板24的第一和第二金属箔层21a和21b中分别形成预定的导线布线图(见图2C)。
另一方面，将25微米厚的用聚酰亚胺粘合片制成的同时可作为粘结层的第二和第三绝缘层22b和22c分别层压到18微米厚的用铜箔制成的在100摄氏度下的第三和第四金属箔层21c和21d表面上，以形成第二和第三板26和27(见图2D)。
然后，通过加热将第二板26中同时作为粘结层的第二绝缘层22b压接到200摄氏度下的第一板24的第一金属箔层21a上，并通过加热将第三板27中同时作为粘结层的第三绝缘层22c压接到200摄氏度下的第一板24的第二金属箔层21b上(见图2E)。
通过减去法将第二和第三板26和27中第三和第四金属箔层21c和21d的薄层部分30分别除去而使厚层部分31形成预定的导线布线图(见图2F)。
接着，12.5微米厚的用聚酰亚胺薄膜制成的第五和第六绝缘层22e和22f通过15微米厚的用聚酰亚胺粘合剂制成的第三和第四粘结层34和35分别层压到第三和第四金属箔层21c和21d的厚层部分31上以获得挠性多层线路板。
这样得到的挠性多层线路板在每个厚层部分31的厚度是190微米。在薄层部分30的厚度是100微米。
如上所述，在根据本发明的制造多层线路板的方法中，形成了多层线路板，使得第一线路板的最外面导电层和第二线路板中最近所述最外面导电层的导电层之间只加入一个绝缘层。因此，可以大大地降低在厚层部分的第二线路板的层数。
所以，通过按照本发明的制造方法所得到的多层线路板能够充分满足最近几年中多功能移动性或类似性能对减少重量和厚度的要求。因此，能够实现装置尺寸的减小。另外，由于重量和厚度的减小可以表现出良好的可挠曲性。所以，可以更加容易地将挠性多层线路板安装在狭窄的空间中，以及装配到移动部件中。
本申请基于日本公开特许公报No.2001-102896，并引用参考了其中的全部内容。

Claims (9)

1.一种多层线路板，包括：
至少一个由层压板制成的第一线路板，其中所述层压板包括至少一个导电层和至少一个绝缘层；和
至少一个第二线路板，所述第二线路板包括至少一个导电层并层压在所述第一线路板的部分区域上；
其中，所述第一线路板的最外面导电层和所述第二线路板中相对于所述最外面导电层的最近导电层之间只加入一个绝缘层。
2.根据权利要求1所述的多层线路板，其特征在于，加在所述最外面导电层和所述最近导电层之间的所述绝缘层同时还用作将所述最外面导电层和所述最近导电层相互粘结起来的粘结层。
3.根据权利要求1所述的多层线路板，其特征在于，所述至少一个第二线路板层压在所述第一线路板的两个面上。
4.根据权利要求1所述的多层线路板，其特征在于，所述第一线路板包括两个导电层，而每个所述第二线路板包括一个导电层。
5.一种制造多层线路板的方法，包括以下步骤：
形成带有至少一个导电层和至少一个绝缘层的第一层压板，使得所述第一层压板的至少一个表层是导电层；
形成一个与所述第一层压板分开的、带有至少一个导电层和至少一个绝缘层的第二层压板，使得所述第二层压板的至少一个表层是绝缘层；
将构成所述第一层压板中所述表层的所述导电层层压到构成所述第二层压板中所述表层的所述绝缘层上；和
将层压在构成所述第二层压板所述表层的所述绝缘层上的所述第二层压板的所述导电层的至少部分区域除去，从而使构成所述第二层压板中所述表层的所述绝缘层暴露出来。
6.根据权利要求5所述的制造多层线路板的方法，其特征在于，所述第二层压板层压在所述第一层压板的两个面上。
7.根据权利要求5所述的制造多层线路板的方法，其特征在于，所述第一层压板包括两个导电层，而每个所述第二层压板包括一个导电层。
8.一种制造多层线路板的方法，包括以下步骤：
通过将第一金属箔层层压在第一绝缘层的一面上、将第二金属箔层层压在所述第一绝缘层的另一面上而形成第一板；
在所述第一和第二金属箔层中分别形成预定的导线布线图；
通过将第三金属箔层层压在第二绝缘层的一面上而形成第二板，并通过将第四金属箔层层压在第三绝缘层的一面上而形成第三板；
通过第一粘结层将所述第二板的所述第二绝缘层层压在所述第一板的所述第一金属箔层上，并通过第二粘结层将所述第三板的所述第三绝缘层层压在所述第一板的所述第二金属箔层上；和
将所述第三和第四金属箔层的部分区域分别除去，在除了所述被除去的部分区域之外的剩余区域形成预定的导线布线图。
9.一种制造多层线路板的方法，包括以下步骤：
通过将第一金属箔层层压在第一绝缘层的一面上、将第二金属箔层层压在所述第一绝缘层的另一面上而形成第一板；
在所述第一和第二金属箔层中分别形成预定的导线布线图；
通过将第三金属箔层层压在同时作为粘结层的第二绝缘层的一面上而形成第二板，并通过将第四金属箔层层压在同时作为粘结层的第三绝缘层的一面上而形成第三板；
将同时作为所述第二板中所述粘结层的所述第二绝缘层层压在所述第一板的所述第一金属箔层上，并将同时作为所述第三板中所述粘结层的所述第三绝缘层层压在所述第一板的所述第二金属箔层上；和
将所述第三和第四金属箔层的部分区域分别除去，使除了所述被除去的部分区域之外的剩余区域形成预定的导线布线图。
CN02106018.5A 2001-04-02 2002-04-02 多层线路板及其制造方法 Pending CN1379616A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001102896A JP3788917B2 (ja) 2001-04-02 2001-04-02 フレキシブル多層配線回路基板の製造方法
JP102896/01 2001-04-02

Publications (1)

Publication Number Publication Date
CN1379616A true CN1379616A (zh) 2002-11-13

Family

ID=18956035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02106018.5A Pending CN1379616A (zh) 2001-04-02 2002-04-02 多层线路板及其制造方法

Country Status (3)

Country Link
US (1) US6902949B2 (zh)
JP (1) JP3788917B2 (zh)
CN (1) CN1379616A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677068B (zh) * 2008-09-19 2011-10-12 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法
CN101527266B (zh) * 2008-03-06 2012-03-07 钰桥半导体股份有限公司 增层线路板的制作方法
CN101677067B (zh) * 2008-09-19 2012-05-09 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004110114A1 (en) * 2003-06-02 2004-12-16 Showa Denko K.K. Flexible wiring board and flex-rigid wiring board
JP2005116868A (ja) * 2003-10-09 2005-04-28 Nitto Denko Corp 多層配線回路基板の製造方法
JP4597686B2 (ja) * 2004-02-24 2010-12-15 日本メクトロン株式会社 多層フレキシブル回路基板の製造方法
JP2005340675A (ja) * 2004-05-28 2005-12-08 Toshiba Corp プリント配線板および磁気ディスク装置
JP2008300889A (ja) * 2004-08-26 2008-12-11 Panasonic Electric Works Co Ltd 多層リジッドフレキシブル配線板、多層フレキシブル配線板及びそれらの製造方法
US7361979B2 (en) * 2004-12-29 2008-04-22 Tessera, Inc. Multi-sheet conductive substrates for microelectronic devices and methods for forming such substrates
JP3993211B2 (ja) * 2005-11-18 2007-10-17 シャープ株式会社 多層プリント配線板およびその製造方法
KR101154565B1 (ko) * 2006-02-14 2012-06-08 엘지이노텍 주식회사 다층 연성회로기판 및 그 제조 방법
US8188372B2 (en) * 2006-09-21 2012-05-29 Daisho Denshi Co., Ltd. Flex-rigid printed wiring board and manufacturing method thereof
US8320133B1 (en) * 2006-12-05 2012-11-27 Raytheon Company Rigid/flexible circuit board
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
WO2008102795A1 (ja) * 2007-02-20 2008-08-28 Hitachi Chemical Company, Ltd. フレキシブル多層配線板
JPWO2009141929A1 (ja) * 2008-05-19 2011-09-29 イビデン株式会社 配線板とその製造方法
JP2010129610A (ja) * 2008-11-25 2010-06-10 Panasonic Electric Works Co Ltd フレックスリジッドプリント配線板
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
EP2416385A1 (de) * 2010-08-02 2012-02-08 Scheuten S.à.r.l. Mehrlagige Rückkontaktfolie
TWI597306B (zh) * 2012-01-20 2017-09-01 Asahi Kasei E-Materials Corp Multilayer printed circuit board
CN205093052U (zh) * 2013-07-30 2016-03-16 株式会社村田制作所 多层基板
KR101437494B1 (ko) * 2014-03-07 2014-09-03 메이코 일렉트로닉스 컴파니 리미티드 플렉시블부를 구비하는 리지드 프린트 배선기판의 벤딩복구방법
KR20160014456A (ko) * 2014-07-29 2016-02-11 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
CN109076695B (zh) * 2016-03-30 2022-11-11 奥特斯奥地利科技与***技术有限公司 具有热塑性结构的层压部件承载件
KR102541317B1 (ko) * 2016-08-29 2023-06-09 삼성전자주식회사 커버레이를 포함하는 리지드-플렉스 기판
TWI622332B (zh) * 2016-09-20 2018-04-21 群浤科技股份有限公司 軟硬複合線路板
CN108307581A (zh) * 2017-01-12 2018-07-20 奥特斯奥地利科技与***技术有限公司 具有嵌入式部件承载件的电子设备
CN109246925B (zh) * 2018-08-28 2020-03-31 庆鼎精密电子（淮安）有限公司 软硬板的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012307A (en) * 1975-12-05 1977-03-15 General Dynamics Corporation Method for conditioning drilled holes in multilayer wiring boards
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US5072074A (en) * 1990-07-24 1991-12-10 Interflex Corporation High yield combined rigid and flexible printed circuits and method of manufacture
US5121297A (en) 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
EP0566043B1 (en) * 1992-04-14 1999-08-11 Hitachi Chemical Co., Ltd. Method of producing boards for printed wiring
EP0700630B1 (de) * 1994-03-23 2003-02-05 Dyconex AG Folienleiterplatten und verfahren zu deren herstellung
EP0744884A3 (en) 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6350387B2 (en) * 1997-02-14 2002-02-26 Teledyne Industries, Inc. Multilayer combined rigid/flex printed circuit board containing flexible soldermask
US6099745A (en) * 1998-06-05 2000-08-08 Parlex Corporation Rigid/flex printed circuit board and manufacturing method therefor
KR100278609B1 (ko) * 1998-10-08 2001-01-15 윤종용 인쇄회로기판
US20020030257A1 (en) * 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527266B (zh) * 2008-03-06 2012-03-07 钰桥半导体股份有限公司 增层线路板的制作方法
CN101677068B (zh) * 2008-09-19 2011-10-12 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法
CN101677067B (zh) * 2008-09-19 2012-05-09 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法

Also Published As

Publication number Publication date
US20020140076A1 (en) 2002-10-03
JP2002299824A (ja) 2002-10-11
JP3788917B2 (ja) 2006-06-21
US6902949B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
CN1379616A (zh) 多层线路板及其制造方法
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1223250C (zh) 多层布线衬底及其制造方法
TW511405B (en) Device built-in module and manufacturing method thereof
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1728923A (zh) 具有液晶聚合物覆盖层的刚柔结合pcb及其制造方法
CN1476633A (zh) 高频模件板装置
TW201005892A (en) Embedded chip substrate and fabrication method thereof
CN1765016A (zh) 层叠型电子元器件及其制造方法
CN1547772A (zh) 具有降低的功率分配阻抗的互连模块
CN1625788A (zh) 电子器件及其制造方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
JP2002064271A (ja) 複合配線基板及びその製造方法
CN1744800A (zh) 多层线路板和用于制作多层线路板的工艺
CN1343089A (zh) 具有通道的印刷配线板及其制造方法
CN1805652A (zh) 软性印刷电路板和多层软性印刷电路板及便携式电话终端
CN1242657C (zh) 导电膏与印刷线路板之间的粘结强度改进及其生产方法
CN101032194A (zh) 多层布线板及其制造方法
CN101052266A (zh) 布线电路基板及其制造方法
CN1525804A (zh) 电路基板及其制造方法
CN1268180C (zh) 电路衬底
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
KR20180090941A (ko) 가고정형 접착소재를 이용한 연성 회로기판의 제조 방법
JP2004146495A (ja) プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
CN1235451C (zh) 印刷电路板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication