JP3993211B2 - 多層プリント配線板およびその製造方法 - Google Patents
多層プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP3993211B2 JP3993211B2 JP2005334421A JP2005334421A JP3993211B2 JP 3993211 B2 JP3993211 B2 JP 3993211B2 JP 2005334421 A JP2005334421 A JP 2005334421A JP 2005334421 A JP2005334421 A JP 2005334421A JP 3993211 B2 JP3993211 B2 JP 3993211B2
- Authority
- JP
- Japan
- Prior art keywords
- hard
- base material
- flexible
- circuit pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
図1ないし図7は、本発明の実施の形態1に係る多層プリント配線板の各製造工程での多層プリント配線板の状態を説明する説明図である。
図8は、本発明の実施の形態2に係る多層プリント配線板の被覆層を形成した状態の断面を示す断面図である。なお、実施の形態1と同様の構成については同一の符号を付して詳細な説明は省略する。
実施の形態1に係る硬質性基材20の積層工程において、可撓部Afに対応する領域の硬質性基材20と可撓性基材10とは、接着剤層15、16が存在しないにもかかわらず、積層時の圧力や熱によってかなり良く密着している。
10 可撓性基材
11 絶縁層
12 導体層
12p 内層回路パターン、第1導体層パターン
12pf 可撓部に形成した内層回路パターン
12ps 硬質部に形成した内層回路パターン
12pt 露出部
13 導体層
13p 内層回路パターン、第2導体パターン
14 感光性レジスト
15、16 接着剤層
17、18 接着剤層
20 硬質性基材
21、21s、22、22s 絶縁層
23 導体層
23p 外層回路パターン、第3導体層パターン
24 導体層
24p 外層回路パターン、第4導体層パターン
24pt
30、31 被覆層
32 第1被覆層
33、34 第2被覆層
37、38、39 メッキ層
40、41 感光性レジスト
Af 可撓部
As、Ass 硬質部
B 境界
DL 切断線
Claims (9)
- 内層回路パターンが形成された可撓性基材により構成される可撓部と、前記可撓性基材の一部に積層され外層回路パターンが形成された硬質性基材により構成される硬質部とを備える多層プリント配線板において、
前記内層回路パターンの露出部を露出させて前記可撓性基材および前記硬質性基材を連続的に被覆する被覆層を備え、
該被覆層は、前記硬質性基材の一部領域および前記可撓性基材を連続的に被覆する第1被覆層と、該第1被覆層と異質の素材で形成され前記硬質性基材の前記一部領域以外の領域を被覆する第2被覆層とで構成してあることを特徴とする多層プリント配線板。 - 前記第1被覆層の素材は絶縁樹脂フィルムであることを特徴とする請求項1に記載の多層プリント配線板。
- 前記第2被覆層の素材は絶縁樹脂インクであることを特徴とする請求項1または請求項2に記載の多層プリント配線板。
- 内層回路パターンが形成された可撓性基材により構成される可撓部と、前記可撓性基材の一部に積層され外層回路パターンが形成された硬質性基材により構成される硬質部とを備える多層プリント配線板の製造方法において、
前記可撓性基材の導体層をパターニングして前記内層回路パターンを形成する工程と、
前記内層回路パターンを形成した前記可撓性基材に前記硬質性基材を対向させて前記可撓性基材の前記硬質部に対応する領域に前記硬質性基材を接着する工程と、
前記硬質性基材の導体層をパターニングして外層回路パターンを形成する工程と、
前記可撓部に対応する領域の前記硬質性基材を除去する工程と、
前記内層回路パターンの露出部を露出させて前記可撓性基材および前記硬質性基材を連続的に被覆する被覆層を形成する工程とを備え、
前記被覆層は、前記硬質性基材の一部領域および前記可撓性基材を連続的に被覆する絶縁樹脂フィルムで形成された第1被覆層と、前記硬質性基材の前記一部領域以外を被覆する感光性レジストで形成された第2被覆層とを備えること
を特徴とする多層プリント配線板の製造方法。 - 前記硬質性基材の接着は、前記可撓性基材の両側に前記硬質性基材を配置して前記可撓性基材の両側で行なわれることを特徴とする請求項4に記載の多層プリント配線板の製造方法。
- 前記被覆層を形成した後、前記露出部および前記外層回路パターンに対して少なくとも一方の表面処理を行なう工程を備えることを特徴とする請求項4または請求項5に記載の多層プリント配線板の製造方法。
- 内層回路パターンが形成された可撓性基材により構成される可撓部と、前記可撓性基材の一部に積層され外層回路パターンが形成された硬質性基材により構成される硬質部とを備える多層プリント配線板の製造方法において、
前記可撓性基材の導体層をパターニングして前記内層回路パターンを形成する工程と、
前記内層回路パターンを形成した前記可撓性基材に前記硬質性基材を対向させて前記可撓性基材の前記硬質部に対応する領域に前記硬質性基材を接着する工程と、
前記硬質性基材の導体層をパターニングして外層回路パターンを形成する工程と、
前記可撓部に対応する領域の前記硬質性基材を除去する工程と、
前記内層回路パターンの露出部を露出させて前記可撓性基材および前記硬質性基材を連続的に被覆する被覆層を形成する工程とを備え、
前記被覆層は、前記硬質性基材の一部領域および前記可撓性基材を連続的に被覆する感光性レジストで形成された第1被覆層と、前記硬質性基材の前記一部領域以外を被覆する絶縁樹脂フィルムで形成された第2被覆層とを備えること
を特徴とする多層プリント配線板の製造方法。 - 前記硬質性基材の接着は、前記可撓性基材の両側に前記硬質性基材を配置して前記可撓性基材の両側で行なわれることを特徴とする請求項7に記載の多層プリント配線板の製造方法。
- 前記被覆層を形成した後、前記露出部および前記外層回路パターンに対して少なくとも一方の表面処理を行なう工程を備えることを特徴とする請求項7または請求項8に記載の多層プリント配線板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334421A JP3993211B2 (ja) | 2005-11-18 | 2005-11-18 | 多層プリント配線板およびその製造方法 |
US11/594,831 US20070117261A1 (en) | 2005-11-18 | 2006-11-09 | Multilayer printed wiring board and method for producing the same |
CNA2006101624879A CN1968570A (zh) | 2005-11-18 | 2006-11-17 | 多层印刷配线板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334421A JP3993211B2 (ja) | 2005-11-18 | 2005-11-18 | 多層プリント配線板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142188A JP2007142188A (ja) | 2007-06-07 |
JP3993211B2 true JP3993211B2 (ja) | 2007-10-17 |
Family
ID=38054059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334421A Expired - Fee Related JP3993211B2 (ja) | 2005-11-18 | 2005-11-18 | 多層プリント配線板およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070117261A1 (ja) |
JP (1) | JP3993211B2 (ja) |
CN (1) | CN1968570A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101222268B1 (ko) * | 2009-07-03 | 2013-01-16 | 주식회사 두산 | 탄화수소계 점착제 조성물 및 이를 이용한 기판의 표면처리방법 |
CN102131348A (zh) * | 2010-01-20 | 2011-07-20 | 奥特斯(中国)有限公司 | 用于制造刚性-柔性的印刷电路板的方法 |
CN102469699B (zh) * | 2010-11-12 | 2014-05-21 | 富葵精密组件(深圳)有限公司 | 软硬结合电路板的制作方法 |
KR101387313B1 (ko) * | 2012-02-21 | 2014-04-18 | 삼성전기주식회사 | 플라잉테일 형태의 경연성 인쇄회로기판 제조 방법 및 이에 따라 제조된 플라잉테일 형태의 경연성 인쇄회로기판 |
CN103635036A (zh) * | 2012-08-22 | 2014-03-12 | 富葵精密组件(深圳)有限公司 | 柔性多层电路板及其制作方法 |
KR101814113B1 (ko) * | 2012-11-02 | 2018-01-02 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
US9801277B1 (en) | 2013-08-27 | 2017-10-24 | Flextronics Ap, Llc | Bellows interconnect |
JP6387226B2 (ja) * | 2013-11-06 | 2018-09-05 | 太陽誘電株式会社 | 複合基板 |
US9763327B2 (en) | 2015-03-19 | 2017-09-12 | Multek Technologies Limited | Selective segment via plating process and structure |
CN106413251B (zh) * | 2015-07-31 | 2019-01-25 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制造方法、应用该电路板的电子装置 |
US10321560B2 (en) * | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
US20170238416A1 (en) | 2016-02-17 | 2017-08-17 | Multek Technologies Limited | Dummy core restrict resin process and structure |
CN110972414B (zh) * | 2018-09-29 | 2022-09-20 | 宏启胜精密电子(秦皇岛)有限公司 | 复合电路板及其制造方法 |
KR102561936B1 (ko) * | 2018-11-14 | 2023-08-01 | 삼성전기주식회사 | 인쇄회로기판 |
KR20200099686A (ko) * | 2019-02-15 | 2020-08-25 | 엘지이노텍 주식회사 | 회로기판 |
JP7024919B2 (ja) | 2019-07-09 | 2022-02-24 | 株式会社村田製作所 | 回路基板 |
CN112449511B (zh) * | 2019-08-29 | 2022-03-08 | 庆鼎精密电子(淮安)有限公司 | Hdi软硬结合板及其制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214571A (en) * | 1986-12-10 | 1993-05-25 | Miraco, Inc. | Multilayer printed circuit and associated multilayer material |
JPH0623350B2 (ja) * | 1988-01-20 | 1994-03-30 | 信越ポリマー株式会社 | 異方導電性接着剤 |
US6099745A (en) * | 1998-06-05 | 2000-08-08 | Parlex Corporation | Rigid/flex printed circuit board and manufacturing method therefor |
JP3788917B2 (ja) * | 2001-04-02 | 2006-06-21 | 日東電工株式会社 | フレキシブル多層配線回路基板の製造方法 |
JP2008533699A (ja) * | 2005-02-16 | 2008-08-21 | サンミナ−エスシーアイ コーポレーション | プリント回路基板のための埋め込み過渡保護の選択的な堆積 |
-
2005
- 2005-11-18 JP JP2005334421A patent/JP3993211B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-09 US US11/594,831 patent/US20070117261A1/en not_active Abandoned
- 2006-11-17 CN CNA2006101624879A patent/CN1968570A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20070117261A1 (en) | 2007-05-24 |
JP2007142188A (ja) | 2007-06-07 |
CN1968570A (zh) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3993211B2 (ja) | 多層プリント配線板およびその製造方法 | |
US9955580B2 (en) | Method of manufacturing rigid-flexible printed circuit board | |
JP4555852B2 (ja) | 回路基板の製造方法 | |
KR100858305B1 (ko) | 배선 기판의 제조 방법 | |
JP2008140995A (ja) | 多層プリント配線板の製造方法 | |
JP2012169591A (ja) | 多層配線基板 | |
JPWO2009069683A1 (ja) | 多層プリント配線板の製造方法 | |
JP2008218489A (ja) | 多層プリント配線板の製造方法 | |
TWI429361B (zh) | 配線電路基板的製造方法 | |
TW201347639A (zh) | 多層配線基板之製造方法 | |
JP2011192757A (ja) | 多層配線基板の製造方法 | |
JP2008172025A (ja) | 多層プリント配線板の製造方法 | |
TWI384923B (zh) | A multilayer circuit board having a wiring portion, and a method of manufacturing the same | |
JP4574311B2 (ja) | リジッド−フレキシブル基板の製造方法 | |
JP2007013048A (ja) | 多層配線基板の製造方法 | |
JP3703067B2 (ja) | フレックスリジット多層配線板の製造方法 | |
JP5302927B2 (ja) | 多層配線基板の製造方法 | |
JP5530955B2 (ja) | 多層配線基板 | |
JP5317491B2 (ja) | プリント配線板の製造方法 | |
JP3354474B2 (ja) | フレックスリジット多層配線板の製造方法 | |
JP3712105B2 (ja) | フレキシブルビルドアップ多層プリント配線板の製造方法 | |
JP2010010488A (ja) | 配線基板の製造方法及び配線基板 | |
JP4633457B2 (ja) | リジットフレキシブルプリント配線板の製造方法 | |
JP2006128207A (ja) | リジッドフレックス多層プリント配線板の製造方法 | |
KR101231343B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |