CN1265687C - 预浸料坯和电路基板以及它们的制造方法 - Google Patents

预浸料坯和电路基板以及它们的制造方法 Download PDF

Info

Publication number
CN1265687C
CN1265687C CNB02147043XA CN02147043A CN1265687C CN 1265687 C CN1265687 C CN 1265687C CN B02147043X A CNB02147043X A CN B02147043XA CN 02147043 A CN02147043 A CN 02147043A CN 1265687 C CN1265687 C CN 1265687C
Authority
CN
China
Prior art keywords
layer
mentioned
resin
prepreg
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02147043XA
Other languages
English (en)
Other versions
CN1414822A (zh
Inventor
中桐康司
铃木武
越后文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1414822A publication Critical patent/CN1414822A/zh
Application granted granted Critical
Publication of CN1265687C publication Critical patent/CN1265687C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/022—Non-woven fabric
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/05—5 or more layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249971—Preformed hollow element-containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Textile Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

本发明的课题是，提供实现与绝缘层的材质、物理性质、组合等无关、填隙式通孔连接电阻低、连接稳定性优异、具有高耐久性等特性的预浸料坯、电路基板以及它们的制造方法。含有至少一层的第1层、至少一层的第2层的叠层体，上述第1层是含有树脂的绝缘层，上述第2层是有联结本层的两面的孔部的层，从上述第2层的开孔率和平均孔径中选出的至少一方通过在该层的两面使用互不相同的预浸料坯，可以实现具有低IVH连接电阻、优异的连接稳定性、高耐久性等优异特性的电路基板。

Description

预浸料坯和电路基板以及它们的制造方法
技术领域
本发明涉及预浸料坯和电路基板以及它们的制造方法。
背景技术
近年来，随着电子装置的小型轻量化、高性能化，在众多的民用设备领域，强烈要求以低价格供给可以将大规模集成电路(LSI)等的半导体芯片进行高密度安装的多层电路基板。针对这样的市场需求，正在进行替代现有的主流的陶瓷多层电路基板的、将能以更低的价格供应的树脂多层电路基板制成适合于高密度安装的电路基板的技术开发。作为这样的树脂多层电路基板，已知有全层填隙式通孔(Intersterstitial Via Hole，以下记作IVH)结构的电路基板(特开平6-268345号公报公开)。
这种全层IVH结构的树脂多层电路基板是用聚芳香酰胺无纺布增强材料和环氧树脂的复合材料来作为绝缘层的树脂多层电路基板。另外，在电路基板的全层中，正在实现在任意位置上对任意布线图形层之间可通过导电膏进行电连接的IVH连接法。因此，它是一种能以较低的价格供应、同时适合于高密度安装的电路基板。
上述现有技术必须使用在聚芳香酰胺无纺布增强材料中浸渍入环氧树脂而使其内部具有空隙的预浸料坯。也就是说，是可用特定材料第一次实现的技术。因此，对于迄今的电路基板的市场需求，除了是可以高密度安装的电路基板之外，正在遍及适合于高速传送线路的低介电常数电路基板或可以高密度安装而且有高耐热性的电路基板等多个分支。为此，就需要使用具有适应各种需求的物理性质的任意材料来实现适合于高密度安装的电路基板。
发明内容
因此，本发明的目的在于，在对所用材料的组合没有限定的情况下提供实现低的填隙式通孔连接电阻和优异的连接稳定性的预浸料坯和电路基板以及它们的制造方法。
本发明的预浸料坯含有
至少1层的第1层和至少1层的第2层的叠层体，
上述第1层是含树脂的绝缘层，
上述第2层是有联结本层的两面的孔部的层，
从上述第2层的开孔率和平均孔径中选出的至少一种在本层的两面是互不相同的。
又，本发明的电路基板含有
至少1层的第1绝缘层和至少1层的第2绝缘层一体化了的绝缘层、布线图形层，
在上述一体化了的绝缘层的至少1面上配置上述布线图形层，
上述第1绝缘层是含有树脂的层，
上述第2绝缘层是具有在有联结本层的两面的孔部的层内流入了上述第1绝缘层所含有的树脂的结构的层，
从有上述孔部的层的开孔率和平均孔径中选出的至少一种在本层的两面是各不相同的。
本发明的预浸料坯的制造方法包括：
(i)形成作为含树脂的绝缘层的第1层的工序；以及
(ii)形成层叠在上述第1层的至少1面上的第2层，并形成上述第1层和上述第2层的叠层体的工序，
上述第2层是有联结本层的两面的孔部的层，从上述第2层的开孔率和平均孔径中选出的至少一种在本层的两面是各不相同的。
又，本发明的电路基板的制造方法包括：
形成作为含树脂的绝缘层的第1层的工序；形成具有与第2层的两面连接的孔的第2层的工序；形成至少一层的上述第1层与至少一层的上述第2层的叠层体的工序；在上述叠层体的厚度方向上形成通孔，在上述通孔内充填导电膏的工序；以及通过对上述叠层体加热和加压，使上述第1层中所含的树脂吸收和流入上述第2层内，同时压缩上述导电膏，形成导电体的工序，在上述形成叠层体的工序之后并且在上述叠层体的加热和加压的工序之前，包含在上述叠层体的至少一面配置从金属箔和布线图形中选出的至少一种的工序，由从上述第2层两面的孔的开孔率和平均孔径中选出的至少一种来控制上述叠层体的加热和加压的工序中上述第1层中所含的树脂向上述第2层的吸收和流入，由于上述第2层的开孔率和/或平均孔径在本层的两面互不相同，根据上述第1层中所含的树脂的熔融粘度特性，可以控制上述树脂流入上述第2层的空孔部的流入速度、流入量。
附图说明
图1(a)是表示本发明中的预浸料坯的一个例子的剖面原理图，(b)是将(a)的预浸料坯压缩了的复合体的剖面原理图。
图2(a)是表示本发明中的预浸料坯的一个例子的剖面原理图，(b)是将(a)的预浸料坯压缩了的复合体的剖面原理图。
图3(a)和(b)是表示本发明中的预浸料坯的一个例子的剖面原理图。
图4(a)和(b)是表示本发明中的预浸料坯和电路形成用基板的一个例子的剖面原理图和本发明中的电路基板的制造方法的一个例子的示意图。
图5(a)和(b)是表示本发明中的预浸料坯和电路形成用基板的一个例子的剖面原理图和本发明中的电路基板的制造方法的一个例子的示意图。
图6(a)～(f)是在表示本发明中的电路基板的制造方法的一个例子的各工序中的基板的剖面原理图。
图7(a)～(f)是在表示本发明中的电路基板的制造方法的一个例子的各工序中的基板的剖面原理图。
图8(a)和(b)是在表示本发明中的电路基板的制造方法的一个例子的各工序中的基板的剖面原理图。
图9是在表示本发明的实施例中已经测定的在双面电路基板中的IVH连接电阻与出现频率的分布关系图。
具体实施方式
本发明的预浸料坯含有至少1层的第1层和至少1层的第2层的叠层体，上述第1层是含树脂的绝缘层，上述第2层是有联结本层的两面的孔部的层、从上述第2层的开孔率和平均孔径中选出的至少一种在本层的两面是互不相同的。
如将该预浸料坯加热和加压，则第1层中所含的树脂熔融，流入第2层的孔部。为此，上述预浸料坯对其上述第1层的材质、种类没有限制，有高的被压缩性。还有，由于上述第2层的开孔率和/或平均孔径在本层的两面互不相同，根据上述第1层中所含的树脂的熔融粘度特性，可以控制上述树脂流入上述第2层的孔部的流入速度、流入量等。为此，通过使用该预浸料坯，与形成绝缘层的上述第1层的材料无关，在形成电路基板时可以有效地压缩导电膏。因此，可以得到具有低的电连接电阻和优异的连接稳定性的电路基板。再有，所谓“开孔率”是指在某一面上的上述面的面积与在上述面上的孔部的总面积之比。开孔率和平均孔径的测定以用光学显微镜、电子显微镜等为宜。
第1层是电绝缘的，可以是在将预浸料坯加热和加压时含有可以流入第2层的树脂的层。例如，可以使用具有在绝缘性芯材中浸渍了树脂的结构的层或树脂薄片等。作为具有上述结构的层，可以使用例如市售的预浸料坯。对市售的预浸料坯，并没有特别的限制。例如，可以使用玻璃环氧预浸料坯或聚芳香酰胺环氧预浸料坯等。作为树脂薄片，可以用例如环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂、聚苯醚树脂、异氰酸酯树脂、聚四氟乙烯(PTFE)树脂等。也可将多种不同的树脂混合使用。也可将多个不同的树脂层层叠起来。还有，在用树脂薄片的场合，也可以使用粘合性薄片。
下面来说明将粘合性薄片作为第1层来使用的情况。上述粘合性薄片是由例如聚酰亚胺、液晶聚合物、聚芳香酰胺、PTFE等热塑性树脂或热固性树脂所构成的膜，是在其两面或一面含有热塑性粘合剂或半固化状态的热固性粘合剂的薄片。对于上述粘合剂的种类没有特别的限制，可以根据与膜和布线图形层所用金属的组合来作任意的选择。不过，在将预浸料坯加热和加压时，为使粘合剂流入第2层，粘合剂在工序中具有流动性是必要的。为此，在使用热固性粘合剂的场合，粘合剂以处于半固化状态为宜。还有，在使用热塑性粘合剂的场合，以使粘合剂流入的工序的温度在上述粘合剂的软化温度之上而使粘合剂流动为宜。
对粘合剂没有特别的限制。例如，作为热固性粘合剂，以用环氧类、聚酰亚胺类、丙烯酸类粘合剂等为宜。还有，作为热塑性粘合剂，以用聚酰亚胺类、聚苯醚(PPE)类粘合剂等为宜。还有，在使用由热塑性树脂构成的膜的场合，由于在膜的软化点以上的温度下膜本身有粘合性，上述膜本身就可以兼起粘合剂层的作用。
第2层有联结本层的两面的孔部。不过，没有必要是所有的孔部都联结本层的两面。还有，其结构不一定必须是穴状，例如，纺织布或无纺布等那样的有空隙的结构就可以。在此场合，作为纺织布或无纺布的材质，有机物、无机物哪一种均可，以在第2层的内部存在孔部的结构为佳。
第2层的两面的开孔率之差例如在1％～20％的范围，最好在2％～15％的范围。例如，在采用由第1层为环氧层、第2层为聚芳香酰胺层的两层构成的预浸料坯时，上述聚芳香酰胺层与上述环氧层连接的面的开孔率最好在7％～10％的范围，在9％～10％的范围就更好。还有，上述聚芳香酰胺层的反面的开孔率最好在10％～13％的范围，在11％～12％的范围就更好。
第2层的两面的平均孔径之差例如在0.03μm～5μm的范围，最好在0.05μm～2μm的范围。例如，在上述的两层预浸料坯的场合，上述聚芳香酰胺层与上述环氧层连接的面的平均孔径最好在0.01μm～0.2μm的范围，在0.03μm～0.1μm的范围就更好。上述聚芳香酰胺层的反面的平均孔径最好在0.2μm～2μm的范围，在0.2μm～0.5μm的范围就更好。
另外，在第2层的两面的开孔率的大小关系可随第1层和第2层的材料而变化。例如，在采用由聚苯醚层为第1层、聚芳香酰胺层为第2层的二层构成的预浸料坯时，上述聚芳香酰胺层中与上述聚苯醚层连接的面的开孔率最好比另一面的开孔率大。平均孔径的大小关系也是同样的。
还有，第2层以多孔质层为宜。由于多孔质层吸收熔融了的树脂的能力高，可以使预浸料坯的被压缩性更高。
对于作为多孔质层所用的材料没有特别的限制。例如，可以用含PTFE、聚酰亚胺、聚芳香酰胺、液晶聚合物等多孔质薄片等。特别是，在PTFE薄片或膜中其平均孔径被控制在从亚微米(0.1μm)到数微米(9μm)左右的材料已经有售(例如，日本Goretex公司生产的Gore-Tex)，该种材料是很好的。还有，由于PTFE的介电常数低，是制造用于高频电路的电路基板时特别好的材料。
再有，在第2层是多孔质的场合，其孔中至少有1个孔与本层的两面联结是必要的。也就是说，至少必须有1个独立的不是气泡状的孔。
第2层的空孔率是例如在20体积％～80体积％的范围，特别是，最好在50体积％～70体积％的范围。在上述范围之内，预浸料坯的被压缩率成为在形成电路基板时更适当的值，由于导电膏的压缩使布线图形层之间的电连接也变得更好。
本发明中的预浸料坯可以是第1层和第2层交替层叠多层的叠层体。在将预浸料坯加热和加压时，由于引起了树脂从第1层流入配置在预浸料坯内部的多个第2层中，可以使预浸料坯的被压缩性更高。
特别是，在两最外层是由第2层构成的场合，两最外层的平均孔径可以彼此不同。还有，两最外层的空孔率互不同相也可。在将预浸料坯加热和加压时，在预浸料坯的两面的压缩程度变得不同，进而，根据层叠另外的层的场合的材料不同、将孔开成通孔的场合之预浸料坯两面的孔径的不同等，可以任意控制预浸料坯的压缩状态。
再有，本发明中的预浸料坯，以与第1层连接的第2层的孔部内含有在上述第1层所含有的树脂为宜。这样的预浸料坯由于形成了在第1层内所含的树脂有一部分已经流入了第2层的状态，层间的结合很好，可以很好地进行预浸料坯的处理和开孔等。还有，在将预浸料坯加热和加压时，第1层的熔融树脂可以比较容易地流入第2层。
还有，本发明中的预浸料坯的第1层可以含有充填料。例如，在用市售的预浸料坯作为第1层使用的场合，作为浸渍在相当于增强结构材料的纺织布或无纺布中的树脂，可以用加入了充填料的树脂。作为这样的含充填料的第1层，有例如把使二氧化硅粒子分散的环氧树脂浸渍于玻璃纺织布中的、加入了充填料的玻璃环氧预浸料坯等。还有，即使在将树脂薄片作为第1层使用的场合，在树脂中也可以含有充填料。
作为充填料，例如可以使用二氧化硅、氧化铝、氢氧化铝等绝缘性充填料。充填料的种类可以根据作为电路基板的必要的特性来选择。例如，若用氢氧化铝作为充填料，即使不含有阻燃所需的卤素物质仍可以得到顾及环境的阻燃性电路基板。
在第1层含有充填料的场合，在熔融了的树脂流入第2层时，最好使第2层的平均孔径比充填料的平均粒径小，使得充填料不至碍事。第2层的平均孔径如果在充填料的最小粒径以下就更好。在加热和加压预浸料坯时，在第1层中含有的充填料难以流入到第2层中，可以更有效地进行预浸料坯的压缩。
还有，作为预浸料坯的被压缩率，例如在2％～30％的范围。如果用这样的预浸料坯，可以有效地形成连接电阻低、耐久性优异的电路基板。
这里，上述被压缩率可以用下面的式(1)表示。
被压缩率(％)＝((T0-TL)/T0)×100(1)
式中，T0是压缩前的预浸料坯的平均厚度，
TL是压缩后的预浸料坯的平均厚度。
预浸料坯的被压缩率例如可以通过改变第2层中含有的孔部的总容积占预浸料坯的总容积之比例加以控制。第2层中含有的孔部的总容积例如可以通过设定第2层的空孔率和第2层的厚度加以控制。孔部的总容积与“第2层的空孔率×第2层的体积”成比例。
本发明的预浸料坯的制造方法包括：(i)形成作为含树脂的绝缘层的第1层的工序、(ii)形成在上述第1层的至少1面上层叠了的第2层，以形成上述第1层和上述第2层的叠层体的工序，上述第2层是有联结本层的两面的孔部的层，从上述第2层的开孔率和平均孔径中选出的至少一种在本层的两面互不相同。
通过采用这样的制造方法可以得到被压缩性优异、与成为绝缘层的第1层的材料无关、在形成电路基板时可以有效地压缩导电膏的预浸料坯。再有，第1层和第2层与上述的本发明的预浸料坯中的第1层和第2层是同样的。
在上述制造方法中，上述(ii)可以包括下述工序：(ii-a)在基体材料上涂布含上述第2层的树脂的溶液的工序；(ii-b)使上述第2层中所含有的树脂凝胶化的工序；(ii-c)通过将已凝胶化的上述树脂清洗和干燥而在上述基体材料上形成上述第2层的工序；以及(ii-d)在上述第1层的至少一面上层叠上述第2层的工序。可以有效地得到从开孔率和平均孔径中选出的至少一种在本层的两面互不相同的第2层与第1层的叠层体。
作为基体材料，只要是膜状，没有特别的限制。例如，可以使用聚对苯二甲酸乙酯(PET)膜或聚萘二甲酸乙酯(PEN)膜等。其后，为使与在上述基体材料上形成的第2层的分离容易，也可以使用脱模膜。
作为第2层中含有的树脂，只要是上面讲的、在本发明的预浸料坯中的第2层中所用的树脂就可以。例如，可以用聚芳香酰胺或聚酰亚胺。
在用聚芳香酰胺的场合，最好是聚间芳香酰胺。尽管用聚对芳香酰胺也是可以的，但是溶解聚对芳香酰胺的溶剂必须要用硫酸。由此，用聚间芳香酰胺可使后述的溶剂置换容易，可操作性优异(把聚间芳香酰胺溶解在N-甲基-2-吡咯烷酮(NMP)、二甲基甲酰胺(DMF)等非质子性极性溶剂中)。
在将第2层中所含树脂的溶液涂布在基体材料上时，例如可以用辊涂、帘涂、喷涂、接触涂等熟知的方法。
还有，在使第2层所含的树脂凝胶化时，例如可以采用在涂布到基体材料上的树脂溶液中预先添加凝胶化试剂，再用其它溶剂置换溶液中的溶剂(湿式凝固法)。作为置换的上述其它溶剂最好不溶解上述第2层中所含有的树脂的溶剂。例如，在使用聚间芳香酰胺的场合，可以浸渍在水或醇等中来作溶剂置换。
凝胶化了的树脂的清洗和干燥可以用一般熟知的方法。例如，清洗可以用流水清洗，干燥可以用热风干燥。
还有，通过在涂布在基体材料上的上述树脂溶液中加入添加剂、调整涂布速度、干燥速度以及各工序的温度就可以控制在第2层的两面的开孔率和平均孔径。作为上述的添加剂，可以使用硝酸锂或聚乙烯吡咯烷酮等。
再有，在上述制造方法中，上述(ii)可以包括：(ii-A)在上述第1层的至少一面上涂布上述第2层中所含有的树脂的溶液的工序、(ii-B)使上述第2层中含有的树脂凝胶化的工序、(ii-C)通过将已经凝胶化的上述树脂清洗和干燥，在上述第1层的至少一面上形成上述第2层的工序。可以有效地得到从开孔率和平均孔径中选出的至少一种在本层的两面互不相同的第2层与第1层的叠层体。将第2层中所含树脂凝胶化的方法和第2层中所含的树脂等可以与上述预浸料坯制造方法的情况相同。
再有，在第1层的一面涂布了上述溶液而形成了上述叠层体之后，可以在上述第1层的另一面再层叠在基体材料上形成的第2层。还有，也可以使其顺序反过来进行。
本发明的电路基板的制造方法包括：(I)形成作为含有树脂的绝缘层的第1层的工序；(II)形成在上述第1层的至少一面上层叠的第2层，形成上述第1层和上述第2层的叠层体的工序；(III)在上述叠层体的厚度方向上形成孔并在上述孔内充填导电膏的工序；以及(IV)对上述叠层体加压使其在厚度方向上压缩并在上述第2层内流入上述第1层中所含有的树脂，同时将上述导电膏压缩形成导电体的工序，在上述(II)后并且在(IV)前(即，在上述(II)后至上述(IV)前的任意时刻)，包含(Z)上述叠层体的至少一面配置从金属箔和布线图形中选出的至少一种的工序，上述第2层是有联结本层的两面的孔部的层，从上述第2层的开孔率和平均孔径中选出的至少一种在本层的两面是互不相同的。其中，第1层和第2层与上述本发明的预浸料坯中的第1层与第2层是相同的。还有，上述(I)和上述(II)中，可以用与上述预浸料坯的制造方法中的(i)和(ii)同样进行。
由这样的制造方法可以得到具有低的电连接电阻和优异的连接稳定性的电路基板。
在上述(II)中，与上述预浸料坯的制造方法同样，在基体材料上形成第2层的场合，在将上述第2层从上述基体材料上分离之后层叠到第1层的至少一面上也可。还有，不将上述第2层从上述基体材料上分离而层积在第1层的至少一面上也可。
在上述不进行分离的场合，在上述(II)中，可以是上述第1层与上述第2层连接起来那样地层叠，在此场合下，可以在上述(IV)的之前的任意时刻，将上述基体材料分离。在上述(III)之后将上述基体材料分离的场合，由于导电膏多半仅充填在上述基体材料的厚度部分的孔内，在上述(IV)时，可以将上述导电膏更加压缩，可以得到特性更优异的电路基板。
还有，在上述(III)中，作为孔，形成贯通孔、非贯通孔均可。可以根据需要来选择。在孔是非贯通的场合，变成了盲孔。
再有，在上述(III)中，在叠层体的一面配置金属箔或布线图形的场合，可以在配置上述金属箔或上述布线图形的面的反面形成孔。此时，孔即使贯通了上述叠层体部分但如没有贯通金属箔或布线图形，即成为盲孔。
还有，在上述(Z)中，在上述的叠层体的至少一面上已经配置了金属箔的场合，还可以含有(V)加工上述金属箔以形成布线图形工序。
对于形成孔的方法、形成布线图形的方法等在后面再讲。
本发明的电路基板包括至少1层的第1绝缘层(第3层)和至少1层的第2绝缘层(第4层)被一体化了的绝缘层和布线图形层，在上述被一体化了的绝缘层的至少一面上配置了上述布线图形层，上述第1绝缘层(第3层)是含树脂的层，上述第2绝缘层(第4层)是具有在有联结本层的两面的孔部的层中流入上述第1绝缘层(第3层)中所含树脂的结构的层，从有上述孔部的层的开孔率和平均孔径中选出的一种在本层的两面是互不相同的。这样的电路基板可以用上述的预浸料坯和/或上述的电路基板的制造方法得到。再有，有上述孔部的层与上述预浸料坯中的第2层相同，上述第1绝缘层(第3层)和上述第2绝缘层(第4层)是将上述预浸料坯中的第1层和第2层压缩了的层。
下面参照附图说明本发明的实施形态。再有，本发明并不限于下面的示例。
(实施形态1)
图1(a)是表示本发明的预浸料坯的一例的剖面原理图。图1(a)中所示的预浸料坯3为第2层1和第1层2被层叠了的两层结构。
用上述的材料作为第1层2和第2层1，如将预浸料坯3在使第1层2中所含树脂熔融的温度以上作加热加压处理，则第1层2中的树脂熔融，流入第2层1中；图1(b)中表示的第4层4和第3层5是形成为一体的复合体6。第4层4形成为在第2层1的孔部中流入了第1层2中所含树脂的结构。
就是说，作为第1层2，在至此单独进行加热加压处理的场合，即使在使用无法得到良好压缩的压缩性低的绝缘材料的场合，通过形成具有第2层1的结构也可以得到具有高被压缩性的预浸料坯3。
接着用图2来说明本发明中的另一预浸料坯的例子。
图2(a)是表示本发明的预浸料坯的一例的剖面原理图。如图2(a)所示，预浸料坯9形成为在第1层8的两面形成第2层7的三层结构。对于预浸料坯9，如与图1的例子同样进行加热加压处理，则如图2(b)所示，成为由流入第1层8中的树脂的第4层10和第3层11形成为一体的复合体12。在此例子中，由于在第1层8的两面上形成了第2层7，预浸料坯9的两面具有被压缩性，成为具有更有效的被压缩性的预浸料坯。
下面用图3来说明本发明中的又一预浸料坯的例子。
图3(a)和图3(b)是表示本发明的预浸料坯的一例的剖面原理图。图3(a)所示的预浸料坯15形成为第2层13与第1层14交替层叠的四层结构。还有，图3(b)所示的预浸料坯18形成为第2层16与第1层17交替层叠的五层结构。
如图3(a)所示，在预浸料坯15中，第2层13只存在于预浸料坯15的一面。还有，如图3(b)所示，在预浸料坯18中，第2层16存在于预浸料坯18的两面。而且，两个预浸料坯在其预浸料坯内部也都有第2层。再有，尽管在图3的示例中，第2层仅以一层存在于预浸料坯的内部，但是只要是第1层和第2层交替层叠，存在多层也可。
如对这样的预浸料坯进行加热加压处理，则与图1和图2的示例一样，即使单独使用压缩性低的绝缘材料作为第1层，进行有效的压缩也变得可能。进而，在图3的示例中，因在预浸料坯的内部也含第2层，与图1和图2的示例相比，可以更有效地提高压缩性。
如果使用上述那样的方法，则不限于特写的绝缘材料，只要使用具有必要的物理性质的任意材料就可以得到被压缩性良好的预浸料坯。
(实施形态2)
图4(a)是表示本发明的预浸料坯的一例的剖面原理图。如图4(a)所示，预浸料坯22是在第1层20的两面层叠了第2层19的叠层体，在上述叠层体的厚度方向上作为孔形成了贯通孔，在上述贯通孔中充填导电膏21。
在该预浸料坯22的两面配置上金属箔23，进行加热加压处理。于是，如图4(b)所示，第1层20内的树脂流入了第2层19的内部，使预浸料坯22被压缩。第2层19和第1层20成为第4层24和第5层25。与此同时，导电膏21受到压缩，成为导电体26，可以在金属箔23与导电体26之间得到良好的电导通。这样做的结果是，可以得到电导通良好的电路形成用基板28。再有，通过将该电路形成用基板28的金属箔23加工成布线图形，就可以得到电路基板。
在不存在第2层19的现有结构中，在第1层20的压缩性低的情况下，加热加压处理时的压缩变得不充分，往往无法在导电体26与金属箔23之间得到良好的电导通。在此场合，作为电路基板，就有可能引起高电阻化、电阻值的分散度增加、连接稳定性下降、环境试验可靠性下降等问题。
还有，第1层20中含有的树脂通过熔融而移动，引起作为布线用金属的金属箔23和第1层20的密接性下降，被认为也有发生环境试验的可靠性下降等问题的情况。
与此相对照，在上述例子中，可以得到电导通良好的电路形成用基板，可以得到使电路基板的电阻低、电阻值的分散度降低、连接稳定性和环境试验的可靠性提高等效果。
进而，在上述例子中，第2层19起到了作为第1层20的增强材料的作用。为此，可以抑制在压缩预浸料坯时第1层20中所含的树脂熔融而向面方向移动。如果向面方向的移动受到抑制，则提高了通过压缩使第2层20和第1层19一体化了的绝缘层与金属箔23的密接性，在将金属箔加工成布线图形后，也可以得到对温度、湿度等环境的高可靠性。
作为孔的形成方法，并没有特别的限制。例如，作为电路基板的孔加工法，可以用通常使用的使用了二氧化碳激光或YAG激光等的激光加工法、使用了钻头或打孔机等的机械加工法等。
在用激光来开贯通孔时，通常开的是锥形贯通孔，在预浸料坯两面的孔径是不同的。这样，在预浸料坯的两面贯通孔径不同、或配置在预浸料坯两面的第2层的种类不同以及配置在预浸料坯两面的金属箔的种类不同等的情况下，在预浸料坯的各面可以层叠平均孔径和/或空孔率互不相同的第2层。还有，可以在本层的两面层叠平均孔径和/或开孔率互不相同的第2层。可以任意控制预浸料坯两面的压缩状态，可以得到控制为更预期的状态的电路形成用基板。
作为充填于孔中的导电膏例如可以用含有导电性充填料的树脂组合物。导电膏在对预浸料坯进行加热加压处理时被压缩成导电体，提高了导电性。
作为导电性充填料，只要是具有导电性的就可以，没有特别的限制。特别是，可以使用从金、银、铜、镍、钯、铅、锡、铟和铋中选出的至少1种金属、它们的合金或混合物等所构成的充填料。在由氧化铝、二氧化硅等的氧化物或有机合成树脂等构成的粒子上也可以使用镀敷了上述金属、合金的涂层充填料。对充填料的形状没有特别的限制。例如可以使用粉体、纤维状充填料、粉体的造粒体、球状粒子或它们的混合物等。
对导电膏的粘合剂中所使用的树脂并没有特别的限制。例如可以使用液态环氧树脂、聚酰亚胺树脂、异氰酸酯树脂、酚醛树脂等。
对作为上述的环氧树脂没有特别的限制。例如可以使用双酚A型环氧树脂、双酚F型环氧树脂、双酚AD型环氧树脂等缩水甘油醚型环氧树脂、脂环型环氧树脂、缩水甘油胺型环氧树脂、缩水甘油酯型环氧树脂等含2个以上环氧基的环氧树脂等。进而，根据需要，也可以在树脂中加入丁基溶纤剂、乙基溶纤剂、丁基二甘醇一***、乙基二甘醇一***、乙酸丁基二甘醇一***酯、乙酸乙基二甘醇一***酯、α-萜品醇等溶剂或分散剂等添加剂。
还有，作为导电体，并不限于使用上述导电膏。例如可以使用由金、银、铜、镍、钯、铅、锡、铟、铋等金属构成的凸柱等，通过压接得到导通的类型的填隙式通孔连接材料等。
对作为向孔中充填导电膏的方法没有特别的限制。例如可以使用印刷法等。作为印刷法，例如可以通过铺在真空吸附台上的纸，放置形成了孔的预浸料坯，印刷充填导电膏。如果采取这样的方法，则导电膏中所含的树脂成分通过真空吸附效果和铺设的纸的毛细现象而被吸附在所铺设的纸上，可以提高孔内的导电性粒子的充填密度。还有，与此同时，由于在导电性粒子之间产生了空隙，在电路基板的制造工序中预浸料坯被压缩时，可以进一步提高导电性粒子彼此之间的充填密度。
作为金属箔，并没有特别的限制。例如可以使用作为电路基板通常使用的电解铜箔或压延铜箔等铜箔。对金属箔的厚度没有特别的限制，从可操作性、生产率的观点来看，最好在9μm～35μm的范围。
接下来，说明预浸料坯的加热加压处理。加热加压处理的条件随作为预浸料坯使用的材料而异。例如，在用上述那样的在聚芳香酰胺无纺布中浸渍了环氧树脂的第1层的预浸料坯时，可以在压力5MPa(50kgf/cm2)、温度200℃下进行1小时的加热加压。还有，在使用了在聚酰亚胺膜(厚度13μm)上形成了聚酰亚胺类粘合剂(厚度约6μm)的第1层的预浸料坯的场合，最好在压力15MPa(150kgf/cm2)、温度200℃下进行1小时的加热加压。
如图4(a)和(b)所示，通过对预浸料坯22的第2层19流入来自第1层20的树脂，使预浸料坯22被压缩，从而在加热加压处理时有必要控制预浸料坯22的被压缩率。
预浸料坯的被压缩率例如在2％～30％的范围。即使在不足2％的被压缩率下，由于存在有导电膏鼓起的部分，也可以确保贯通孔的电导通。被压缩率在2％以上时，对导电膏内的导电性充填料彼此的接触部分以及导电膏与金属箔的接触部分加上了足够的压缩力，可以互相牢固地凝结在一起。为此，作为填隙式通孔的连接电阻变低，可以提高连接的稳定性。还有，尽管预浸料坯和导电膏中所用的材料不同，但如果预浸料坯的被压缩率超过大约30％时，还是有可能使所得到的电路基板变形并残存有内部应力。
图5(a)是表示本发明的预浸料坯的一个例子的剖面原理图。如图5(a)所示，预浸料坯32是第2层29与第1层30交替层叠的四层结构的预浸料坯，在盲孔中充填了导电膏31。
与图4所示的例子一样，将第1层30与第2层29层叠起来，使用激光加工等方法形成盲孔，在上述盲孔中充填导电膏31，可以得到预浸料坯32。在预浸料坯32的导电膏31露出的面上重叠金属箔33之后，进行加热加压处理。于是，如图5(b)所示，在第1层30中所含有的树脂流入第2层29内，变成了第4层34和第5层35。与此同时，预浸料坯32被压缩，可以得到在一面上形成了金属箔33的电路形成用基板38。通过将该电路形成用基板38的金属箔33加工成布线图形，可以得到电路基板。
在本例中，在重叠了金属箔的面上，可以得到与图4(图4A和图4B)所示例子同样的效果。此外，在本例中，对于没有配置金属箔的面，例如也可以与另外制作的预浸料坯、电路形成用基板、电路基板等结合在一起。
还有，如现有的预浸料坯那样，在预浸料坯的内部存在许多空隙的结构中，受环境温度、湿度或外力等的影响容易引起预浸料坯的尺寸变化。与此相对照，在本发明中的预浸料坯的情况下，因作为构成预浸料坯结构体的第1层已经覆盖在基体树脂上，可以减少作为预浸料坯的尺寸变化。
(实施形态3)
图6(a)～图6(f)是本发明的电路基板的制造方法示例的剖面原理图。在各个图中示出了上述制造方法例子中的各个工序。
首先，准备好第1层39和在表面上已形成第2层40的脱模膜41(图6(a))。
接着，在第1层39的两面，使第2层40与第1层39互相接触地层压具有第2层40的脱模膜41，制得贴有脱模膜41的预浸料坯42(图6(b))。
接下来，用激光加工法在预浸料坯上开贯通孔，制作出具有贯通孔的预浸料坯43(图6(c))。此时，第2层40和脱模膜41都形成了贯通孔。
用印刷法向贯通孔中充填导电膏44(图6(d))。
然后，仅将脱模膜41剥离，在第1层39的表面上残存有第2层40，形成了预浸料坯45(图6(e))。
在预浸料坯45的两面重叠金属箔46(图6(e))，进行加热加压处理，使预浸料坯45压缩。此时，由于第2层40的存在使预浸料坯45被有效地压缩，从而导电膏44致密化，变成了低电阻导电体，在与金属箔46之间，得到了良好且稳定的电连接。
最后，通过加工金属箔，形成布线图形48，可以得到电路基板47(图6(f))。
为了形成布线图形，可以使用制造电路基板中使用的通常方法，例如，光刻法等。
作为脱模膜，只要具有100℃以上的耐热性和形成孔时有良好的加工性，并没有特别的限制。例如可以使用聚酯膜、聚酰亚胺膜、聚酰胺膜等。作为聚酯膜，例如可以用聚对苯二甲酸乙酯(PET)膜或聚萘二甲酸乙酯(PEN)膜等。脱模膜在起到形成贯通孔时作为掩模的作用的同时，还具有以其厚度部分的裕量充填导电膏的效果。即，如图6(e)所示，在除掉脱模膜时，来自预浸料坯45的导电膏44形成为突出的结构，在进行预浸料坯的加热加压处理时，此突出部分也取得了对提高导电膏的被压缩率作出贡献的效果。
还有，在进行上述层压时，预先进行加热，使第1层中所含有的树脂的一部分熔融，可以少量流入到第2层中。在这种场合，第1层与第2层紧密结合，在对预浸料坯加热加压处理时，第1层所含树脂可以更好地流入。
在上述的制造方法中，可以简便地在第1层的表面上配置第2层。还有，在涂布在基体材料上形成第2层的场合，可以将基体材料作为上述脱模膜，原样配置在第1层上。
还有，如果采用上述的制造方法，则可以得到与第1层和第2层的材料、物理性质等无关的、电连接良好且有耐久性的电路基板。进而，如果兼有使用由脱模膜使导电膏突出的预浸料坯的效果，则利用这种相乘效果，可以得到具有更低的填隙式通孔的连接电阻和高的连接稳定性的电路基板。
还有，如上所述，也可以代替在预浸料坯表面层叠金属箔进行加热加压处理并在其后形成布线图形，一开始就将布线图形配置在预浸料坯的表面，进行加热加压处理来形成电路基板。
(实施形态4)
图7(a)～图7(f)是表示本发明的电路基板制造方法的例子的剖面原理图。各图表示了上述制造方法例子中的各工序。
首先，在第1层49的一面上配置具有布线图形51的复制膜50，使布线图形51与第1层49相接，在第1层49的另一面上配置具有第2层52的脱模膜53，使第2层52与第1层49相接(图7(a))，得到预浸料坯54(图7(b))。
接着，用激光加工法开设直至布线图形露出的盲孔，得到形成了盲孔的预浸料坯55(图7(c))。
然后，用印刷法在盲孔内充填进导电膏56(图7(d))。
只将脱模膜剥离，使第2层52残存在第1层49的表面上，形成预浸料坯57(图7(e))。
在导电膏56露出的面上，重叠金属箔58，进行加热加压处理，使预浸料坯57压缩。此时，由于第2层52的存在，预浸料坯57被有效地压缩，从而导电膏56致密化而变成低电阻的导电体，得到与金属箔58之间的良好并且稳定的电连接。
最后，通过加工金属箔形成布线图形59，可以得到电路基板60(图7(f))。
在上述制造方法中，可以简便地将第2层配置在第1层的表面上。还有，在基体材料上涂布形成第2层的场合，可以将基体材料作为上述脱模膜原样配置在第1层上。
还有，如果采用上述的制造方法，则可以得到与第1层和第2层的材料、物理性质无关的、具有良好且具有耐久性的电连接的电路基板。
进而，这种制造方法是可以有效地应用预先形成的布线图形的制造方法，可以容易地进行具有各种布线图形的电路基板的制造。
还有，如图7(f)所示，在形成电路基板时，布线图形51掩埋在电路基板的内部，可以更大地压缩导电膏。
作为具有布线图形的复制膜，例如可以使用市售的在铝载体上通过脱模层层叠了铜箔的材料等。在这种场合，在上述的铜箔上可以使用刻蚀法等预先形成布线图形。在上述刻蚀中，可以用氯化铁水溶液、过硫酸铵水溶液等。还有，在加热加压处理后，也可以用盐酸等将作为复制膜的铝载体刻蚀除去。该场合可以得到与实施形态3中的图6(f)同样形状的电路基板。
在上述的制造方法中，综合了第2层的被压缩效果、导电膏的突出效果和布线图形的挤入效果，可以使预浸料坯和导电膏的被压缩率有更大的效果。
还有，也可以替代将金属箔层叠在预浸料坯上进行加热加压处理，然后形成布线图形的方法，一开始就在预浸料坯上层叠布线图形，再进行加热加压处理来形成电路基板。
(实施形态5)
用图8来说明本发明中的电路基板的制造方法的又一个例子。
在用与实施形态3同样的方法形成的电路基板61的两面重叠预浸料坯62和63，更在其上重叠金属箔64和65(图8(a))。
在将它们一次加热加压处理后，加工两面的金属箔，形成布线图形，从而可以制造多层电路基板66(图8(b))。
还有，也可以替代层叠金属箔进行加热加压处理，然后形成布线图形的方法，一开始就层叠布线图形，再进行加热加压处理来形成多层电路基板。
通过重复这样的方法，可以与第1层和第2层的种类和压缩性等物理性质无关地、简便地制造电阻低、电连接稳定而且有耐久性的多层电路基板。
再有，不仅是用上述材料，只要是使用满足符合发明内容的材料、结构都可以。
还有，在各个实施形态中所说明的各工序中的加工方法，也不限于上述方法，只要是符合发明的内容的，用其它方法都可以。
[实施例]
下面用实施例来更详细地说明本发明。本实施例是根据实施形态3(图6)所示方法来制造电路基板。再有，本发明并不限于下面所示的
实施例。
按下面那样做来准备本实施例的样品。
首先，按下面那样来准备作为第2层的聚间芳香酰胺多孔质层。
把聚间芳香酰胺(帝人制，コ-ネツクス)溶解于NMP中制成溶液，把上述溶液涂布在构成基体材料的PET膜(厚度18μm)上。涂布的宽度定为35cm。接着，把涂布了的上述溶液的上述基体材料一起浸渍在室温下的甲醇中，在上述基体材料上形成凝胶化的聚间芳香酰胺层。接下来，用水洗上述凝胶化的聚间芳香酰胺层，(通常在大气气氛下于80℃)干燥，在上述PET膜上形成了厚度为10μm的聚间芳香酰胺多孔质层。此时，在上述聚间芳香酰胺层中的靠PET基体材料一侧的面的开孔率为11％，平均孔径为0.3μm。还有，在与PET基体材料的反面的开孔率为9％，平均孔径为0.05μm。
作为第1层准备了相当于市售的FR4的玻璃环氧预浸料坯层(日立化成公司制的GEA-67N、厚度100μm)，在上述玻璃环氧层的两面层压了有聚间芳香酰胺多孔质层的PET膜，使上述聚间芳香酰胺多孔质层与上述玻璃环氧层互相连接。这样做了之后，就得到在玻璃环氧层的两面贴有聚间芳香酰胺多孔质层的预浸料坯。
其次，用激光加工法在上述预浸料坯上按预定的图形开设贯通孔(孔径200μm)。此时，在玻璃环氧层、PET薄膜和聚间芳香酰胺多孔质层的每层都形成了上述贯通孔。
然后，用印刷法把导电膏充填进上述贯通孔中。作为上述导电膏用的是铜粉与环氧树脂的混合物。
接着，只将PET膜从上述预浸料坯上剥离，得到仅有聚间芳香酰胺多孔质层残存在环氧层表面的预浸料坯。导电膏从预浸料坯的贯通孔突出一个所剥离的上述PET膜的厚度部分。
在该预浸料坯的两面层叠铜箔(厚度18μm)，在层叠了上述铜箔后，对预浸料坯加热加压处理使其压缩。加热加压处理用的是真空热压装置，在温度200℃、压力5MPa(50kgf/cm2)下处理60分钟。由于上述压缩，玻璃环氧层中的环氧树脂熔融而流入聚间芳香酰胺多孔质层中，切下一部分样品，通过用电子显微镜测定其断面而加以确认。
最后，用光刻法和刻蚀法加工上述铜箔，形成布线图形，得到利用1600个IVH的、具有表里布线交互串联连接的布线结构的电路基板。再有，用上述方法准备60个作为样品的电路基板。
还有，作为现有的例子，同样准备仅用环氧层作为第1层的电路基板样品60个。除了不用聚间芳香酰胺多孔质层作为第2层(即也不用PET膜)之外，制造方法与上述的方法以及所含的材料完全相同。
在作了上述那样的准备之后，对实施例和比较例的电路基板进行了填隙式通孔的连接电阻测定。测定采用串联4端子法。示出其结果的曲线如图9所示。在图9中，示出了利用上述布线结构的、1600个IVH串联连接的路径的连接电阻值及其出现的频率。
由图9所示可以看出，实施例与比较例相比，有连接电阻低、分散度小的趋势。
[发明的效果]
如上所述，按照本发明，可以提供实现了与绝缘层的材质、物理性质、组合等无关、尺寸稳定性优异、填隙式通孔连接电阻低、连接稳定性优异等的预浸料坯和电路基板，还有，也提供了它们的制造方法。

Claims (12)

1.一种电路基板的制造方法，其特征在于：
包括：
形成作为含树脂的绝缘层的第1层的工序；
形成具有与第2层的两面连接的孔的第2层的工序；
形成至少一层的上述第1层与至少一层的上述第2层的叠层体的工序；
在上述叠层体的厚度方向上形成通孔，在上述通孔内充填导电膏的工序；以及
通过对上述叠层体加热和加压，使上述第1层中所含的树脂吸收和流入上述第2层内，同时压缩上述导电膏，形成导电体的工序，
在上述形成叠层体的工序之后并且在上述叠层体的加热和加压的工序之前，包含在上述叠层体的至少一面配置从金属箔和布线图形中选出的至少一种的工序，
由于上述第2层的开孔率和/或平均孔径在本层的两面互不相同，根据上述第1层中所含的树脂的熔融粘度特性，可以控制上述树脂流入上述第2层的孔部的流入速度、流入量。
2.如权利要求1所述的电路基板的制造方法，其特征在于：
在上述配置金属箔的工序中，还包括加工上述金属箔，形成布线图形的工序。
3.如权利要求1所述的电路基板的制造方法，其特征在于：
上述形成叠层体工序包括：
在基体材料上涂布上述第2层中所含的树脂的溶液的工序；
使上述第2层中所含的树脂凝胶化的工序；
通过将凝胶化了的上述树脂清洗和干燥，在上述基体材料上形成上述第2层的工序；以及
在上述第1层的至少一面上层叠上述第2层的工序。
4.如权利要求3所述的电路基板的制造方法，其特征在于：
上述使第2层中所含的树脂凝胶化的工序是通过将上述溶液中的溶剂置换为另外的溶剂而进行的。
5.如权利要求3所述的电路基板的制造方法，其特征在于：
上述第2层中所含的树脂是聚芳香酰胺。
6.如权利要求3所述的电路基板的制造方法，其特征在于：
上述基体材料是由树脂构成的膜。
7.如权利要求1所述的电路基板的制造方法，其特征在于：
上述形成叠层体工序包括：
在上述第1层上涂布上述第2层中所含的树脂的溶液的工序；
使上述第2层中所含的树脂凝胶化的工序；以及
通过将凝胶化了的上述树脂清洗和干燥，在上述第1层的至少一面上形成上述第2层的工序。
8.如权利要求7所述的电路基板的制造方法，其特征在于：
上述使第2层中所含的树脂凝胶化的工序是通过将上述溶液中的溶剂置换为另外的溶剂而进行的。
9.如权利要求7所述的电路基板的制造方法，其特征在于：
上述第2层中所含的树脂是聚芳香酰胺。
10.如权利要求1所述的电路基板的制造方法，其特征在于：从上述第2层的孔的开口率和平均粒径中选出的至少一种在两面互不相同。
11.如权利要求1所述的电路基板的制造方法，其特征在于：上述形成第2层的工序通过在上述第1层的至少一个面上形成上述第2层的工序来进行。
12.如权利要求1所述的电路基板的制造方法，其特征在于：上述金属箔或布线图形配置在上述第2层一侧。
CNB02147043XA 2001-10-25 2002-10-25 预浸料坯和电路基板以及它们的制造方法 Expired - Fee Related CN1265687C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP328274/2001 2001-10-25
JP328274/01 2001-10-25
JP2001328274 2001-10-25

Publications (2)

Publication Number Publication Date
CN1414822A CN1414822A (zh) 2003-04-30
CN1265687C true CN1265687C (zh) 2006-07-19

Family

ID=19144366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02147043XA Expired - Fee Related CN1265687C (zh) 2001-10-25 2002-10-25 预浸料坯和电路基板以及它们的制造方法

Country Status (5)

Country Link
US (1) US7045198B2 (zh)
EP (1) EP1307075B1 (zh)
CN (1) CN1265687C (zh)
DE (1) DE60217793T2 (zh)
TW (1) TW545092B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487245B1 (en) * 2003-01-14 2013-03-27 Panasonic Corporation Manufacturing method for a circuit board
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2005144816A (ja) * 2003-11-13 2005-06-09 Tomoegawa Paper Co Ltd フレキシブル金属積層体
TW200704298A (en) * 2005-04-28 2007-01-16 Matsushita Electric Ind Co Ltd Multilayer wiring board and method for producing the same
GB0619539D0 (en) * 2006-10-04 2006-11-15 Hexcel Composites Ltd Curable resin films
KR100796983B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7537827B1 (en) * 2006-12-13 2009-05-26 Henkel Corporation Prepreg laminates
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
JP2010540260A (ja) 2007-09-28 2010-12-24 トライ−スター ラミネーツ、 インク． プリント回路基板に孔を開けるための改善されたシステムおよび方法
MX2011001775A (es) 2008-08-18 2011-06-20 Semblant Global Ltd Revestimiento de polimero de halo-hidrocarburo.
US8383948B2 (en) * 2009-09-18 2013-02-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP5528250B2 (ja) 2010-07-30 2014-06-25 日東電工株式会社 配線回路基板の製造方法
CN102260378B (zh) * 2011-05-06 2013-03-20 广东生益科技股份有限公司 复合材料、用其制作的高频电路基板及其制作方法
WO2013076973A1 (ja) * 2011-11-22 2013-05-30 パナソニック株式会社 金属張積層板及びプリント配線板
KR102082536B1 (ko) * 2012-09-20 2020-02-27 주식회사 쿠라레 회로 기판 및 그 제조 방법
CN103906360A (zh) * 2012-12-28 2014-07-02 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN104254213A (zh) * 2013-06-27 2014-12-31 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2017061597A1 (ja) * 2015-10-07 2017-04-13 積水化学工業株式会社 接着剤層付き金属被覆不織布、接着剤層付き金属被覆不織布の製造方法、及び被覆芯線
US10849222B2 (en) * 2016-11-14 2020-11-24 Pioneer Circuits, Inc. High temperature resistant fabric and its use in flexible circuits
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
GB201709925D0 (en) * 2017-06-21 2017-08-02 Royal College Of Art Composite structure
TWI725538B (zh) * 2019-09-04 2021-04-21 台燿科技股份有限公司 金屬箔積層板、印刷電路板、及金屬箔積層板之製法
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
JP7437993B2 (ja) * 2020-03-26 2024-02-26 日本メクトロン株式会社 フレキシブルプリント配線板を用いたヒータ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005238A (en) * 1973-10-25 1977-01-25 Akademie Der Wissenschaften Der Ddr Metallized articles and method of producing the same
JPS6397635A (ja) * 1986-10-14 1988-04-28 Ube Ind Ltd インタ−リ−フを有する繊維強化エポキシ樹脂プリプレグ
JPH01225539A (ja) * 1988-03-04 1989-09-08 Junkosha Co Ltd 積層板
JPH02181997A (ja) * 1989-01-07 1990-07-16 Fujitsu Ltd 多層プリント配線板
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
JPH05299796A (ja) * 1992-04-22 1993-11-12 Hitachi Chem Co Ltd 多層印刷配線板用接着シートおよびそれを用いた金属張積層板
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
AU4058593A (en) * 1992-06-15 1994-01-04 Dyconex Patente Ag Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2002094200A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP2002176268A (ja) 2000-09-27 2002-06-21 Matsushita Electric Ind Co Ltd 樹脂基板、樹脂基板の製造方法、接続中間体、回路基板、および回路基板の製造方法
EP1194020A3 (en) 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board

Also Published As

Publication number Publication date
US20030082363A1 (en) 2003-05-01
US7045198B2 (en) 2006-05-16
EP1307075A3 (en) 2004-12-29
EP1307075A2 (en) 2003-05-02
DE60217793D1 (de) 2007-03-15
TW545092B (en) 2003-08-01
DE60217793T2 (de) 2007-10-18
CN1414822A (zh) 2003-04-30
EP1307075B1 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1264388C (zh) 树脂板及其应用
CN1184868C (zh) 制造多层电路板组件的方法
CN1204789C (zh) 绝缘片和多层布线基板及其制造方法
CN1101126C (zh) 布线板及其制造方法
CN1044762C (zh) 印刷电路板及其制造方法
CN1111574C (zh) 小孔填充用的导电胶组合物及用它制作的双面及多层印刷电路板和它们的制备方法
CN1578589A (zh) 中间连接用配线基材、多层配线基板以及其制造方法
CN1223250C (zh) 多层布线衬底及其制造方法
CN1547772A (zh) 具有降低的功率分配阻抗的互连模块
CN1287672A (zh) 导电胶、使用导电胶的导电结构、电子元件、固定体、电子线路板、电气连接法、电子线路板的制造方法和陶瓷电子元件的制造方法
CN1671268A (zh) 柔性基板、多层柔性基板及它们的制造方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
CN101069459A (zh) 多层印刷线路基板及其制造方法
CN1136758A (zh) 生产多层印刷电路板的方法
CN1756654A (zh) 薄片材料及布线板
JP2009088474A (ja) 印刷回路基板の層間導通方法
CN1320846C (zh) 电路基板及其制造方法
CN108141967A (zh) 配线基板的制造方法
CN1669371A (zh) 多层配线板及其制造方法、以及半导体装置及无线电子装置
CN1348329A (zh) 导电浆和用它制造多层陶瓷电子部件的方法、
CN1268180C (zh) 电路衬底
CN1551709A (zh) 一种电路板构件，该构件的制造方法，以及电路板的制造方法
CN1604726A (zh) 配线基板及其制造方法
CN1384144A (zh) 热固性环氧树脂组合物、其成型体及多层印刷线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060719

Termination date: 20101025