CN1378343A - Pll电路的模式转换方法和pll电路的模式控制电路 - Google Patents

Pll电路的模式转换方法和pll电路的模式控制电路 Download PDF

Info

Publication number
CN1378343A
CN1378343A CN02108051A CN02108051A CN1378343A CN 1378343 A CN1378343 A CN 1378343A CN 02108051 A CN02108051 A CN 02108051A CN 02108051 A CN02108051 A CN 02108051A CN 1378343 A CN1378343 A CN 1378343A
Authority
CN
China
Prior art keywords
signal
circuit
pattern
pll circuit
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02108051A
Other languages
English (en)
Other versions
CN100376082C (zh
Inventor
青木考樹
先间宏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1378343A publication Critical patent/CN1378343A/zh
Application granted granted Critical
Publication of CN100376082C publication Critical patent/CN100376082C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种具有高速模式和常规模式的PLL电路的模式转换方法,允许PLL电路快速被锁定。该PLL电路(20)包括一个相位比较器(23)和一个电荷泵(25),用于根据来自相位比较器的比较输出信号生成电流。模式转换方法包括检测电荷泵的电流输出端是否在高阻抗状态的步骤,当检测出高阻抗时,使PLL电路由高速模式向通常模式或由通常模式向高速模式转换的步骤。

Description

PLL电路的模式转换方法 和PLL电路的模式控制电路
背景技术
本发明涉及一种PLL电路的模式转换方法和PLL电路的模式控制电路，特别地，本发明涉及具有两种模式，即高速模式和常规模式的PLL电路的模式转换方法及模式控制电路。
近些年来，在移动通信中，例如在蜂窝电话***中，PLL电路被用在PLL频率合成器。这对PLL电路高速锁定有严格要求，同时对PLL电路在被锁定时，要有高的信噪比(载波与噪声之比)和低的杂波泄露(spurious leakage)有严格要求。为满足以这两个相互矛盾的要求，提出了一种可以在高速模式和常规模式之间转换的方法。在高速模式下，环路增益大，PLL电路以高速锁闭。在常规模式下，环路增益小，可获得高的C/N比和低的杂波泄露特性。
附图1是传统PLL频率合成器的方框图。
如图1所示，PLL电路80包括一相位比较器84，用于从一参考计数器82接收参考频率分离信号LDR和从主计数器83接收比较频率分离信号LDP。相位比较器84对参考频率分离信号LDR和比较频率分离信号LDP之间的相位进行比较，生成一上行脉冲信号或一下行脉冲信号，其脉冲持续时间取决于比较结果。一电荷泵85用于接收上行脉冲信号PU或下行脉冲信号PD，根据所接收到的上行脉冲信号PU或下行脉冲信号PD生成电流DO。电流DO通过一低通滤波器(LPF)86输入到VCO87，其受控于电流DO。
当参考频率分离信号LDR和比较频率分离信号LDP同相时，即，当PLL电路80在锁定状态时，如果电荷泵85的输出电流DO是0(零)，那么***不在工作区。为此，相位比较器84生成一上行电流和一下行电流。由于当PLL电路80被锁定时，每个输出电流的流动会影响信噪比C/N和杂波泄露，因此在常规状态下输出电流被抑制。
如果PLL电路80中的低通滤波器86是固定的，那么当输出电流大时，锁定时间变短。为此，在高速模式下，电荷泵85的输出电流DO应被设置为高于其在常规模式下，或是增加上行脉冲信号PU和下行脉冲信号PD的脉冲持续时间。
在常规模式和高速模式之间的转换是通过一锁定检测电路89完成的，该锁定检测电路通过相位比较器84的比较输出信号(上行脉冲信号PU和下行脉冲信号PD)检测锁定状态。锁定检测电路89生成一模式转换信号SW，并将该模式转换信号输入到电荷泵85中。根据锁定状态，锁定检测电路89在常规模式和高速模式之间转换。
在锁定状态下，参考频率分离信号LDR的频率和比较频率分离信号LDP的频率相同。当信号LDR，LDP之间的相差落入预定的范围内时，锁定检测电路89从高速模式转换到常规模式。
由于电荷泵85和低通滤波器86的特性，带有固定设置的低通滤波器86的PLL电路80在信号LDR，LDP之间有相差。因此，PLL电路80在高速模式和常规模式中的不同状态下是稳定的。结果是，当从高速模式转换到常规模式时，PLL电路80趋向于不锁定，增加了参考频率分离信号LDR和比较频率分离信号LDP之间的相差。
在这种情况下，总的锁定时间是，在高速模式下的锁定时间与在模式转换时使PLL电路从未锁定状态到锁定状态所需要的再锁定时间的总和。为降低总的锁定时间，为此，有必要降低由于未锁定状态而所需的再锁定时间。
但是，当锁定检测电路89检测到一锁定状态之后，锁定检测电路89生成模式转换信号SW，用于从高速模式向常规模式转换。如果在运行过程中，该模式转换信号SW输入到电荷泵85，那么，由PLL电路开锁(unlocking)而导致的锁定频率和未锁定频率之间的差值，即未锁定频率间隔将变宽。
如果未锁定间隔变大，那么当PLL电路再被锁定时，达到最大未锁定频率所需的时间(最大未锁定状态到达时间)将增加，导致再锁定时间的增加。从而使总的锁定时间增加。
发明内容
本发明的一个目的是提供一种用于PLL电路的模式转换方法和模式控制电路，使工作在高速模式和常规模式的PLL电路被快速锁定成为可能。
为实现上述目的，本发明提出了一种PLL电路的模式转换方法。PLL电路包括一个相位比较器，用于比较参考频率分离信号和比较频率分离信号之间的相位并生成比较输出信号，一个电荷泵，用于根据来自相位比较器的比较输出信号生成电流，和一个压控振荡器，用于生成具有与电荷泵输出电流相一致的含有预置频率的输出信号。PLL电路有一个第一模式，用于快速对输出信号锁定而获得所需的频率，和一个通常使用的第二模式。该方法包括检测电荷泵的电流输出端是否工作在高阻抗状态，和当检测出高阻抗状态时，在PLL电路的模式之间转换，即从第一模式向第二模式转换或从第二模式向第一模式转换。
本发明另一个方面是提出了用于对PLL电路的模式进行控制的电路。PLL电路包括一个相位比较器，用于比较参考频率分离信号和比较频率分离信号之间的相位并生成比较输出信号，一个与相位比较器相连的电荷泵，用于根据来自相位比较器的比较输出信号生成电流，和一个与电荷泵相连的压控振荡器，用于生成具有与电荷泵输出电流相一致的含有预置频率的输出信号。PLL电路有一个第一模式，用于快速对输出信号锁定而获得所需的频率，和一个通常使用的第二模式。该电路包括一状态检测电路用于检测电荷泵的电流输出端是否工作在高阻抗状态。当检测出高阻抗状态时，状态检测电路生成模式转换信号使PLL电路从第一模式向第二模式转换或从第二模式向第一模式转换。
本发明的另一个方面是提出了一个含有PLL电路和与该PLL电路相连的模式控制电路的半导体装置，用于对PLL电路模式转换进行控制。PLL电路包括一个相位比较器，用于比较参考频率分离信号和比较频率分离信号之间的相位并生成比较输出信号，一个与相位比较器相连的电荷泵，用于根据来自相位比较器的比较输出信号结果生成电流，和一个与电荷泵相连的压控振荡器，用于生成具有与电荷泵输出电流相一致的具有预定频率的输出信号。PLL电路有一个第一模式，用于快速对输出信号锁定而获得所需的频率，和一个通常使用的第二模式。模式控制电路检测电荷泵的电流输出端是否工作在高阻抗状态，当检测出高阻抗状态时，生成模式转换信号，使PLL电路从第一模式向第二模式转换或从第二模式向第一模式转换。
以下结合附图，以及借助实施例对本发明原理的示意性描述，本发明其他方面和优点将更明显。
附图说明
以下结合附图对本发明优选实施方式的描述，将更好地理解本发明、以及本发明的目的和优点，其中：
图1示出了常规PLL频率合成器的示意方框图；
图2是依本发明第一实施例PLL频率合成器的示意方框图；
图3是图2所示PLL频率合成器的电荷泵Z状态检测电路的电路原理图；
图4A是图2所示PLL频率合成器中计数器的电路原理图；
图4B是图4A所示计数器的输出波形；
图5是图2所示PLL频率合成器的时间图；
图6是图2所示PLL频率合成器从高速模式向常规模式转换时的波形图；
图7是依本发明第二实施例的PLL频率合成器的电荷泵Z状态检测电路的电路原理图；
图8是图7所示PLL频率合成器的时间图；
图9是依本发明第三实施例的PLL频率合成器的电荷泵Z状态检测电路的电路原理图；
图10是图9所示PLL频率合成器的时间图。
具体实现方式
图2是依本发明第一实施例的PLL频率合成器10的示意方框图。该PLL频率合成器包括一PLL电路20，一锁定检测电路30，和一个电荷泵Z状态检测电路(以下称“状态检测电路”)40。
PLL电路20具有在高速模式(第一模式)和常规模式(第二模式)之间进行转换的功能。在高速模式下，环路增益高，PLL电路20快速被锁定。在常规模式下，环路增益低，可获得高信噪比C/N和低的杂波泄露特性。
锁定检测电路30根据来自PLL电路20的上行脉冲信号PU(第一脉冲信号)和下行脉冲信号PD(第二脉冲信号)检测PLL电路20的锁定状态。锁定检测电路30根据检测结果生成锁定检测信号S4。
状态检测电路40根据来自PLL电路20的计数器内部状态信号RS，MS，计数器时钟信号RCK，MCK和脉冲信号PU，PD对锁定检测信号S4进行控制，生成模式转换信号CS。该模式转换信号CS被输入到PLL电路20中。
以下是对PLL电路20的详细描述。PLL电路20包括一个移位寄存器21，一个参考计数器(参考分频器)22，一个相位比较器23，一个主计数器(对比分频器)24，一个电荷泵25，一个低通滤波器26(以下称“LPF”)，一个压控振荡器27(以下称“VCO”)，和一个预定标器28。
移位寄存器21从外部信源接收时钟信号CLK，并根据该时钟信号CLK不间断地读取串行信号DT。该移位寄存器21将所读取的串行信号DT转化为并行信号数据，并将并行信号数据输入到参考计数器22和主计数器24中。
参考计数器22接收诸如由石英晶体器件振荡所生成的具有预定频率的参考信号fr。参考计数器22根据参考频率分离比(frequency-dividing ratio)，对参考信号fr的频率进行分离，生成一参考频率分离信号LDR。该参考频率分离比根据并行信号数据获得。参考频率分离信号LDR被送到相位比较器23中。相位比较器23接收来自主计数器24的比较频率分离信号LDP。
相位比较器23对信号LDR，LDP的相位进行比较，生成上行脉冲信号PU和下行脉冲信号PD(比较输出信号)，其脉冲持续时间取决于相差，将上行脉冲信号PU和下行脉冲信号PD输入到电荷泵25中。电荷泵25生成泵频信号DO，其电流值取决于上行脉冲信号PU和下行脉冲信号PD，将泵频信号DO输入到LPF26中。
LPF26平滑泵频信号DO以生成控制信号VT，该控制信号是无高频分量的直流电压。控制信号VT输入到VCO27中。VCO27生成VCO信号fv，其频率取决于控制信号VT的电压值，将VCO信号fv输入到预定标器28和外部电路中(图中未示出)。
预定标器28根据固定的频率分离比频分VCO信号fv，生成比较信号fp，输入到主计数器24中。主计数器24根据比较频率分离比频分比较信号fp，生成比较频率分离信号LDP。比较频率分离信号LDP输入到相位比较器23中。
在PLL电路20中，当VCO信号fv的频率变得低于锁定频率时，比较信号fp的频率将变得低于参考信号fr的频率，引起信号fr和fp之间出现相差。相位比较器23生成上行脉冲信号PU和下行脉冲信号PD，其脉冲间隔取决于信号fr和fp之间的相差。例如，相差可导致上行脉冲信号PU的脉冲间隔长于下行脉冲信号PD的脉冲间隔。
电荷泵25根据上行脉冲信号PU和下行脉冲信号PD在低电常态的脉冲间隔，生成泵频信号DO。在上行脉冲信号PU和下行脉冲信号处于高电平的期间内，电荷泵25维持其输出端在一高阻抗状态(Z状态)。LPF26根据泵频信号DO改变控制信号VT的电压值，生成控制信号VT，例如该控制信号具有高电压值。此时，VCO27根据控制信号VT生成高频VCO信号fv。
相反地，当VCO信号fv的频率变得高于所需的频率时，比较信号fp的频率将变得高于参考信号fr的频率，引起信号fr和fp之间的相差。相位比较器23生成上行脉冲信号PU和下行脉冲信号PD，这些信号的脉冲持续时间取决于信号fr和fp之间的相差。
电荷泵25根据上行脉冲信号PU和下行脉冲信号PD在低电常态的脉冲间隔，输出泵频信号DO。在上行脉冲信号PU和下行脉冲信号处于高电平的期间内，电荷泵25维持其输出端在一高阻抗状态(Z状态)。LPF26根据泵频信号DO生成具有低电压值的控制信号VT。此时，VCO27根据该控制信号VT生成具有低频VCO信号fv。
PLL电路20重复执行以上操作，将VCO信号fv的频率锁定在对应于参考计数器22的参考频率分离比和主计数器24的比较频率分离比的频率上。
PLL电路20根据模式转换信号CS在高速模式信号常规模式之间转换。在本发明第一实施例中，电荷泵进行模式转换。电荷泵25根据对应于模式转换信号CS的每种模式，调节泵频信号DO的电流大小。特别地，根据模式转换信号CS，电荷泵25在高速模式时的泵频信号DO的电流高于在常规模式时的泵频信号DO的电流。因此，在高速模式下，VCO信号fv频率的增加的变化，使得VCO信号fv更快地接近所需的频率。在常规模式下，VCO信号fv频率的降低的变化，稳定了VCO信号fv的频率。
模式转换功能通过相位比较器23或LPF26来完成。
以下是对锁定检测电路30的描述。锁定检测电路30包括一相位比较器(未示出)，举例来说。锁定检测电路30接收上行脉冲信号和下行脉冲信号，检测信号PU和PD之间的相差。锁定检测电路30根据检测结果生成锁定检测信号S4，并输出至状态检测电路40中。
脉冲信号PU和PD上升边之间的相差随参考频率分离信号LDR和比较频率分离信号LDP之间的频差变化。当脉冲信号PU和PD之间的相差小于或等于预先设定的值时，锁定检测电路30检测出PLL电路20处于锁定状态。当脉冲信号PU和PD之间的相差大于该预先设定的值时，锁定检测电路30检测到PLL电路20处于未锁定状态。根据本发明第一实施例，当脉冲信号PU和PD之间的相差小于或等于一预先设定的值时(锁定状态)，锁定检测电路30生成一高电平的锁定检测信号S4，当脉冲信号PU和PD之间的相差大于该预先设定的值时(未锁定状态)，锁定检测电路30生成低电平的锁定检测信号S4。
以下对状态检测电路40进行描述。如图3所示，状态检测电路40包括第一触发器41和第二触发器42(以下称“FF”)，一个与电路(AND)43，和一个闩锁电路(LATCH)44。
第一触发器41和第二触发器42由延时触发器组成。该第一触发器41包括一时钟输入端，接收来自参考计数器22的时钟信号RCK，一数据输入端，接收来自参考计数器22的计数器内部状态信号RS，和一个重置输入端(RESET)，接收上行脉冲信号PU。
第二触发器42包括一时钟输入端，接收来自主计数器24的时钟信号MCK，一数据输入端，接收来自主计数器24的计数器内部状态信号MS，和一个重置输入端(RESET)，接收下行脉冲信号PD。
与电路43接收来自第一触发器41和第二触发器42的输出信号S1和S2。闩锁电路44包括一选通输入端(STB)接收来自与电路43的输出信号S3，和一数据输入端，接收来自锁定检测电路30的锁定检测信号S4。闩锁电路44根据来自与电路43的输出信号S3闩锁锁定检测信号S4，并生成模式转换信号CS。状态检测电路40向电荷泵25输出模式转换信号CS。
当锁定检测电路30检测到锁定状态并生成高电平锁定检测信号S4时，状态检测电路40生成模式转换信号CS，用于使PLL电路20工作在常规模式中。当锁定检测电路30检测到未锁定状态并生成低电平锁定检测信号S4时，状态检测电路40生成模式转换信号CS，用于使PLL电路20工作在高速模式中。
图4A是参考计数器22的电路原理图，图4B是参考计数器22的输出波形。
如图4A所示，参考计数器22包括第一到第五51至55的5个T-触发器(以下称“TFF”)，一个或电路56，和一个与电路57。
参考计数器22是一倒计数的计数器，包括从第一到第五51至55的5个TFF，举例来说。第一TFF51接收时钟信号(计数器输入)RCK。与电路57接收来自从第一到第五TFF51至55的输出信号OUT1至OUT5，并根据输出信号OUT1至OUT5，生成参考频率分离信号LDR(计数器输出)。
或电路56接收来自第二到第五TFF52至55的输出信号OUT2至OUT5，并根据输出信号OUT2至OUT5生成内部状态信号(计数器内部输出信号)RS。如图4B所示，在参考频率分离信号LDR变为高电平之前，内部状态信号RS变为对应于时钟信号RCK的低电平两时钟脉冲。
主计数器24包括有同参考计数器24相类似的电路。在比较频率分离信号LDP变为高电平之前，主计数器24的内部状态信号MS也变为对应于时钟信号MCK的低电平两时钟脉冲。
如图5所示，从内部状态信号RS变成低电平的时刻到上行脉冲信号变成高电平的时刻，第一FF41输出低电平第一FF信号S1。从内部状态信号MS变成低电平的时刻到下行脉冲信号PD变成高电平的时刻，第二FF42输出低电平的第二FF信号S2。
为此，与电路43接收第一和第二FF信号S1，S2，并当电荷泵25按照脉冲信号PU，PD工作时，输出低电平的与信号S3。当电荷泵25不工作时(Z状态)，与电路43输出高电平的与信号S3。
闩锁电路44根据与信号S3闩锁锁定检测信号S4，并根据已闩锁的锁定检测信号S4生成模式转换信号CS。
如图5所示，模式转换信号CS(模式转换定时)随与信号S3的上升边同步变化。
状态检测电路40将电荷泵25工作时的模式转换信号CS的电平变换为电荷泵25不工作状态(Z状态)时的模式转换信号的电平。
以下是对PLL频率合成器10的操作过程的描述。
如图5所示，当PLL电路20首先工作在常规模式时，锁定检测电路30生成高电平的锁定检测信号S4(锁定状态)。根据该高电平的锁定检测信号S4，状态检测电路40向电荷泵25输入高电平的模式转换信号CS。在常规模式下，泵频信号DO的电流量被抑制。因此，降低了VCO信号fv的频率变化，稳定了VCO信号fv的频率。
当锁定频率改变，脉冲信号PU，PD之间的相差增加到超出预定值时，锁定检测电路30生成低电平的锁定检测信号S4(未锁定状态)。
状态检测电路40根据低电平与信号S3锁定锁定检测信号S4。在接收到来自锁定检测电路30的低电平锁定检测信号S4后，状态检测电路40生成同与信号S3上升边同步的低电平模式转换信号CS。PLL电路20工作在高速模式下，并根据低电平模式转换信号CS快速锁定VCO输出信号。
电荷泵25根据低电平脉冲信号生成泵频信号DO，根据高电平脉冲信号PU，PD将其的输出端转换到Z状态。因此，当电荷泵25在Z状态时，从常规模式转换到高速模式。
之后，当锁定检测电路再次生成高电平的锁定检测信号S4时，状态检测电路40输出高电平模式转换信号CS给处于Z状态的电荷泵25。此时，PLL电路20工作在常规模式下。当电荷泵25处于Z状态时，由于是从高速模式转换到常规模式，因此未锁定频率间隔减小。
图6是从高速模式转换到常规模式后的锁定波形。当在图6中的T0时刻进行模式转换时，根据模式转换同时得到的相位比较而得出的未锁定频率F1低于常规的未锁定频率F2。在第一实施例中，因为模式转换是在电荷泵25处于Z状态时进行的，所以未锁定频率间隔减小。因此，最大未锁定状态到达时间T1要短于常规最大未锁定状态到达时间T2。因此，由于这些未锁定状态到达时间之间的差值(T2-T1)，使得再锁定时间变短，同时也使总锁定时间变短。
根据第一实施例的PLL频率合成器10具有以下优点：当电荷泵25处于Z状态时，状态检测电路40生成模式转换信号CS，使电荷泵从高速模式转换到常规模式。因此，减少了未锁定频率间隔，缩短了再锁定时间。结果是，缩短了总锁定时间。
[第二实施例]
图7是根据本发明第二实施例的状态检测电路60的电路原理图。状态检测电路包括一个触发器(FF)61，一个与电路62，一个闩锁电路63。与电路62接收上行脉冲信号PU和下行脉冲信号PD。
FF61包括一延迟触发器。FF61包括一时钟输入端，接收来自主计数器24的时钟信号MCK，一数据输入端，接收来自主计数器24的计数器内部状态信号MS，和一个重置输入端，接收来自与电路62的输出信号S11。因此，如图8所示，从计数器内部状态信号MS变为低电平的时刻起到与输出信号S11变为高电平的时刻止，FF61生成低电平的FF输出信号。
闩锁电路63有一数据输入端，接收来自时钟检测电路30的锁定检测信号S4和一选通输入端，接收FF输出信号S12。闩锁电路63根据FF输出信号S12闩锁锁定检测信号S4，并生成模式转换信号CS，输入到电荷泵25中。
状态检测电路60根据来自主计数器的内部状态信号MS和时钟信号MCK，以及脉冲信号PU，PD对时钟检测信号S4进行控制，并根据时钟检测信号S4生成模式转换信号CS。状态检测电路60还可根据参考计数器22的内部状态信号RS和时钟信号RCK对时钟检测信号S4进行控制。
以下是对含有状态检测电路60的PLL频率合成器10A的操作过程的描述。如图8所示，当PLL电路首先工作在常规模式下，锁定检测电路30生成高电平锁定检测信号S4(锁定状态)。为响应高电平锁定检测信号S4，状态检测电路60生成高电平模式转换信号，输入到电荷泵25中。
此时，锁定频率改变，来自相位比较器23的脉冲信号PU，PD之间的相差增加至超出预定值。之后，锁定检测电路30生成低电平锁定检测信号S4(未锁定状态)。
状态检测电路60对低电平锁定检测信号S4作出响应，并根据来自FF61的低电平信号闩锁锁定检测信号S4。特别地，当电荷泵25处于Z状态时，状态检测电路60生成低电平模式转换信号CS。PLL电路20对低电平模式转换信号CS作出响应，工作在高速模式下并快速锁定VCO输出信号。
之后，当锁定检测电路30再次生成高电平锁定检测信号S4时，即代表锁定状态时，当电荷泵25处于Z状态时，状态检测电路60生成高电平模式转换信号CS。PLL电路20对高电平模式转换信号CS作出响应，工作在常规模式下。由于当电荷泵25处于Z状态时，由高速模式转换到常规模式，所以缩短了未锁定频率间隔。
在第二实施例中，主计数器24的内部状态信号MS和时钟信号MCK控制锁定检测信号S4。状态检测电路60具有同第一实施例相同的优点，并可由较少数目的电路元器件构成。
[第三实施例]
图9是根据本发明第三实施例的状态检测电路70的电路原理图。
状态检测电路70包括一个或电路71和一个触发器(FF)72。
或电路71接收上行脉冲信号PU和下行脉冲信号PD。FF72包括一个延迟触发器。FF72有一个时钟输入端，接收来自或电路71的输出信号S21，一个数据输入端，接收来自锁定检测电路30的锁定检测信号S4，和一重置输入端，接收来自移位寄存器21的频率分离比设置信号LE。FF72生成模式转换信号CS。用于改变锁定频率的计数器频率分离比通过频率分离比设置信号LE来设定。
在第三实施例中，状态检测电路70根据频率分离比设置信号LE和脉冲信号PU，PD对锁定检测信号S4进行控制，并生成模式转换信号CS，输入到电荷泵25中。
当由高速模式转换到常规模式时，未锁定状态的作用非常大。因此，根据第三实施例的状态检测电路70主要是对从高速模式向常规模式的模式转换进行控制。
以下是对根据第三实施例的状态检测电路70的PLL频率合成器10B操作过程的描述。如图10所示，当PLL电路20首先工作在常规模式下，锁定检测电路30生成高电平锁定检测信号S4(锁定状态)。作为对高电平锁定检测信号S4的响应，状态检测电路70生成高电平模式转换信号，输入到电荷泵25中。
当FF72接收到来自移位寄存器21的低电平频率分离比设置信号LE时，FF72生成低电平模式转换信号以响应低电平频率分离比设置信号。PLL电路20对低电平模式转换信号CS做出响应，工作在高速模式下。状态检测电路70根据来自移位寄存器21中的频率分离比设置信号LE由常规模式转换到高速模式。
之后，当状态检测电路70再次接收到来自锁定检测电路30的高电平锁定检测信号S4时(锁定状态)，状态检测电路70对来自或电路71的输出信号21作出响应，生成高电平模式转换信号CS。PLL电路对高电平模式转换信号CS作出响应，工作在常规模式下。
如上描述，根据输入到FF72时钟输入端的来自或电路71的输出信号S21，由高速模式转换到常规模式，模式转换信号CS按与输出信号S21的上升边同步的方式转换。因此，当电荷泵25处于Z状态时，由高速模式转换到常规模式。
第三实施例的状态检测电路70根据来自移位寄存器21的频率分离比设置信号LE对锁定检测信号S4进行控制。状态检测电路70具有同第一实施例和第二实施例相同的优点，并且构成该电路的元器件数量少于第二实施例所需的电路元器件。
本领域的技术人员应当知道，在不脱离本发明的精神和范围的情况下，还有多种具体形式体现本发明。特别地，应当明白，本发明还可通过以下方式来体现。
在第一和第二实施例中，参考计数器22和主计数器24的内部状态信号RS，MS(计数器内部输出信号)可以是早于参考频率分离信号LDR和比较频率分离信号LDP(计数器输出信号)一个或3个时钟脉冲的信号。具体来讲，内部状态信号RS，MS可以是在参考频率分离信号LDR和比较频率分离信号LDP之前，能立即可靠地屏蔽电荷泵25的操作的信号。
相位比较器23或LPF26可从高速模式转换到常规模式。在这种情况下，相位比较器23根据模式转换信号CS，通过改变对模式切换信号CS响应的上行脉冲信号PU或下行脉冲信号PD的脉冲持续时间来进行模式转换。LPF26响应模式转换信号CS，通过改变LPF的特性来进行模式转换。
状态检测电路40，60，70根据来自移位寄存器21的频率分离比设置信号LE生成模式转换信号CS而不是锁定检测信号CS。或者，状态检测电路40，60，70根据从外部设备输入到PLL电路20中的信号生成模式转换信号CS。
如图3虚线所示，状态检测电路还包括一个延迟电路，用于使模式转换信号CS按设定时间进行延迟。延迟电路45通过延迟电路45的设定时间(延迟时间)，从上行脉冲信号PU和下行脉冲信号PD的上升边开始对模式转换信号CS延迟一个电平变化。也即，从电荷泵25结束操作时，通过延迟电路45的延迟时间，对模式转换信号CS进行一个电平变化的延迟。因此，当电荷泵25的输出端处于Z状态时，能可靠地进行模式转换。
因此，所公开的例子和实施例应被认为是示意本发明而不是限制本发明，本发明并不局限于在此所公开的详细内容，在所附 的范围内或等同的权利要求下，可对本发明进行改进。

Claims (19)

1.一种PLL电路的模式转换方法，其中PLL电路包括一个相位比较器(23)，用于比较参考频率分离信号和比较频率分离信号之间的相位，并生成比较输出信号，一个电荷泵(25)用于根据来自相位比较器的比较输出信号生成电流，和一个压控振荡器(27)，用于生成具有与电荷泵输出电流相一致的预置频率的输出信号，其中，PLL电路有一个第一模式，用于快速对输出信号锁定而获得所需的频率，和一个通常使用的第二模式，其特征在于，该方法包括以下步骤：
检测电荷泵的电流输出端是否工作在高阻抗状态；和
当检测出高阻抗状态时，使PLL电路从第一模式向第二模式或从第二模式向第一模式转换。
2.如权利要求1的PLL电路模式转换方法，其中PLL电路还包括一个锁定检测电路(30)，用于根据来自相位比较器的比较输出信号检测PLL电路的锁定状态，并当检测到锁定状态时生成锁定检测信号，一个与相位比较器相连的参考计数器(22)，用于生成参考频率分离信号、时钟信号和内部状态信号，一个与相位比较器相连的主计数器(24)，用于生成比较频率分离信号、时钟信号和内部状态信号，其特征在于，该方法包括以下步骤：
根据来自相位比较器的比较输出信号以及来自参考计数器和主计数器其中之一的时钟信号和内部状态信号，对锁定检测信号进行控制；
根据受控锁定检测信号生成模式转换信号；
其中PLL电路进行模式转换的步骤包括响应于模式转换信号，而从第一模式转换到第二模式或从第二模式转换到第一模式。
3.如权利要求1的PLL电路模式转换方法，其中PLL电路还包括一个锁定检测电路(30)，用于根据来自相位比较器的比较输出信号检测PLL电路的锁定状态，并当检测到锁定状态时生成锁定检测信号，一个与相位比较器相连的参考计数器(22)，用于生成参考频率分离信号，一个与相位比较器相连的主计数器(24)，用于生成比较频率分离信号，和一个移位寄存器(21)用于生成频率分离比设置信号，用来改变频率分离比，该频率分离比至少由参考计数器和主计数器其中之一来设置，其特征在于，该方法进一步包括以下步骤：
根据来自相位比较器的比较输出信号以及频率分离比设置信号对锁定检测信号进行控制；
根据受控锁定检测信号生成模式转换信号；
其中PLL电路进行模式转换的步骤包括响应于模式转换信号，而从第一模式转换到第二模式或从第二模式转换到第一模式。
4.一种用于对PLL电路的模式进行控制的电路，其中PLL电路包括一个相位比较器(23)，用于比较参考频率分离信号和比较频率分离信号之间的相位并生成比较输出信号，一个与相位比较器相连的电荷泵(25)，用于根据来自相位比较器的比较输出信号生成电流，和一个与电荷泵相连的压控振荡器(27)，用于生成具有与电荷泵生成电流相一致的具有预置频率的输出信号，其中，PLL电路有一个第一模式，用于快速对输出信号锁定而获得所需的频率，和一个通常使用的第二模式，其特征在于，该电路包括：
状态检测电路(40，60，70)，用于检测电荷泵的电流输出端是否工作在高阻抗状态，并当检测出高阻抗时，生成模式转换信号，使PLL电路从第一模式向第二模式转换或从第二模式向第一模式转换。
5.如权利要求4的对PLL电路的模式进行控制的电路，其进一步的特征在于：
一个与状态检测电路相连的锁定检测电路(30)，用于根据来自相位比较器的比较输出信号，检测PLL电路的锁定状态，并当检测到锁定状态时，生成锁定检测信号；
其中状态检测电路根据锁定检测信号生成模式转换信号。
6.如权利要求5的对PLL电路的模式进行控制的电路，其中PLL电路包括一个与相位比较器相连的参考计数器(22)，用于生成参考频率分离信号、时钟信号和内部状态信号，一个与相位比较器相连的主计数器(24)，用于生成比较频率分离信号、时钟信号和内部状态信号，其特征在于，状态检测电路根据来自相位比较器的比较输出信号以及来自参考计数器和主计数器其中之一的时钟信号、内部状态信号，对锁定检测信号进行控制，并根据受控锁定检测信号生成模式转换信号。
7.如权利要求6的对PLL电路的模式进行控制的电路，其特征在于，相位比较器比较参考频率分离信号和比较频率分离信号之间的相位，并生成第一脉冲信号和第二脉冲信号，其中状态检测电路(40)包括：
一个第一触发器(41)，用于生成第一触发器输出信号，该第一触发器包括一个第一时钟输入端，接收来自参考计数器的时钟信号，一个第一数据输入端，接收来自参考计数器的内部状态信号，和一个第一重置输入端，接收来自相位比较器的第一脉冲信号；
一个第二触发器(42)，用于生成第二触发器输出信号，该第二触发器包括一个第二时钟输入端，接收来自主计数器的时钟信号，一个第二数据输入端，接收来自主计数器的内部状态信号，和一个第二重置输入端，接收来自相位比较器的第二脉冲信号；
一个与第一和第二触发器相连的与电路(43)，用于接收第一和第二触发器输出信号，并生成“与”输出信号；和
一个同与电路和锁定检测电路相连的闩锁电路(44)，用于根据“与”输出信号闩锁锁定检测信号并生成模式转换信号。
8.如权利要求7的对PLL电路的模式进行控制的电路，其特征在于，第一触发器和第二触发器都包含有一延迟触发器。
9.如权利要求6的对PLL电路的模式进行控制的电路，其特征在于，参考计数器生成内部状态信号，其早于参考频率分离信号预定数量的时钟脉冲，并且其中主计数器生成内部状态信号，其早于比较频率分离信号预定数量的时钟脉冲。
10.如权利要求6的对PLL电路的模式进行控制的电路，其特征在于，状态检测电路(60)包括：
一个与相位比较器相连的与电路(62)，用于接收第一脉冲信号和第二脉冲信号并生成“与”输出信号；
一个同与电路相连的触发器(61)，用于生成触发器输出信号，该触发器包括一时钟输入端，接收来自主计数器的时钟信号，一个数据输入端，接收来自主计数器的内部状态信号，和一个重置输入端，接收“与”输出信号，和
一个与触发器和锁定检测电路相连的闩锁电路(63)，用于根据触发器输出信号闩锁锁定检测信号并生成模式转换信号。
11.如权利要求10的对PLL电路的模式进行控制的电路，其特征在于，触发器包括一个延迟触发器。
12.如权利要求6的对PLL电路的模式进行控制的电路，其特征在于，状态检测电路(60)包括：
一个与相位比较器相连的与电路(62)，用于接收第一脉冲信号和第二脉冲信号，并生成与输出信号；
一个同与电路相连的触发器(61)，用于生成触发器输出信号，该触发器包括一时钟输入端，接收来参考计数器的时钟信号，一个数据输入端，接收来自参考计数器的内部状态信号，和一个重置输入端，接收“与”输出信号，和
一个与触发器和锁定检测电路相连的闩锁电路(63)，用于根据触发器输出信号闩锁锁定检测信号并生成模式转换信号。
13.如权利要求12的对PLL电路的模式进行控制的电路，其特征在于，触发器包括一延迟触发器。
14.如权利要求5的对PLL电路的模式进行控制的电路，其中PLL电路包括一个参考计数器，用于生成参考频率分离信号，一个主计数器，用于生成比较频率分离信号，和一个与参考计数器和主计数器相连的移位寄存器，用于生成频率分离比设置信号，其用来改变频率分离比，该频率分离比至少由参考计数器和主计数器其中之一来设置，其特征在于，状态检测电路根据来自相位比较器的比较输出信号以及频率分离比设置信号，对锁定检测信号进行控制，并根据受控锁定检测信号生成模式转换信号。
15.如权利要求14的对PLL电路的模式进行控制的电路，其特征在于，状态检测电路(70)包括：
一个与相位比较器相连的或电路(70)，用于接收第一脉冲信号和第二脉冲信号，并生成“或”输出信号；和
一个与或电路和锁定检测电路相连的触发器(72)，用于生成模式转换信号，该触发器包括一个时钟输入端，接收“或”输出信号，和一个数据输入端，接收锁定检测信号，和一个重置输入端，接收频率分离比设置信号。
16.如权利要求15的对PLL电路的模式进行控制的电路，其特征在于，触发器包括一个延迟触发器。
17.如权利要求4的对PLL电路的模式进行控制的电路，其特征在于，状态检测电路进一步包括一个延迟电路，通过预定时间对模式转换信号进行延迟。
18.如权利要求4的对PLL电路的模式进行控制的电路，其中PLL电路进一步包括一个与电荷泵相连的低通滤波器，用于平滑来自电荷泵的输出信号，以消除其中的高频分量，并将电荷泵输出的已消除了高频分量的输出信号输入到压控振荡器中，其特征在于，状态检测电路将模式转换信号输入到相位比较器、电荷泵和低通滤波器之中的任何一个。
19.一种含有PLL电路(20)和与该PLL电路相连的模式控制电路(30，40)的半导体装置，用于对PLL电路模式转换进行控制，其中PLL电路包括一个相位比较器(23)，用于比较参考频率分离信号和比较频率分离信号之间的相位，并生成比较输出信号，一个与相位比较器相连的电荷泵(25)，用于根据相位比较器的比较结果生成电流，和一个与电荷泵相连的压控振荡器(27)，用于生成具有与电荷泵输出电流相一致的具有预定频率的输出信号，其中，PLL电路有一个第一模式，用于快速对输出信号锁定而获得所需的频率，和一个通常使用的第二模式，其特征在于，该半导体装置包括：
模式控制电路，检测电荷泵的电流输出端是否工作在高阻抗状态；当检测出高阻抗状态时，生成模式转换信号，使PLL电路从第一模式向第二模式转换或从第二模式向第一模式转换。
CNB021080518A 2001-03-27 2002-03-26 Pll电路的模式转换方法和pll电路的模式控制电路 Expired - Fee Related CN100376082C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001089880A JP2002290233A (ja) 2001-03-27 2001-03-27 Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路
JP089880/2001 2001-03-27

Publications (2)

Publication Number Publication Date
CN1378343A true CN1378343A (zh) 2002-11-06
CN100376082C CN100376082C (zh) 2008-03-19

Family

ID=18944742

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021080518A Expired - Fee Related CN100376082C (zh) 2001-03-27 2002-03-26 Pll电路的模式转换方法和pll电路的模式控制电路

Country Status (7)

Country Link
US (1) US6864729B2 (zh)
EP (1) EP1246369B1 (zh)
JP (1) JP2002290233A (zh)
KR (1) KR20020076121A (zh)
CN (1) CN100376082C (zh)
DE (1) DE60205518T2 (zh)
TW (1) TWI306696B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426674C (zh) * 2005-01-03 2008-10-15 联发科技股份有限公司 频率快速锁定装置、频率合成器以及频率快速锁定方法
CN106301358A (zh) * 2015-05-28 2017-01-04 瑞昱半导体股份有限公司 快速锁定的时脉数据回复装置与其方法
CN107579736A (zh) * 2016-07-05 2018-01-12 综合器件技术公司 混合锁定检测器
CN111383677A (zh) * 2018-12-27 2020-07-07 爱思开海力士有限公司 半导体器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290233A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路
US6693494B2 (en) * 2001-08-20 2004-02-17 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
TW559410U (en) * 2002-06-20 2003-10-21 Etoms Electronics Corp CMOS single-chip RF receiver including phase locked loop
US7259602B2 (en) * 2005-07-21 2007-08-21 International Business Machines Corporation Method and apparatus for implementing fault tolerant phase locked loop (PLL)
KR100706575B1 (ko) * 2005-08-01 2007-04-13 삼성전자주식회사 고속 락 기능을 갖는 주파수 합성기
US7342427B1 (en) * 2005-12-19 2008-03-11 National Semiconductor Corporation Automatic clock based power-down circuit
US20080111633A1 (en) * 2006-11-09 2008-05-15 International Business Machines Corporation Systems and Arrangements for Controlling Phase Locked Loop
US8130027B1 (en) * 2009-01-22 2012-03-06 Xilinx, Inc. Apparatus and method for the detection and compensation of integrated circuit performance variation
JP5836605B2 (ja) * 2011-02-24 2015-12-24 スパンション エルエルシー Ｐｌｌ
US9503104B2 (en) * 2014-06-11 2016-11-22 Texas Instruments Incorporated Low power loss of lock detector
JP6672008B2 (ja) * 2016-02-23 2020-03-25 日本電波工業株式会社 発振器及び発振器の製造方法
US9966965B2 (en) * 2016-06-10 2018-05-08 Silicon Laboratories Inc. Apparatus for low power signal generator and associated methods
JP2023083848A (ja) * 2021-12-06 2023-06-16 日本ピラー工業株式会社 オイル状態検出装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164685A (en) 1987-03-05 1992-11-17 Nokia Mobile Phones Ltd. Phase-locked loop with circuit for adjusting a phase comparator's output amplitude
US5189379A (en) * 1989-11-16 1993-02-23 Fujitsu Limited Pulse width detecting circuit and PLL synthesizer circuit using the same
US4968950A (en) * 1989-12-18 1990-11-06 Motorola, Inc. PLL frequency synthesizer output control circuit
US5307028A (en) * 1992-10-16 1994-04-26 Ncr Corporation Phase-and-frequency mode/phase mode detector with the same gain in both modes
JPH07221641A (ja) * 1994-02-04 1995-08-18 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
WO1996029785A1 (fr) 1995-03-17 1996-09-26 Hitachi, Ltd. Synthetiseur de frequence a gain de boucle variable
JP2845185B2 (ja) * 1995-11-29 1999-01-13 日本電気株式会社 Ｐｌｌ回路
JP3338748B2 (ja) * 1996-01-30 2002-10-28 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US6067335A (en) 1996-08-02 2000-05-23 Silicon Systems, Inc. Read channel IC for dual PLL solution
KR100224577B1 (ko) * 1996-10-07 1999-10-15 윤종용 위상동기루프의 록 검출장치
JP3119205B2 (ja) * 1997-07-18 2000-12-18 日本電気株式会社 Ｐｌｌ回路
JPH11205132A (ja) * 1998-01-12 1999-07-30 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH11284508A (ja) * 1998-01-30 1999-10-15 Hitachi Denshi Ltd 周波数シンセサイザ及び周波数シンセサイザを用いた無線機
JP4018221B2 (ja) * 1998-02-06 2007-12-05 富士通株式会社 チャージポンプ回路、ｐｌｌ回路、及び、ｐｌｌ周波数シンセサイザ
JPH11298323A (ja) 1998-04-16 1999-10-29 Nec Yamagata Ltd 高速ロックアップｐｌｌ回路
JPH11308103A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｐｌｌ発振回路のノイズ低減方法とその回路
EP0986178A3 (en) * 1998-07-17 2000-05-03 Nortel Networks Corporation Frequency synthesizer
JP4646100B2 (ja) * 1999-08-24 2011-03-09 エスティー‐エリクソン、ソシエテ、アノニム チャージポンプフェイズロックループ回路
US6265947B1 (en) * 2000-01-11 2001-07-24 Ericsson Inc. Power conserving phase-locked loop and method
JP2002026728A (ja) * 2000-07-11 2002-01-25 Fujitsu Ltd Ｐｌｌ回路のモード制御回路及び半導体装置
JP4446568B2 (ja) * 2000-07-21 2010-04-07 富士通マイクロエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ回路
JP2002290233A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路
US6549079B1 (en) * 2001-11-09 2003-04-15 Analog Devices, Inc. Feedback systems for enhanced oscillator switching time

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426674C (zh) * 2005-01-03 2008-10-15 联发科技股份有限公司 频率快速锁定装置、频率合成器以及频率快速锁定方法
CN106301358A (zh) * 2015-05-28 2017-01-04 瑞昱半导体股份有限公司 快速锁定的时脉数据回复装置与其方法
CN106301358B (zh) * 2015-05-28 2019-01-01 瑞昱半导体股份有限公司 快速锁定的时脉数据回复装置与其方法
CN107579736A (zh) * 2016-07-05 2018-01-12 综合器件技术公司 混合锁定检测器
CN107579736B (zh) * 2016-07-05 2023-09-19 综合器件技术公司 混合锁定检测器
CN111383677A (zh) * 2018-12-27 2020-07-07 爱思开海力士有限公司 半导体器件
CN111383677B (zh) * 2018-12-27 2023-08-25 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
US20020140470A1 (en) 2002-10-03
DE60205518D1 (de) 2005-09-22
EP1246369A3 (en) 2003-08-27
EP1246369B1 (en) 2005-08-17
CN100376082C (zh) 2008-03-19
JP2002290233A (ja) 2002-10-04
EP1246369A2 (en) 2002-10-02
TWI306696B (en) 2009-02-21
DE60205518T2 (de) 2006-02-16
US6864729B2 (en) 2005-03-08
KR20020076121A (ko) 2002-10-09

Similar Documents

Publication Publication Date Title
CN1378343A (zh) Pll电路的模式转换方法和pll电路的模式控制电路
CN1199355C (zh) 频率综合器
CN1127214C (zh) 利用一窗口相位比较器的数据和时钟恢复锁相环电路
CN1890881A (zh) △－σ型分数分频pll频率合成器
CN1622466A (zh) 具有锁相检测功能的锁相环电路及其检测锁相的方法
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
CN1574629A (zh) 时钟和数据恢复电路
CN1893277A (zh) 可调整增益曲线的相位检测电路与其方法
CN1574641A (zh) 使用可进行高精度频率调制的谱扩散方式的时钟发生电路
CN1893331A (zh) 时钟数据回复器与方法
CN1905367A (zh) 集成电路工作频率控制方法
CN1666456A (zh) 时钟数据恢复电路
CN1913361A (zh) 锁定检测器和具有该锁定检测器的延迟锁定环
CN1172446C (zh) 频率合成器和振荡频率控制方法
CN101079631A (zh) 一种双模分频器
CN1252932C (zh) 半导体集成电路
CN101075809A (zh) 时钟生成电路和时钟生成方法
CN100341269C (zh) 使用分数补偿方法的分数－n频率合成器
CN1426627A (zh) 降低功率损耗的分频器、基于该分频器的装置以及高功率效率分频器的方法
CN1926765A (zh) 锁定检测电路和锁定检测方法
CN1520038A (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN1190291A (zh) 锁相环电路
CN1081406C (zh) 用于低压电源的半导体装置
CN113890534B (zh) 一种自加速锁定锁相环
CN1156083C (zh) 电荷激励电路及锁相环路频率合成器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080319

Termination date: 20100326