TWI306696B - Mode switching method for pll circuit and mode control circuit for pll circuit - Google Patents
Mode switching method for pll circuit and mode control circuit for pll circuit Download PDFInfo
- Publication number
- TWI306696B TWI306696B TW091103681A TW91103681A TWI306696B TW I306696 B TWI306696 B TW I306696B TW 091103681 A TW091103681 A TW 091103681A TW 91103681 A TW91103681 A TW 91103681A TW I306696 B TWI306696 B TW I306696B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- circuit
- mode
- frequency
- phase comparator
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 54
- 241000282376 Panthera tigris Species 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 2
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 238000009499 grossing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 5
- 238000009295 crossflow filtration Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 235000002566 Capsicum Nutrition 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- 239000006002 Pepper Substances 0.000 description 1
- 235000016761 Piper aduncum Nutrition 0.000 description 1
- 235000017804 Piper guineense Nutrition 0.000 description 1
- 244000203593 Piper nigrum Species 0.000 description 1
- 235000008184 Piper nigrum Nutrition 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1306696 A7 —---- B7__ 五、發明綱(' -- 本發明係關於-種PLL電路用之模式切換方法及一種 PLL電路用之模式控㈣路,且更制關於詩具有兩模 式(即-高速模式和一正常模式)的一 pLL電路之模式切換 方法及模式控制電路。 發明背 近年來,PLL電路被使用在用於如蜂巢式話務系統的 行動通4之PLL頻率合成器中。對PLL電路之高速鎖住有一 嚴格需求,和在PLL電路被鎖定時、對高C/N比率(載波對 雜訊比率)和低虛假茂漏的一嚴格要求。為了符合這兩互紙 要求,用來在高速模式和正常模式間做切換的程序被提 出。在高速模式中,迴路增益很高、且PLL電路被鎖定於 一高速度。在正常模式中,迴路增益為低、且一高C/N比 率和低虛假特性被獲得。 第1圖以方塊形式來顯示一傳統PLL頻率合成器。 如第1圖顯示地,一PLL電路80具有接收來自一參考計 數器82的一參考除頻信號LDR、及來自一主計數器83的一 比較除頻信號LDP之一相.位比較器84。相位比較器84把參 考除頻信號LDR之相位與比較除頻信號ldp互相比較,且 依賴比較結果來產生具有一脈波週期的一向上脈波信號 PU或一向下脈波信號PD。一電荷幫浦85接收向上脈波信號 PU或向下脈波信號PD ’且依賴已接收的向上脈波信號pu 或向下脈波信號PD來產生一電流DO。電流DO透過一低通 濾波器(LPF)86、而供應到其振盪頻率依賴電流DO而受控 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
.訂, (請先閲讀背面之注意事項再填窝本頁) 1306696 A7 ______ ____ 五、發明説明(2 ) 制的一 VCO 87。 S參考除頻信號LDR和比較除頻信號LDp係彼此同相 位時(即在PLL電路8〇處在鎖定狀態時),若來自電荷幫浦μ 的輸出電流DO為0(零),則系統具有一鎖死頻帶。因此, 相位比較器84產生-向上電流和—向下電流。因為在ριχ 電路80被鎖定時流動的輸出電流會影響c/n比率和虛假洩 漏’故輸出電流在正常模式中被壓制。 若PLL電路80之低通濾波器86被固定,則鎖定時間在 輸出電流很大時會縮短。因此,電荷幫浦85在高速模式中 的輸出電流DO被設定、以高於正常模式中者,或增加向上 脈波信號PU和向下脈波信號pd之脈波週期。 正常模式和高速模式係由依據來自相位比較器84的比 較輸出信號(向上脈波信號PU和向下脈波信號pD)來檢測 鎖疋狀態的一鎖定檢測電路89來切換。鎖定檢測電路89 產生一模式切換信號sw、且把它供應至電荷幫浦85。鎖定 檢測電路8 9依據鎖定狀態來切換正常模式和高速模式。 在鎖定狀態中’參考徐頻信號LDR之頻率、和比較除 頻仏號LDP之頻率係彼此相同。當在信號ldr、LDP間的 相位差落於一預定範圍中時,鎖定檢測電路89把高速模式 切換到正常模式。 含有被穩定固設之低通濾波器86的PLL電路80,因電 荷幫浦85和低通濾波器86之特性、而具有在信號LDr、LDp 間的相位差。因此,PLL電路80在高速模式和正常模式的 不同狀態中為穩定。結果,當高速模式被切換至正常模式 本紙張^^適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .、町· 1306696
時PLL電路80傾向於不被鎖定、增加在參考除頻信號 和比較除頻信號LDP間的相位差。 在此If开々中,總鎖定時間係在高速模式中的鎖定時 間、和在椒式切換時從一未鎖定狀態來鎖定pLL電路所需 之重新鎖定時間的和。因此為了縮減總鎖定時間,需要來 縮減因未鎖定狀態而需要的重新鎖定時間。 然而,在鎖定檢測電路89檢測出一鎖定狀態後,鎖定 檢測電路8 9產生用來從高速模式改變至正常模式的_模式 切換信號S W。若模式切換信號s w在操作中被供應到電荷 幫浦85,則在鎖定頻率和未鎖定頻率間、由pLL電路之未 鎖定而產生的差值(即未鎖定頻率區間)被加寬。 若未鎖定區間很大,則需要來達到一最大未鎖定頻率 (最大未鎖定狀態達到時間)的時間、在pLL電路被重新鎖定 時被增加,導致重新鎖定時間上的增加。結果,總鎖定時 間會增加。 '
發明之概I 本發明之一目的係提供用於PLL電路的模式切換方法 和模式控制電路,使得可能來鎖定以高速操作在一高速模 式和一正常模式中的PLL電路。 為了達成上述目的,本發明提供一種切換PLL電路的 模式之方法。該PLL電路包括用來把一參考除頻信號之相 位、與一比較除頻信號之相位互相比較、且產生一比較輸 出信號的一相位比較器,依賴來自該相位比較器的該比較 輸出信號、來產生一電流的一電荷幫浦,及依據由該電荷 1306696 五、發明説明(4 ) 幫浦產生的電流、來產生具有一預定頻率之一電壓控制振 盪器。該PLL電路具有用來於一高速度、把其之一輪出信 號鎖定高達一期望頻率的一第一模式,及正常使用的—第 二模式。該方法包括檢測該電荷幫浦之一電流輸出端子是 否處在一高阻抗狀態,且在檢測出高阻抗狀態時把該 電路之模式自該第一模式切換至該第二模式、或自該第二 模式切換至該第一模式。 本發明之進一步透視係一種用來控制pLL電路的模式 之電路。該PLL電路包括用來把一參考除頻信號之相位、 與一比較除頻信號之相位互相比較、且產生一比較輸出信 號的一相位比較器,連接至該相位比較器、依賴來自該相 位比較器的該比較輸出信號來產生一電流的一電荷幫浦, 及依據由該電荷幫浦產生的電流、來產生具有一預定頻率 之一電壓控制振盪器。該PLL電路具有用來於一高速度、 把其之一輸出信號鎖定高達一期望頻率的一第一模式,及 常使用的第一模式。該電路包括用來檢測該電荷幫浦· 之-電流輪出端子是否處在一高阻抗狀態的一狀態檢測電 路。该狀態檢測電路在檢測出高阻抗狀態時會產生—模式 切換信號、把該PLL電路之模式自該第一模式切換至該第 一模式、或自該第二模式切換至該第—模式。 本發明之進一步透視係一種半導體裝置,其包括一 PLL電路及連接於該pLL電路、用來控制該pLL電路之模式 切換的-模式控制電路。該pLL電路包括用來把一參考除 頻信號之相位、與一比較除頻信號之相位互相比較、且產 本紙張尺度適用中國國家標準(CNS) M規格⑵⑽97公蟹) 1306696
發明說明 ί一比較輸出信號的—相位比較器,連接至該相位比較 益依賴由遠相位比較器的比較結果來產生 荷幫及依據由該電««线電流、來產生具有一 預疋頻率之一電壓押法丨丨.、县。口 古、 控制振盪窃。該PLL電路具有用來於一 、'又把其之輪出信號鎖定高S一期望頻#的一第一 :、 “吏用的-第二模式。該模式控制電路能檢測 該電荷幫浦之—電流輸出端子是否處在-高阻抗狀態,且 在檢測出高阻抗狀態時會產生一模式切換信號、來把該 p二電路之模式自該第一模式切換至該第二模式、或自該 第一模式切換至該第一模式 從與附圖連結取㈣下面詳細描述、藉由對發明原 的舉例,本發明之其他層面及優點將變得明顯。 逼·^^簡單描沭 藉由參考目前較佳實施例之下列描述及附圖 瞭解本發明及其目的和優點,其中·· 第1圖係-傳統PLL頻率合成器之構造方塊圖,· 第2圖係根據本發明之第一實施例的PLL頻率合成 之構造方塊圖; 第3圖係第2圖顯示之PLL頻率合成器的一電荷幫浦 態檢測電路之構造電路圖; ' 第4A圖係第2圖顯示之ριχ頻率合成器的 構造電路圖; 第4B圖係顯示第4圖顯示之計數器的輸出波形之圖; 第5圖係第2圖顯示之pll頻率合成器的—時序圖; 理 可最佳 器
Z 之 (請先閲讀背面之注意事項再填寫本頁) .訂— 本紙張跋適财 (21()χ297^· 1306696 A7 ^^ _______B7__ 五、發明説明(6 ) ' ---—— 第6圖係顯示自第2圖顯示之ριχ頻率合成㈣_高速 模式切換至-正常模式之模式的波形圖; 帛7圖係根據本發明之第二實施例之p l l頻率合成器 的一電荷幫浦Z態檢測電路之構造電路圖; 第8圖係第7圖顯示之PLL頻率合成器的—時序圖; 第9圖係根據本發明之第三實施例之pLL頻率合成器 的一電荷幫浦Z態檢測電路之構造電路圖;及 第1〇圖係第9圖顯示之PLL頻率合成器的—時序圖。 兹實施例之詳細拋# 圖式中,相同標號被遍佈使用於相同元件。 [第一實施例] 第2圖係根據本發明之第一實施例的p L l頻率合成器 10之構造方塊圖。PLL頻率合成器10包含一 PLL電路2〇、一 鎖定檢測電路3G、及-電荷幫浦z態檢測電路(此後參照為 “狀態檢測電路”)4〇。 PLL電路20具有在一高速模式(第一模式)和一正常模 式(第二模式)間做切換的功能。在高速中,迴路增益很大' 且PLL電路20被鎖定於一'高速度。在正常模式中,迴路增 盈為低、且一高C/N比率和低虛假特性被獲得。 鎖定檢測電路30依據來自PLL電路2〇的一向上脈波信 號PU(第一脈波信號)和一向下脈波信號pD(第二脈波信 號)、來檢測PLL電路2〇之-鎖定狀態。鎖定檢測電路職 據檢測結果、來產生一鎖定檢測信號S4。 狀態檢測電路40依據計數器内部狀態信號Rs、MS, 本紙張尺度適用中國國家標準(CNS〉Α4規格(21〇><297公楚〉 (請先閲讀背面之注意事項再填寫本頁) .訂— 9 1306696 五、發明説明(7 ) ,數器時鐘信號RCK、MCK,及來自pLL電路2〇的脈波信 號PU、PD來控制鎖定檢測信號S4,以產生一模式切換信 號CS。模式切換信號以被供應到PLL電路2〇。 PLL電路20將詳述於下。PLL電路2〇包含一移位暫存器 21、一參考計數器(參考除頻器)22、一相位比較器23、一 主計數器(比較除頻器)24、一電荷幫浦25、一低通濾波器 (此後參照為“Lpp’)26、一電壓控制振盪器(此後參照為 “VCO”)27、及一前置縮放器28。 移位暫存器21接收來自一外源的時鐘信號CLK,且依 據時鐘信號CLK來依序讀取一串列信號DT。移位暫存器21 把已讀取的串列信號DT轉換成一並列信號資料,且把並列 信號資料供應至參考計數器22和主計數器24。 參考計數器22接收具有一預定頻率、由例如一石英晶 體單元之振盪來產生的一參考信號fre參考計數器22依據 一參考除頻比率、來除以參考信號fr之頻率,藉此產生一 參考除頻信號LDR。參考除頻比率係依賴並列信號資料而 建立。參考除頻信號LDR被供應至相位比較器23。相位比 較器23接收來自主計數器.24的一比較除頻信號LDP。 相位比較器23把信號LDR、LDP之相位做比較,產生 具有依賴於相位差的脈波週期的一向上脈波信號PU、和一 向下脈波信號PD(比較輸出信號),且把向上脈波信號pu、 和向下脈波信號PD供應至電荷幫浦25。電荷幫浦25產生具 有依賴向上脈波信號PU、和向下脈波信號的一電流值之 一幫浦信號DO ’且把幫浦信號DO供應至LPF 26。 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 1306696 A7 ___B7 五、發明説明(8 ) LPF 26把幫浦信號DO平整化,來產生具有沒有高頻分 量的一DC電壓之一控制信號ντ。控制信號¥丁被供應至 VCO 27。VCO 27產生具有依賴控制信號ντ之電壓值的頻 率之一 VCO信號fv ’且把VC0信號fv供應至前置縮放器 28、和一外部電路(未顯示)。 前置縮放器28依據一固定除頻比率來把vc〇信號巧除 頻’產生被供應至主計數器24的一比較信號fp。主計數器 24依據一比較除頻比率來把比較信號fp除頻,產生比較除 頻信號LDP。比較除頻信號LDP被供應到相位比較器23。 在PLL電路20中,當VC0信號fv之頻率變得低於一鎖 定頻率時,比較信號fp之頻率變得低於參考信號fr之頻 率,在信號fr、fp間產生一相位差。相位比較器23產生具 有依賴信號fr、fp間之相位差的脈波週期之一向上脈波信 號PU和一向下脈波信號PD。例如,一相位差可使向上脈波 信號PU之脈波週期長於向下脈波信號pD之脈波週期。 電街幫浦25於向上脈波信號ιΡυ和向下脈波信號之 一低位準、依賴於脈波週期來產生一幫浦信號£>〇。在其中 向上脈波信號PU和向下.脈波信號PD都處在高位準的期 間,電荷幫浦25把其輸出端子保持於一高阻抗狀態(乙狀 態)。LPF 26依據幫浦信號DO、來改變控制信號^^丁之電壓 值’產生具有例如一高電壓值的控制信號ντ。此時,vC〇 27依賴於控制信號VT、來產生具有高頻率的一 vc〇信號 fv。 相反地’當VCO信號fv之頻率變得高於一期望頻率 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先聞讀背面之注意事項再塡寫本頁) 可丨 11 五、發明説明(9 ) 時,比較偽號fp之頻率變得高於參考信號fr之頻率、在信 號fr、fp間來產生—相位差。相位比較器23會產生具有依 賴漁信號fr、fp間之相位差的脈波週期之一向上脈波信號 PU和一向下脈波信號ΡΕ)。 電荷幫浦25依賴於向上脈波信號PU和向下脈波信號 P D之一低位準的脈波週期來產生一幫浦信號d 〇。在其中 向上脈波信號PU和向下脈波信號PD都處在高位準的期 間’電何幫浦25把其輸出端子保持於—高阻抗狀態(2狀 態)。LPF 26依據幫浦信號D〇、來產生具有一低電壓值的 控制信號ντ。此時,vco 27依據控制信號ντ、來產生具 有低頻率的一VC〇信號fv。 PLL電路20重複地執行上述操作,把vc〇信號以之頻 率鎖定於對應於參考計數H22之參考除頻比率、和主計數 器24之比較除頻比率的頻率。 # PLL電路20響應於模式切換信號cs、在高速模式和正 常模式間做切換。在第_實施例中’電荷幫浦乃會切換模 式。電荷幫浦25響應於模式切換信號cs、依賴於各個模式 來調正幫浦>[§號DO之電流量。特別地,響應於模式切換信 號以,電何幫浦25使高迷模式中的幫浦信號D〇之電流 量、大於在正常模式中的幫浦信號DO之電流量。因此在高 速模式中,在vc〇信號fv之頻率上的改變會增加,使vc〇 t唬fv迅逮趨近一期望頻率。在正常模式中,在信號 fv之頻率上的改變會減少,使vc〇信號&之頻率穩定化。 模式切換功能可由相位比較器23或1^1? 26來實施。
本紙張级適财_家標準(CNS) Μ規格(21()X297公釐) 1306696 A7 _____B7_ 五、發明説明(10) 鎖定檢測電路30將描述於下。鎖定檢測電路3〇包括例 如一相位比較器(未顯示)。鎖定檢測電路3〇接收向上脈波 信號PU和向下脈波信號PD,且檢測在信號pu、pD間之相 位差。鎖定檢測電路30根據所檢出結果、來產生一鎖定檢 測信號S4 ’且把鎖定檢測信號S4供應至狀態檢測電路4〇。 在脈波信號PU、.PD之上升邊緣間的相位差會隨著在參 考除頻信號LDR、和比較除頻信號Ldp間的頻率差而改 變。當脈波信號P U、P D間的相位差變得等於或小於—預定 值時,鎖定檢測電路30會檢測出PLL電路20之一鎖定狀 態。g脈波彳g號PU、PD間的相位差變得大於該預定值時, 鎖定檢測電路3 0會檢測出P L L電路2 0之一未鎖定狀態。鎖 疋檢測電路3 0根據第一實施例、在脈波信號pu、pD間的相 位差係等於或小於一預定值(鎖定狀態)時、會產生高位準 之一鎖定檢測信號S4 ,在脈波信號pu、pD間的相位差係 大於預定值(未鎖定狀態)時、會產生低位準之一鎖定檢測 信號S4。 狀態檢測電路4 0將描述於下。如第3圖顯示地,狀態檢 測電路40包含第一和第二正反器(此後參照為”FF”)4且、 42 , — AND 電路(AND)43,及一問鎖器電路(LATCH)44。 第一和第二FF4卜42包含D型正反器。第一FF41具有 接收來自參考計數器22的時鐘信號RCK之一時鐘輸入端 子、接收來自參考計數器22的計數器内部狀態信號尺8之一 資料輸入端子、及接收向上脈波信號?1;的一重置輸入端子 (RESET)。 本紙張尺度適用中國國家標準(咖)从规格(21〇><297公| ) (請先閲讀背面之注意事項再填窝本頁) .訂- -參_ 13 1306696 五、發明説明(n) 第二FF 42具有接收來自主計數器24的時鐘信號1^^ 之一時鐘輸入端子、接收來自主計數器24的計數器内部狀 態信號MS之一資料輸入端子、及接收向下脈波信號;?1)的 一重置輸入端子(RESET)。 AND電路43接收來自第一和第二FF 4卜42的輸出信號 SI、S2。閂鎖器電路44具有接收來自AND電路43的一輸出 信號S3之一選通輸入端子(STB)、及接收來自鎖定檢測電 路30的鎖定檢測信號S4之一資料輸入端子。閂鎖器電路料 依據來自AND電路43的輸出信號S3來閂鎖住鎖定檢測信 號S4,且產生模式切換信號cs。狀態檢測電路仂把模式切 換信號CS供應至電荷幫浦25。 當鎖定檢測電路30檢測出一鎖定狀態、且產生具有高 位準的鎖疋檢測彳s號S4時,狀態檢測電路4〇會產生用^ 以正常模式來操作PLL電路2〇的模式切換信號以。當鎖定 檢測電路30檢測出一未鎖定狀態、且產生具有低位準的一 鎖定檢測信號S4時,狀態檢測電路4〇會產生用來以高速模 式來操作PLL電路20的模式切換信號cs。 第4A圖顯示一參考計數器22之構造電路圖;且第4丑圖 顯示參考計數器22的輸出波形。 如第4A圖顯示地,參考計數器22包含第一至第五丁型 正反器(此後參照為“TFF,,)5 :!_55、一 〇R電路56、和一 AND 電路57〇 參考計數器22係包括例如第一至第五TFF 5丨_55的一 向下數計數器。帛一 TFF 51接收時鐘信號(計數器輸 1306696 A7 I五、發明説明(12) 一~~~ "" 入)RCK。AND電路57接收來自第一至第五TFF 51·55的輸 AHouti至〇υτ5 ’且依據輪出信號〇UT1至〇UT5來產 生參考除頻信號(計數器輸出)LDR。 OR電路56接收來自第二至第五卿52_55的輸出信號 OUT2至OUT5 ’且依據輸出信號〇UT2至〇UT5來產生内部 狀態信號(計數器内部輸出信號)RS。如第侧顯示地,内 部狀隸號RS在參考除頻信號咖變高前的兩時鐘脈波 之時鐘信號RCK、即改變至—低位準。 ±計數H24包括類似於參考計數㈣的―電路。主計 冑器24之内部狀態信號⑽在比較除頻信號變高前的 兩時鐘脈波之時鐘信號RCK、也改變至一低位準。 如第5圖顯示地’第_FF41自内部狀態信號以變低時 到向上脈波信號PU變高時的時間、會產生低位準之_第— FFMSl。第二FF 42自内部狀態信號低時到向下脈 波信號PD變高時的時間、會產生低位準之一第二ff信號 S2。 " 因此,AND電路43接收第一和第二FF信號S1、S2,且 在電荷幫浦2 5依據脈波信.號p u、p D來操作時、會產生低位 準的- AND信號S3。AND電路43在電荷幫浦25不操作(2狀 ‘% )時’會產生高位準的AND信號S3。 閃鎖器電路44依據AND信號S3、來閃鎖住鎖定檢測信 號S4,且從經閃鎖住鎖定檢測信號S4來產生一模式切換信 號CS。 如第5圖顯示地,模式切換信號(:8(模式切換時序)與 —___ 本紙張尺度適用中U目*標準(Qfs) A4規格(210X297公复)_ ' - -15 -
-訂· (請先閲讀背面之注意事項再填"本頁) # 五、發明説明(13 ) AND信號S3之上升邊祕门止士 〜二V遭緣同步來改變。 狀態檢測電路4〇在m、老 隹電何幫浦2 5知作到於電荷幫浦2 5不 操作(Z狀態)時的其位準 + f會改變模式切換信號CS之位 頻率合成㈣之操作將描述於下。 …如第5圖顯示地,當PLL電路2〇先操作在正常模式時, 鎖=檢測電路3 G會產生高位準的—鎖定制信號s 4 (鎖定 狀態)。依據高位準之鎖定檢測信號S4,狀態檢測電路4〇 把高位準之模式切換信號cs供應至電荷幫㈣。在正常模 式中’幫浦#號DO之電流量被壓制。因此,在vc〇信號 之頻率上的改變會縮減,使vc〇信號卜之頻率穩定化。 當鎖定頻率被改變時,在脈波信號PU、PD間的相位差 會增加超過―駭值,且鎖定檢測電路30即產生低位準之 鎖定檢測信號S4(未鎖定狀態)。 狀態檢測電路40依據低位準之AND信號S3來閂鎖住 鎖疋檢測信號S4。在已接收來自鎖定檢測電路3〇的低位準 之鎖定檢測信號S4(未鎖定狀態)後,狀態檢測電路4〇會產 生與AND信號S3之一上升邊緣同步的低位準之模式切換 L號C S。PLL電路20以尚速模式來操作,且響應於低位準 之模式切換信號CS、把vc〇輸出信號鎖定於一高速度。 電荷幫浦25依據低位準之信號pu、pd來產生幫浦信號 DO,且依據南位準之信號pu、pD來把其輸出端子改變至z 狀態。因此,正常模式在電荷幫浦25處在z狀態時、即切 換至兩速模式。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1306696
五、發明説明 …然後’當較_電㈣又再產生高㈣之鎖定檢測 b虎S4時’狀態檢測電路4()把高位準之模式切換信號以、 供應到Z狀態中之電荷幫浦25。此時,PLL電路2〇操作於正 常模式。因此高速模式在電荷幫浦25處在2狀態時、會切 換至正常模式,故未鎖定頻率關被縮減。 /第6圖·示在高速模式切換至正常模式後之鎖定波 形。當模式於第6圖之時間το來切換時,未鎖定頻率㈣ 緊接者模式切換後的相位比較、而低於傳統未鎖定頻率 F2。在第-實施例巾’未鎖定頻率區_模式切換係在電 4幫浦25處在Z狀態時、被執行而被縮減。因此,最大未 鎖定狀態達成時間T1會短於傳統最大未鎖定狀態達成時 間T2。結果’重新鎖定時間被縮短在這些最大未鎖定狀態 達成時間之間的差值(T2_T1),且總鎖定時間也縮短。 根據第一實施例的PLL頻率合成器10提供下列優點: 狀態檢測電路40在電荷幫浦25處在ζ狀態時、會產生模式 切換信號CS,把電荷幫浦25之模式、從高速模式切換至正 常模式。因此,未鎖定頻率區間被縮減、縮短了重新鎖定 時間。結果’總鎖定時間.被縮短。 [第二實施例] 第7圖顯示根據本發明之第二實施例之一狀態檢測電 路60的構造電路圖。狀態檢測電路6〇包含一正反器 (FF)61、一 AND電路62、和一閂鎖器電路63。AND電路62 接收一向上脈波信號PU和一向下脈波信號pd。 FF 61包含一D型正反器。FF 61具有接收來自主計數器 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 17 f (請先閲讀背面之注意事項再填*本頁) .訂— 1306696
五、發明説明(15) 24的時鐘信號MCK之—時鐘輪人端子、接收來自主計數器 的D十數益内部狀態信號Ms之一資料輪入端子、及接收來 (請先閲讀背面之注意事項再填寫本頁) 自娜電路62之一輸出信號su的一重置輸入端子。因 士第8圖顯不地,FF 61自計數器内部狀態信號⑽變低 夺到AND輸出l唬s i i變高時的時間,會產生低位準之ρρ 輸出信號S12。 Η鎖器電路63具有接收來自鎖定檢測電路3〇的一鎖定 檢則US4之資料輸人端子、及接收FF輸出信號S12之 :選通輸入端子。閃鎖器電路63依據FF輸出信號S12來閃 鎖住鎖定檢測彳5唬S4,且產生被供應到電荷幫浦25的模式 切換信號CS。 .訂· 参- 狀態檢測電路依據主計數器24的内部狀態信號ms* 時鐘信號M C K及脈波信號P U、P D來控制鎖定檢測信號 S4且從鎖疋檢測信號S4來產生模式切換信號。狀態檢 測電路6G可依據參考計數^ 22之㈣狀g信號rs和時鐘 信號RCK,來控制鎖定檢測信號S4。 包括狀態檢測電路60的PLL頻率合成器1〇A之操作將 描述於下。如第8圖顯示地,當pLL電路2〇先操作在正常模 式時鎖疋檢測電路30產生高位準之鎖定檢測信號S4(鎖定 狀態)。響應於高位準之鎖定檢測信號以,狀態檢測電路6〇 產生被供應到電荷幫浦25的高位準之模式切換信號CS。 此時,經鎖定頻率會改變,且在來自相位比較器23的 脈波彳§ 5虎PU、PD間之相位差會增加超過預定值。然後,鎖 定檢測電路30會產生低位準之鎖定檢測信號討(未鎖定狀 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董) 18 五、發明説明(I6) 態於低位準之鎖定檢測信號s 4
狀態檢測電路60響應 依據自卯61供應 : '、;’且響應於低位準之模式切換信號cs 來鎖定vco輪出信號。 然後’當較_電路取再產生代表蚊狀態的高 _ 鎖定檢測信號S4時,狀態檢測電路60在電荷幫浦25 一在Z狀態時、會產生高位準之模式切換信號CS。響應於 高位=之模式城信號cs,PLL祕2G操作於正常模^。、 因為雨速模式在電荷幫浦2 5處於z狀態時會切換至正常模 式,故未鎖定頻率區間被縮減。 ^在第二實施例中,主計數器24之内部狀態信號MS和時 鐘信號MCK會控制鎖定檢測信號84。狀態檢測電路6〇提供 與那i·第-實施例之者相同的優點’ ^可構成縮減數目之 電路組件。 [第三實施例] 第9圖根據本發明之第三實施例之狀態檢測電路7〇之 構造電路圖。 狀態檢測電路70包含一 OR電路71、和一正反器 (FF)72。 ° 〇R電路71接收一向上脈波信號Ρϋ和一向下脈波信號 PD。FF72包含一 D型正反器。:FF72具有接收來自〇R電路
1306696 A7 ----------- 五、發明説明(-— 71的輪ϋ信號S21之-時鐘輸人端子、接收來自鎖定檢 、J電路30的鎖定檢測信號S4之—資料輸入端子、及接收來 1移位暫存器21的除頻比率設定信號LE之-重置輸入端 子FF 72產生一模式切換信號cs。用來改變鎖定頻率的 十數器之一除頻比率係由除頻比率設定信號[^來建立。 在第一實她例中,狀態檢測電路7〇依據除頻比率詨定 信號LE和脈波信號pu、pD來控制鎖定檢測信號Μ,且產 生被供應到電荷幫浦25的模式切換信號CS。 當高速模式被切換至正常模式時,一未鎖定狀態之效 應特別大。因此,根據第三實施例的狀態檢測電路會控 制主要自高迷模式切換至正常模式之模式。 包括根據第二實施例的狀態檢測電路7〇2Pll頻率合 成器10B的操作將描述於下。如第1〇圖顯示地,當虹電路 戰操作在正常模式時,鎖定檢測電路3Q產生高位準之鎖 定檢測信號S4(鎖定狀態響應於高位準之鎖定檢測信號 S4 ’狀態檢測電路7〇產生被供應到電荷幫浦25的高位準之 模式切換信號CS。 …當FF 72接收來自移位暫存器21的低位準之除頻比率 設定信號LE時,FF 72響應於低位準之除頻比率設定信號 LE、來產生低位準之模式切換信號CSnpLL電㈣響應於 低位準之模式切換信號CS,會操作在高速模式。狀態檢測 電㈣會依據來自移位暫存器21的除頻比率設定信號 LE、自正常模式切換至高速模式。 ㉟後,當狀態檢測電路7G又再接收來自鎖定檢測電路 本紙張尺度適财國Η家標準(CNS) A4規格(210 X 297公楚) ---~— (請先閲讀背面之注意事項再填寫本頁) 、ΙΤ— 20 五、發明説明(18) 30的南位準之鎖定檢測信號S4(鎖定狀態)時,狀態檢測電 路7〇響應於來自0R電路71之輸出信號S2I、來產生高位準 ^模式切換信號CS。PLL電路2G響應於高位準之模式切換 #號CS、來操作在正常模式中。 如上述地,向速模式由來自OR電路、且輪入至FF 72 之時鐘輸入端子的輸出信號S21來切換至正常模式,且模 式切換UUCS與輸出信號S21之一上升邊緣同步來切換。 因此’同速楱式在電荷幫浦25處在z狀態時、會切換至正 常模式。 ' 根據第三實施例的狀態檢測電路7〇依據來自移位暫存 器21之除頻比率設定信號LE、來控制鎖定檢測信號S4。狀 態檢測電路70提供與第—和第二實施例相同的優點,且構 成比第二實施例少的電路組件。 對熟知該技術者應為明顯,本發明可以許多其他特定 形式來實施、不致偏離發明之精神或範疇。特定地,應瞭 解到、發明可以下列形式來實施。 在第一和第二實施例中,參考計數器22和主計數器Μ 之内部狀態信號RS、MS可為參考除頻信號LDR和比較除頻 佗號LDP(计數器輸出信號)前的一或三個時鐘脈動之信 號。為了更詳細描述,内部狀態信號RS、Ms可為能夠在 參考除頻信號LDR和比較除頻信號LDp(計數器輸出信號) 刖來可罪地防罩電荷幫浦2 5之操作的信號。 相位比較器23或LPF 26可把模式自高速模式切換至正 常模式。在此情形中,相位比較器23響應於模式切換信號 1306696 A7 ---------B7__ 五、發明説明(丨^ " -- CS、藉由改變向上脈波信號叩或向下脈波信號pD之脈波 週期ίΜ刀換模式。LPF 26響應於模式切換信號以、藉由 改變LPF 26之特性,來切換模式。 狀態檢測電路40、60、7〇可依據來自移位暫存器Μ 除頻比率設定㈣LE、而非鎖定檢測信號s4,來產生模式 切換信號cs。替換地,狀態檢測電路4g、6g、川可依據自 —外部裝置供應到PLL電㈣的—信號,來產生模式切換 信號CS。 如由第3圖之點線所指出地,狀態檢測電路可包括用來 把模式切換信號CS延遲一給定時間的一延遲電路45。延遲 電路45把模式切換信號以之一位準改變,延遲自向上脈波 信號PU和向下脈波信號PD之一上升邊緣對延遲電路_ 一設定時間(延遲時間)。亦即,模式切換信號CS2位準改 變被延遲自電荷幫浦25之操作終點至延遲電路45的延遲時 間。據此,在電荷幫浦25之輪出端子處在2狀態時、模式 可以可靠地來改變。 因此,本例子和實施例係考慮為說明性、而非限制性, 且發明不限於在此給予的細節,而可在所附申請專利範圍 之範嘴和等效者内、來修正。 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ297公贊) (請先閲讀背面之注意事項再填寫本頁) η^τ— _#- 22 1306696 A7 _B7 _五、發明説明(20) 元件標號對照 28.. .前置縮放器 3 0...鎖定檢測電路 40、 60、70...狀態檢測電路 41、 42、61、72...正反器(卩戸) 43、 57、62...AND電路 44、 63·.·閂鎖器 45.. .延遲電路 51-55...T型正反器 27...電壓控制振盪器(VCO) 56、71,.. OR電路 10.. .PLL頻率合成器 20…PLL電路 21.. .移位暫存器 22.. .參考計數器 2 3…相位比較器 24.. .主計數器 25.. .電荷幫浦 26…低通濾波器(LPF) (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 23
Claims (1)
1306696 /0 i/ /_ —( 8 8 8 8 ABCD
申請專利範圍 第91103681號申請案申請專利範圍修正本 92.08.12. 10 1. 一種切換PLL電路的模式之方法,其兮該pLL電路包括 用來把參考除頻#號之相位與一比較除頻信號之相 位互相比較、且產生一比較輸出信號的一相位比較器, 依賴來自該相位比較器的該比較輸出信號、來產生一 電流的一電荷幫浦,及依據由該電荷幫浦產生的該電 流、來產生具有一預定頻率之一輸出信號的一電壓控 制振盪器,且其中該PLL電路具有用來於一高迷度、 把其之一輸出信號鎖定於一期望頻率的一第一模式, 及正常使用的一第二模式,該方法包含下列步驟: 檢測該電荷幫浦之一高阻抗狀態;及 在檢測出高阻抗狀態時把該pLL電路之模式自該 第一模式切換至該第二模式、或自該第二模式切換至 該第一模式。 15 20 2.依據申請專利範圍第丨項之方法,其中該ριχ電路更包 括:一鎖定檢測電路,依據來自該相位比較器的該比 較輸出信號來檢測該PLL電路之一鎖定狀態、且在該 鎖定狀態被檢測出時來產生一鎖定檢測信號;—參考 計數器,連接於該相位比較器,該參考計數器用來產 生該參考除頻#號、一時鐘信號、和_内部狀態信號; 及一主計數器,連接於該相位比較器’該主計數器用 來產生該比較除頻信號、一時鐘信號、和一内部狀態 "is 5虎;該方法更包含下列步驟: -------- 國家標準(cns) A4規格(210X297公釐ϊ 使用來自該相位比較器的該比較輪出信號、以及該 24 =冲數II和該主計數II之任—個的該時鐘信號和該 内部狀態信號’來控制該鎖定檢測信號;及 依據該受控制鎖定檢測信號,來產生一模式切換俨 號; ' ^其中切換該PLL電路之模式的該步驟包括響應於 邊模式切換信號,把該PLL電路之模式自該第—模式切 換至該第二模式、或自該第二模式切換至該第一模式。 依據申請專利範圍第旧之方法,其中該ριχ電路更包 括:—較檢測電路’依據來自該相位比較器的該比較 輪出信號來檢㈣PLL電路之-鎖定狀態、且在該鎖定 ^態被檢測出時來產生一鎖定檢測信號;一參考計數 器,連接於該相位比較器、用來產生該參考除頻信號; —主計數器,連接於該相位比較器、用來產生該比較除 頻信號;及一移位暫存器’用來產±、用纟改變由該參 考計數器和該主計數器之至少一個所設定的一除頻比 率之—除頻比率設定信號,該方法更包含下列步驟: 使用來自該相位比較器的該比較輸出信號、及該除 頻比率設定信號’來控制該鎖定檢測信號;及 依據該受控制鎖定檢測信號,來產生一模式切換信 號; 其中切換該PLL電路之模式的該步驟包括響應於 該模式切換信號,把該PLL電路之模式自該第一模式切 換至該第二模式、或自該第二模式切換至該第一模式。 一種用來控制PLL電路的模式之電路,該ριχ電路包括 6 9 6 06 3 A B c D 六、申請專利範圍 5 10 用來把-參考除頻信號之相位與_比較除頻信號之相 位互相t匕較、且產生一比較輸出信號的一相位比較器, 連接至該相位比較器、依賴來自該相位比較器的該比 較輸出信號來產生-電流的—電荷幫浦,及連接於該 電何幫浦、依據由該電荷幫浦產生的該電流來產生具 有-預定頻率之一輸出信號的一電壓控制振盪器,且 其中該PLL電路具有用來於—高速度把其之—輪出信 號鎖定高達一期望頻率的一第一模式、及正常使用的 一第二模式,該電路包含: 用來檢測該電荷幫浦之一高阻抗狀態的一狀態檢 測電路,该狀態檢測電路在檢測出該高阻抗狀態時會 產生一模式切換信號、把該PLL電路之模式自該第一 模式切換至該第二模式、或自該第二模式切換至該第 一模式。 · 黪裝 T 15 ’依據申請專利範圍第4項之電路,其更包含: 一鎖定檢測電路,連接於該狀態檢測電路,該鎖 定檢測電路依據來自該相位比較器的該比較輸出信號 來檢測該PLL電路之一鎖定狀態、且在該鎖定狀態被 檢測出時來產生一鎖定檢測信號; 其中該狀態檢測電路依據該鎖定檢測信號、來產 生該模式切換信號》 6.依據申請專利範圍第5項之電路,其中該pLL電路包括: 一參考計數器,連接於該相位比較器,該參考計數 器用來產生β亥參考除頻信號、一時鐘信號、和一内部狀 關家fir^NS)續格⑵㈣97公幻 20 26 1306696 A8 B8 C8 D8 、申請專利範圍 n虎’及-主計數器’連接於該相位比較器,該主計 數器用來產生該比較除頻信號、—時鐘信號、和一内部 狀態信號π其中該狀態檢測電路使用來自該相位比較 器的該比較輸出信號、以及該參考計數器和該主計數器 之任一個的該時鐘信號和該内部狀態信號、來控制該鎖 定檢測信號,及依據該受控制鎖定檢測信號,來產生該 模式切換信號。 依據申請專利範圍第6項之電路,其中該相位比較器把 該參考除頻信號之相位與該比較除頻信號之相位互相 比幸又且產生一第一脈波信號和—第二脈波信號,且其 中該狀態檢測電路包括: 一第一正反器,甩來產生一第一正反器輸出信號, 該第-正反ϋ具有用來接收來自該參考計數器的該時 鐘信號之一第一時鐘輸入端子、用來接收來自該參考叶 數器的該内部狀態信號之一第一資料輪入端子、和用D 接收來自該相位比較器的該第一脈波信號之—第— 置輸入端子; 一第二正反器,用來產生一第二正反器輸出信號 該第二正反器具有用來接收來自該主計數器的該時 仏號之一第二時鐘輸入端子 '用來接收來自該主^ °〆土叶數裔 的該内部狀態信號之一第二資料輸入端子、和用來接收 來自該相位比較器的該第二脈波信號之一第二重 入端子; —個AND電路,連接至該等第一和第二正反 來 重 鐘 器 置輪 器 本紙張尺度適用中國國家標準(哪)A4規格(21〇><297公楚) (請先閲讀背面之注意事項再填Λ*本頁)
本紙張尺度適_«^5?·^ Μ規格(21QX297_- 1306696 、申請專利範圍 收該等第—和第二正反器輪出信號並產生-個 and輪出信號;及 —⑽器電路,連接至該AND電路和該鎖定檢測 電路、依賴該AND輸出信號來閃鎖住該鎖定檢測信號 且產生該模式切換信號。 8·依據中請專利_第7項之電路,其中各個該等第—和 第一正反器包括一個D型正反器。 9·依據=專利範圍第6項之電路,其中該參考計數器會 產生超前該參考除頻信號一預定數目之時鐘脈波的其 之内:狀態信號,且其中該主計數器會產生超前該比較 〃頻L號帛疋數目之時鐘脈波的其之内部狀態信號。 衣據申β專利範圍第6項之電路,其中該狀態檢測電路 包括: 個AND電路,連接至該相位比較器、用來接收 第脈波彳5號和該第二脈波信號並產生一個AND輸 出信號; —正反器,連接於該AND電路、用來產生—正反 器輸出f5唬’ s玄正反器具有用來接收來自該主計數器的 "亥%鐘信號之一時鐘輸入端子、用來接收來自該主計數 器的該内部狀態信號之一資料輸入端子、和用來接收該 and輪出信號之一重置輸入端子;及 —閃鎖器電路,連接至該正反器和該鎖定檢測電 路依賴S亥正反器輸出信號來閂鎖住該鎖定檢測信號且 產生該模式切換信號。 28
# (請先閲讀背面之注意事項再填t本頁' 訂丨 申請專利範圍 依據申凊專利範圍第10項之電路,其中該正反器包括一 個D型正反器。 據申。月專利範圍第6項之電路,其中該狀態檢測電路 包括: -個AND電路,連接至該相位比較器、用來接收 該第—脈波信號和該第二脈波信號並產生-個AND輪 出信號; 一正反器,連接於該AND電路、用來產生一正反 。輸出仏號該正反器具有用來接收來自該參考計數器 的X夺鐘L號之-時鐘輸人端子、用來接收來自該參考 計數器的該内部狀態信號之一資料輸入端子、和用來接 收該AND輸出信號之一重置輸入端子;及 —閂鎖器電路,連接至該正反器和該鎖定檢測電 路依據*亥正反器輪出信號來閃鎖住該鎖定檢測信號且 產生該模式切換信號。 13·依據申請專利範圍第12項之電路,其中該正反器包括一 個D型正反器。 14.依據申請專利範圍第5項之電路,其中該pLL電路包括: 一參考計數器,用來產生該參考除頻信號;一主計 數器用來產生該比較除頻信號;及一移位暫存器,連接 至該參考計數器和該主計數器、用來產生一除頻比率設 定信號,該除頻比率設定信號用來改變由該參考計數器 和該主計數器之至少一個所設定的一除頻比率,且其中 該狀態檢測電路使用來自該相位比較器的該比較輸出信 六、申請專利範圍 號以及°玄除頻比率設定信號來控制該鎖定檢測信號、 且依據以控制鎖定檢測信號來產生該模式切換信號。 15. =申請專利範圍第14項之電路,其中該狀態檢測電路 〃-個〇R電路’連接至該相位比較器、用來接收該 第一脈波信號和該第二脈波信號並產生一個〇 r輸出信 號; 一正反器,連接於該0R電路該該鎖定檢測電路、 用來產生該模式切換信號,該正反器具有用來接收該 輸出信號之-時鐘輸人端子、用來接收該鎖定檢测 L唬之一身料輸入端子、和用來接收該除頻比率設定信 號之一重置輸入端子;.及 一閃鎖器電路,連接至該正反器和該鎖定檢測電 路、依據該正反器輪出信號來閃鎖住該較檢測信號且 產生該模式切換信號。 16. 依據申請專利範圍第15項之電路,其中該正反器包括一 個D型正反器。 17. 依據申請專利範圍第4項之電路,其中該狀態檢測電路 更包括: 一延遲電路,用來把該模式切換信號延遲一預定時 間。 18. 依據中請專利範圍第4項之電路,丨中該pLL電路更包 括一低通濾波器,該低通濾波器連接於該電荷幫浦、用 來把來自該電荷幫浦的一輸出信號平滑化、以自其中去 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ABCD 1306696 六、申請專利範圍 除同頻刀量,該低通濾波器把來自該電荷幫浦、已去除 同頻刀量的該輸出信號供應至該電壓控制振盪器,且其 中該狀態檢測電路把該模式切換信號供應至該相位比較 器、該電荷幫浦、和該低通濾波器的任一個。 5 19· 一種半導體裝置,包含有: 一個PLL電路;及 一模式控制電路,連接於該ΡΙχ電路、用來控制 該PLL電路之模式切換; 其中該PLL電路包括: 10 一相位比較器,供將一參考除頻信號之相位與一 比較除頻信號之相位互相比較、且產生一比較輪出信 號; 。 電荷幫浦’連接至該相位比較器、依賴由該相 位比較器的比較結果來產生一電流,·及 15 一電壓控制振盪器,連接於該電荷幫浦、依據由 該電荷幫浦產生的該電流來產生具有一預定頻率之— 輸出信號,其中該PLL電路具有用來於一高速度、把 其之一輸出信號鎖定高達一期望頻率的—第一模式, 及正常使用的一第二模式;以及 2〇 其中該模式控制電路會檢測該電荷幫浦之一高阻 抗狀態’且在檢測出該高阻抗狀態時會產生一模式切 換彳§號、來把該PLL電路之模式自該第一模式切換至 該第二模式、或自該第二模式切換至該第一模式。 ^國函家標準(CNS) Α4規格(210X297公釐) '~~'— 31
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001089880A JP2002290233A (ja) | 2001-03-27 | 2001-03-27 | Pll回路のモード切替方法及びpll回路のモード制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI306696B true TWI306696B (en) | 2009-02-21 |
Family
ID=18944742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091103681A TWI306696B (en) | 2001-03-27 | 2002-02-27 | Mode switching method for pll circuit and mode control circuit for pll circuit |
Country Status (7)
Country | Link |
---|---|
US (1) | US6864729B2 (zh) |
EP (1) | EP1246369B1 (zh) |
JP (1) | JP2002290233A (zh) |
KR (1) | KR20020076121A (zh) |
CN (1) | CN100376082C (zh) |
DE (1) | DE60205518T2 (zh) |
TW (1) | TWI306696B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290233A (ja) * | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | Pll回路のモード切替方法及びpll回路のモード制御回路 |
US6693494B2 (en) * | 2001-08-20 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with three mode loop filter charging |
TW559410U (en) * | 2002-06-20 | 2003-10-21 | Etoms Electronics Corp | CMOS single-chip RF receiver including phase locked loop |
US7129789B2 (en) * | 2005-01-03 | 2006-10-31 | Mediatek Inc. | Fast locking method and apparatus for frequency synthesis |
US7259602B2 (en) * | 2005-07-21 | 2007-08-21 | International Business Machines Corporation | Method and apparatus for implementing fault tolerant phase locked loop (PLL) |
KR100706575B1 (ko) * | 2005-08-01 | 2007-04-13 | 삼성전자주식회사 | 고속 락 기능을 갖는 주파수 합성기 |
US7342427B1 (en) * | 2005-12-19 | 2008-03-11 | National Semiconductor Corporation | Automatic clock based power-down circuit |
US20080111633A1 (en) * | 2006-11-09 | 2008-05-15 | International Business Machines Corporation | Systems and Arrangements for Controlling Phase Locked Loop |
US8130027B1 (en) * | 2009-01-22 | 2012-03-06 | Xilinx, Inc. | Apparatus and method for the detection and compensation of integrated circuit performance variation |
JP5836605B2 (ja) * | 2011-02-24 | 2015-12-24 | スパンション エルエルシー | Pll |
US9503104B2 (en) * | 2014-06-11 | 2016-11-22 | Texas Instruments Incorporated | Low power loss of lock detector |
CN106301358B (zh) * | 2015-05-28 | 2019-01-01 | 瑞昱半导体股份有限公司 | 快速锁定的时脉数据回复装置与其方法 |
JP6672008B2 (ja) * | 2016-02-23 | 2020-03-25 | 日本電波工業株式会社 | 発振器及び発振器の製造方法 |
US9966965B2 (en) * | 2016-06-10 | 2018-05-08 | Silicon Laboratories Inc. | Apparatus for low power signal generator and associated methods |
CN107579736B (zh) * | 2016-07-05 | 2023-09-19 | 综合器件技术公司 | 混合锁定检测器 |
KR102681257B1 (ko) * | 2018-12-27 | 2024-07-03 | 에스케이하이닉스 주식회사 | 반도체장치 |
JP2023083848A (ja) * | 2021-12-06 | 2023-06-16 | 日本ピラー工業株式会社 | オイル状態検出装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164685A (en) | 1987-03-05 | 1992-11-17 | Nokia Mobile Phones Ltd. | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude |
US5189379A (en) * | 1989-11-16 | 1993-02-23 | Fujitsu Limited | Pulse width detecting circuit and PLL synthesizer circuit using the same |
US4968950A (en) * | 1989-12-18 | 1990-11-06 | Motorola, Inc. | PLL frequency synthesizer output control circuit |
US5307028A (en) * | 1992-10-16 | 1994-04-26 | Ncr Corporation | Phase-and-frequency mode/phase mode detector with the same gain in both modes |
JPH07221641A (ja) * | 1994-02-04 | 1995-08-18 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
US5491439A (en) * | 1994-08-31 | 1996-02-13 | International Business Machines Corporation | Method and apparatus for reducing jitter in a phase locked loop circuit |
WO1996029785A1 (fr) | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Synthetiseur de frequence a gain de boucle variable |
JP2845185B2 (ja) * | 1995-11-29 | 1999-01-13 | 日本電気株式会社 | Pll回路 |
JP3338748B2 (ja) * | 1996-01-30 | 2002-10-28 | 日本電気株式会社 | Pll周波数シンセサイザ |
US6067335A (en) | 1996-08-02 | 2000-05-23 | Silicon Systems, Inc. | Read channel IC for dual PLL solution |
KR100224577B1 (ko) * | 1996-10-07 | 1999-10-15 | 윤종용 | 위상동기루프의 록 검출장치 |
JP3119205B2 (ja) * | 1997-07-18 | 2000-12-18 | 日本電気株式会社 | Pll回路 |
JPH11205132A (ja) * | 1998-01-12 | 1999-07-30 | Matsushita Electric Ind Co Ltd | Pll回路 |
JPH11284508A (ja) * | 1998-01-30 | 1999-10-15 | Hitachi Denshi Ltd | 周波数シンセサイザ及び周波数シンセサイザを用いた無線機 |
JP4018221B2 (ja) * | 1998-02-06 | 2007-12-05 | 富士通株式会社 | チャージポンプ回路、pll回路、及び、pll周波数シンセサイザ |
JPH11298323A (ja) | 1998-04-16 | 1999-10-29 | Nec Yamagata Ltd | 高速ロックアップpll回路 |
JPH11308103A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Pll発振回路のノイズ低減方法とその回路 |
EP0986178A3 (en) * | 1998-07-17 | 2000-05-03 | Nortel Networks Corporation | Frequency synthesizer |
JP4646100B2 (ja) * | 1999-08-24 | 2011-03-09 | エスティー‐エリクソン、ソシエテ、アノニム | チャージポンプフェイズロックループ回路 |
US6265947B1 (en) * | 2000-01-11 | 2001-07-24 | Ericsson Inc. | Power conserving phase-locked loop and method |
JP2002026728A (ja) * | 2000-07-11 | 2002-01-25 | Fujitsu Ltd | Pll回路のモード制御回路及び半導体装置 |
JP4446568B2 (ja) * | 2000-07-21 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | Pll周波数シンセサイザ回路 |
JP2002290233A (ja) * | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | Pll回路のモード切替方法及びpll回路のモード制御回路 |
US6549079B1 (en) * | 2001-11-09 | 2003-04-15 | Analog Devices, Inc. | Feedback systems for enhanced oscillator switching time |
-
2001
- 2001-03-27 JP JP2001089880A patent/JP2002290233A/ja not_active Withdrawn
-
2002
- 2002-02-27 TW TW091103681A patent/TWI306696B/zh not_active IP Right Cessation
- 2002-03-01 US US10/084,974 patent/US6864729B2/en not_active Expired - Fee Related
- 2002-03-18 DE DE60205518T patent/DE60205518T2/de not_active Expired - Fee Related
- 2002-03-18 EP EP02251918A patent/EP1246369B1/en not_active Expired - Fee Related
- 2002-03-22 KR KR1020020015535A patent/KR20020076121A/ko active IP Right Grant
- 2002-03-26 CN CNB021080518A patent/CN100376082C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020140470A1 (en) | 2002-10-03 |
DE60205518D1 (de) | 2005-09-22 |
EP1246369A3 (en) | 2003-08-27 |
CN1378343A (zh) | 2002-11-06 |
EP1246369B1 (en) | 2005-08-17 |
CN100376082C (zh) | 2008-03-19 |
JP2002290233A (ja) | 2002-10-04 |
EP1246369A2 (en) | 2002-10-02 |
DE60205518T2 (de) | 2006-02-16 |
US6864729B2 (en) | 2005-03-08 |
KR20020076121A (ko) | 2002-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI306696B (en) | Mode switching method for pll circuit and mode control circuit for pll circuit | |
JP3094977B2 (ja) | Pll回路 | |
TW566003B (en) | Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider | |
JP3665536B2 (ja) | 広帯域遅延ロックループ回路 | |
JP2795323B2 (ja) | 位相差検出回路 | |
US5892380A (en) | Method for shaping a pulse width and circuit therefor | |
US6856202B2 (en) | Phase/frequency detector and phase lock loop circuit | |
TW494637B (en) | Linear low noise phase locked loop frequency synthesizer using controlled divider pulse widths | |
US8093930B2 (en) | High frequency fractional-N divider | |
JP3327249B2 (ja) | Pll回路 | |
JP2002026728A (ja) | Pll回路のモード制御回路及び半導体装置 | |
JPH09270704A (ja) | 位相同期回路 | |
US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
US11784651B2 (en) | Circuitry and methods for fractional division of high-frequency clock signals | |
JP3102373B2 (ja) | 周波数シンセサイザ | |
JPH11308097A (ja) | 周波数比較器およびこれを用いたpll回路 | |
CN100353673C (zh) | 锁相环频率合成器 | |
JP2000013222A (ja) | Pll回路 | |
JP3407604B2 (ja) | ラッチミス検出回路とpll回路 | |
JPH06112820A (ja) | Pll回路 | |
Liu et al. | Reduced pull-in time of phase-locked loops with a novel nonlinear phase-frequency detector | |
JP3561657B2 (ja) | 可変分周装置 | |
JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 | |
JP4463441B2 (ja) | Pll回路 | |
JPH07221638A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |