CN1327504C - 制造半导体元件的方法 - Google Patents

制造半导体元件的方法 Download PDF

Info

Publication number
CN1327504C
CN1327504C CNB2005100661734A CN200510066173A CN1327504C CN 1327504 C CN1327504 C CN 1327504C CN B2005100661734 A CNB2005100661734 A CN B2005100661734A CN 200510066173 A CN200510066173 A CN 200510066173A CN 1327504 C CN1327504 C CN 1327504C
Authority
CN
China
Prior art keywords
semiconductor subassembly
manufacturing semiconductor
subassembly according
oxide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100661734A
Other languages
English (en)
Other versions
CN1713366A (zh
Inventor
李约翰
汉森尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Publication of CN1713366A publication Critical patent/CN1713366A/zh
Application granted granted Critical
Publication of CN1327504C publication Critical patent/CN1327504C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在STI芯片中以非等向性蚀刻法，蚀刻邻接沟渠填入台阶的牺牲氧化物，将导致沟渠填入材料的侧壁被蚀刻。本发明提供一种侧壁保护方法能以抗蚀刻的碳水化合物，均匀地覆盖沟渠填入台阶与牺牲氧化物。在一例中，抗反射涂层被旋涂并硬化，再以选择性干电浆蚀刻牺牲氧化物上已硬化的抗反射涂层，并留下附于沟渠填入侧壁未受蚀刻的抗反射涂层。剩余的侧壁材料为保护屏蔽，以延缓后续等向性蚀刻剂达沟渠填入材料侧壁。可藉调整回蚀刻配方控制屏蔽的延缓长度。在一例中，在O2加Cl2的电浆中氧含量的百分比及/或电浆蚀刻期间的偏功率将可作为调整参数。

Description

制造半导体元件的方法
技术领域
本发明是有关于一种半导体组件的沟渠隔离区(trench-isolatedsemiconductor device)的制造，例如被用于一记忆集成电路中的DRAM胞的制造。
且本发明所揭露特别是有关于某些制造步骤，藉以避免沟渠隔离结构与半导体主动区之间的接合处(juncture)，因为等向性蚀刻制程而产生沟槽(grooving)。
背景技术
所谓的浅沟渠隔离结构(shallow trench isolation，STI)已被普遍用于提供一整体集成电路(monolithically integrated circuit)的晶体管以及/或是其它有源组件之间的电性隔离。在动态随机存取内存(dynamicrandom access memory，DRAM)组件的制造中，低漏电流的要求是特别重要，所以STI也显得特别重要。
基本的STI制程通常是以单晶半导体芯片开始。然后，垫氧化层与氮化硅层通常被依序形成于起始芯片的顶部。这些牺牲层之后将被用于化学机机械研磨(chemical mechanical polishing，CMP)制程。在氮化硅层被沉积之后，此芯片被图案化并进行蚀刻制程，在预定形成隔离氧化物的区域形成大致垂直的沟渠。接着可提供一些使侧壁倾斜度变缓以及转角圆化的处理。一般来说，在藉由化学气相沉积法(chemical vapor deposition，CVD)沉积一较低密度型态的氧化物来填满沟渠之前，会沿着沟渠内部表面以热氧化法成长一层所谓衬氧化物(liner oxide)的薄层。本发明所属技术领域中具有通常知识者应可了解某些型态的二氧化硅，即从一单晶起始以热氧化法成长的那种二氧化硅会有相对较高的密度与较佳的绝缘特性。另一方面，用CVD沉积的氧化物会有较低密度与比较上较差的绝缘特性的倾向。然而，以CVD沉积的氧化物其沉积的较快速以及需要较低的成本，且通常不会如同具有相同体积的以热氧化法成长的氧化物，施加一样多的应力于其邻近的半导体材料的结晶晶格结构上。因此，以CVD氧化物填满大多数绝缘沟渠是有优势的。
有许多不同种类的CVD氧化物包括AP-CVD(O3/TEOS)、LP-CVD TEOS、SA-CVD与高密度电浆(high density plasma，HDP)CVD，但不以此为限。虽然不必然有相同的结果，但这些技术可被用于本发明中。HDP-CVD通常可较其它类的CVD制程形成密度较高的CVD氧化物，因此其已被业界广泛使用。
在完成以CVD为基础的沟渠填入操作后，基本的STI制程一般是以提供CMP来进行芯片的平坦化制程。早先形成的氮化硅通常作为CMP制程的研磨中止层。然后eect transistors，MOSFETs)的源极、汲极、沟道和闸极氧化区域。每个回火的结晶区域的位置与轮廓通常与其周围沟渠氧化物(利用CMP平坦化的)有关，并且决定之后形成的闸极电极轮廓的优劣，因闸极电极轮廓与沟渠氧化物被平坦化的顶部与侧壁有关。
本发明所属技术领域中具有通常知识者应可了解沟渠氧化物侧壁的完整度(integrity)与质量、垂直位置与回火的结晶区域的轮廓皆与沟渠氧化物有关，并会在以后决定芯片有源组件之后，如何表现以及在不同状态下要消耗多少能源时扮演决定性的角色。在形成闸极之前，已形成于回火的结晶区域上的牺牲氧化层必需被去除。除去并非是不重要的问题。不同类的氧化物对应于不同类的氧化物蚀刻制程。较为特别的是，通常用以填入大多数沟渠的较低密度氧化物(如HDP-CVD氧化物)有比因热氧化成长而较密的牺牲氧化物较快的蚀刻速率。在蚀刻率上的差异可能产生不理想的表面轮廓，包括将在之后详细说明的问题的隔离-转角沟槽(isolation-cornergroove)或裂缝(crevice)。需要可靠与不变的方法来降低这种因蚀刻率的差别而导致沟槽(groove)与相关问题。
发明内容
本发明的目的就是在提供一种藉由非等向性蚀刻形成的可去除式屏蔽(removable shroud)的方法，藉以保护隔离介电质的侧壁免于产生沟槽。
依照本发明一实例，揭露一种制造半导体组件的方法，包括在一基底上提供一氧化硅层，再于基底中提供一沟渠，而在沟渠与基底的表面的相交处(intersection)形成一转角(corner)。之后，提供一介电质，以填满沟渠到高于氧化硅层的一高度，再于介电质与氧化硅层上共形地提供一抗反射涂层(anti-reflective coating，ARC)。然后，以含有O2与Cl2的一电浆蚀刻抗反射涂层，以形成对准于介电质之侧壁的一抗反射涂层屏蔽，这个抗反射涂层屏蔽在后续湿式蚀刻期间能保护接近转角的介电质免于湿式蚀刻期间造成的损失。
依照本发明另一实例，一种制造半导体组件的方法更包括以含有O2与Cl2的一电浆蚀刻抗反射涂层，以形成一抗反射涂层屏蔽，这个抗反射涂层屏蔽对准于介电质的侧壁与部分的氧化硅层。随后，以一湿式蚀刻剂蚀刻氧化硅层，使得抗反射涂层屏蔽于湿式蚀刻期间保护接近转角的介电质免于湿式蚀刻期间造成的损失。接着，去除抗反射涂层屏蔽，再在先前曾有提供氧化硅层的基底上提供一闸极氧化物。之后，在闸极氧化物上提供一闸极电极。
依照本发明又一实施例，一种制造半导体组件的方法更包括在介电质与氧化硅层上共形地提供一抗反射涂层，再以含有一预选比例的O2与Cl2的一电浆在一预选偏功率(bias power)下蚀刻抗反射涂层，以形成对准于介电质侧壁的一抗反射涂层屏蔽，这个抗反射涂层屏蔽在后续湿式蚀刻期间保护接近转角的介电质免于蚀刻期间造生的损失。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A所示为一种STI结构的范例的结构剖面图，其中STI结构包含有问题存在的一隔离转角。
图1B所示为一种在STI侧壁栅栏内的MOSFET的范例与不理想的漏电流的剖面透视图。
图2A所示为STI结构的制造状态的结构剖面图，其显示一牺牲氧化层的等向性蚀刻的开始。
图2B所示为STI结构的后续制造状态的结构剖面图，其显示等向性蚀刻如何造成STI侧壁栅栏中不理想的裂口以及/或是STI侧壁栅栏的顶角的圆角化。
图2C所示为STI结构的制造状态的结构剖面图，其显示侧壁裂口如何改变之后成长的闸极氧化物的轮廓以及/或是在下层半导体材料中的晶格应力。
图2D所示为STI结构的制造状态的结构剖面图，其显示侧壁裂口如何改变之后形成的闸极电极的轮廓与电场环境。
图3A所示为一种STI结构的制造状态的结构剖面图，其显示依照本发明所揭露一沉积的抗反射涂层的蚀刻。
图3B所示为依照本发明所揭露的STI结构的制造状态的结构剖面图，其显示一牺牲氧化层的等向性蚀刻状态，其中提供抗蚀刻屏蔽以保护隔绝物转角。
图3C所示为依照本发明所揭露的STI结构的制造状态的结构剖面图，其显示如何藉由抗蚀刻屏蔽控制等向性蚀刻，以便避免或降低不理想的裂口形成在STI侧壁栅栏中。
图3D所示为依照本发明所揭露的STI结构的制造状态的结构剖面图，其中抗蚀刻屏蔽已被去除。
图3E所示为STI结构的制造状态的结构剖面图，其显示闸极氧化物与闸极电极的形成而没有被挖槽(grooving)的情形。
图4所示为是一种三维制程控制图，其显示屏蔽的一D1线宽如何被回蚀刻电浆成分与电浆偏功率其中之一或两者所控制。
100、300：集成电路            110：基底
111、111a、111c、211a、211c：沟渠
112：主动区域平台             112a、212b：主动区域
114：源极                     116：汲极
115：通道                     120：隔离材料
120a、120b、120c、220a、220c、220c’：HDP氧化物材料
130、230、382：闸极氧化层     140、140’、240、390：闸极电极
145：MOSFET                   146：小MOSFET(mini-MOSFETs)
150：隔离转角                 155：裂口漏电流
199：第一湿式蚀刻             198：图案
201、203、204、301、303、304、305、306：状态
211b：底部转角                212c：非氧化的硅
212d：裂口区域                217：第二湿式蚀刻
217a：双面侵蚀                217b：暴露制程
218、218’、318：牺牲氧化层   219：衬氧化物
220d：碟形                    221：侧壁
221a、221b、223：转角         222：顶面
222b：轮廓                    223c：圆角化转角
241：闸极至源极起始电压       255：沟槽/裂口
302：非等向性蚀刻             311b：底部转角圆角
312a：区域                    317：蚀刻剂
317a、317b、317b’：次制程    319：衬氧化层
320a、320b：HDP氧化物沟渠填入物
321：侧壁                     D1：屏蔽线宽
321a：硅                      322：顶填入物顶面
323：顶填入物转角             330：转角保护屏蔽
350：隔离转角区域             360：ARC层
360a：底部墙壁                380：光阻材料
H1、H2、H2’、H3、H4、H3a、H3b、H3c、H5：厚度
Tc：转角连接厚度              W1、W2：宽度
W3a：内沟渠壁的附近           W3b：ARC***宽度
W3c：沟渠填入物侧壁的附近
具体实施方式
请参阅图1A所示，为一种具有STI结构以提供有源组件间的电性隔离的集成电路100的结构剖面图。较特别的是，由例如单晶硅所组成的基底110具有数个相隔一段距离的隔离沟渠111形成于此，以定义主动区域(activearea，AA)平台(mesa)112间的间隔(gap)。位于平台顶部的所谓的主动区域112a通常是用作定义有源组件的关键部分，例如MOSFETs。
隔离沟渠通常是以隔离材料120如HDP氧化物填满。然后在AA区域112a上提供一闸极氧化层(gate oxide layer，GOX)130，以毗连沟渠111中氧化物的侧壁。一般在闸极氧化层130上会提供一个例如由导电多晶硅(如P1电极140)所构成闸极电极。这些闸极电极140、140’的边缘也毗连沟渠111中氧化物的侧壁。各个闸极电极可与其下的闸极氧化层130和AA(即112a)的掺杂区域(未绘示)配合，以定义一个MOSFET(请见图1B的114-116)。
填满氧化物的沟渠111通常不只是提供有源组件间的电性隔离，还可以提供每一有源组件(如每一个MOSFET)的不同部分间的电性隔离。较特殊的是，虽然在图1A中看起来填满HDP氧化物的沟渠111a仅分开闸极电极140与闸极电极140’，但是沟渠111a的HDP氧化物材料120a一般能做得更多。集成电路的设计者会预期HDP氧化物材料120a能配合在精准定义AA区域112a的有效沟道宽度，这个关键尺寸(critical dimension，CD)的定义不只是在每一芯片都是几乎一样的，也是从一批制造的芯片到下一批都是几乎一样的。沟渠装填物120a更可进一步用于精确定义闸极电极的轮廓以及定义通过GOX 130的电场通量(flux)的分布。
请参阅图1A所示，强调的是一个隔离转角(isolation corner)150，其为填满沟渠的HDP氧化物材料(亦即120c)的一个独特的部位，这在提供这些组件功效定义方面是很关键的。隔离转角150包含GOX 130以及/或是闸极电极140’毗连相邻沟渠111c的氧化物材料120c的区域。
请参阅图1B所示，提供了一个透视图。结构图标HDP氧化物块120c被推出，以露出MOSFET 145的源极114、汲极116与通道115区，并包括闸极电极140’。HDP氧化物块120a与120b可被视为定义四面像墙的栅栏(four-walled fence)(请参阅120-a-b-c-d)的其中两面，上述栅栏环绕着矩形MOSFET 145的四个边。MOSFET 145可视为由数个平行的小MOSFET(mini-MOSFETs)146构成且具有电性，每个小MOSFET(mini-MOSFETs)146如同是延伸在ZY面的平面中的切片(slice)。每个这种切片有一个不同的x坐标值。占据隔离转角区域150的小MOSFET会有不同于那些形成于更靠近整个MOSFET组件145中心的小MOSFET电性特性。更为具体的是，如果在填入邻近隔离沟渠111c的氧化物材料120c中有缺陷以及/或是变形的话，则不理想的裂口漏电流(crevice leakage current)155会流经隔离转角区域150的小MOSFET(如图1A)。本发明所属技术领域中具有通常知识者有时会参考这个裂口漏电流155作为整个MOSFET 145的次启始漏电(subthresholdleakage)特征。而此裂口漏电流155通常是不受欢迎的。
请参阅图2A所示，提供一种显示在栅栏120-a-b-c-d(请参阅图1B)的侧壁氧化物材料中如何产生不想要的缺陷以及/或是变形的剖面图。后续的图将显示为何会导致不理想的裂口漏电流155(请参阅图1B)。较为具体的是，图2A绘示发生在STI结构的制造期间的连串状态中的一个状态201。在这个状态201中，需要蚀刻掉一牺牲氧化层218。
在一个显示在图2A左侧的侧壁具有一倾斜角度的沟渠211a的实施例中，包含位于沟渠内表面的一热氧化成长的沟渠衬氧化物(lineroxide)219。沟渠211a更包含一圆角化的底部转角211b。这些特征并未依照尺寸绘制。通常沟渠衬氧化物219极薄且构成沟渠填入氧化物的极小部分。应注意沟渠侧壁逐渐变得具有一倾斜角度，此程度是相当轻微的。而HDP氧化物材料220a填满体积并因为CMP步骤而有轻微的碟形220d。
一个更简单描绘在图2A右侧的沟渠211c不包括如衬氧化物、转角圆角化、沟渠侧壁逐渐变得具有一倾斜角度与CMP造成的碟形等特征。沟渠211c显示理想上具有实质为矩形的外型。填充的HDP氧化物材料220c同样显示具有实质为矩形的外型，包括一大致垂直的侧壁221与一大致水平的顶面222。平面221与222均显示符合一大致方形角的转角223。不过，应知本发明的揭露内容更进一步考虑状态201中复杂的几何组成(organization)。在移除牺牲氧化物218的步骤中，只移除牺牲氧化物，而不改变其它的几何组成以及/或是关系的步骤是一种显而易见的步骤。
作为进一步的背景参考，在图2A中显示牺牲垫氧化物(pad oxide，POX)与氮化硅(SiN)已经是先前存在的图案198，且一第一湿式蚀刻199已被用来去除那些牺牲图案。在那些牺牲图案198被去除之前，先施行CMP以平坦化HDP氧化填入物(fill)220a、220c的顶面(如222)。一个轻微的台阶(step)留在HDP氧化填入物220a、220c的顶面222与AA硅区域间。CMP后的硅已进行一回火制程且产生了一层薄薄的牺牲氧化层218，其具有高于回火的AA区域212a的一相对第一厚度或高度H1(例如约200埃)。一个另外的台阶高度H2(例如约700-800埃)分隔开牺牲氧化层218的顶部与HDP氧化填入物220a和220c的顶面222。
请再次参阅图2A，施行一第二湿式蚀刻217来去除牺牲氧化层218。在一实例中，提供一个稀释成1∶100的HF湿式蚀刻溶液进行蚀刻约10-15秒并伴随一道蚀刻中止冲洗(etch stopping rinse)。而HF的暴露时间是凭经验选择，以完全将牺牲氧化层218的厚度H1蚀刻掉。
图2B则为蚀刻期间会发生的可能缺陷，如HDP氧化填入物220c中的沟槽(grooving)。HF溶液不加选择并等向性地蚀刻整个暴露出的氧化物表面，包括整个HDP氧化物侧壁的隔离转角区域。随着时间行进，大部分的牺牲氧化层218被蚀刻掉，并且大部分的HDP侧壁被露出来。这个渐渐产生的暴露制程是以217b表示。标号217a截然不同地显示一个双面侵袭(two-faced attack)，其显示HF溶液在暴露出的HDP氧化填入物部分220a的顶部右边转角的侧壁与顶面(221-222)作用。
在图2B右侧中的氧化填入物220c’为显示湿式蚀刻后的氧化物轮廓的例子。牺牲氧化层218’的H1厚度已经被蚀刻掉。在此同时，HDP氧化填入物(section)220c’的垂直侧壁(如图2A中的221)已被从转角221a往回侵蚀成凹陷的转角221b。HDP氧化填入物部分220c’的水平顶面(如图2A中的221)则已被从顶面222a往下侵蚀成凹陷的轮廓222b。在HDP氧化填入物220c的顶部的明显转角(sharp corner)已被侵蚀而变得如图2B中以223c表示的圆角化转角(rounded corner)。
此外，一个不理想的裂口或沟槽255，其已形成于暴露出的从区域212b的硅材料和HDP氧化填入物220c’之间的隔离转角区域中。因为硅不会像氧化物一样轻易被HF侵蚀，所以图2B呈现出硅材料的腐蚀与产生裂口255的HDP氧化物腐蚀相比下是微不足道的。在隔离转角区域中往下方由酸导致的腐蚀可被视作“凹陷(pitting)”、“沟槽”、“裂缝形成(crackformation)”或其它代替如裂口形成的名称。这种腐蚀在本质上是不均匀的。在硅平台与HDP氧化填入物220c’之间由酸所造成的裂口可能是相当长的长度，以及/或是不固定的外型，且其太窄而难以用普通的扫描式电子显微镜(scanning electron microscope，SEM)进行侦测。所绘示的裂口255仅是这种裂缝的代表物。
请参阅图2C所示，显示在一个后续的状态203中，已经从图2B暴露出的硅212b热氧化成长出闸极氧化物230。未氧化的硅212c直接留在闸极氧化物230底下。如图所示，闸极氧化物230可能向下弯曲至裂口区域212d中，并在HDP侧壁与邻接的半导体材料间被挤压。一般而言，想要形成的闸极氧化物是具有大致呈平面且低应力的结构。然而，由于不想要的裂口255的存在，闸极氧化物230会在尺寸(如侧向宽度W1)与/或外型(如凹面向下)上与所想要的不一样。下面的非氧化硅212c的主动区域也会在尺寸(如有效通道宽度)与/或外型上与所需及想要的不一样。于闸极氧化物进入裂口的区域212d中热氧化成长氧化物230内部以及/或者在热氧化成长氧化物230与非氧化AA硅区域212c的晶格之间会逐渐产生不希望得到的应力。而在裂口区域212d附近的区域中会产生不希望有的电场集中(concentration)。这种产生不希望得到的特征的范围是藉由在图2B中于湿式蚀刻后状态202所形成的裂口255的范围和方向决定的。因为裂口形成会产生在同一及/或每一芯片间，所以不想要发生的批次制造变动(mass-production variance)也会产生。
请参阅图2D所示，描绘在一个后续的状态204中，在闸极氧化物230上已经经由CVD或别的方法沉积多晶硅或其它闸极定义材料240。闸极电极材料240的轮廓、外型与/或相对位置和其上的应力可根据裂口255的形成与接续闸极氧化物230的形成而改变。更具体地，当裂口255的外型与大小在芯片间(或遍及每一芯片的许多晶方)改变时，在一批次制造情况中，闸极电极240的有效侧向宽度W2、相应的晶体管的有效漏电流(leakagecurrent)闸极至源极起始电压(thresholds)(VGS-thresh’s 241)以及/或是闸极电极240与闸极氧化物230的区域附近的有效电场通量分布(fluxdistribution)会在芯片间(或遍及每一芯片的许多晶方)变化。这种变化会导致制造的芯片的电路有不想发生与/或不可预料的行为。所以，裂口255会招致不希望有的结果。因此，如果在实质相同的方法中能够降低或几乎消除在芯片制造中片与片之间与/或遍及每一芯片的许多晶方的上述不希望有的结果将是有益的。
请参阅图3A至图3E所示，示出了一种利用本发明所揭露用以形成有大致垂直的侧壁的隔离结构的方法的制造顺序。图3A显示依照本发明所揭露的一种在制造屏蔽保护积体结构300的第一状态301的剖面图。依照本发明所揭露，较为具体的是，例如用在抗反射涂层(anti-reflectioncoating，ARC)的旋涂沉积的一种具有黏滞性的有机流体已被沉积在芯片中心或接近芯片中心。现在发现一种适用的ARC例子可使用于本发明中，其是由William Roberts等人在2001年1月9日提出申请的美国专利申请号第10/757,144号，而公开日是2002年2月7日、专利名称是“Anti-ReflectiveCoating Conformality Control”，以于此作为参考用。在旋转前的搅拌时间(puddling time)通常是用来决定材料黏滞性(viscosity)。温度控制以及/或是各种溶剂的添加或蒸发可选择性或附加地用来控制黏滞性与表面张力效果。而黏滞性、表面张力与旋涂厚度的具体控制可考虑下面进一步的描述来凭经验建立。
在确立流体ARC材料的预旋转(pre-spin)黏滞性特征之后，芯片被以适当速度旋转，藉以使黏液均匀并一致地延展到整个芯片。然后依照下面进一步的讨论固化(硬化)分散的ARC流体，以提供一个均匀的ARC层360。不过，已知所描述的旋涂层与屏蔽材料的硬化不是唯一一种获得想要的屏蔽形状的方式。也可以使用其它用来均匀一致地沉积屏蔽材料的方法(如气相沉积)。此外，屏蔽材料不用一定要是由光吸收材料所构成。
本发明所属技术领域中具有通常知识者应了解可使用不同的ARC配方以及可改变选择的ARC流体来提供大致平面的顶部或非平面的顶面，于此所形成的ARC层是与基底表面的轮廓一致。当ARC照惯例在一微影步骤中被用来提供一抗反射功用时，沉积在芯片中心的材料的量通常被设定为相当大的量以提供硬化ARC层一个平坦的顶面，或者沉积在芯片中心的材料的量被设定为相当小的量以便形成一层非常薄且非常均匀的硬化ARC层涂布在下层的基底表面。之后，在ARC上沉积一层光阻层(photoresist，PR)，以使光阻层将有一个大致平坦的顶面380。
然而依照本发明的一实施例，光阻材料380不是被涂在ARC层360上。此外，既使为了均匀地涂布而选择ARC流体的配方，仍试图涂布较传统厚度为厚。依照图3A的详细图式实例301，比传统的量大的ARC流体(聚合物加上黏结剂加上溶剂)可被置于芯片中心且其黏性较传统的黏性大，以便在旋涂的ARC(例如藉由热与溶剂蒸发)硬化后，即沉积与固化步骤(deposition-and-cure step)301完成后将产生一硬化且均匀地ARC层360，如图3A所示。
ARC层360具有比邻接侧壁厚度H4小的一第一厚度(内墙厚度)H3a(即H3a＜H4)。一个接续的ARC回蚀步骤302去除了内墙厚度H3a而留下的剩余物，藉以形成转角保护屏蔽(corner-protecting shroud)330(如图3B与图3C)。更为具体的是，在图3A显示在一个结构的实例中，内墙ARC的厚度H3a与填到沟渠上方的ARC厚度H3b约为1300埃，而邻接侧壁ARC的厚度H4约为2000埃。而在这个实例中，沟渠填充物的台阶高度H2在约700埃与约800埃之间。
在制备ARC或其它屏蔽材料的旋涂过程中，可调整搅拌时间(puddlingtime)、旋转速度(spin speed)、流体化合物的组成(fluid composition)、流体温度(fluid temperature)与调整沉积在芯片中心的材料量，以便将ARC层360均匀地涂布在芯片的非平坦的表面上。高度H4的***应至少发生在沟渠填入物侧壁的附近W3c，同时具有更小厚度H3a的下凹(depression)应至少发生在内沟渠壁的附近W3a(360a)。
除了确信H4＞H3a之外，应确保沉积在芯片中心的ARC前驱物材料的量够大，以均匀地涂布芯片而在沟渠填入物台阶区域W3c中不会留有开口的破损。于此同时，沉积在芯片中心的ARC前驱物材料的量必须够小，以使硬化ARC前驱物材料(抗反射涂层材料加上溶剂)旋涂后的厚度近乎图中的H3a与H3b尺寸，而在接近沟渠填入物侧壁有高度H4的显著***。而大得多的H5尺寸需要在假设的光阻材料(图示并未使用PR)顶部提供平坦化。这个图(图3A)并未依照比例绘制。实际上，H3a高度应该实质上大于台阶高度H2，例如至少大于约20％，而较佳是至少大于约40％到80％。更理想地是，高度H3a应大于台阶高度H2约100％或更多。
除上述之外，希望能确保屏蔽材料前驱物流体(如ARC聚合物加上结合剂加上界面活性剂型溶剂)好好地黏附在牺牲氧化物318和HDP氧化物沟渠填入物(320a、320b)的表面，以便在隔离转角区域350中稳固地提供封带(sealing fillet)。大多数ARC前驱物流体配方要同时有适当成分，以确保如此良好的表面附着性。因此，几乎任何商业上可取得用于一致涂布的ARC前驱物流体配方都可运用。在均匀地涂布制程期间，沟渠(320a、320b)间的凹处的宽度W3a与沟渠填入物上的ARC***宽度W3b结合表面张力与黏性效果，以使ARC材料能够一致地填满隔离转角350的台阶高度(H2)，同时在隔离转角台阶的上游与下游都大概维持其一般涂布厚度H3a、H3b，而在沟渠填入物转角上的增加较大的厚度如H4与H3c则是过度到沟渠填入物转角。台阶高度、墙壁宽度等各种参数可在芯片间的设计上作改变。已注意到在沟渠填入物(320a、320b)顶部上的ARC涂布厚度H3b并非一直与沟渠填入物间的墙壁内的ARC涂布厚度H3a一样。一般希望使H3a与H3b间的转角连接厚度(angled connection thickness)Tc够大，以便溶剂蒸发期间，在墙壁内(W3a)的ARC流体不会中断并与***(W3b)顶部上的ARC流体分开。
虽然用于ARC层360的一个单一步骤的涂布制程已在前面描述了，但是利用重复流体沉积与硬化步骤来形成硬化ARC层的方式也在本发明的研究范围内。换句话说，分别的ARC材料薄膜可被一一旋涂，并在下一薄膜被旋涂之前被个别硬化。区域W3a与W3b中的第一次形成可容许硬化的ARC材料的孤立气泡，并在之后一或多个连接的流体被提供并成功地硬化，以填满过渡区域W3c。也可使用旋涂以外的方法。举例来说，屏蔽保护材料可被非等向性溅镀到牺牲氧化物318与沟渠填入物320a与320b上。
在此强调，在图3B与图3C中既不是旋涂也不是ARC流体的使用以形成对抗湿式蚀刻屏蔽的。也可采用其它沉积方法与/或其它材料，例如其它有机罩幕材料的化学气相沉积。在邻接侧壁区域W3c中的沉积后高度H4大于内墙区域W3a中的内墙深度H3a就够了。并以非等向性蚀刻向下穿过H3a深度而留下邻接侧壁区域W3c中的屏蔽材料。
请再度参阅图3A，非等向性蚀刻302接在ARC材料的硬化或其它形成均匀地ARC层360的材料的固化后。蚀刻步骤302被用来减去ARC层360中的H3a厚度并露出墙壁360a中的牺牲氧化物318。应知当过渡区域W3c中的膜厚H4大于凹处区域W3a的膜厚H3a以及转角ARC厚度Tc实质上大于0时，这个蚀刻步骤302可产生图3B与图3C的保护屏蔽。蚀刻制程可在这个状态中持续进行，以进一步调整屏蔽线宽D1(如图3B)如所需。
ARC层360接着被蚀刻，以形成邻接与对准于块状氧化填入物与氧化层318的屏蔽。因为干式蚀刻的能力可处理非等向地蚀刻(与等向地蚀刻的湿式蚀刻相较)，所以屏蔽的形成最好是用干式蚀刻。干式蚀刻制程有三种型态：以物理基础为主(例如离子束研磨)、以化学基础为主(例如非电浆增进型化学蚀刻)以及结合化学与物理(例如是反应性离子蚀刻以及其它类的电浆增进蚀刻)。基本的物理干式蚀刻方法对于上下层不能够表现出足够的选择性，而使得下层的穿孔(punchthrough)。另一方面，基本的化学制程通常是等向性蚀刻，因而不能形成垂直侧壁。因此，较佳的是结合两种机制的化学增强式离子蚀刻制程。所以，在一实例中，本发明的方法是利用同时包含离子轰击与聚合化学作用的干式蚀刻来蚀刻ARC层360。
在一实例中，可用含有O2与Cl2的60sccm混合气体的ARC蚀刻电浆配方输入到电浆蚀刻器中，其中O2部分定义为60sccm混合气体的总体积流速的大约25％到35％。在此实例中的芯片偏功率在约50瓦特至85瓦特的范围内。蚀刻制程在硬化ARC材料所希望的移除相对于周围氧化物所希望的移除上显示优异的选择性以及在整片测试芯片上显示良好的均匀度。下表一概述了一组实验结果。
表一
30％O2并用67.5瓦特的偏功率
被用O2与Cl2电浆的蚀刻的材料     蚀刻率(埃/分钟)     均匀度偏差％(1σ)    移除ARC的选择性
ARC     2745.8     0.33    N/A
HDP氧化物     135.1     2.52    20∶1
氮化硅     42.6     13.76    64∶1
光阻     1345.0     3.76    2∶1
聚合物的形成在降低干式蚀刻率以及允许较大的选择比上扮演一个重要的角色。使用氧气与氯气电浆蚀刻ARC会在蚀刻表面上产生出CpClq形式的聚合物，而作为钝化表面并藉此降低干式蚀刻去除率。经由O2加Cl2电浆破坏ARC材料的关键反应是被认为如下：
CxHyNz(s)+O2(g)+Cl2(g)→Nm(g)+COn(g)+H2O(g)+CpClq(s)
从电浆而来的离子轰击，同时伴随从电浆到上面的地形的具化学反应性物种的扩散是为了聚合物形成，以使ARC涂布被以一高方向性方式蚀刻而对氧化物有选择性。输入氧气会产生气体的一氧化碳加上水蒸汽。输入氯气则会产生氯碳(chlorocarbon)聚合物的微粒，其沉积在侧壁上以保护侧壁免受横向蚀刻或下削(undercut)。在电浆中氧气对氯气的比率可被修改以对使用的ARC配方提供最大的移除率。同样的氧气对氯气的比率也可以进一步作微调，以形成所需的线宽D1。表一的实验的蚀刻配方具有在O2加Cl2的60sccm输入气流中体积流速30％的O2的特征，其中偏功率约67.5瓦特、压力约6-10mTorr且运作时间约30秒，在这时藉由光谱分析来监测与侦测终点，而光谱分析是使用520nm波长下COn物种的90％-95％峰阈值(threshold)。
从表一可看出O2/Cl2电浆在移除固化的ARC材料上与移除HDP氧化物相较有相当高的选择比，计算下大概是20∶1。因此，O2/Cl2电浆不会伤害露出的HDP氧化物。大约30秒的电浆蚀刻运作可移除约1370埃的硬化ARC材料，而如果在全部30秒期间有露出的HDP氧化物，则只会丧失70埃露出的HDP氧化物。
从表一更可看出如果有氮化硅外罩保护附近的氧化物表面，则O2/Cl2电浆对于ARC更有选择性。氮化硅因此被用来在蚀刻腐蚀必须降至最低的部位中作为有效对抗O2加上Cl2电浆的蚀刻阻障(barrier)。硬化的光阻材料在成分上倾向很类似于硬化ARC。而即使这样，仍可修改O2加Cl2电浆，以提供某些程度的选择比(2∶1的比率)相对于PR来优先去除ARC。因此，可用两倍厚或是更厚的图案化PR层来选择性保护涂有ARC的芯片的所需部位，而O2+Cl2电浆则将被用来在芯片的为保护或无遮蔽部位形成屏蔽。
从表一还可看出O2/Cl2电浆对于每个测试芯片的直径的ARC的移除提供了绝佳的均匀度(uniformity)。因此，O2/Cl2电浆非常适合提供均匀的大量制造结果。由于氧化物的低蚀刻率，可忽略在整片芯片HDP去除上较小的均匀效果。
从上述包含物理轰击要素或化学聚合物沉积要素的机制而得到效果可被扩大或减低，以形成具有所需轮廓、高均匀度与高选择比的ARC屏蔽。可藉由调整在O2和Cl2之间的电浆组成与蚀刻期间的偏功率来修改屏蔽轮廓与蚀刻选择比，藉以保护下面的硅基底和沟渠隔离填入物。尤其，屏蔽线宽D1应该被充分修改，以等同于或稍大于牺牲氧化物318的深度H1而适于预定的应用。
在一实例中，一个以光学侦测高度H3a底部墙壁360a开口的终点侦测***停止蚀刻步骤302。光学***是利用ARC层360是吸收光而在透明牺牲氧化物318下的硅321a是反射的事实。因此，当蚀刻制程破坏墙壁内的ARC时，可以反射比(reflectance)的转变发出讯号。如上述在另一实例中，可用某些反应种物的光谱分析来侦测终点。ARC蚀刻电浆之后被立刻关掉并留下部分邻接侧壁的ARC，以形成如图3B与图3C所示的屏蔽330。
当回蚀刻302在适当时间被终止时，抗蚀刻带被留在原处而覆盖住图3B所示的隔离转角。接着等向地去除牺牲氧化层而不会在沟渠隔离介电质中有不利的侧壁裂口形成。
请参阅图3B所示，概要地显示依照本发明所揭露的一种在制造STI结构的一状态303的剖面图。更为具体地，图3B显示屏蔽330形成之后，开始牺牲氧化层318的等向性湿式蚀刻。抗蚀刻的屏蔽330已被均匀提供在每一芯片的隔离转角部位350中，以便保护隔离转角350不被预定的蚀刻剂(例如稀释成100∶1的HF溶液)侵蚀。
屏蔽垂直延伸到或是几乎接近顶填入物转角323，以保护形成顶填入物转角32 3的至少一墙壁不被预定的蚀刻剂317侵蚀。如图3C所示的状态304，D1线宽(如屏蔽的底部宽度)已保护在转角350的隔离沟渠填入物侧壁不被蚀刻剂317实际伤害。屏蔽330也可使顶填入物转角323的锐利(sharpness)免于被蚀刻剂317钝化(圆角化)。
抗蚀刻的屏蔽330可由相对的固体有机材料构成，例如具有通式CxHyNz的材料，其中x大于0、x+y+z＝1，且y与z其中至少一个是大于0的。可使用各种各样的抗蚀刻材料。还可用上述不同方法来沉积与尖锐化抗蚀刻材料。经由在此揭露的技术一般是令人满意的是不贵且一致的方法来沉积抗蚀刻材料、均匀地且可控制成形屏蔽而不伤害邻接结构的方法，以及有在利用屏蔽控制等向性蚀刻(317)的流动后将其移除的方法。屏蔽的可控制成形包括控制屏蔽线宽D1，而线宽的功能将在后面解释。
每个抗蚀刻屏蔽330在屏蔽底部可(在x方向上)横向延伸至少与其相对的沟渠填入物(320a、320b)的垂直个别侧壁321相隔的预定限宽D1。预定限宽D1应够大以便延缓预定的等向性蚀刻剂317(例如稀释的湿式HF溶液)穿过牺牲氧化物318横向毁坏(x方向)，并藉以移除在屏蔽底部下的牺牲氧化物，进而在牺牲氧化物的垂直厚度(H1)的大部分部位也被蚀刻剂317(在z方向)垂直毁坏之前到达其相应沟渠填入物(如HDP氧化物)的垂直个别侧壁321。D1不应该太大，而阻挡蚀刻剂317移除屏蔽下的牺牲氧化物。除此之外，D1距离是在蚀刻剂317已经具有希望移除牺牲氧化层318的所有H1垂直厚度之前，用来避免蚀刻剂在沟渠填入物320a、320b中引起侧壁沟。因为H1可改变，所以能够微调D1距离的大小至令人满意的。
较为具体地，在图3B中处理的等向性蚀刻制程317可被视为具有两个或更多的次制程。第一，次制程的317a是在一预定的第一速率下在牺牲氧化层318的H1厚度之间(在z方向)作垂直蚀刻。第二，次制程的317b通常是在和预定的第一速率相同的蚀刻率下在屏蔽底部并在牺牲氧化层318D1线宽距离之间往隔离转角350(在x方向)作横向蚀刻。
如果第一距离D1几乎是等同于或大于牺牲氧化物的厚度大小H1，那么在第二蚀刻次制程317b之前，预定的等向性蚀刻剂317将实质去除牺牲氧化层318，而在沟渠填入物(320a)的侧壁321内有侵蚀的机会。因此，以D1距离适当地设计，可保护沟渠填入物侧壁321免于被预定的蚀刻剂317(例如稀释的湿式HF溶液)侵蚀，同时能去除牺牲氧化层318。
应知当第一蚀刻次制程317a已经过足够的时间去除牺牲氧化层318时，蚀刻次制程317a-317b可藉由例如使用适当的冲洗(如去离子水)而适时终止。在等向性蚀刻317的停止前，如果需要其它结果，则可调整蚀刻的时间。在图3B右侧显示每个次制程317b’已经进行一定量且已部分侵蚀屏蔽330下方。
请参阅图3C所示，概要地显示一种在制造STI结构300的一状态304的剖面图。更为具体地，图3C显示牺牲氧化层318的等向性湿式蚀刻的结束。在状态304中，抗蚀刻屏蔽330已经保护沟渠填入物侧壁321，免于被用以去除牺牲氧化物318的等向性蚀刻制程伤害。回火的AA硅区域312a现在被暴露出来，并准备热氧化产生闸极氧化层(例如图1A的GOX 130)且不会有热氧化物形成在裂口中(请见图2C的212d作为比较)。
请参阅图3D所示，显示在屏蔽已被去除后的一种在制造STI结构300的一状态305的剖面图。可同时使用热氧化成长闸极氧化物的成长气体灰化保护屏蔽330。或者，保护屏蔽330可选择性地被去除，甚至是在等向性蚀刻制程317已经完成牺牲氧化物318的去除前。
请参阅图3E所示，显示在闸极氧化物382与闸极电极390的形成后的一种在制造STI结构300的一状态306的剖面图。
请参阅图4所示，是一种三维图，其显示一个控制范围的实验的结果，而这个实验是在有1300埃ARC均匀地沉积在700埃的沟渠填入物台阶上的情形下施行，且其中牺牲氧化物厚度(H1)预计约275nm(2750埃)。已知可利用在60sccm流入物中的氧气百分比与反应器偏功率其中之一或全部来控制D1线宽，几乎在D1于245nm与300m之间的范围内为直线，且氧气百分比在26％与34％之间、偏功率在50瓦特与85瓦特之间。图4显示对于245nm与300nm间的每一个所需D1大小有％O2与偏功率的次范围(subrange)，以制造所需的D1大小。因此，考虑到大量生产的限制，制程设计者可选择合适的％O2与偏功率以达到所需的D1。
藉由进一步实验，已知可自动化回蚀刻机器的安装，以提供所需D1尺寸因应预定或测量的H1值以及/或是因应预定或测量的H3a、H3b、H3c值。依照本发明所揭露的回蚀刻工具或制程(302)因此可包括计算机的使用来完成％02与偏功率的自动设定，以达到计算机决定或其它具体指定的D1尺寸。一种计算机可读媒体或其它形式的软件产品或机械可指示(instructable)工具(包括硬盘、光驱、闪存、在网络上的制造指示讯号的下载以及/或是类似的软件产品，但并不以此为限)均可用于指示一个可指示机械(例如电浆蚀刻器)，以实现这种自动化活动。就其本身而论，用可指示机械来实现，以及/或是提供适于使可指示电浆蚀刻机械实现揭露的蚀刻步骤302的一种软件都在本发明揭露的范围内。用可指示机械来实现，以及/或是提供适于使可指示旋涂工具来调整ARC或其它旋涂屏蔽材料的黏性与/或其余特性，以便如图3A达到几乎一致的涂层也都是在本发明揭露的范围内。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (16)

1、一种制造半导体组件的方法，其特征在于其包括：
于一基底上提供一氧化硅层；
在该基底中提供一沟渠，该沟渠与该基底的表面的相交处形成一转角；
提供一介电质，以填满该沟渠到高于该氧化硅层的一高度；
在该介电质与该氧化硅层上共形地提供一抗反射涂层；以及
以含有O2与Cl2的一电浆蚀刻该抗反射涂层，以形成对准于该介电质的一侧壁的一抗反射涂层屏蔽，该抗反射涂层屏蔽在后续湿式蚀刻期间保护接近该转角的该介电质免于该后续湿式蚀刻期间造成的损失。
2、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的氧化硅层的一厚度在100埃至300埃之间。
3、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的氧化硅层藉由氧化单晶硅而热氧化成长的。
4、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的介电质是藉由高密度电浆化学气相沉积所供应的。
5、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的介电质高于该氧化硅层的一顶面700埃至800埃之间。
6、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的抗反射涂层在该氧化硅层上具有在1200埃至1400埃之间的一厚度。
7、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的抗反射涂层在该介电质上具有在1200埃至1400埃之间的一厚度。
8、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的抗反射涂层是由具有分子式CxHyNz的一有机化合物所构成，其中x大于0，且y与z其中至少一个是大于0的。
9、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的电浆中的O2的体积百分比在2 5％至35％的范围内。
10、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的基底被施以偏功率在50瓦特至85瓦特的范围内的一偏压。
11、根据权利要求1所述的制造半导体组件的方法，其特征在于其更包括：
以一湿式蚀刻剂去除该氧化硅层；
去除该抗反射涂层屏蔽；
在该基底上提供一闸极氧化物；以及
在该闸极氧化物上提供一闸极电极。
12、根据权利要求11所述的制造半导体组件的方法，其特征在于其中所述的抗反射涂层屏蔽是用一氧电浆去除的。
13、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的抗反射涂层屏蔽包括一宽度邻近该氧化硅层。
14、根据权利要求13所述的制造半导体组件的方法，其特征在于其中所述的宽度至少与该氧化硅层的厚度一样宽。
15、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的电浆含有一预选比例的O2与Cl2。
16、根据权利要求1所述的制造半导体组件的方法，其特征在于其中所述的电浆在一预选偏功率下蚀刻该抗反射涂层。
CNB2005100661734A 2004-06-25 2005-04-21 制造半导体元件的方法 Expired - Fee Related CN1327504C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/877,591 2004-06-25
US10/877,591 US7037792B2 (en) 2004-06-25 2004-06-25 Formation of removable shroud by anisotropic plasma etch

Publications (2)

Publication Number Publication Date
CN1713366A CN1713366A (zh) 2005-12-28
CN1327504C true CN1327504C (zh) 2007-07-18

Family

ID=35506426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100661734A Expired - Fee Related CN1327504C (zh) 2004-06-25 2005-04-21 制造半导体元件的方法

Country Status (3)

Country Link
US (1) US7037792B2 (zh)
CN (1) CN1327504C (zh)
TW (1) TWI281214B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615570B1 (ko) * 2004-07-05 2006-08-25 삼성전자주식회사 둥근 활성코너를 갖는 리세스 채널 모스 트랜지스터의제조방법
EP1956442A4 (en) * 2005-11-30 2010-02-03 Konica Minolta Business Tech INTERMEDIATE TRANSFER MEMBER, PROCESS FOR ITS MANUFACTURE AND PICTURE GENERATING DEVICE
KR100707217B1 (ko) * 2006-05-26 2007-04-13 삼성전자주식회사 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 및 그 제조 방법
KR20080035211A (ko) 2006-10-18 2008-04-23 삼성전자주식회사 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
CN102569162A (zh) * 2010-12-22 2012-07-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN102456609B (zh) * 2011-09-08 2015-06-24 上海华力微电子有限公司 一种利用侧向边墙技术提高sti凹陷区特性的方法
US11302776B1 (en) 2021-05-31 2022-04-12 Genesic Semiconductor Inc. Method and manufacture of robust, high-performance devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1079426A1 (en) * 1999-08-16 2001-02-28 Applied Materials, Inc. Integration scheme using selfplanarized dielectric layer for shallow trench isolation (STI)
US6337262B1 (en) * 2000-03-06 2002-01-08 Chartered Semiconductor Manufacturing Ltd. Self aligned T-top gate process integration
JP2002343964A (ja) * 2001-05-18 2002-11-29 Denso Corp 半導体装置及びその製造方法
CN1384976A (zh) * 1999-11-02 2002-12-11 皇家菲利浦电子有限公司 利用绝缘衬垫防止窄器件中的阈值电压的滚降
CN1499604A (zh) * 2002-11-11 2004-05-26 南亚科技股份有限公司 具有边角保护层的浅沟槽隔离区制造程序

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167890A (ja) * 1997-08-22 1999-03-09 Sharp Corp 半導体装置の製造方法
DE10226603A1 (de) * 2002-06-14 2004-01-08 Infineon Technologies Ag Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1079426A1 (en) * 1999-08-16 2001-02-28 Applied Materials, Inc. Integration scheme using selfplanarized dielectric layer for shallow trench isolation (STI)
CN1384976A (zh) * 1999-11-02 2002-12-11 皇家菲利浦电子有限公司 利用绝缘衬垫防止窄器件中的阈值电压的滚降
US6337262B1 (en) * 2000-03-06 2002-01-08 Chartered Semiconductor Manufacturing Ltd. Self aligned T-top gate process integration
JP2002343964A (ja) * 2001-05-18 2002-11-29 Denso Corp 半導体装置及びその製造方法
CN1499604A (zh) * 2002-11-11 2004-05-26 南亚科技股份有限公司 具有边角保护层的浅沟槽隔离区制造程序

Also Published As

Publication number Publication date
TWI281214B (en) 2007-05-11
US20050287762A1 (en) 2005-12-29
CN1713366A (zh) 2005-12-28
US7037792B2 (en) 2006-05-02
TW200601460A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
CN1327504C (zh) 制造半导体元件的方法
US6746936B1 (en) Method for forming isolation film for semiconductor devices
KR100292616B1 (ko) 트렌치격리의제조방법
US6066545A (en) Birdsbeak encroachment using combination of wet and dry etch for isolation nitride
US5753561A (en) Method for making shallow trench isolation structure having rounded corners
US5262346A (en) Nitride polish stop for forming SOI wafers
US6890859B1 (en) Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
US6159822A (en) Self-planarized shallow trench isolation
US20030119259A1 (en) Method of forming a self-aligned floating gate in flash memory cell
US6599813B2 (en) Method of forming shallow trench isolation for thin silicon-on-insulator substrates
US5874345A (en) Method for planarizing TEOS SiO2 filled shallow isolation trenches
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US6593241B1 (en) Method of planarizing a semiconductor device using a high density plasma system
US10957550B2 (en) Semiconductor structure and formation method thereof
US6071793A (en) Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
US6828213B2 (en) Method to improve STI nano gap fill and moat nitride pull back
JP2009147104A (ja) 使用済み半導体ウエハ又は基板の再生方法
CN100468698C (zh) 半导体器件的制造方法
CN102074495B (zh) Sti的形成方法
US6175144B1 (en) Advanced isolation structure for high density semiconductor devices
US6806200B2 (en) Method of improving etch uniformity in deep silicon etching
US20010046750A1 (en) Method for manufacturing semiconductor device having a STI structure
US6503813B1 (en) Method and structure for forming a trench in a semiconductor substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718