CN1499604A - 具有边角保护层的浅沟槽隔离区制造程序 - Google Patents
具有边角保护层的浅沟槽隔离区制造程序 Download PDFInfo
- Publication number
- CN1499604A CN1499604A CNA021503915A CN02150391A CN1499604A CN 1499604 A CN1499604 A CN 1499604A CN A021503915 A CNA021503915 A CN A021503915A CN 02150391 A CN02150391 A CN 02150391A CN 1499604 A CN1499604 A CN 1499604A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- opening
- channel isolation
- shallow channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种具有边角保护层的浅沟槽隔离区制造程序，包括下列步骤：在半导体基底上依序形成垫绝缘层和掩膜层；形成开口以露出半导体基底；蚀刻开口内两侧的垫绝缘层，去除邻接开口的部分垫绝缘层；蚀刻掩膜层，去除开口两侧一预定宽度的掩膜层并于开口两侧形成一底切区域；形成位于开口内的该底切区域内及掩膜层侧壁上的保护层；蚀刻半导体基底，于半导体基底中形成沟槽；形成位于沟槽及开口内的浅沟槽隔离区；去除掩膜层，并去除掩膜层侧壁上的保护层；以及去除该垫绝缘层并留下底切区域的保护层，作为浅沟槽隔离区的边角保护层。
Description
技术领域
本发明涉及一种芯片制造过程中浅沟槽隔离区(shallow trench isolation)的制造程序，特别是有关于一种具有边角保护层(corner protection layer)的浅沟槽隔离区制造程序。
背景技术
近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已由次微米(sub-micron)进入了四分之一微米(quarter-micron)甚或更细微尺寸的范围。而无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须做适当地绝缘或隔离，方可得到良好的元件性质。这方面的技术一般称为元件隔离技术(device isolation technology)，其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的元件。
在各种元件隔离技术中，局部硅氧化方法(LOCOS)和浅沟槽隔离区制造程序是最常被采用的两种技术，尤其后者因具有隔离区域小和完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。
传统的浅沟槽隔离区的制造程序，如图1A至图1D所绘示的制造流程剖面图。
首先请参照图1A，在一硅基底10表面上，以热氧化程序(thermaloxidation)形成垫氧化层(pad oxide)12，并以CVD法沉积氮化硅层14于垫氧化层12上。接着，涂布一光阻层16于氮化硅层14上，并以微影(photolithography)程序定义其图案，露出欲形成元件隔离区的部分。利用此光阻层16当作掩膜，依序蚀刻氮化硅层14和垫氧化层12。
接着请参见图1B，利用适当溶液去除光阻层16后，以氮化硅层14和垫氧化层12当作掩膜，蚀刻硅基底10，以于其中形成沟槽20，用以定义元件的主动区(active region)。之后进行一热氧化程序，以在沟槽20的底部和侧壁上成长一薄的二氧化硅当作衬氧化层(lining oxide layer)24。然而，因为在氧化生成二氧化硅时，应力会集中在曲率半径小的区域，而沟槽20的角落22为一曲率半径小的尖角，所以氧化硅在沟槽20角落22的成长速度较慢，使得所形成的衬氧化层24在沟槽20角落22的厚度为较薄。
接着，进行化学气相沉积程序，例如使用O3和TEOS当作反应物形成氧化层26，使其填满沟槽20并覆盖在氮化硅层14表面上。
接下来，如图1C所示，进行一化学性机械研磨程序，去除氧化层26高出氮化硅层14表面的部分，以形成表面平坦的浅沟槽隔离区26a。之后，以适当蚀刻方法依序去除氮化硅层14和垫氧化层12，便完成浅沟槽隔离制造程序，得到如图1D所示的构造。
由于浅沟槽隔离区26a和垫氧化层12的性质相近，因此当以蚀刻液浸泡(dip)去除垫氧化层12时，不可避免地也会侵蚀到元件隔离区26a，而使沟槽20角落22暴露出来，并在沟槽20角落22旁边造成凹陷30。
因此，后续形成闸极氧化层和闸极导电层时，沉积于凹陷30处的导电层不易去除，而易造成相邻的晶体管间的短路。此外，由于沟槽20角落22的闸极氧化层较其他地方薄，因而形成一寄生的晶体管，此种现象相当于两个具有不同厚度的闸极氧化层的晶体管并联。当电流通过此寄生晶体管时，由于沟槽20角落22的曲率半径小，会造成电场的集中，而导致穿遂电流(Fowler-Nordheim current)增加，使角落22处的闸极氧化层的绝缘性质变差，因而造成不正常的元件性质，例如使Id与Vg的I-V曲线中产生双峰(doublehump)的扭曲现象(kink effect)。
发明内容
有鉴于此，本发明的主要目的是提供一种具有边角保护层的浅沟槽隔离区制造程序，以保护浅沟槽隔离区的边角，避免上述边角凹陷的情况发生。
本发明的另一目的是提供一种可以避免在浅沟槽角落形成寄生晶体管的浅沟槽隔离区的制造程序。
本发明的又一目的是提供一种可以避免相邻的晶体管间发生短路的浅沟槽隔离区的制造程序。
因此，为了实现上述目的，本发明提供一种具有边角保护层的浅沟槽隔离区制造程序，包括下列步骤：
在一半导体基底上依序形成一垫绝缘层和一掩膜层；将垫绝缘层和掩膜层图案化并形成开口以露出半导体基底；蚀刻开口内两侧的垫绝缘层，去除邻接开口的部分垫绝缘层；蚀刻掩膜层，去除开口两侧一预定宽度的掩膜层并于开口两侧形成一底切区域；形成一位于开口内的该底切区域内及掩膜层侧壁上的保护层；以上述图案化的掩膜层与垫绝缘层以及保护层为蚀刻掩膜，蚀刻半导体基底，于半导体基底中形成一沟槽；形成一位于沟槽及开口内的浅沟槽隔离区；去除掩膜层，并去除掩膜层侧壁上的保护层；以及去除该垫绝缘层并留下底切区域的保护层，作为浅沟槽隔离区的边角保护层。
本发明的有益效果是，由于在浅沟槽隔离区的两侧留下一边角保护层以保护浅沟槽隔离区两侧边角，在去除掩膜层与垫氧化层的过程中，使得邻近浅沟槽隔离区两侧边角的衬氧化层免于受到蚀刻化学品的伤害，不会有凹陷结构产生。对于后续所形成的导电材质时也不会造成如凹陷结构的空间障碍。再者，后续所形成的闸极氧化层的厚度也较均匀，且因为浅沟槽隔离区的两边角已受边角保护层保护，不会有电场集中于此区域的现象发生。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1D是现有的浅沟槽隔离区的制造流程剖面图；
图2A至图2D是根据本发明一较佳实施例的具有边角保护层的浅沟槽隔离区制造流程剖面图。
具体实施方式
图2A至图2D是绘示根据本发明一较佳实施例的具有边角保护层的浅沟槽隔离区制造流程剖面图。
首先如图2A所示，提供一半导体基底，例如是硅基底100，在硅基底100表面依序形成垫绝缘层(例如是垫氧化层120)和掩膜层140，其中垫氧化层120的形成方法比如是热氧化法(thermal Oxidation)或是化学气相沉积法，较佳的是热氧化法，掩膜层140的材质比如是氮化硅，其形成方法比如是化学气相沉积法。接着，在掩膜层140表面上涂布一光阻层160，并进行适当的微影制造程序定义出所需的光阻图案，并利用图案化的光阻层160当作掩膜，对掩膜层140和垫氧化层120进行一非等向性地蚀刻程序，例如是反应性离子蚀刻(RIE)程序，以将光阻层160的图案转移至掩膜层140和垫氧化层120中，以形成位于掩膜层140和垫氧化层120中内的开口500，此开口500的范围大致为元件隔离区的范围。然后，再以适当溶液或干式蚀刻程序去除光阻层160。
接着如图2B所示，进行以下的湿式处理步骤，此湿式处理步骤包括先使用湿蚀刻化学品如氢氟酸溶液(HF(aq)蚀刻以去除邻接开口500水平宽度约250～350埃的部分垫氧化层120后，接着再使用一湿蚀刻化学品如热磷酸溶液(hot H3PO4(aq)蚀刻掩膜层140，并移除开口500两侧宽度约150～250埃的部分掩膜层140，并于开口500内两侧邻近垫氧化层120的掩膜层140部分更蚀刻形成了一底切区域180。接着利用低压化学气相沉积法(LPCVD)沉积一顺应性的保护层材料200于掩膜层140上及开口500内并填入上述的底切区域180内，其材质为氮氧化硅(Oxynitride)。
接着如图2C所示，回蚀此保护层材料200，最后形成由位于底切区域180内的水平部份保护层200a及贴覆于开口500侧壁掩膜层140上的垂直部份保护层200b组成的保护层；其水平部份200a厚度介于200～400埃，垂直部份200b其宽度介于150～250埃。
接着以掩膜层140、垫氧化层120及上述的保护层(即为垂直部份200b及水平部份200a所组成)当作蚀刻掩膜以蚀刻硅基底100，并于其中形成沟槽220，之后进行一热氧化程序，以在沟槽220的底部和侧壁上成长一薄二氧化硅当作衬氧化层(lining oxide layer)240。接着沉积一绝缘层260于掩膜层140上并沟填(gap fill)于开口500内及沟槽220内的衬氧化层240上，其方法比如为高密度电浆化学气相沉积法(HDP CVD)，其材质比如为二氧化硅，并接着进行一化学性机械研磨程序，去除掩膜层140上多余的绝缘层260材料，以形成位于沟槽220与开口500内的浅沟槽隔离区260a，以作为元件间的隔离结构。
如图2D所示，接着以适当蚀刻方法依序去除掩膜层140和垫氧化层120，便完成浅沟槽隔离制造程序，并于浅沟槽隔离区260a的两侧留下一水平保护层200c以作为保护浅沟槽隔离区260a两侧边角的边角保护层，并使浅沟槽隔离区260a两侧边角旁的衬氧化层(lining oxide layer)240于上述去除掩膜层140和垫氧化层120的过程中，不会受到伤害一而产生凹陷结构，最后得到如图2D所示的构造，而完成依据本发明的具有边角保护层的浅沟挡隔离区制造程序。
值得注意地，在上述去除掩膜层140和垫氧化层120以形成具有边角保护层的浅沟槽隔离区260a的过程中，其中，首先去除掩膜层140的方法，例如是以热磷酸溶液(hot H3PO4(aq)作为蚀刻化学品的湿蚀刻法，于本发明中是利用保护层200材料(此处为氮氧化硅)对于热磷酸溶液的蚀刻率低于掩膜层140材料(此处为氮化硅)对于热磷酸溶液的蚀刻率，在去除掩膜层140时，也同时地去除部份浅沟槽隔离区260a两侧的所露出的垂直保护层200b及部份位于底切区域180内的水平保护层200a。
而在接着去除垫氧化层120的过程中，例如是利用以氢氟酸溶液(HF(aq))作为蚀刻化学品的湿蚀刻法，在本发明中是利用形成水平保护层200a的材料(此处为氮氧化硅)对于氢氟酸溶液的蚀刻率低于垫氧化层120材料(此处为二氧化硅)对于氢氟酸溶液的蚀刻率，在去除垫氧化层120时，也同时地去除部份浅沟槽隔离区260a两侧剩余的水平保护层200a材料，最后在浅沟槽隔离区260a的两侧留下一边角保护层200c以保护浅沟槽隔离区260a两侧边角，在上述去除掩膜层140与垫氧化层120的过程中，使得邻近浅沟槽隔离区260a两侧边角的衬氧化层240免于受到蚀刻化学品的伤害，不会有凹陷结构产生。对于后续所形成的导电材质时也不会造成如凹陷结构的空间障碍。再者，后续所形成的闸极氧化层的厚度也较均匀，且因为浅沟槽隔离区260a的两边角已受边角保护层200c保护，不会有电场集中于此区域的现象发生。
虽然本发明以较佳实施例揭露如上，但是并非用以限定本发明，本技术领域的普通技术人员，在不脱离本发明的精神和范围内，所做出的等效变换，均包含在本发明的专利范围内。
Claims (15)
1.一种具有边角保护层的浅沟槽隔离区制造程序，其特征在于，包括以下步骤：
在一半导体基底上依序形成一垫绝缘层和一掩膜层；
将该垫绝缘层和该掩膜层图案化并形成开口以露出该半导体基底；
蚀刻该开口内两侧的该垫绝缘层，去除邻接该开口的部分垫绝缘层；
蚀刻该掩膜层，去除该开口两侧一预定宽度的该掩膜层并于该开口两侧形成一底切区域；
形成一位于该开口内的该底切区域内及该掩膜层侧壁上的保护层；
以上述图案化的该掩膜层与该垫绝缘层以及该保护层为蚀刻掩膜，蚀刻该半导体基底，于该半导体基底中形成一沟槽；
形成一位于该沟槽及该开口内的浅沟槽隔离区；
去除该掩膜层，并去除掩膜层侧壁上的该保护层；以及
去除该垫绝缘层并留下该底切区域的保护层，作为该浅沟槽隔离区的边角保护层。
2.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，形成一位于该开口内的该底切区域内及该掩膜层侧壁上的保护层，还包括以下步骤；
沉积一顺应性的保护层材料于该掩膜层上及该开口内并填入该底切区域内；以及
回蚀刻该保护层材料，以留下位于该底切区域内及贴覆于该开口区内两侧该掩膜层侧壁上的保护层。
3.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的形成一位于该沟槽及该开口内的浅沟槽隔离区，还包括下列步骤：
形成一衬氧化层于该沟槽内；
沉积一绝缘层材料于该掩膜层与该开口内并沟填于该沟槽内的该衬氧化层上；以及
进行一平坦化程序，以去除该掩膜层上方多余的该绝缘层材料而形成一位于该沟槽及该开口内的绝缘层作为隔离元件用的浅沟槽隔离区。
4.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的形成该衬氧化层的方法为热氧化法。
5.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的垫绝缘层材质为二氧化硅。
6.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的掩膜层材质为氮化硅。
7.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的去除该开口两侧一预定宽度的该掩膜层，该预定宽度介于150～250埃。
8.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的保护层材质为氮氧化硅。
9.如权利要求2所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的沉积该顺应性的保护层材料的方法为低压化学气相沉积法。
10.如权利要求3所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的绝缘层材质为二氧化硅。
11.如权利要求3所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的沉积该绝缘层的方法为高密度电浆化学气相沉积法。
12.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的蚀刻该开口内两侧的该垫绝缘层以去除邻接该开口的部分垫绝缘层的方法为湿蚀刻法。
13.如权利要求12所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的湿蚀刻法所使用的蚀刻化学品为氢氟酸溶液。
14.如权利要求1所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的蚀刻该掩膜层，去除该开口两侧一预定宽度的该掩膜层并于该开口两侧形成一底切区域的方法为湿蚀刻法。
15.如权利要求14所述的具有边角保护层的浅沟槽隔离区制造程序，其特征在于，所述的湿蚀刻法所使用的蚀刻化学品为热磷酸溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02150391 CN1258813C (zh) | 2002-11-11 | 2002-11-11 | 具有边角保护层的浅沟槽隔离区制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02150391 CN1258813C (zh) | 2002-11-11 | 2002-11-11 | 具有边角保护层的浅沟槽隔离区制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1499604A true CN1499604A (zh) | 2004-05-26 |
| CN1258813C CN1258813C (zh) | 2006-06-07 |
Family
ID=34233951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02150391 Expired - Lifetime CN1258813C (zh) | 2002-11-11 | 2002-11-11 | 具有边角保护层的浅沟槽隔离区制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1258813C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327504C (zh) * | 2004-06-25 | 2007-07-18 | 茂德科技股份有限公司 | 制造半导体元件的方法 |
| CN102456606A (zh) * | 2010-10-19 | 2012-05-16 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构形成方法 |
| CN113192841A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
-
2002
- 2002-11-11 CN CN 02150391 patent/CN1258813C/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327504C (zh) * | 2004-06-25 | 2007-07-18 | 茂德科技股份有限公司 | 制造半导体元件的方法 |
| CN102456606A (zh) * | 2010-10-19 | 2012-05-16 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构形成方法 |
| CN113192841A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN113192841B (zh) * | 2021-04-27 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1258813C (zh) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| US6103619A (en) | Method of forming a dual damascene structure on a semiconductor wafer | |
| KR20020077073A (ko) | 트렌치 분리 구조의 형성 방법 및 반도체 장치 | |
| US5895254A (en) | Method of manufacturing shallow trench isolation structure | |
| KR20020011257A (ko) | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 | |
| KR100278464B1 (ko) | 실리콘층의 에칭 방법 | |
| US6346482B2 (en) | Semiconductor device having an improved contact structure and a manufacturing method thereof | |
| CN1875482A (zh) | 制造鳍型场效应晶体管的方法 | |
| US20040053490A1 (en) | Semiconductor device manufacturing method | |
| US5869403A (en) | Semiconductor processing methods of forming a contact opening to a semiconductor substrate | |
| EP1221176B1 (en) | Method of etching a layer using sacrificial elements | |
| EP0632495A2 (en) | Method of forming micro-trench isolation regions in the fabrication of semiconductor devices | |
| CN1258813C (zh) | 具有边角保护层的浅沟槽隔离区制造方法 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| CN1825557A (zh) | 减小浅沟槽隔离中边沟深度的方法 | |
| KR100490299B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100591150B1 (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| KR100540481B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| CN1260803C (zh) | 一种浅沟槽的形成方法 | |
| KR100300866B1 (ko) | 반도체 메모리 소자의 캐패시터 하부전극 형성 방법 | |
| KR100358046B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060607 |
|
| CX01 | Expiry of patent term |