CN102074495B - Sti的形成方法 - Google Patents
Sti的形成方法 Download PDFInfo
- Publication number
- CN102074495B CN102074495B CN 200910199227 CN200910199227A CN102074495B CN 102074495 B CN102074495 B CN 102074495B CN 200910199227 CN200910199227 CN 200910199227 CN 200910199227 A CN200910199227 A CN 200910199227A CN 102074495 B CN102074495 B CN 102074495B
- Authority
- CN
- China
- Prior art keywords
- etching
- barrier layer
- opening
- semiconductor
- sti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种STI的形成方法，包括步骤：提供半导体基底，半导体基底上具有刻蚀阻挡层，在所述刻蚀阻挡层上具有光掩膜图形；利用光掩膜图形做掩膜，对所述刻蚀阻挡层进行第一刻蚀，从而在刻蚀阻挡层形成V型第一开口；利用光掩膜图形做掩膜，沿所述第一开口对所述刻蚀阻挡层进行第二刻蚀，直到露出半导体基底，形成和第一开口贯通的V型第二开口，所述第二开口侧壁的倾斜角小于第一开口侧壁的倾斜角；利用所述刻蚀阻挡层做掩膜，对所述半导体基底进行刻蚀，从而在半导体基底内形成沟槽；利用绝缘介质填充所述沟槽。本发明减少了形成STI过程中刻蚀阻挡层和半导体基底交界处发生崩裂的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种STI的形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.13μm以下的元件例如CMOS器件中，NMOS晶体管和PMOS晶体管之间的隔离均采用STI(浅沟槽隔离)工艺形成。
传统的STI的形成方法通常包括下列步骤：首先，提供半导体基底，在半导体基底上形成刻蚀阻挡层；接着，在所述刻蚀阻挡层上形成光掩膜图形，使得所述刻蚀阻挡层的部分区域被暴露；对刻蚀阻挡层及刻蚀阻挡层下层的半导体基底进行刻蚀，在所述刻蚀阻挡层和所述半导体基底中形成V型沟槽；接着，向所述沟槽内填充绝缘介质，形成STI。
例如在文件号为“US6713780B2”的美国专利文献中提供了一种利用多晶硅层做刻蚀阻挡层形成STI的方法，参考图1至图2，包括步骤：在基底10表面形成刻蚀阻挡层20，其为从下到上的氧化物层20a-多晶硅层20b-氮化硅层20c的叠层结构，其中氮化物层20c为硬掩膜层，多晶硅层20b为缓冲层；刻蚀在基底10和刻蚀阻挡层20内形成沟槽30；采用热氧化的方法在沟槽30的侧壁及基底上生长氧化硅层40；向所述沟槽30填充介质50，并去除刻蚀阻挡层20，形成STI。
随着半导体工艺的发展，器件的尺寸越来越小，因此在形成STI时刻蚀阻挡层20也越来越薄。图3是刻蚀阻挡层减薄后利用传统方法刻蚀和刻蚀阻挡层减薄前利用传统方法刻蚀的对比示意图，其中虚线示出了刻蚀阻挡层减薄前的刻蚀结果。参考图3，因为曝光在光刻胶层上的特征尺寸(CD)是固定的，因此如果刻蚀工艺不变，则在刻蚀阻挡层和基底中形成的沟槽的侧壁倾斜度不变，因为刻蚀阻挡层减薄，因此这样刻蚀阻挡层暴露的基底面积将增大，在基底中形成的STI沟槽的CD将增大，这样就不能满足制造工艺的需求。因此传统方法中，为了保证形成的STI沟槽的特征尺寸不变，就需要增大刻蚀阻挡层中V型沟槽侧壁的倾斜程度(使V型沟槽侧壁和底面的夹角减小)，来补偿因为刻蚀阻挡层减薄带来问题。
从图3可以看出，刻蚀阻挡层中沟槽侧壁的倾斜程度增大带来的问题是：由于刻蚀阻挡层中的V型沟槽侧壁的倾斜程度远大于基底中的沟槽侧壁倾斜程度，因此刻蚀阻挡层和基底交界处的沟槽侧壁上出现凸角，如图3所示的虚线圈60处，这样容易在后续工艺中引起刻蚀阻挡层和基底交界的地方崩裂，从而影响后续形成的器件的可靠性。
发明内容
本发明解决的技术问题是减少形成STI过程中刻蚀阻挡层和半导体基底交界处发生崩裂的问题。
为了解决上述问题，本发明提供了一种STI的形成方法，包括步骤：
提供半导体基底，半导体基底上具有刻蚀阻挡层，在所述刻蚀阻挡层上具有光掩膜图形；
利用光掩膜图形做掩膜，对所述刻蚀阻挡层进行第一刻蚀，从而在刻蚀阻挡层中形成V型第一开口；
利用光掩膜图形做掩膜，沿所述第一开口对所述刻蚀阻挡层进行第二刻蚀，直到露出半导体基底，形成和第一开口贯通的V型第二开口，所述第二开口侧壁的倾斜角小于第一开口侧壁的倾斜角；
利用所述刻蚀阻挡层做掩膜，对所述半导体基底进行刻蚀，从而在半导体基底内形成沟槽；
利用绝缘介质填充所述沟槽。
优选的，所述刻蚀阻挡层包括氮化物层。
优选的，所述第一开口的深度为所述刻蚀停止层厚度的1/3至2/3。
优选的，所述第二开口的深度为所述刻蚀停止层厚度的1/3至2/3。
优选的，所述第一刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比大于所述第二刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比。
优选的，所述第一刻蚀的刻蚀气体包括CF4和CH2F2，其中CF4和CH2F2流量比为1∶1至1∶4。
优选的，所述第二刻蚀的刻蚀气体包括CF4和CHF3，其中CF4和CHF3流量比为4∶1至1∶1。
优选的，对半导体基底的刻蚀和第二刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比相同。
优选的，所述半导体基底还包括氧化硅层。
优选的，所述第一开口侧壁的倾斜角度为45度到85度，所述第二开口侧壁和所述沟槽侧壁的倾斜角度为10度到45度。
与现有技术相比，本发明主要具有以下优点：
本发明通过利用将刻蚀刻蚀阻挡层的步骤分为了两步，第一步形成的第一开口侧壁倾斜角大于第二步形成的第二开口侧壁倾斜角，因此和传统技术相比，在光掩膜图形暴露相同尺寸的刻蚀阻挡层，刻蚀阻挡层暴露的半导体基底的区域的CD相同的情况下，本发明使得沟槽侧壁的刻蚀阻挡层和半导体基底的交界处凸角较小。因此这样在后续工艺中，例如填充沟槽的化学机械研磨，不容易引起刻蚀阻挡层和基底交界的地方崩裂，从而提高了后续形成的器件的可靠性。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图2为现有的一种STI形成方法的示意图；
图3是刻蚀阻挡层减薄后利用传统方法刻蚀和刻蚀阻挡层减薄前利用传统方法刻蚀的对比示意图；
图4为本发明的STI形成方法的流程图；
图5至图8为本发明的STI形成方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图4为本发明的STI形成方法的流程图；图5至图8为本发明的STI形成方法的示意图。下面结合图4至图8对本发明的STI形成方法进行说明，包括下列步骤：
S10：提供半导体基底，半导体基底上具有刻蚀阻挡层，在所述刻蚀阻挡层上具有光掩膜图形。
参考图5，具体的，半导体基底110可以是单晶、多晶或非晶结构的硅、或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成半导体基底110的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
在一种优选实现方式中，所述半导体基底110包括衬底110a和位于衬底110a上的氧化硅层110b，所述氧化硅层110b为利用热氧化生长的方式形成的，其结构致密，可以在形成刻蚀阻挡层的步骤中保护其下层的衬底110a。
继续参考图5，在半导体基底110上形成刻蚀阻挡层120，在一具体实现方式中，刻蚀阻挡层120包括氮化物层，例如为氮化物层和其它膜层的叠层结构，或者为氮化物层，其中氮化物可以为氮化硅。例如形成氮化硅层的方法可以为：沉积温度400℃至600℃，例如450℃、500℃、550℃，利用的反应物为：SiH2CL2和NH3，其中SiH2CL2和NH3的流量比为1∶5至1∶10，例如1∶6、1∶7、1∶8、1∶9，形成厚度为800埃至1500埃的氮化硅层。
在刻蚀阻挡层120表面涂布厚度为
的光掩膜层，其可以包括底部抗反射层(BARC)以及位于底部抗反射层(BARC)上的光刻胶层。底部抗反射层和光刻胶层可以利用旋涂(spin on)工艺形成。然后，利用常规光刻工艺例如曝光、显影、清洗等工艺图案化上述光掩膜层，形成光掩膜图形130。
S20：利用光掩膜图形130做掩膜，对所述刻蚀阻挡层120进行第一刻蚀，从而在刻蚀阻挡层中形成V型第一开口。
参考图6，具体的，可以利用容易生成较多聚合物的刻蚀气体，刻蚀气体的氢氟比越大则刻蚀过程中生成的聚合物越多，例如刻蚀气体中氢离子和氟离子的摩尔比大于1。因为生成聚合物较多的气体刻蚀时，会在第一开口120a侧壁上生成较多的聚合物，从而使得V型第一开口120a侧壁倾斜程度较大，也就是第一开口侧壁的倾斜角度(开口侧壁和垂直于底面的夹角)θ1增大，例如为45度到85度。这样可以使得在光掩膜图形130暴露的刻蚀阻挡层120的区域尺寸相同的情况下，在刻蚀阻挡层中形成的开口的底部CD减小。
所述刻蚀可以利用本领域技术人员熟知的方法进行刻蚀，例如利用等离子干法刻蚀。具体包括：选用电感耦合等离子体型刻蚀设备，在刻蚀过程中，例如刻蚀气体包括He以及CF4和CH2F2等含氟气体，CF4和CH2F2流量比为1∶1至1∶4，例如1∶2、1∶3。在反应室内同时通入上述气体，其中氩气He起到稀释刻蚀气体的作用，其流量为100sccm～500sccm。起刻蚀作用的气体中，CF4的流量为10sccm～200sccm；CH2F2的流量为10sccm～100sccm。反应室内将所述气体电离为等离子体的射频功率源的输出功率为100W～1000W，偏置电压源的输出功率为100W～1000W。反应室内的压力设置为5mTorr～20mTorr。上述等离子刻蚀的过程是一种各向异性的刻蚀，刻蚀气体和稀释气体的共同作用使刻蚀后的第一开口120a的侧壁为斜面，并且倾斜角度(开口侧壁和垂直于底面的夹角)较大，第一开口120a的深度可以为刻蚀阻挡层的1/3至2/3。所述刻蚀工艺还可以在其它刻蚀设备中进行，如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
S30：利用光掩膜图形130做掩膜，沿所述第一开口120a对所述刻蚀阻挡层120进行第二刻蚀，直到露出半导体基底，形成和第一开口120a贯通的第二开口120b，所述第二开口120b侧壁的倾斜角小于第一开口120a侧壁的倾斜角。
继续参考图6，具体的，可以利用容易生成较少聚合物的刻蚀气体，例如刻蚀气体中氢离子和氟离子的摩尔比小于1。因为生成聚合物较少的气体刻蚀时，会在第二开口120b侧壁上生成较少的聚合物，从而使得V型第二开口侧壁倾斜程度较小，也就是第二开口120b侧壁的倾斜角θ2减小，从而使第二开口120b的侧壁倾斜角θ2小于第一开口120a的侧壁倾斜角θ1。优选的倾斜角度(开口侧壁和垂直于底面的夹角)为10度到45度。
所述刻蚀可以利用本领域技术人员熟知的方法进行刻蚀，例如利用等离子干法刻蚀。具体包括：选用电感耦合等离子体型刻蚀设备，在刻蚀过程中，例如刻蚀气体可以包括He、N2以及CF4和CHF3等含氟气体，CF4和CHF3流量比为4∶1至1∶1，例如3∶1、2∶1。在一具体实现中，在反应室内同时通入He，其流量为100sccm～500sccm。起刻蚀作用的气体中，CF4的流量为10sccm～200sccm；CHF3的流量为100sccm～200sccm。反应室内将所述气体电离为等离子体的射频功率源的输出功率为100W～1000W；射频偏置功率源的输出功率为100W～1000W，反应室内的压力设置为5mTorr～10mTorr。上述等离子刻蚀的过程是一种各向异性的刻蚀，刻蚀气体和稀释气体的共同作用使刻蚀后的第二开口的侧壁为斜面，优选的倾斜角度为10度到45度。第二开口的深度可以为刻蚀停止层厚度的1/3至2/3。所述刻蚀工艺还可以在其它刻蚀设备中进行，如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
S40：利用所述刻蚀阻挡层做掩膜，对所述半导体基底进行刻蚀，从而在半导体基底内形成沟槽。
参考图7，去除光掩膜图形，利用刻蚀阻挡层做掩膜，对半导体基底进行刻蚀，所述刻蚀可以利用本领域技术人员熟知的方法进行刻蚀，例如利用等离子干法刻蚀。在本实施例中，对半导体基底的刻蚀和第二刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比相同。具体包括：选用电感耦合等离子体型刻蚀设备，在刻蚀过程中，例如刻蚀气体包括Ar以及CF4、C2F6和CHF3等含氟气体。在反应室内同时通入上述气体，其中Ar起到稀释刻蚀气体的作用。起刻蚀作用的气体中，CF4的流量为10sccm～100sccm；C2F6的流量为10sccm～100sccm；CHF3的流量为10sccm～100sccm。反应室内将所述气体电离为等离子体的射频功率源的输出功率为50W～1000W；射频偏置功率源的输出功率为50W～1000W。反应室内的压力设置为5mTorr～20mTorr。上述等离子刻蚀的过程是一种各向异性的刻蚀，刻蚀气体和稀释气体的共同作用使刻蚀后的沟槽110c的侧壁为斜面，沟槽110c的深度可以为2000埃～4000埃。所述刻蚀工艺还可以在其它刻蚀设备中进行，如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
在另一实施例中，也可以不去除光掩膜图形，利用光掩膜图形和刻蚀阻挡层做掩膜。
在本发明中因为将刻蚀刻蚀阻挡层的步骤分为了两步，第一步形成的第一开口侧壁倾斜角大于第二步形成的第二开口侧壁倾斜角，因此和传统技术相比，在光掩膜图形暴露相同尺寸的刻蚀阻挡层，刻蚀阻挡层暴露的半导体基底的区域的CD相同的情况下，本发明使得沟槽侧壁的刻蚀阻挡层和半导体基底的交界处凸角较小。因此这样在后续工艺中，例如填充沟槽的化学机械研磨，不容易引起刻蚀阻挡层和基底交界的地方崩裂，从而提高了后续形成的器件的可靠性。
S50：利用绝缘介质填充沟槽。
参考图8，可以利用HDP-CVD工艺淀积绝缘介质160，绝缘介质材料可以为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃(USG)和正硅酸四乙酯中的一种。然后，利用化学机械研磨(CMP)工艺，对绝缘介质160平坦化，使绝缘介质160上表面为平坦表面。然后，去除所述刻蚀阻挡层，形成STI。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种STI的形成方法，其特征在于，包括步骤：
提供半导体基底，半导体基底上具有刻蚀阻挡层，在所述刻蚀阻挡层上具有光掩膜图形；
利用光掩膜图形做掩膜，对所述刻蚀阻挡层进行第一刻蚀，从而在刻蚀阻挡层中形成V型第一开口，所述第一开口侧壁的倾斜角度为45度到85度；
利用光掩膜图形做掩膜，沿所述第一开口对所述刻蚀阻挡层进行第二刻蚀，直到露出半导体基底，形成和第一开口贯通的V型第二开口，所述第二开口侧壁的倾斜角小于第一开口侧壁的倾斜角，所述第二开口侧壁的倾斜角度为10度到45度；
利用所述刻蚀阻挡层做掩膜，对所述半导体基底进行刻蚀，从而在半导体基底内形成沟槽；
利用绝缘介质填充所述沟槽。
2.根据权利要求1所述的STI的形成方法，其特征在于，所述刻蚀阻挡层包括氮化物层。
3.根据权利要求1所述的STI的形成方法，其特征在于，所述第一开口的深度为所述刻蚀停止层厚度的1/3至2/3。
4.根据权利要求1所述的STI的形成方法，其特征在于，所述第二开口的深度为所述刻蚀停止层厚度的1/3至2/3。
5.根据权利要求1所述的STI的形成方法，其特征在于，所述第一刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比大于所述第二刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比。
6.根据权利要求5所述的STI的形成方法，其特征在于，所述第一刻蚀的刻蚀气体包括CF4和CH2F2，其中CF4和CH2F2流量比为1:1至1:4。
7.根据权利要求5所述的STI的形成方法，其特征在于，所述第二刻蚀的刻蚀气体包括CF4和CHF3，其中CF4和CHF3流量比为4:1至1:1。
8.根据权利要求1所述的STI的形成方法，其特征在于，对半导体基底的刻蚀和第二刻蚀中利用的刻蚀气体中氢离子和氟离子的摩尔比相同。
9.根据权利要求1所述的STI的形成方法，其特征在于，所述半导体基底包括衬底和位于衬底上的氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910199227 CN102074495B (zh) | 2009-11-20 | 2009-11-20 | Sti的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910199227 CN102074495B (zh) | 2009-11-20 | 2009-11-20 | Sti的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102074495A CN102074495A (zh) | 2011-05-25 |
| CN102074495B true CN102074495B (zh) | 2013-10-09 |
Family
ID=44032985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910199227 Expired - Fee Related CN102074495B (zh) | 2009-11-20 | 2009-11-20 | Sti的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102074495B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021924A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法 |
| CN105448704B (zh) * | 2014-09-30 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法 |
| US9613848B2 (en) * | 2015-02-12 | 2017-04-04 | Infineon Technologies Ag | Dielectric structures with negative taper and methods of formation thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101447424A (zh) * | 2007-11-27 | 2009-06-03 | 上海华虹Nec电子有限公司 | Sti结构的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274498B1 (en) * | 1998-09-03 | 2001-08-14 | Micron Technology, Inc. | Methods of forming materials within openings, and method of forming isolation regions |
| US7091105B2 (en) * | 2002-10-28 | 2006-08-15 | Hynix Semiconductor Inc. | Method of forming isolation films in semiconductor devices |
| JP3946724B2 (ja) * | 2004-01-29 | 2007-07-18 | シャープ株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-11-20 CN CN 200910199227 patent/CN102074495B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101447424A (zh) * | 2007-11-27 | 2009-06-03 | 上海华虹Nec电子有限公司 | Sti结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102074495A (zh) | 2011-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| JP4776747B2 (ja) | 半導体素子のコンタクト形成方法 | |
| KR100562674B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| US7229928B2 (en) | Method for processing a layered stack in the production of a semiconductor device | |
| CN103633014A (zh) | 半导体器件制造方法 | |
| CN102074495B (zh) | Sti的形成方法 | |
| CN101290874B (zh) | 浅沟槽隔离的沟槽形成方法和半导体结构 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| CN100517577C (zh) | 半导体器件的栅极制造方法 | |
| CN101996921B (zh) | Sti的形成方法 | |
| CN102054684B (zh) | 半导体结构的形成方法 | |
| CN102376627B (zh) | 接触孔的形成方法 | |
| CN110911342A (zh) | 浅沟槽隔离结构及其制备方法 | |
| US6649486B1 (en) | Method to form shallow trench isolations | |
| CN107968046A (zh) | 一种半导体器件的制造方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| KR20080002061A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| TWI723062B (zh) | 半導體元件結構及其製作方法 | |
| US20070141769A1 (en) | Method of manufacturing flash memory device | |
| WO2023164966A1 (zh) | 一种半导体结构的制备方法及半导体结构 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| CN102044414A (zh) | 半导体结构及其制造方法 | |
| KR100506054B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131009 Termination date: 20191120 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |