CN1319159C - 具有散热片的半导体封装件 - Google Patents

具有散热片的半导体封装件 Download PDF

Info

Publication number
CN1319159C
CN1319159C CNB031213200A CN03121320A CN1319159C CN 1319159 C CN1319159 C CN 1319159C CN B031213200 A CNB031213200 A CN B031213200A CN 03121320 A CN03121320 A CN 03121320A CN 1319159 C CN1319159 C CN 1319159C
Authority
CN
China
Prior art keywords
fin
substrate
chip
semiconductor package
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031213200A
Other languages
English (en)
Other versions
CN1532921A (zh
Inventor
林长甫
普翰屏
萧承旭
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB031213200A priority Critical patent/CN1319159C/zh
Publication of CN1532921A publication Critical patent/CN1532921A/zh
Application granted granted Critical
Publication of CN1319159C publication Critical patent/CN1319159C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有散热片的半导体封装件，是在一基板上接设至少一芯片及一遮覆住该芯片的散热片，该散热片与基板触接的表面上开设有多条凹槽或开孔，使散热片借一敷设在散热片与基板之间、且填入该凹槽或开孔中的胶粘性材料固接在基板上；凹槽或开孔的设置使敷设其中的胶粘性材料能够提供一锚定作用，使散热片稳固地定位在基板上。由于不使用螺栓等固定件，因此基板上无需预留孔洞，故不会影响基板上的电路布局性及输出/输入端(如焊球等)的布设情况；同时，散热片是固接在基板上因而不会造成芯片的裂损。

Description

具有散热片的半导体封装件
技术领域
本发明是关于一种半导体封装件，特别是关于一种具有散热片的半导体封装件，可以提高该半导体封装件的散热效率。
背景技术
倒装芯片式球栅阵列(Flip Chip Ball Grid Array，FCBGA)半导体封装件是一种同时具有倒装芯片及球栅阵列的封装结构，至少一个芯片借助多个焊块(Solder Bump)电性连接至基板的一表面上，并在该基板的另一表面(通常是与置晶面相对的表面)上植设有多个作为输入/输出(Input/Output，I/O)端的焊球(Solder Ball)。为了释放芯片运行产生的热量，上述半导体封装件中还设有一散热片。如美国专利第5,311,402、5,637,920、5,931,222及6,011,304号案中，该散热片可借胶粘剂(adhesive)或焊料(solder)等粘置在基板上，且其面积往往大于芯片的面积，以遮覆住芯片，从而能有效释放来自芯片的热量。然而，为使封装件的电性功能更加完善，基板上还要增设无源组件(Passive Component)，这样就使基板上用来与散热片相接的面积减少，使散热片不易定位及附着在基板上，经常造成散热片的脱落，在使用大型散热片时，这种情况会更严重。再有，利用胶粘剂或焊料将散热片与基板的平面粘接在一起，这可能会因散热片或基板的接触面的杂质或散热片与基板之间的应力等问题，产生散热片与基板之间出现分层(delamination)现象，造成散热片的脱落；另外，当粘有散热片的基板受到外力，如震动时，也可能产生散热片脱落的现象。
有鉴于此，目前已有技术将散热片设置在芯片上或借助机械方式将散热片固定在基板上。前者如美国专利第6,093,961号案，它是在一以倒装芯片方式接设在基板上的芯片上再卡接一个散热片，该散热片连设有多条朝芯片方向延伸、且具弹性的支脚，各支脚的末端呈钩状；当施以一定的压力，使散热片触及并压紧在芯片的上表面时，散热片的支脚可利用其弹性略微向外扩张，使其钩状的末端与芯片下表面的边角部位卡合，使散热片固接且定位在芯片上。然而这种结构容易在压紧散热片至芯片上时，使芯片因压力而受损，同时，触接芯片的散热片具有与芯片不同的热膨胀系数(Coefficient of Thermal Expansion，CTE)，因此在高温或温度循环工序中，热膨胀系数的差异可能使芯片受到热应力的作用产生裂损(Crack)。
美国专利第5,396,403及5,926,371号案发明的封装结构是借机械方式使散热片固定在基板上，其中，在散热片上与基板触接的部分开设有多条孔洞，且在基板上相对应的部位也钻设有多条孔洞，使如螺栓等的固定件嵌设在散热片与基板彼此对应的孔洞中，从而能够连接散热片与基板，将散热片定位在基板上；另外，在美国专利第6,441,485号案中，散热片的边缘连设有延伸部，该延伸部的末端具有类似钩状的结构，使该延伸部贯穿在基板上开设的孔洞中，借其钩状结构与基板卡合，使散热片定位在基板上。
然而，这种借助固定件或延伸部将散热片固定在基板上的方式可能产生诸多问题，其一是基板上需要预留部分面积以供孔洞开设之用，使基板上难以植设更多的焊球，因而影响基板上的电路布局性(Routability)；再有，孔洞的开设也增加基板的制造成本及工序的复杂性；此外，开设有孔洞的基板可能因外界湿气或污染物侵入孔洞，会导致封装成品可靠性不良等问题。
因此，如何解决上述问题，能够增进散热片与基板间的粘着力而使散热片稳固地定位在基板上，同时不会造成芯片裂损或影响基板上的电路布局性，是目前半导体业界的重要课题。
发明内容
为克服上述现有技术的缺点，本发明的目的在于提供一种具有散热片的半导体封装件，它是在散热片与基板触接的表面上开设多条凹槽或开孔，使散热片借一敷设在散热片与基板之间、且填入该凹槽或开孔中的胶粘性材料固接在基板上，凹槽或开孔的设置使敷设其中的胶粘性材料具有锚定(Anchor)作用，从而使散热片稳固地定位在基板上。
本发明的另一目的在于提供一种具有散热片的半导体封装件，基板上不需预留孔洞，借胶粘性材料使散热片固接在基板上，因此不会影响基板上的焊球布设情况及电路布局性(Routability)。
本发明的又一目的在于提供一种具有散热片的半导体封装件，使散热片定位在基板上而不会造成芯片的裂损(Crack)。
为达成上述及其它目的，本发明的一种具有散热片的半导体封装件包括：一基板，具有一上表面及一相对的下表面；至少一芯片，设置在该基板的上表面上、并借多条导电组件电性连接至该基板；一散热片，设置在该基板的上表面上、并遮覆住该芯片，该散热片具有一平坦部及一自该平坦部边缘延伸至基板的支撑部，使该平坦部被该支撑部支持而架撑在该芯片上方，其中，该支撑部与基板上表面触接的部位开设有多条凹部，该凹部是一凹槽，且该凹槽的开口端口径小于其闭合端的内径；一胶粘性材料，敷设在该散热片的支撑部与该基板上表面之间、且被填入该散热片的凹部中，借该胶粘性材料固接该散热片在该基板上；以及多个焊球，植设在该基板的下表面上。
本发明一种具有散热片的半导体封装件还可以包括：一基板，具有一上表面及一相对的下表面；至少一芯片，设置在该基板的上表面上、并借多条导电组件电性连接至该基板；一散热片，设置在该基板的上表面上、并遮覆住该芯片，该散热片具有一平坦部及一自该平坦部边缘延伸至基板的支撑部，使该平坦部被该支撑部支持而架撑在该芯片上方，其中，该支撑部向外形成有多条与该基板上表面触接的凸缘，使各该凸缘与基板触接的部分开设有至少一开孔；一胶粘性材料，敷设在该散热片凸缘与该基板上表面之间、且被填入该散热片的开孔中，借该胶粘性材料固接该散热片在该基板上；以及多个焊球，植设在该基板的下表面上。
上述半导体封装件的优点在于利用开设有凹槽或开孔的散热片，使一胶粘性材料敷设在散热片与基板之间、且填入该凹槽或开孔中，能够固接散热片在基板上；凹槽或开孔的设置使敷设其中的胶粘性材料能够提供一锚定作用，增进散热片与基板之间的附着力，使散热片稳固地定位在基板上。由于不需要使用螺栓将散热片固定在基板上，因此基板无需预留孔洞，故不会影响基板上焊球的布设情况及电路布局性(Routability)，使基板能够适用于植满焊球的结构中；同时，无需开设孔洞的基板还不会受到外界湿气或污染物的侵入，确保封装成品的可靠性。另外，散热片是定位在基板上，故不会如现有技术那样易造成芯片裂损(Crack)。
附图说明
图1是本发明实施例1的半导体封装件的剖视图；
图2是本发明实施例2的半导体封装件的剖视图；
图3A是图2的半导体封装件中的散热片的上视图；
图3B是图2的半导体封装件中的散热片另一实例的剖视图；
图4是本发明实施例3的半导体封装件的剖视图；
图5A是图4的半导体封装件中的散热片的上视图；
图5B是图4的半导体封装件中的散热片的局部放大图；
图5C是图4的半导体封装件中的散热片另一实例的剖视图；以及
图5D是图4的半导体封装件中的散热片又一实例的剖视图。
具体实施方式
以下即配合图1、2、3A、3B、4及图5A至5D详细说明本发明的具有散热片的半导体封装件的实施例。
实施例1
图1是本发明实施例1的半导体封装件。如图所示，本发明的半导体封装件是使用一基板10作为芯片承载件(Chip Carrier)，该基板10主要以一常用的树脂材料，如环氧树脂(Epoxy resin)、聚酰亚胺(Polyimide)树脂、BT(Bismaleimide Triazine)树脂、FR4树脂等制成。
基板10具有一上表面100及一相对的下表面101，该上表面100上的预定部位形成有多条焊垫(Bond Pad)102供植设焊块(SolderBump)12之用，基板10的下表面101上形成有多个焊球垫(Ball Pad)103供与焊球(Solder Ball)17接设之用。基板10属于现有技术，在此不重复说明。
制备至少一芯片11，该芯片11具有一个布设有电子组件及电路(未标)的有源表面(Active Surface)110以及一相对的非有源表面(Non-activeSurface)111，其中，芯片11的有源表面110上形成有多条焊垫112，使芯片11的焊垫112对应于基板10的焊垫102。该芯片11的有源表面110是借多条焊块12接设在基板10的上表面100上，使各焊块12的两端分别焊连至对应的焊垫102、112，从而令芯片11电性连接至基板10。这种利用焊块使芯片与基板相连接的结构称为倒装芯片(Flip-Chip)技术，其一大优点在于有效缩短芯片与基板之间的电性连接路径，能确保电性连接品质。
敷设一树脂等绝缘性材料13在芯片11与基板10之间，以填充相邻焊块12之间的空隙是一个较好的选择，这样可使焊块12被绝缘性材料13包覆，能增进芯片11与基板10间的焊接力。这种填充芯片与基板间空隙的方法称为底部填胶(Underfill)技术，例如可以用现有的点胶(Dispense)方式注入绝缘性材料，借毛细管的作用(Capillarity)使绝缘性材料填满相邻焊块之间的空隙，该底部填胶技术属于现有技术，在此不重复说明。
再有，可选择性地在基板10的上表面100上未设置焊块12或芯片11的部位，接设至少一无源组件(Passive Component)14，例如电容器(Capacitor)等，使整体半导体封装件的电性功能更为完善。
设置一散热片15在基板10的上表面100及芯片11的非有源表面111上，并借一粘胶18(如导热胶等)粘接散热片15与芯片11，使芯片11及无源组件14被该散热片15遮覆，与外界隔离免受外界水气及污染物的侵害。散热片15的作用在于使芯片10运行过程中产生的热量，能够通过导热胶18、经由散热片15散逸至外界，从而能改善半导体封装件的散热功效。该散热片15具有一平坦部150及一自该平坦部150边缘延伸至基板10的支撑部151，使平坦部150受到支撑部151的支持，能够架撑在芯片11上方。其中，该支撑部151与基板10上表面100触接的部位开设有多条凹槽152，使基板10的上表面100部分地露出在该凹槽152中。如图1所示，散热片15凹槽152的开口端的口径小于其闭合端的内径时，具有较好的效果，这样能使其剖面呈渐缩的结构以产生锚定作用，且凹槽152的数目至少二个且彼此对称，或在散热片15的四边皆开设有凹槽152(不以此为限)。
敷设一胶粘性材料16，如胶粘剂(Adhesive)或焊料(Solder)等，在散热片15支撑部151与基板10上表面100之间，并施以适当压力以使胶粘性材料16经挤压后填入散热片15的凹槽152中，再进行一烘烤(Baking)程序，使胶粘性材料16固化从而使其具有锚定(Anchor)作用，以借该胶粘性材料16锚固散热片15在基板10上。
植设多个焊球17在基板10下表面101上的焊球垫103，该焊球17作为半导体封装件的输入/输出端(Input/Output，I/O)端，与外界装置如印刷电路板(Printed Circuit Board，未标)电性连接，使芯片11能够通过焊球17电性连接至该印刷电路板；如此即完成本发明的半导体封装件。
在此实施例中，散热片15上开设的凹槽152不会显露在散热片15的外表面上，因而不会影响整体半导体封装件的外观；同时，上述胶粘性材料16的敷设与现有涂胶在散热片与基板之间的情况相似，故不会增加制造成本及工序的复杂性。
实施例2
图2是显示本发明实施例2的半导体封装件。如图所示，该实施例的半导体封装件结构大致与实施例1相同，不同之处在于散热片15与基板10上表面100触接的部位开设有多条垂直、并贯穿支撑部151的开孔153，使该开孔153具有一朝向基板10的第一开口154及一相对的第二开口155，且该第一开口154的孔径小于第二开口155的孔径时效果较好。如图3A所示，开孔153位于散热片15的角落部位较好(但不以此为限)。还有如图2所示，散热片15的开孔153是呈阶梯状结构，开孔153较靠近第一开口154的部分借一阶梯状的转折结构，使其孔径缩小形成第一开口154以产生锚定作用。胶粘性材料16是敷设在散热片15的支撑部151与基板10上表面100之间，经挤压由第一开口154填入散热片15开孔153中、并溢出后流至第二开口155中，再经烘烤、固化后形成一具有栓锁(Locking)作用的类似铆钉的结构，能有效固接散热片15在基板10上。
再有，散热片15的开孔153也可呈类似锥状或孔径朝一端渐缩(Taper)的结构，如图3B所示，该开孔153的孔径由第二开口155朝第一开口154渐缩，使第一开口154位于开孔153的尖端或窄端。
实施例3
图4显示本发明实施例3的半导体封装件。如图4所示，实施例3的半导体封装件结构上大致与实施例1相同，不同之处在于散热片15的支撑部151向外形成有多条与基板10上表面100触接的凸缘156，该凸缘156形成在散热片15的角落部位效果较好(如图5A所示，但不以此为限)，使散热片15的开孔153开设在各凸缘156上、且贯穿该凸缘156，将基板10上表面100的一部分露出在凸缘156的开孔153中(如图5B所示)，因此，胶粘性材料16是敷设在该凸缘156与基板10的上表面100之间，经挤压填入散热片15凸缘156的开孔153中，使散热片15借该胶粘性材料16固接在基板10上。
由于贯穿凸缘156的开孔153的一端开口157，显露在散热片15的外表上，故可轻易监控胶粘性材料16的敷设量；当注入开孔153中的胶粘性材料16溢出该开口157时，即表示已有足够的胶粘性材料16敷设在开孔153及散热片15与基板10之间，无需再注入更多的胶粘性材料16。
此外，开设在散热片15凸缘156的开孔153也可呈类似锥状(图5C)或阶梯状(图5D)的结构。如图5C所示，呈锥状的开孔153具有一朝向基板10的第一开口154及一相对的第二开口155，且该开孔153的孔径朝一端渐缩，使第一开口154的孔径小于第二开口155的孔径；如图5D所示，呈阶梯状的开孔153具有一朝向基板10的第一开口154及一相对的第二开口155，该第一开口154的孔径小于第二开口155的孔径，且开孔153较靠近第一开口154的部分借一阶梯状的转折结构，使其孔径缩小形成第一开口154，使敷设在散热片15的凸缘156与基板10上表面100之间胶粘性材料16，经挤压后由第一开口154填入开孔153中。
上述半导体封装结构的优点在于利用开设有凹槽或开孔的散热片，使一胶粘性材料敷设在散热片与基板之间，且填入该凹槽或开孔中能固接散热片在基板上；凹槽或开孔的设置使敷设其中的胶粘性材料能够提供锚定(Anchor)的固定作用，以增进散热片与基板之间的粘着力，使散热片稳固地定位在基板上。因此，基板上无需预留孔洞嵌设螺栓等用以接合散热片至基板上的固定件，故不会影响基板上焊球的布设情况及电路布局性(Routability)，使基板能够适用于植满焊球的结构中；同时，无需开设孔洞的基板还不会受外界湿气或污染物侵入，确保封装成品的可靠性。另外，由于散热片是定位在基板上而不是卡接在芯片上，因此不会造成芯片的裂损(Crack)。

Claims (3)

1.一种具有散热片的半导体封装件，其特征在于，该半导体封装件包括：
一基板，具有一上表面及一相对的下表面；
至少一芯片，设置在该基板的上表面上、并借多条导电组件电性连接至该基板；
一散热片，设置在该基板的上表面上、并遮覆住该芯片，该散热片具有一平坦部及一自该平坦部边缘延伸至基板的支撑部，使该平坦部被该支撑部支持而架撑在该芯片上方，其中，该支撑部与基板上表面触接的部位开设有多条凹部，该凹部是一凹槽，且该凹槽的开口端口径小于其闭合端的内径；
一胶粘性材料，敷设在该散热片的支撑部与该基板上表面之间、且被填入该散热片的凹部中，借该胶粘性材料固接该散热片在该基板上；以及
多个焊球，植设在该基板的下表面上。
2.如权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括：至少一无源组件，接设在该基板的上表面上未设置有芯片的部位、且被该散热片所遮覆。
3.如权利要求1所述的半导体封装件，其特征在于，该胶粘性材料是胶粘剂及焊料中的任一种。
CNB031213200A 2003-03-26 2003-03-26 具有散热片的半导体封装件 Expired - Fee Related CN1319159C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031213200A CN1319159C (zh) 2003-03-26 2003-03-26 具有散热片的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031213200A CN1319159C (zh) 2003-03-26 2003-03-26 具有散热片的半导体封装件

Publications (2)

Publication Number Publication Date
CN1532921A CN1532921A (zh) 2004-09-29
CN1319159C true CN1319159C (zh) 2007-05-30

Family

ID=34285658

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031213200A Expired - Fee Related CN1319159C (zh) 2003-03-26 2003-03-26 具有散热片的半导体封装件

Country Status (1)

Country Link
CN (1) CN1319159C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083261B2 (ja) * 2009-03-26 2012-11-28 三菱電機株式会社 半導体装置及びその製造方法
JP6164495B2 (ja) * 2014-10-23 2017-07-19 株式会社オートネットワーク技術研究所 回路構成体及び回路構成体の製造方法
CN110349931B (zh) * 2018-04-08 2021-04-09 华为技术有限公司 封装结构、电子装置及封装方法
CN112038322B (zh) 2020-08-20 2022-02-22 武汉华星光电半导体显示技术有限公司 薄膜覆晶封装结构以及薄膜覆晶封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228051A (ja) * 1989-03-01 1990-09-11 Hitachi Ltd 半導体装置
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
CN1387252A (zh) * 2001-05-21 2002-12-25 矽品精密工业股份有限公司 具散热结构的半导体封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228051A (ja) * 1989-03-01 1990-09-11 Hitachi Ltd 半導体装置
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
CN1387252A (zh) * 2001-05-21 2002-12-25 矽品精密工业股份有限公司 具散热结构的半导体封装件

Also Published As

Publication number Publication date
CN1532921A (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
US7177155B2 (en) Semiconductor package with heat sink
CN203456452U (zh) 集成电路封装件
US6514792B2 (en) Mechanically-stabilized area-array device package
US7294928B2 (en) Components, methods and assemblies for stacked packages
US7880291B2 (en) Integrated circuit package and integrated circuit module
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
US9373559B2 (en) Low-stress dual underfill packaging
US20040262777A1 (en) Components, methods and assemblies for multi-chip packages
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2004260138A (ja) 半導体装置及びその製造方法
US20040178494A1 (en) Semiconductor package with heat sink
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
TW200428623A (en) Semiconductor package with heat sink
US7629203B2 (en) Thermal interface material for combined reflow
JPH08153830A (ja) 半導体装置およびその製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
CN1319159C (zh) 具有散热片的半导体封装件
CN1306607C (zh) 具有散热片的半导体封装件
JP2004165671A (ja) 半導体パッケージング構造
CN1272848C (zh) 具有散热件的半导体封装件
JP2010147225A (ja) 半導体装置及びその製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP3845079B2 (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530