CN1310862A - 大规模集成电路的配置方法 - Google Patents

大规模集成电路的配置方法 Download PDF

Info

Publication number
CN1310862A
CN1310862A CN00800979A CN00800979A CN1310862A CN 1310862 A CN1310862 A CN 1310862A CN 00800979 A CN00800979 A CN 00800979A CN 00800979 A CN00800979 A CN 00800979A CN 1310862 A CN1310862 A CN 1310862A
Authority
CN
China
Prior art keywords
lsi
power supply
cell
standard cell
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00800979A
Other languages
English (en)
Other versions
CN1149657C (zh
Inventor
崎山史朗
木下雅善
梶原准
山本裕雄
里见胜治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1310862A publication Critical patent/CN1310862A/zh
Application granted granted Critical
Publication of CN1149657C publication Critical patent/CN1149657C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

为了提供在标准单元方式的LSI设计中具有充分的抑制电源噪声的效果且可实现充分的电源稳定化的LSI配置方法,在标准单元的自动配置布线的LSI设计中,具备电源电容单元作为标准单元之一,关于电源电容单元,根据作为标准单元之一的各逻辑门单元的驱动负载电容值来确定电容值,配置在逻辑门单元的附近。

Description

大规模集成电路的配置方法
技术领域
本发明涉及使用了标准单元的自动配置布线的LSI(大规模集成电路)设计中的电源稳定化方法。
背景技术
伴随近年来的LSI的消耗电流的增大，存在LSI的电源噪声增大的趋势。此外，根据对于节省电力的市场的要求，LSI的低电压化也得到进展，与此相随，存在LSI内部电路的关于电源噪声的工作容限也变差的趋势。
由于这样的LSI的电源噪声的增大，故存在对于LSI的内部电路带来因下述因素引起的***的误操作的不良影响的担心，这些因素是：(1)工作速度的下降，(2)电路的误操作，(3)EMI(电磁干扰)噪声。
作为抑制LSI发生的噪声的方法，迄今为止经常使用在LSI内部配置电源电容的方法。这是因为，通过***电源电容，电源的交流阻抗变小，可抑制高频噪声。
此外，在特开平5-21711号公报中公开了一种通过在不存在LSI的功能电路的部分中配置电源电容来进行电源稳定化的方法。再者，在特开平5-283615号公报中公开了一种使用LSI的电源铝布线间电容来有效地附加电源电容的方法。
一般来说，在CMOS(互补金属-氧化物半导体)的集成电路中，在开关时产生对于负载电容的充放电电流。图9中示出一般的CMOS集成电路的电路图。在图9中，91表示PMOS(P沟道MOS)晶体管开关，92表示NMOS(N沟道MOS)晶体管开关，93表示接地电极，94表示电源电容，95表示负载电容，96表示电源(Vdd)焊区，97表示电源(Vss)焊区，98表示充电电流，99表示寄生电感。
在图9中，在PMOS(P沟道MOS)晶体管开关91变成导通的情况下，流过从电源朝向负载电容95的充电电流98(Ivdd)，在NMOS(N沟道MOS)晶体管开关92变成导通的情况下，发生流向接地电极93的放电电流。
电源电容94具有被蓄积的电荷能量。通过在CMOS集成电路内配置电源电容94，由于除了来自电源焊区96的电流供给(Ivdd)外，还可从电源电容94供给电流(Ic)，故可抑制来自电源(Vdd)焊区96的电流供给变化量。
但是，伴随近年来的半导体集成电路的微细化的进展，存在LSI内部的铝布线的电感分量(L)增大的趋势。即使在一般的CMOS电路中，也产生寄生电感，它成为电源噪声的原因。即，电源噪声(ΔV)可用以下的式来表示。
(式1)
ΔV=L×di/dt
在此，在(式1)中，di/dt表示电流变化量。从(式1)可知，为了减少电源噪声(ΔV)，减少电流变化量di/dt或减小寄生电感分量L是有效的。即，由于寄生电感分量L与铝布线的长度成比例地变大，故缩短产生电流变化的电源线是有效的。
但是，在现有的方法中，由于已开关的CMOS门电路与电源电容间的铝布线的长度相对地长，故从电源电容到开关电路的电源电感分量变大，难以发挥充分的降低电源噪声的效果。
发明的公开
本发明的目的在于，为了解决上述课题，提供这样一种LSI配置方法，其中，在标准单元方式的LSI设计中具有充分的抑制电源噪声的效果且可实现充分的电源稳定化。
为了达到上述目的，本发明的LSI配置方法的特征在于：在标准单元的自动配置布线的LSI设计中，具备电源电容单元作为标准单元之一，关于电源电容单元，根据作为标准单元之一的逻辑门单元中的应配置电源电容单元的逻辑门单元的驱动负载电容值来确定电容值，将电源电容单元配置在逻辑门单元的附近。
利用这样的结构，通过在逻辑门单元的附近配置具有与逻辑门单元的驱动负载电容对应的最佳的电容值的电源电容单元，可防止因寄生电感引起的噪声增加，可减少电源噪声分量。
此外，本发明的LSI配置方法中，最好将电源电容单元的电容值设定为逻辑门单元中的驱动负载电容值的大致2倍的大小。这是因为，如果对于逻辑门标准单元的全部负载电容设定为约2倍，则可将电源噪声抑制为电源电压的约1/10以下。
此外，本发明的LSI配置方法中，最好将电源电容单元配置在以时钟同步的方式同时变化的逻辑门单元的附近。这是因为，通过配置在时钟同步***的逻辑门的附近，可使面积损耗为最小，而且，可有效地抑制电源噪声。
其次，为了达到上述目的，本发明的LSI配置方法的特征在于：在标准单元的自动配置布线的LSI设计中，具备电源电容单元作为标准单元之一，在已进行了自动配置布线的各块中的标准单元的未配置区域中配置电源电容单元。
利用这样的结构，通过各电路块中且在没有配置标准单元的区域(死空间)中配置电源电容，可减少电源阻抗而不增加块面积，可减少电源噪声。
附图的简单说明
图1是LSI的框图。
图2是块的自动配置布线图。
图3是具备本发明的实施形态1的LSI配置方法中的电源电容标准单元的自动配置布线图。
图4是本发明的实施形态1的LSI配置方法中的最佳电源电容决定的说明图。
图5是CMOS半导体集成电路中的电源电容的结构的例示图。
图6是进行了CTS设计的电路的例示图。
图7是使用了现有的标准单元的自动配置布线的块布局的例示图。
图8是使用了本发明的实施形态2的LSI配置方法中的标准单元的自动配置布线的块布局的例示图。
图9是现有的CMOS半导体集成电路的电路图。
用于实施发明的最佳形态
(实施形态1)
以下，一边参照附图，一边说明本发明的实施形态1的LSI配置方法。图1是一般的LSI配置方法，图2是块A中的自动配置布线图，图3是具备本发明的实施形态1的LSI配置方法中的电源电容标准单元的自动配置布线图。
在图1中，1表示LSI,11至13表示使用标准单元进行了块布局时的各电路。如图2中所示，在各块中，利用标准单元进行了单元合成，将各块布局为长方形型。在本发明中，在预先准备了只由电源电容构成的标准单元22作为标准单元方面具有特征。如图3中所示，根据各逻辑门标准单元21的负载电容，将电源电容标准单元22配置在逻辑门标准单元21的附近。
在此，所谓「附近」，是驱动负载的各逻辑门标准单元21的邻近，这意味着配置在相同的电源线上。因而，配置在另外的电源线上的情况、例如即使在配置在距离近的位置上，也不能理解为配置在「附近」。
而且，通过在逻辑门标准单元21的附近配置电源电容标准单元22，由于在各逻辑门标准单元进行了开关的情况下产生的对于负载电容的充电电流的大部分由配置在附近的电源电容来供给，故由电源电感分量L产生的用(式1)表示的电源噪声变小。
如果一般来说相对于逻辑门标准单元21的全部负载电容将电源噪声(ΔV)设定为约2倍，则已知能将ΔV抑制为电源电压(Vdd)的1/10以下。(P.Larsson,“di/dt Noise in CMOS IntegratedCircuits.”,Analog Intrgrated Circuits and Processing,AnInternational Journal Vol.14,pp.113-129,1997)。
此外，所谓噪声为电源电压的1/10以下，如果从另外的观点来看，则相当于CMOS阈值电压的约1/2的电压值。因而，将电源噪声抑制为阈值电压的1/2这一点，在保证LSI工作的可靠性方面，成为特别重要的要素。
即，如图4中所示，在标准单元方式的单元合成中，在进行自动布局配置时，估计各逻辑门的驱动负载电容(C1+C2)，将具有对于各逻辑门为驱动负载电容的约2倍以上的电源电容Cd的电源电容标准单元22配置在各逻辑门附近。即，将电源电容标准单元22配置成Cd＞(C1+C2)。通过这样来配置，由于在各自的逻辑门电路中能保证将电源噪声(ΔV)抑制为电源电压的1/10以下，故可保证在LSI整体中的电源噪声的最大值。
此外，作为电源电容的结构，在CMOS半导体集成电路中，图5的结构是最合适的。即，在p-sub晶片中，将n-阱的电位固定为Vss，将多晶硅栅电极的电位固定为Vdd。由于栅电极电位相对于n-阱为正偏置，不生成耗尽层电容，故尽管是小面积也能实现具有大的电容值的电源电容。
另一方面，相对于全部的逻辑门配置电源电容标准单元22就会产生大的面积损耗。再者，电源噪声变得最大时，是多个逻辑门同时进行开关时。一般来说，在以完全时钟同步型的方式工作的LSI中，在时钟的上升沿处，多个逻辑门进行开关。这是因为，将DFF(D触发器)设计成全部以时钟的上升沿来工作。此外，伴随近年来的LSI的高速化，希望削减时钟扭曲(skew)。
在这样的背景中，被称为CTS(时钟树合成)的设计方法正在实现标准化。该方法是能进行时序调整以使全部的DFF工作的相位相等的一种方法。该时序调整可利用考虑了布线延迟的倒相器延迟来进行。在图6中示出使用了CTS的LSI设计的典型的例子。在图6中，23是DFF标准单元，24是倒相器标准单元。可调整成根据负载电容来变更倒相器的尺寸等，或通过调整倒相器的延迟级数等使全部的DFF的时钟相位相等。
利用由CTS得到的高精度化，使全部的DFF同时进行开关。电源噪声的问题最为严重的情况是这样的情况。因而，使用上述CTS只对同步***的逻辑门(DFF门或CTS用的倒相器门)配置电源电容标准单元22的方法成为在考虑了LSI整体的面积削减和噪声抑制效果的平衡的情况下最有效的方法。
如上所述，按照本实施形态1，在使用了现有的标准单元的LSI配置方法中，通过准备新的电源电容单元，在逻辑门单元附近配置与逻辑门单元的负载电容对应的最合适的尺寸的电源电容单元，可防止因寄生电感引起的电源噪声的增加，可减少电源噪声分量。此外，通过只对时钟同步***的逻辑门采用上述方法，可使面积损耗为最小限度，而且，可有效地抑制电源噪声。
(实施形态2)
其次，使用附图说明本发明的实施形态的LSI配置方法。图7是使用了现有的标准单元进行了自动配置布线的框图。如图7中所示，在现有的结构中，由于构成块的电源线的标准单元的块宽根据各自的块的不同而不同，故在块内存在没有配置标准单元的区域、即死空间71。因此，在本实施形态2中，如图8中所示，在该死空间71中配置了电源电容标准单元22。通过这样来配置，可有效地配置电源电容单元而不改变现有结构的块11和块整体的面积。
一般来说，电源电容越大，电源阻抗越小，因此，为了有效地抑制电源噪声，尽可能配置电源电容单元的方法是有效的。但是，另一方面，在块面积方面存在物理的极限。在本实施形态2中，可附加电源电容单元而不增加块整体的面积。通过准备电源电容标准单元22这样的标准单元并根据电源的死空间的宽度和电源电容标准单元22的宽度计算能配置的电源电容标准单元22的个数尽可能进行配置，可简单地实现这一点。
如上所述，按照本实施形态2，准备新的电源电容标准单元22，通过尽可能在利用现有的方法进行自动配置布线时必定存在的各电路块的死空间71中配置电源电容标准单元22，可降低电源阻抗而不增加块整体的面积，可有效地减少电源噪声。
再者，在使用这样的方法进行了设计的半导体集成电路中，因为减少了电源噪声、难以产生电路的误操作，故可将该半导体集成电路应用于各种***或装置，可提供高品质的***或装置。
再有，上述的实施形态例示了本发明，但本发明不限定于此。此外，本发明的内容只由权利要求的范围来限定。
产业上利用的可能性
如上所述，按照本发明的LSI配置方法，在使用了现有的标准单元的LSI设计中，通过在逻辑门单元的附近配置具有与逻辑门单元的驱动负载电容对应的最佳的尺寸的电源电容单元，与现有的LSI配置方法相比，可减小电源布线的L分量，可有效地抑制电源噪声。
此外，按照本发明的LSI配置方法，通过只对时钟同步***的逻辑门采用上述方法，可使面积损耗降为最小限度，而且，可有效地抑制电源噪声。
再者，按照本发明的LSI配置方法，通过在迄今存在的各电路块的死空间中配置电源电容单元，可降低电源阻抗而不增加块整体的面积，可有效地减少电源噪声。

Claims (4)

1．一种LSI配置方法，其特征在于：
在标准单元的自动配置布线的LSI设计中，具备电源电容单元作为标准单元之一，关于上述电源电容单元，根据作为上述标准单元之一的逻辑门单元中的应配置上述电源电容单元的上述逻辑门单元的驱动负载电容值来确定电容值，将上述电源电容单元配置在上述逻辑门单元的附近。
2．如权利要求1中所述的LSI配置方法，其特征在于：
将上述电源电容单元的电容值设定为上述逻辑门单元中的上述驱动负载电容值的大致2倍的大小。
3．如权利要求1中所述的LSI配置方法，其特征在于：
将上述电源电容单元配置在以时钟同步的方式同时变化的上述逻辑门单元的附近。
4．一种LSI配置方法，其特征在于：
在标准单元的自动配置布线的LSI设计中，具备电源电容单元作为上述标准单元之一，在已进行了自动配置布线的各块中的标准单元的未配置区域中配置上述电源电容单元。
CNB008009791A 1999-03-24 2000-03-23 大规模集成电路的配置方法 Expired - Fee Related CN1149657C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP79927/1999 1999-03-24
JP07992799A JP3450739B2 (ja) 1999-03-24 1999-03-24 Ｌｓｉ配置方法

Publications (2)

Publication Number Publication Date
CN1310862A true CN1310862A (zh) 2001-08-29
CN1149657C CN1149657C (zh) 2004-05-12

Family

ID=13703955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008009791A Expired - Fee Related CN1149657C (zh) 1999-03-24 2000-03-23 大规模集成电路的配置方法

Country Status (5)

Country Link
EP (1) EP1083598A4 (zh)
JP (1) JP3450739B2 (zh)
KR (1) KR100389235B1 (zh)
CN (1) CN1149657C (zh)
WO (1) WO2000057470A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294642C (zh) * 2002-08-21 2007-01-10 矽统科技股份有限公司 电源杂讯的分析方法及降低方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732335B2 (en) 2002-04-23 2004-05-04 Oki Electric Industry Co., Ltd. Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same
JP2004055954A (ja) * 2002-07-23 2004-02-19 Nec Micro Systems Ltd 半導体集積回路およびそのレイアウト方法
JP4204444B2 (ja) 2003-11-04 2009-01-07 パナソニック株式会社 半導体集積回路の設計方法
JP4205662B2 (ja) 2004-12-28 2009-01-07 パナソニック株式会社 半導体集積回路の設計方法
JP5092263B2 (ja) * 2006-03-31 2012-12-05 富士通セミコンダクター株式会社 デカップリングコンデンサ及び半導体集積回路装置
JP4967534B2 (ja) * 2006-08-28 2012-07-04 富士通セミコンダクター株式会社 半導体装置のレイアウト方法およびレイアウトプログラム
JP5653001B2 (ja) 2009-03-16 2015-01-14 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の補償容量の配置方法
JP5552775B2 (ja) * 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
JP5640712B2 (ja) * 2010-12-10 2014-12-17 日本電気株式会社 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682397B2 (ja) * 1993-10-07 1997-11-26 日本電気株式会社 セルベース設計半導体集積回路装置
US5631492A (en) * 1994-01-21 1997-05-20 Motorola Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation
JP3584693B2 (ja) * 1996-09-18 2004-11-04 株式会社デンソー 半導体集積回路
JPH10107235A (ja) * 1996-09-27 1998-04-24 Hitachi Ltd ゲートアレーｌｓｉの構成方法とこれを用いた回路装置
JPH10284605A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路
JP2947222B2 (ja) * 1997-05-23 1999-09-13 日本電気株式会社 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294642C (zh) * 2002-08-21 2007-01-10 矽统科技股份有限公司 电源杂讯的分析方法及降低方法

Also Published As

Publication number Publication date
JP3450739B2 (ja) 2003-09-29
KR100389235B1 (ko) 2003-06-27
EP1083598A4 (en) 2005-12-21
EP1083598A1 (en) 2001-03-14
CN1149657C (zh) 2004-05-12
WO2000057470A1 (fr) 2000-09-28
KR20010043810A (ko) 2001-05-25
JP2000277618A (ja) 2000-10-06

Similar Documents

Publication Publication Date Title
CN1215644C (zh) 零延迟转换速率受控的输出缓冲器
JP3598065B2 (ja) スイッチングレギュレータおよびこれを用いたｌｓｉシステム
CN1149657C (zh) 大规模集成电路的配置方法
CN1209875C (zh) 可调整占空比的缓冲器及其操作方法
CN113037273A (zh) 电容耦合式电平移位器
CN101102081A (zh) 半导体集成电路
CN1293488A (zh) 使用栅极电压控制的单端输入电压电平转换器
US20130027122A1 (en) On-chip active decoupling capacitors for regulating voltage of an integrated circuit
US7119607B2 (en) Apparatus and method for resonance reduction
CN101057403A (zh) 绝热cmos设计
CN1279536A (zh) 输出缓冲器电路
US7898013B2 (en) Integrated circuits and methods with two types of decoupling capacitors
US7414460B1 (en) System and method for integrated circuit charge recycling
Ng et al. Design trends in smart gate driver ICs for power GaN HEMTs
WO2002027932A2 (en) Output buffer with charge-pumped noise cancellation
Yeo et al. Ultra-low-voltage bootstrapped CMOS driver for high performance applications
CN1240186C (zh) 动态电路
AU2021106257A4 (en) A boundary circuit for interfacing an adiabatic circuit with a cmos circuit
JP2899892B2 (ja) 半導体装置
CN115189690A (zh) 一种电容负载降压电平移位电路
CN1253407A (zh) 电源装置
Nedalgi et al. Supply Noise and Peak Current Reduction in High-Speed Output Drivers
KR101740284B1 (ko) 전류 구동 능력을 개선한 adcl 인버터
JPH05335927A (ja) 半導体装置
JP2005005757A (ja) 同期回路およびそれを用いた半導体チップ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040512