JP2899892B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2899892B2 JP2899892B2 JP1132307A JP13230789A JP2899892B2 JP 2899892 B2 JP2899892 B2 JP 2899892B2 JP 1132307 A JP1132307 A JP 1132307A JP 13230789 A JP13230789 A JP 13230789A JP 2899892 B2 JP2899892 B2 JP 2899892B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output
- current
- control gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
本発明はMOSトランジスタを有する半導体装置におい
て、外部負荷を駆動する出力MOSトランジスタの制御ゲ
ートの容量を充電する電流駆動源が、出力MOSトランジ
スタをONまたはOFFさせる二つの直流電圧を該制御ゲー
トに供給する直流的に該制御ゲートに結合された充電電
流発生源と、該制御ゲートに容量を介して充電する充電
電流駆動源とで構成される二つの電流駆動源からなるこ
とにより、出力MOSトランジスタの変化開始時間を遅く
することなしに、MOSトランジスタが実使用上必要とさ
れる、直流的特性と交流的特性を互いに独立して設定
し、更に容量性負荷駆動時の出力電流値の減少、及び出
力電流の変化をゆるやかにし、誤動作およびノイズの発
生を防止するものである。
て、外部負荷を駆動する出力MOSトランジスタの制御ゲ
ートの容量を充電する電流駆動源が、出力MOSトランジ
スタをONまたはOFFさせる二つの直流電圧を該制御ゲー
トに供給する直流的に該制御ゲートに結合された充電電
流発生源と、該制御ゲートに容量を介して充電する充電
電流駆動源とで構成される二つの電流駆動源からなるこ
とにより、出力MOSトランジスタの変化開始時間を遅く
することなしに、MOSトランジスタが実使用上必要とさ
れる、直流的特性と交流的特性を互いに独立して設定
し、更に容量性負荷駆動時の出力電流値の減少、及び出
力電流の変化をゆるやかにし、誤動作およびノイズの発
生を防止するものである。
従来のＰチャンネル型及びＮチャンネル型で構成され
るいわゆる相補型MOSトランジスタにおいて、MOS出力ト
ランジスタに起因する誤動作及びノイズの発生防止策と
しては、制御ゲート電圧が変化するときにＰチャンネル
トランジスタとＮチャンネルトランジスタが同時に導通
することによって電源間に貫通電流が流れることを防止
する技術がある。これは上記のMOSトランジスタのおの
おのの制御ゲート電圧の変化する時間を何らかの方法で
少しずらす等、半導体装置内での電流削減が主であり、
特に容量性外部負荷を考慮しての技術としては不十分で
あった。
るいわゆる相補型MOSトランジスタにおいて、MOS出力ト
ランジスタに起因する誤動作及びノイズの発生防止策と
しては、制御ゲート電圧が変化するときにＰチャンネル
トランジスタとＮチャンネルトランジスタが同時に導通
することによって電源間に貫通電流が流れることを防止
する技術がある。これは上記のMOSトランジスタのおの
おのの制御ゲート電圧の変化する時間を何らかの方法で
少しずらす等、半導体装置内での電流削減が主であり、
特に容量性外部負荷を考慮しての技術としては不十分で
あった。
一般的に外部負荷を駆動するMOSトランジスタは、直
流的な駆動能力と交流的な駆動能力を考慮して設計され
る。直流的な駆動能力とは、負荷を駆動するために、直
流出力電流を流したときにMOSトランジスタでの電圧降
下分として規定される。また交流的な駆動能力とは、容
量性の負荷を駆動するときに、MOSトランジスタ出力端
子の電圧の立ち上がり時間または立ち下がり時間により
規定される。近年、半導体装置における微細化技術の進
歩に伴い高速化が進み、出力トランジスタの能力が向上
するにつれ、直流的な駆動能力と交流的な駆動能力を、
それぞれ実使用上必要な能力に対して、同時に適性値と
することが困難になってきている。
流的な駆動能力と交流的な駆動能力を考慮して設計され
る。直流的な駆動能力とは、負荷を駆動するために、直
流出力電流を流したときにMOSトランジスタでの電圧降
下分として規定される。また交流的な駆動能力とは、容
量性の負荷を駆動するときに、MOSトランジスタ出力端
子の電圧の立ち上がり時間または立ち下がり時間により
規定される。近年、半導体装置における微細化技術の進
歩に伴い高速化が進み、出力トランジスタの能力が向上
するにつれ、直流的な駆動能力と交流的な駆動能力を、
それぞれ実使用上必要な能力に対して、同時に適性値と
することが困難になってきている。
一例として、直流特性として純低構成負荷に直流電流
を15mA流したときにMOSトランジスタでの電圧降下分が
0.3V以下、交流特性として外部配線等の容量負荷が100P
Fで、立ち上がり時間または立ち下がり時間が25NS以内
のMOSトランジスタを考える。
を15mA流したときにMOSトランジスタでの電圧降下分が
0.3V以下、交流特性として外部配線等の容量負荷が100P
Fで、立ち上がり時間または立ち下がり時間が25NS以内
のMOSトランジスタを考える。
ある固有のMOS製造プロセスを想定し、実際例として
ＮチャンネルMOSトランジスタのサイズを決定する場
合、直流特性を適性値となるように優先すると、交流特
性としては立ち下がり時間が9NSとなり適性値25NSの半
分以下となってしまう。
ＮチャンネルMOSトランジスタのサイズを決定する場
合、直流特性を適性値となるように優先すると、交流特
性としては立ち下がり時間が9NSとなり適性値25NSの半
分以下となってしまう。
第６図に従来例として上記の出力駆動回路を示す。２
は、１のＰチャンネルトランジスタの制御ゲートで高レ
ベルに固定されていて、１のＰチャンネルMOSトランジ
スタは、OFFとなっている。４は、３のＮチャンネルMOS
トランジスタの制御ゲートで、低レベルから高レベルへ
変化する。３のＮチャンネルMOSトランジスタがOFFから
ONに導通しはじめると最初は高レベルに充電されていた
５のコンデンサの電荷は放電し、出力端子である６は、
高レベルから低レベルに変化していく。
は、１のＰチャンネルトランジスタの制御ゲートで高レ
ベルに固定されていて、１のＰチャンネルMOSトランジ
スタは、OFFとなっている。４は、３のＮチャンネルMOS
トランジスタの制御ゲートで、低レベルから高レベルへ
変化する。３のＮチャンネルMOSトランジスタがOFFから
ONに導通しはじめると最初は高レベルに充電されていた
５のコンデンサの電荷は放電し、出力端子である６は、
高レベルから低レベルに変化していく。
第７図は従来例での上記の場合の３のＮチャンネルト
ランジスタの、４のゲートと６のドレインの電圧の変化
をしめす。縦軸が電圧、横軸が時間である。
ランジスタの、４のゲートと６のドレインの電圧の変化
をしめす。縦軸が電圧、横軸が時間である。
このように片方の特性にあわせて設定すると、他の特
性は過剰になることが多い。この過剰特性は近年半導体
装置の高速化が進む以前は特に問題となることはなかっ
た。しかし高速化が進むに連れ様々な問題が発生してき
ている。代表的な問題点としては、電流の変化が激しす
ぎて電源にノイズがのり半導体装置システム全体とし
て、誤動作の発生または大量の電磁輻射ノイズの発生等
である。第８図に上記の従来例でのMOSトランジスタに
流れる電流を示す。縦軸が電流、横軸は時間軸である。
ピーク電流は、約65mAに達し、また電流の変化率は最大
約30mA/nSである。
性は過剰になることが多い。この過剰特性は近年半導体
装置の高速化が進む以前は特に問題となることはなかっ
た。しかし高速化が進むに連れ様々な問題が発生してき
ている。代表的な問題点としては、電流の変化が激しす
ぎて電源にノイズがのり半導体装置システム全体とし
て、誤動作の発生または大量の電磁輻射ノイズの発生等
である。第８図に上記の従来例でのMOSトランジスタに
流れる電流を示す。縦軸が電流、横軸は時間軸である。
ピーク電流は、約65mAに達し、また電流の変化率は最大
約30mA/nSである。
第９図に複数の半導体装置を配置する基板でのシステ
ムモデルを示す。７は従来の半導体装置で、10は出力端
子で、８は他の半導体装置で11は入力端子であり10と11
が基板上で接続されている。基板上での配線容量が５の
コンデンサである。12は電源であり７と８の半導体装置
の電源端子に接続されている。９は半導体装置間の共通
電位線に存在するインダクタンスである。実際は５のコ
ンデンサ、９のインダクタンスは分布定数的に存在して
おり、また他の配線上にもコンデンサ、インタクタンス
成分は存在するが、ここでは単純化したモデルで動作を
考えてみる。MOSトランジスタの出力電流はMOSトランジ
スタから負荷コンデンサ５を経由して電源ラインに流れ
ることになる。ここで例えば基板の電源配線に20nHのイ
ンダクタンス９があったとする。このときインダクタン
スによる逆起電力は電流の変化率とインダクタンスの積
であるから、計算してみると 20×10-9×30×10-3÷10-9＝0.6ボルトとなる。
ムモデルを示す。７は従来の半導体装置で、10は出力端
子で、８は他の半導体装置で11は入力端子であり10と11
が基板上で接続されている。基板上での配線容量が５の
コンデンサである。12は電源であり７と８の半導体装置
の電源端子に接続されている。９は半導体装置間の共通
電位線に存在するインダクタンスである。実際は５のコ
ンデンサ、９のインダクタンスは分布定数的に存在して
おり、また他の配線上にもコンデンサ、インタクタンス
成分は存在するが、ここでは単純化したモデルで動作を
考えてみる。MOSトランジスタの出力電流はMOSトランジ
スタから負荷コンデンサ５を経由して電源ラインに流れ
ることになる。ここで例えば基板の電源配線に20nHのイ
ンダクタンス９があったとする。このときインダクタン
スによる逆起電力は電流の変化率とインダクタンスの積
であるから、計算してみると 20×10-9×30×10-3÷10-9＝0.6ボルトとなる。
同様の出力端子が複数同時変化すればこの逆起電力ノ
イズは比例して大きくなる。この逆起電力ノイズは半導
体装置間での信号伝達において、本来共通電位点となる
べきところに電位差を引き起こすため誤動作の原因とな
る。実際にはコンデンサ、インダクタンス成分は、他の
配線にも存在しまた分布定数的に存在するため更に複雑
な動作になり共通電位線、信号線ともにいわゆるリンギ
ングと呼ばれる振動する波形となってしまう。電流量お
よび電流の変化が激しくなると、電源間にいれる電源平
滑コンデンサでもノイズを除去することが不可能となっ
てしまう。また電磁輻射についても電流の変化が激しい
ほど大きくなることが知られている。
イズは比例して大きくなる。この逆起電力ノイズは半導
体装置間での信号伝達において、本来共通電位点となる
べきところに電位差を引き起こすため誤動作の原因とな
る。実際にはコンデンサ、インダクタンス成分は、他の
配線にも存在しまた分布定数的に存在するため更に複雑
な動作になり共通電位線、信号線ともにいわゆるリンギ
ングと呼ばれる振動する波形となってしまう。電流量お
よび電流の変化が激しくなると、電源間にいれる電源平
滑コンデンサでもノイズを除去することが不可能となっ
てしまう。また電磁輻射についても電流の変化が激しい
ほど大きくなることが知られている。
従来の方法では、この問題点を避けるため出力MOSト
ランジスタの制御ゲートを駆動するトランジスタの電流
能力を下げることにより制御ゲート電圧の変化を遅くす
ることで出力MOSトランジスタが実使用に必要な直流駆
動能力を満足させると同時に、実使用に必要以上の交流
駆動能力により発生する問題点を解決する方法が考えら
れる。特にコンデンサ等の容量性の負荷を駆動する場合
に、出力電流のピーク値及び電流変化率を下げ配線基板
を含む半導体装置システムでの、ノイズ発生に起因する
誤動作及び電磁輻射ノイズを減少させることは可能であ
る。第７図の42に制御ゲート４のゲートを緩やかに駆動
した波形を示す。62は42の制御ゲートに対応する６の出
力ドレイン波形である。第８図の52に制御ゲート信号42
に対応する出力電流を示す。
ランジスタの制御ゲートを駆動するトランジスタの電流
能力を下げることにより制御ゲート電圧の変化を遅くす
ることで出力MOSトランジスタが実使用に必要な直流駆
動能力を満足させると同時に、実使用に必要以上の交流
駆動能力により発生する問題点を解決する方法が考えら
れる。特にコンデンサ等の容量性の負荷を駆動する場合
に、出力電流のピーク値及び電流変化率を下げ配線基板
を含む半導体装置システムでの、ノイズ発生に起因する
誤動作及び電磁輻射ノイズを減少させることは可能であ
る。第７図の42に制御ゲート４のゲートを緩やかに駆動
した波形を示す。62は42の制御ゲートに対応する６の出
力ドレイン波形である。第８図の52に制御ゲート信号42
に対応する出力電流を示す。
このように出力MOSトランジスタの制御ゲートを駆動
するトランジスタの電流能力を下げることにより制御ゲ
ート電圧の変化を遅くすることで、ピーク電流65mAから
33mAへ、また電流変化率も同様に31mA/nSから5mA/nSに
減少している。
するトランジスタの電流能力を下げることにより制御ゲ
ート電圧の変化を遅くすることで、ピーク電流65mAから
33mAへ、また電流変化率も同様に31mA/nSから5mA/nSに
減少している。
ところがこの制御ゲート容量を駆動する電流源のイン
ピーダンスを単に高くする方法は、制御ゲート電圧がOF
FのレベルからMOSトランジスタのONする電圧、いわゆる
スレシュホールド電圧まで変化するまでの時間をも増加
させてしまう。この過度的な状態ではMOSトランジスタ
はONしていないためノイズ発生源とはならないにもかか
わらず、必要以上に出力の変化を開始する時間を遅らし
てしまう、という問題点を発生してしまう。そこで本発
明の目的とするところは、出力MOSトランジスタがONす
るまでの時間を必要以上に長くすることなしに、出力MO
SトランジスタがONしはじめてから発生しうるノイズ等
を減少させた半導体装置を提供することである。
ピーダンスを単に高くする方法は、制御ゲート電圧がOF
FのレベルからMOSトランジスタのONする電圧、いわゆる
スレシュホールド電圧まで変化するまでの時間をも増加
させてしまう。この過度的な状態ではMOSトランジスタ
はONしていないためノイズ発生源とはならないにもかか
わらず、必要以上に出力の変化を開始する時間を遅らし
てしまう、という問題点を発生してしまう。そこで本発
明の目的とするところは、出力MOSトランジスタがONす
るまでの時間を必要以上に長くすることなしに、出力MO
SトランジスタがONしはじめてから発生しうるノイズ等
を減少させた半導体装置を提供することである。
本発明の半導体装置は、MOSトランジスタと、入力信
号が第１の値の場合に前記MOSトランジスタのゲート容
量に第１の電位を与え、前記入力信号が第２の値の場合
に前記ゲート容量に第２の電位を与える駆動部とを備え
る半導体装置において、前記駆動部は、前記入力信号が
第１の値になると、前記MOSトランジスタのゲート容量
が該MOSトランジスタのしきい値電位付近になるまで該
ゲート容量を、コンデンサを介して充電する第１の駆動
回路と、前記入力信号が前記第１の値になると、前記MO
Sトランジスタのゲート容量が前記第１の電位になるま
で該ゲート容量を充電する第２の駆動回路とを有するこ
とを特徴とする。
号が第１の値の場合に前記MOSトランジスタのゲート容
量に第１の電位を与え、前記入力信号が第２の値の場合
に前記ゲート容量に第２の電位を与える駆動部とを備え
る半導体装置において、前記駆動部は、前記入力信号が
第１の値になると、前記MOSトランジスタのゲート容量
が該MOSトランジスタのしきい値電位付近になるまで該
ゲート容量を、コンデンサを介して充電する第１の駆動
回路と、前記入力信号が前記第１の値になると、前記MO
Sトランジスタのゲート容量が前記第１の電位になるま
で該ゲート容量を充電する第２の駆動回路とを有するこ
とを特徴とする。
本発明の上記の構成によれば、制御ゲートの容量が電
流駆動源で充電され、出力MOSトランジスタの制御ゲー
トの電圧がOFFのレベルから充分ONのレベルに移行する
段階を二つに分け、最初の移行段階であるMOSトランジ
スタのOFFのレベルからスレシュホールドのレベル近
く、あるいは若干スレシュホールドを越えても出力MOS
トランジスタの電流能力が低い制御ゲート電圧レベルま
では、本発明の二つの電流駆動源により制御ゲート電圧
を速やかに遷移させ、出力MOSトランジスタの変化開始
時間を遅くさせない。また次の移行段階としてMOSトラ
ンジスタの電流能力が高くなる制御ゲート電圧レベルで
は、比較的高めにインピーダンスが設定された本発明の
片側の充電電流発生源のみで緩やかに制御ゲートを変化
させて、出力負荷容量に流れる出力電流の絶対値の増加
および急激な変化を防止する。
流駆動源で充電され、出力MOSトランジスタの制御ゲー
トの電圧がOFFのレベルから充分ONのレベルに移行する
段階を二つに分け、最初の移行段階であるMOSトランジ
スタのOFFのレベルからスレシュホールドのレベル近
く、あるいは若干スレシュホールドを越えても出力MOS
トランジスタの電流能力が低い制御ゲート電圧レベルま
では、本発明の二つの電流駆動源により制御ゲート電圧
を速やかに遷移させ、出力MOSトランジスタの変化開始
時間を遅くさせない。また次の移行段階としてMOSトラ
ンジスタの電流能力が高くなる制御ゲート電圧レベルで
は、比較的高めにインピーダンスが設定された本発明の
片側の充電電流発生源のみで緩やかに制御ゲートを変化
させて、出力負荷容量に流れる出力電流の絶対値の増加
および急激な変化を防止する。
〔実施例〕 ＰチャンネルトランジスタとＮチャンネルトランジス
タで構成される出力において、Ｎチャンネルトランジス
タの場合で説明する。Ｐチャンネルトランジスタの場合
も同様に実施できる。
タで構成される出力において、Ｎチャンネルトランジス
タの場合で説明する。Ｐチャンネルトランジスタの場合
も同様に実施できる。
第１図は本発明の実施例における構成図であり３はＮ
チャンネルMOSトランジスタであり、４が制御ゲート、
６がドレイン出力端子、14がソース、５が外部負荷容量
である。１は、４の制御ゲートを駆動する二つの直流電
圧を供給する出力MOSトランジスタ制御充電電流源ブロ
ックであるが、ここでは151のＰチャンネルMOSトランジ
スタと152のＮチャンネルMOSトランジスタで構成される
インバータで示すが、他の素子構成でもかまわない。17
は、３のＮチャンネルトラジスタのゲート容量、配線容
量等、１の制御ゲート駆動充電電流源ブロックから４の
制御ゲートまでの配線上に、存在するコンデンサであ
る。15の入力が高レベルから低レベルへ変化し１の出力
によって４の制御ゲートが低レベルから高レベルに変化
し、３のＮチャンネルトランジスタが非導通から導通と
なり６の出力に接続されている５のコンデンサが放電さ
れ高レベルから低レベルに変化する場合を考える。１の
ブロックの出力インピーダンスが大きくまた17のコンデ
ンサ値が大きいほど制御ゲート電圧は低レベルから高レ
ベルに変化しにくい。
チャンネルMOSトランジスタであり、４が制御ゲート、
６がドレイン出力端子、14がソース、５が外部負荷容量
である。１は、４の制御ゲートを駆動する二つの直流電
圧を供給する出力MOSトランジスタ制御充電電流源ブロ
ックであるが、ここでは151のＰチャンネルMOSトランジ
スタと152のＮチャンネルMOSトランジスタで構成される
インバータで示すが、他の素子構成でもかまわない。17
は、３のＮチャンネルトラジスタのゲート容量、配線容
量等、１の制御ゲート駆動充電電流源ブロックから４の
制御ゲートまでの配線上に、存在するコンデンサであ
る。15の入力が高レベルから低レベルへ変化し１の出力
によって４の制御ゲートが低レベルから高レベルに変化
し、３のＮチャンネルトランジスタが非導通から導通と
なり６の出力に接続されている５のコンデンサが放電さ
れ高レベルから低レベルに変化する場合を考える。１の
ブロックの出力インピーダンスが大きくまた17のコンデ
ンサ値が大きいほど制御ゲート電圧は低レベルから高レ
ベルに変化しにくい。
このとき２つの容量結合された充電電流源ブロックの
動作について説明する。18はコンデンサであり19はイン
バータである。15が高レベルから低レベルに変化すると
き19のインバータ出力は低レベルから高レベルへ変化す
る。このとき18のコンデンサの片側の電位の変化により
４の制御ゲート電圧はコンデンサ17と18に依存して高レ
ベル方向にひきあげられシフトする。この２の動作は、
18のコンデンサがあたかも一時的な電流源のように機能
する。
動作について説明する。18はコンデンサであり19はイン
バータである。15が高レベルから低レベルに変化すると
き19のインバータ出力は低レベルから高レベルへ変化す
る。このとき18のコンデンサの片側の電位の変化により
４の制御ゲート電圧はコンデンサ17と18に依存して高レ
ベル方向にひきあげられシフトする。この２の動作は、
18のコンデンサがあたかも一時的な電流源のように機能
する。
このため第４図の43に示すように１、２の電流源によ
り急速に高レベルに引き上げられ、２の電流源からの電
流がOFFになると１のみの駆動となり緩やかに高レベル
ヘ変化していく。63は出力MOSトランジスタのドレイン
電圧波形であるが62の従来例でのドレイン波形に比較し
て早く高レベルから低レベルへ変化しはじめている。第
５図は本発明での出力電流波形であるが、52の従来例で
の出力電流波形と比較して時間的に早く変化している。
り急速に高レベルに引き上げられ、２の電流源からの電
流がOFFになると１のみの駆動となり緩やかに高レベル
ヘ変化していく。63は出力MOSトランジスタのドレイン
電圧波形であるが62の従来例でのドレイン波形に比較し
て早く高レベルから低レベルへ変化しはじめている。第
５図は本発明での出力電流波形であるが、52の従来例で
の出力電流波形と比較して時間的に早く変化している。
また本発明での18のコンデンサは半導体装置の製造プ
ロセスでゲート材料、配線材料等の組み合わせにより他
のコンデンサをつくるのと同様に容易に実現可能であ
る。またPNジャンクション容量を使うことも可能であ
る。その他MOSトランジスタを応用とすることも可能で
ある。
ロセスでゲート材料、配線材料等の組み合わせにより他
のコンデンサをつくるのと同様に容易に実現可能であ
る。またPNジャンクション容量を使うことも可能であ
る。その他MOSトランジスタを応用とすることも可能で
ある。
本発明は実施例としてＮチャンネルMOSトランジスタ
で説明したが出力MOSトランジスタのＰチャンネル側で
も同様に実現可能である。
で説明したが出力MOSトランジスタのＰチャンネル側で
も同様に実現可能である。
第２図、第３図に本発明での充電電流源ブロックの他
の実施例図を示す。
の実施例図を示す。
153、154はＰチャンネルMOSトランジスタ、163、164
はＮチャンネルMOSトランジスタ、156、166はインバー
タである。155、165は充電用コンデンサであり当初高レ
ベルに充電されていた電荷がMOSトランジスタを介して
出力MOSトランジスタの制御ゲートを高レベルに引き上
げる。この場合、コンデンサは直接には制御ゲートに接
続されてはいないがコンデンサを介して制御ゲートを充
電するという点で本発明の第１図の実施例と同様な機能
を有している。
はＮチャンネルMOSトランジスタ、156、166はインバー
タである。155、165は充電用コンデンサであり当初高レ
ベルに充電されていた電荷がMOSトランジスタを介して
出力MOSトランジスタの制御ゲートを高レベルに引き上
げる。この場合、コンデンサは直接には制御ゲートに接
続されてはいないがコンデンサを介して制御ゲートを充
電するという点で本発明の第１図の実施例と同様な機能
を有している。
以上述べたように発明によれば、外部負荷を駆動する
出力MOSトランジスタの制御ゲートの容量を充電する電
流駆動源が二つあるため、制御ゲートを二段階に駆動す
ることができる。
出力MOSトランジスタの制御ゲートの容量を充電する電
流駆動源が二つあるため、制御ゲートを二段階に駆動す
ることができる。
制御ゲートの電圧レベルがMOSトランジスタのOFFのレ
ベルからスレシュホールドのレベル近く、あるいは若干
スレシュホールドを越えても出力MOSトランジスタの電
流能力が低い制御ゲート電圧レベルまでは、本発明の二
つの電流駆動源により制御ゲート電圧を速やかに遷移さ
せ、出力MOSトランジスタの変化開始時間を遅くさせな
い。また次の移行段階としてMOSトランジスタの電流能
力が高くなる制御ゲート電圧レベルでは、比較的高めに
インピーダンスが設定された本発明の片側の充電電流発
生源のみで緩やかに制御ゲートを変化させて、出力負荷
容量に流れる出力電流の絶対値の増加および急激な変化
を防ぐことができる。このためMOSトランジスタにおい
て実使用に必要な直流駆動能力を満足させると同時に、
出力MOSトランジスタの変化開始時間を遅くすることな
しに実使用に必要以上の交流駆動能力を持たさないこと
が可能であり、直流的な駆動能力と別に交流駆動能力を
調整することができる効果を有する。
ベルからスレシュホールドのレベル近く、あるいは若干
スレシュホールドを越えても出力MOSトランジスタの電
流能力が低い制御ゲート電圧レベルまでは、本発明の二
つの電流駆動源により制御ゲート電圧を速やかに遷移さ
せ、出力MOSトランジスタの変化開始時間を遅くさせな
い。また次の移行段階としてMOSトランジスタの電流能
力が高くなる制御ゲート電圧レベルでは、比較的高めに
インピーダンスが設定された本発明の片側の充電電流発
生源のみで緩やかに制御ゲートを変化させて、出力負荷
容量に流れる出力電流の絶対値の増加および急激な変化
を防ぐことができる。このためMOSトランジスタにおい
て実使用に必要な直流駆動能力を満足させると同時に、
出力MOSトランジスタの変化開始時間を遅くすることな
しに実使用に必要以上の交流駆動能力を持たさないこと
が可能であり、直流的な駆動能力と別に交流駆動能力を
調整することができる効果を有する。
また、本発明の方法は実使用に必要な交流駆動能力に
調整することにより、特にコンデンサ等の容量性の負荷
を駆動する場合の、出力端子が変化するときの出力電流
のピーク値及び電流変化率を下げる効果を有し、配線基
板を含む半導体装置システムでの、ノイズ発生に起因す
る誤動作及び電磁輻射ノイズを減少させる効果を有す
る。
調整することにより、特にコンデンサ等の容量性の負荷
を駆動する場合の、出力端子が変化するときの出力電流
のピーク値及び電流変化率を下げる効果を有し、配線基
板を含む半導体装置システムでの、ノイズ発生に起因す
る誤動作及び電磁輻射ノイズを減少させる効果を有す
る。
第１図は本発明での実施例における構成図。 第２図は本発明での２のブロックの他の実施例図。 第３図は本発明での２のブロックの他の実施例図。 第４図は本発明での実施例での出力MOSトランジスタの
入出力電圧特性を示す図。 第５図は本発明での実施例の出力電流波形図。 第６図は従来例での出力駆動回路図。 第７図は従来例での入出力電圧特性図。 第８図は従来例での出力電流波形図。 第９図は複数の半導体装置を配置する基板モデル図。
入出力電圧特性を示す図。 第５図は本発明での実施例の出力電流波形図。 第６図は従来例での出力駆動回路図。 第７図は従来例での入出力電圧特性図。 第８図は従来例での出力電流波形図。 第９図は複数の半導体装置を配置する基板モデル図。
Claims (1)
- 【請求項１】MOSトランジスタと、入力信号が第１の値
の場合に前記MOSトランジスタのゲート容量に第１の電
位を与え、前記入力信号が第２の値の場合に前記ゲート
容量に第２の電位を与える駆動部とを備える半導体装置
において、 前記駆動部は、 前記入力信号が第１の値になると、前記MOSトランジス
タのゲート容量が該MOSトランジスタのしきい値電位付
近になるまで該ゲート容量を、コンデンサを介して充電
する第１の駆動回路と、 前記入力信号が前記第１の値になると、前記MOSトラン
ジスタのゲート容量が前記第１の電位になるまで該ゲー
ト容量を充電する第２の駆動回路とを有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132307A JP2899892B2 (ja) | 1989-05-25 | 1989-05-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132307A JP2899892B2 (ja) | 1989-05-25 | 1989-05-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309809A JPH02309809A (ja) | 1990-12-25 |
| JP2899892B2 true JP2899892B2 (ja) | 1999-06-02 |
Family
ID=15078247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132307A Expired - Lifetime JP2899892B2 (ja) | 1989-05-25 | 1989-05-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2899892B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2959269B2 (ja) * | 1992-04-14 | 1999-10-06 | 三菱電機株式会社 | オープンドレイン出力回路 |
| DE4400872A1 (de) * | 1994-01-14 | 1995-07-20 | Philips Patentverwaltung | Ausgangstreiberschaltung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104271A (en) * | 1978-02-02 | 1979-08-16 | Mitsubishi Electric Corp | Switching circuit |
| JPS627218A (ja) * | 1985-07-03 | 1987-01-14 | Hitachi Ltd | 半導体装置の入力保護回路 |
-
1989
- 1989-05-25 JP JP1132307A patent/JP2899892B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02309809A (ja) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779013A (en) | Slew-rate limited output driver having reduced switching noise | |
| EP0332301B1 (en) | Time variant drive for use in integrated circuits | |
| KR100501425B1 (ko) | 제로 지연의 슬루율이 제어된 출력 버퍼 | |
| US9013229B2 (en) | Charge pump circuit | |
| JP5026368B2 (ja) | 電圧ストレスを低減したゲート制御回路のための回路および方法 | |
| US4740717A (en) | Switching device with dynamic hysteresis | |
| US4628218A (en) | Driving circuit suppressing peak value of charging current from power supply to capacitive load | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| US5111064A (en) | Slow ramp high drive output pad | |
| US20180375428A1 (en) | Negative charge pump circuit | |
| US20100085111A1 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
| KR940010671B1 (ko) | Cmos 3-스테이트 버퍼회로 및 그 제어방법 | |
| US6380792B1 (en) | Semiconductor integrated circuit | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| JP2899892B2 (ja) | 半導体装置 | |
| US6518804B2 (en) | Semiconductor integrated circuit device | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| US5338988A (en) | Voltage converting circuit with low consumption driver | |
| KR100450479B1 (ko) | 데드락 없는 전력회로 | |
| JP3362890B2 (ja) | バツフア回路 | |
| CN214069897U (zh) | GaN晶体管的驱动模块、开关电路与电子设备 | |
| JPH02309810A (ja) | 半導体装置 | |
| JPH08102655A (ja) | 半導体集積回路 | |
| JP2666347B2 (ja) | 出力回路 | |
| US7408377B2 (en) | Driving circuit of an output buffer stage having a high speed and a reduced noise induced on power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |