CN1305109C - 金属元件、半导体器件、电子器件和电子设备及其制法 - Google Patents

金属元件、半导体器件、电子器件和电子设备及其制法 Download PDF

Info

Publication number
CN1305109C
CN1305109C CNB2004100015573A CN200410001557A CN1305109C CN 1305109 C CN1305109 C CN 1305109C CN B2004100015573 A CNB2004100015573 A CN B2004100015573A CN 200410001557 A CN200410001557 A CN 200410001557A CN 1305109 C CN1305109 C CN 1305109C
Authority
CN
China
Prior art keywords
coating
layer
seed layer
hardware
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100015573A
Other languages
English (en)
Other versions
CN1518060A (zh
Inventor
宫川拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1518060A publication Critical patent/CN1518060A/zh
Application granted granted Critical
Publication of CN1305109C publication Critical patent/CN1305109C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/06—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种金属元件的形成方法，其包括：在基底的处理表面上形成种子层的种子层形成步骤和在种子层上形成镀层的镀层形成步骤，其中，在种子层形成步骤中，在处理表面上形成排斥液体材料的抗液部分，用液相法在抗液部分外的区域中形成种子层。

Description

金属元件、半导体器件、电子器件和电子设备及其制法
技术领域
本发明涉及金属元件的形成方法、半导体器件的生产方法、电子器件的生产方法、半导体器件、电子器件和电子设备。
本申请要求2003年1月15日申请的日本专利申请2003-7047的优先权，此处引入该申请作为参考。
背景技术
从传统上讲，用在半导体器件和电子器件中的金属元件通常使用诸如Al(铝)的金属。但是，随着对更小更快的半导体器件和更高性能的电子器件需求的增加，用铝布线等保证足够高的性能日益困难。提供比铝高级的电迁移阻抗且提供小电阻的铜布线技术作为一种潜在的解决该问题的方法正受到大量关注，并且在各个潜在的领域中得到广泛研究。
在用铜形成金属元件时，铜的性能意味着刻蚀法不是特别适用，因此要使用公知的波纹装饰法(damascene)，将铜金属充填到预制沟槽中。在波纹装饰法中，在对由氧化硅等形成的中间层绝缘膜进行表面处理时预先形成预定的沟槽，然后用铜金属填充到这些沟槽内，然后通过CMP(化学机械抛光)除去所有多余的铜金属。
可用于在这些沟槽内形成铜金属膜的已知方法的一个例子是如日本专利特开平(JP-A)平11-238703中所述的方法：首先形成种子层，然后用该种子层形成镀层。用溅射法等方法形成种子层，在包括沟槽的中间层绝缘膜的整个表面上形成种子层。另外，通过将电镀液中的金属沉积在种子层上形成镀层。
但是，在上述公开的技术中，在形成种子层的过程中，溅射法在中间层绝缘膜的整个表面上形成种子层，不可能只在某些需要的位置形成种子层。
另外，因为种子层形成在整个处理表面上，所以镀层也形成在整个表面上，这意味着后面必须用CMP法除去多余的铜金属，这实在是一个浪费的方法。
另外，为了在CMP方法中除去所有多余的铜金属，至少还必须将中间层绝缘膜的表面抛光，因此必须将诸如SiO2等较硬质材料用于中间层绝缘膜。这将对选择用作中间层绝缘膜的材料种类数量构成不希望的限制。
另外，当用波纹装饰法形成多个中间层绝缘膜时，即，在形成所谓的波纹装饰结构的过程中，必须在各个中间层绝缘膜之间形成止蚀层(etching stop layer)，这将在该方法中增加不希望的步骤数目。
本发明考虑到上述问题，其目的是提供不需使用CMP即可用选择的材料如铜金属形成金属元件的金属元件形成方法，本发明还提供半导体器件的生产方法、电子器件的生产方法、半导体器件、电子器件和电子设备。
发明内容
为了达到上述目的，本发明提供一种金属元件的形成方法，该方法包括：抗液部分形成步骤，用于在基底的整个处理表面形成抗液部分；亲液部分形成步骤，用于形成亲液部分以除去部分所述抗液部分；通过使用放液法在所述的亲液部分上形成种子层的成膜步骤，用于排放所述亲液部分的液体材料；镀层形成步骤，用于在所述种子层上形成镀层；和绝缘膜形成步骤，用于在所述基底的所述处理表面上形成绝缘膜，同时将所述的抗液部分保留在所述处理表面上。
为了达到上述目的，本发明提供下述不同的方面。
本发明的第一个方面是一种金属元件的形成方法，其具有在基底的处理表面上形成种子层的种子层形成步骤，和在种子层上形成镀层的镀层形成步骤，其中，在种子层形成步骤中，在处理表面上形成排斥液体材料的抗液部分，用液相法在抗液部分外的区域中形成种子层。
在说明书中，术语“金属元件”表示用金属形成的任何元件，包括具有连续性的布线、电容性元件如电容器的电极、感应元件如线圈、及用于半导体器件的栅电极。对金属元件的形式没有特别限定，只要用电镀法能够形成即可。
另外，术语“基底”表示用规定材料形成的基底，如玻璃基底或硅片以及其上已经形成有布线层或中间层绝缘膜的电路板。
术语“种子层”表示用电镀法形成镀层时需要的背膜，并且是在种子层和电镀液处于接触状态时施加预定电压的膜。
另外，术语“镀层”表示用上述电镀法将金属原子沉积在种子层上形成的增厚层。
术语“抗液部分外的区域”表示比抗液部分具有相对更高液体亲和力的区域，该区域形成为具有所需图案的形状。
术语“液相法”表示使基底和液体材料处于接触状态的方法，包括诸如旋涂、缝涂、浸涂、喷涂、印刷技术和放液法的方法。液相法中使用的液体材料包括种子层的材料和溶剂。
根据本发明的这一方面，在上述抗液部分外形成具有所需图案的区域，用液相法将液体材料以接触状态定位在该区域内，将液体材料中的溶剂蒸发以形成种子层，然后用电镀法形成镀层。换句话说，在抗液部分外的区域形成镀层。
另外，在用缝涂法作为液相法的情况下，因为缝涂法利用毛细作用，所以液体材料的利用率可以很容易地达到95％或更高，这意味着可以降低生产成本。
在用放液法作为液相法的情况下，不仅可以改善液体材料的利用率，而且可以将液体材料定位在具有任何所需图案的基底上。
本发明的第二个方面是一种金属元件的形成方法，其具有在基底的处理表面上形成种子层的种子层形成步骤和在种子层上形成镀层的镀层形成步骤，其中，处理表面包括凹陷部分，在种子层形成步骤中，用液相法在凹陷部分中形成种子层。
术语“凹陷部分”表示在基底的处理表面上形成的特定区域。对形成凹陷部分的方法没有特别限定，砍掉一部分基底形成的凹陷部分是可以接受的，还可以用下述方法形成凹陷部分：在基底上面提供优选材料的凸出部分，然后在该凸出部分内形成相对的凹陷部分。
根据本发明的这一方面，通过液相法使液体材料与处理表面处于接触状态，液体材料可流入凹陷部分，溶解凹陷部分内存在的气体，使凹陷部分内充满液体材料，凹陷部分内存在的气体被排到外面。另外将凹陷部分内的液体材料的溶剂蒸发以形成种子层，然后用电镀法形成镀层。换句话说，形成的镀层填充在凹陷部分内。另外，因为镀层是沿凹陷部分的内表面形成的，所以能够调节镀层的生长方向。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤中，在中间层绝缘膜中形成的凹陷部分中形成种子层。
对在中间层绝缘膜中形成凹陷部分的方法没有特别限定，去掉一部分中间层绝缘膜形成的凹陷部分是可以接受的，还可以用下述方法形成凹陷部分：在基底顶面提供中间层绝缘膜的凸出部分，然后在该凸出部分内形成相对的凹陷部分。
根据本发明的这一方面，不仅能够得到上述金属元件形成方法中所述的同样的效果，而且还可以形成封闭在中间层绝缘膜内的镀层。
另外，因为镀层在中间层绝缘膜的表面处曝光，所以可以省略CMP步骤，简化整个工艺，降低生产成本。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤中，在抗蚀层中形成的凹陷部分中形成种子层。
对在抗蚀层中形成凹陷部分的方法没有特别限定，通过显影抗蚀剂形成的凹陷部分是可以接受的，还可以用下述方法形成凹陷部分：在基底上面提供由抗蚀剂形成的凸出部分，然后在该凸出部分内形成相对的凹陷部分。在下面的说明中，在抗蚀层中形成凹陷部分的步骤称为抗蚀层形成步骤。
根据本发明的这一方面，能够得到上述金属元件形成方法中所述的同样的效果。
另外，在首先在基底上均匀形成抗蚀层然后通过曝光形成图案的情况下，也可以用与曝光掩模相同的图案形成种子层和镀层。
另外，在用放液法将抗蚀剂排放到基底顶面的规定图案中从而形成凸出形状的抗蚀层的情况下，可以在凸出图案内形成的相对凹陷部分中形成种子层和镀层。在这些情况下，不再需要曝光掩模，种子层和镀层可以形成多种图案。
另外，形成镀层后，可以除去抗蚀层，通过重复抗蚀层形成步骤、种子层形成步骤和镀层形成步骤以形成多层金属元件，然后作为最终步骤除去抗蚀层，可以留下形成为所谓的开放布线结构的镀层。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤中，包括凹陷部分内表面的处理表面的表面具有抗液性能。
根据本发明的这一方面，可以促进液体材料在凹陷部分内的填充，附着在凹陷部分外的处理表面区域中的液体材料流入凹陷部分，使液体材料限定在凹陷部分内。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤和镀层形成步骤中，用相同的材料形成种子层和镀层。
术语“相同的材料”表示构成种子层和镀层的组成材料相同。具体来说，用在种子层形成步骤中的液体材料内含有的材料和用在镀层形成步骤中的电镀液内含有的材料相同。
根据本发明的这一方面，因为在基底上形成单一材料的金属元件，所以能够选择需要的材料。例如，在需要通过基底和金属元件中具有导电性的情况下，可以选择低电阻金属作为单一材料，然后用该金属形成种子层和镀层，从而确保能够形成低电阻金属元件。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤和镀层形成步骤中，用不同的材料形成种子层和镀层。
根据本发明的这一方面，因为在基底上形成的金属元件是用不同材料的种子层和镀层形成的，所以可以根据目标用途选择种子层材料和镀层材料。另外，在需要用较难氧化的材料形成种子层和用低电阻材料形成镀层的情况下，通过选择和使用用于种子层的Ag(银)和用于镀层的Cu(铜)，可以抑制种子层形成过程中材料的氧化，还可以形成低电阻镀层。另外，在需要防止金属从镀层扩散到基底中的情况下，可以选择具有所谓阻挡层功能的材料作为种子层材料。合适的阻挡层材料的例子包括Ti(钛)和W(钨)。
本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤中使用包括金属原子的液体材料。
根据本发明的这一方面，易于利用液相法。另外，包括金属细粉和挥发性溶剂的混合物的分散液是理想的液体材料。
本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤中使用包括铜原子的液体材料。
众所周知，铜是低电阻金属。
根据本发明的这一方面，可以形成低电阻金属的种子层。
本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在种子层形成步骤中使用包括有机铜化合物的液体材料。
有机铜化合物是本身不具有导电性，但是通过热处理煅烧时能够具有类似于铜的导电性能的材料。
根据本发明的这一方面，可以形成低电阻金属的种子层。另外，当有机化合物与金属细粉相比时，很明显在金属细粉中，各个颗粒以点接触状态存在，在颗粒间的空间中存在孔隙，但是在有机化合物中，部分有机物保留在颗粒间的空间内。换句话说，当用这种有机铜化合物形成种子层时，可以形成比用金属细粉时更致密的膜。
本发明另一方面的金属元件形成方法是上述金属元件形成方法，其还包括在其上已形成有镀层的处理表面上形成绝缘膜的绝缘膜形成步骤和完成镀层形成步骤后进行的刻蚀绝缘膜和将镀层曝光的刻蚀步骤。
在刻蚀步骤中，对其方法没有特别限定，可以是将基底浸没在化学刻蚀液中的湿刻蚀法或在真空气氛中使基底暴露在反应性气体中的干刻蚀法。
根据本发明的这一方面，通过刻蚀绝缘膜使镀层曝光，因此不需要CMP步骤就可得到用传统CMP法得到的同样的效果，这样可以简化工艺，降低生产成本。
另外，在传统CMP法中，需要将诸如SiO2等较硬质材料用于绝缘膜，但是在省略CMP步骤的本发明的这一方面，在这方面对绝缘膜材料没有特别限定，这意味着选择绝缘膜材料的自由度大幅提高。另外，如果选择低介电常数即所谓低k材料，则因为不需要使用硬质材料，所以能够选择理想的材料。
另外，在曝光的镀层上易于形成其它图案或元件。例如，可以用上述金属元件形成方法在镀层顶部形成分开的金属元件，从而能够易于层化金属元件。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在绝缘膜形成步骤中，已经形成为薄膜的绝缘膜转移到处理表面上，在处理表面上形成绝缘膜。
术语“薄膜”是在转移到处理表面之前形成的绝缘膜。
根据本发明的这一方面，预先形成作为薄膜的绝缘膜，然后转移到处理表面上，在处理表面上形成绝缘膜。这样就可以相对容易地形成绝缘膜。
另外，本发明另一方面的金属元件形成方法是上述金属元件形成方法，其中，在绝缘膜形成步骤中，通过将含绝缘物质的液体材料与处理表面接触然后再进行热处理形成绝缘膜。
术语“含绝缘物质的液体材料”是液相法中使用的液体材料，包括用于形成绝缘膜的材料和溶剂。
根据本发明的这一方面，通过热处理蒸发液体材料内的溶剂，使绝缘物质在处理表面上保持焙烧状态，从而形成所需的绝缘膜。
另外，当形成多层结构的中间层绝缘膜时，不需要单独形成每一个绝缘膜，不需要为防止绝缘膜被刻蚀而形成止蚀层，这意味着可以一次形成多个中间层绝缘膜。因此可以简化整个工艺，还可以降低生产成本。
另外，用上述金属元件形成法形成金属元件后，可以立即形成绝缘膜，使绝缘膜嵌入金属元件，与使用不是液相法的其它方法相比，整个工艺得以简化，生产成本可以降低。另外，通过重复抗蚀层形成步骤、种子层形成步骤和镀层形成步骤，然后作为最终步骤除去抗蚀层形成的金属元件，即所谓的开放布线结构也可以预先形成，然后通过形成绝缘膜嵌入该开放布线结构。
本发明的第三个方面是本发明的半导体器件的生产方法，该方法是至少装备有布线、电极和中间层绝缘膜中的一个的半导体器件的生产方法，其中，半导体器件是用上述金属元件形成方法生产的。
根据本发明的这一方面，能够得到上述金属元件形成方法中所述的同样的效果。另外，在形成中间层绝缘膜时，不需要将膜材料限定为诸如SiO2的较硬质材料，这意味着选择绝缘膜材料的自由度大幅提高。例如，当将所谓的低k材料用于中间层绝缘膜时，选择材料的自由度大幅提高，从而可以选择理想的材料，这意味着通过使用低k材料可以提高半导体器件的操作频率。
本发明的电子器件的生产方法是装备有多个布线层、使布线层相互连接的接线柱和形成在布线层之间的中间层绝缘膜的电子器件的生产方法，其中，电子器件是用上述金属元件形成方法生产的。
根据本发明的这一方面，能够得到上述金属元件形成方法中所述的同样的效果。
另外，本发明的半导体器件是至少装备有布线、电极和中间层绝缘膜中的一个的半导体器件，这种半导体器件是用上述生产方法生产的。
根据本发明的这一方面，能够得到上述半导体器件形成方法中所述的同样的效果。
本发明的电子器件是装备有多个布线层、使布线层相互连接的接线柱和形成在布线层之间的中间层绝缘膜的电子器件，这种电子器件是用上述生产方法生产的。
根据本发明的这一方面，能够得到上述电子器件形成方法中所述的同样的效果。
本发明的电子设备包括本发明的半导体器件和电子器件。
这种电子设备的例子包括信息处理设备，如移动电话、个人数字助理、手表、文字处理机和个人电脑。在这些类型的电子设备内使用本发明的半导体器件或电子器件，可以生产和供应低成本的设备。
附图简述
图1A-1G是描述本发明的金属元件形成方法时的基底的示意性截面图。
图2A和2B是描述本发明的金属元件形成方法时的基底的示意性截面图。
图3A和3B是示出使用缝涂***的涂布方法的示意性截面图。
图4是用在镀层形成方法中的电镀装置的示意性截面图。
图5A和5B是用在中间层绝缘膜形成方法中的压接(crimping)装置的示意性截面图。
图6A-6F是描述本发明的第二个实施方案时的基底的示意性截面图。
图7是描述本发明的第二个实施方案时的基底的示意性截面图。
图8A-8D是描述本发明的第三个实施方案时的基底的示意性截面图。
图9A-9G是描述本发明的第四个实施方案时的基底的示意性截面图。
图10是本发明的半导体器件的示意性截面图。
图11A-11E是描述本发明的半导体器件的生产方法的示意性截面图。
图12A-12C是描述本发明的半导体器件的生产方法的示意性截面图。
图13A-13F是描述本发明的电子器件的生产方法的示意性截面图。
图14是示出装备有本发明的半导体器件的一种电子设备的一个例子的图。
图15是示出装备有本发明的半导体器件的一种电子设备的另一个例子的图。
图16是示出装备有本发明的半导体器件的一种电子设备的另一个例子的图。
具体实施方式
下面参考附图详细说明本发明的金属元件的形成方法、半导体器件的生产方法、电子器件的生产方法、半导体器件、电子器件和电子设备。
在附图中，所示的每一个层和其它组件的尺寸都是为了易于辨认，这意味着图中所示的每一个层和其它组件的相对大小可能不同于其实际值。
(第一个实施方案)
下面说明本发明的金属元件的形成方法。
图1A-1G和图2A和2B示出在该实施方案的金属元件形成方法的主要步骤中的基底的示意性截面图。
如图1A所示，基底10是要在其上形成该实施方案的金属元件的靶物，可以根据目标用途选择该基底材料。例如，在要求光透射的情况下，可以选择诸如玻璃等的透明材料，在要求弹性的情况下，可以选择树脂材料等，在要形成半导体元件的情况下，可以选择硅片。基底10还可以是具有多个预制导电膜和绝缘膜的多层布线板，或具有预制布线层和中间层绝缘膜的电路板。
该实施方案的金属元件形成方法包括种子层形成步骤、镀层形成步骤、中间层绝缘膜形成步骤(绝缘膜形成步骤)和刻蚀步骤。下面对这些步骤中的每一个步骤进行说明，还要说明每一个步骤使用的方法和/或装置。
(种子层形成步骤)
如图1B-1F所示，种子层形成步骤包括抗液部分形成步骤、亲液部分形成步骤和成膜步骤。
首先如图1B所示进行抗液部分形成步骤，在该实施方案中，用缝涂法作为液相法。然后通过干燥处理形成抗液部分。
图3A和3B是描述缝涂法的示意性截面图。缝涂***从广义上可分为两种不同的类型，即图3A所示的***和图3B所示的***。
在图3A所示的***中，液体材料22向下排放。在该缝涂***中，具有缝状开口的狭缝部分23定位在基底10上方，基底10的处理表面10a朝上。在基底10和狭缝部分23相对移动时，通过从狭缝部分23排出液体材料22，可以在整个处理表面10a上快速涂布均匀量的液体材料22。
图3B所示的***示出利用毛细作用的缝涂***。在该缝涂***中，具有毛细管的狭缝部分24定位在基底10下方，基底10的处理表面10a朝下。在狭缝部分24的开口和处理表面10a之间保持预定距离的同时，使基底10和狭缝部分24相对移动，毛细作用将液体材料22向上牵引到处理表面10a上，从而保证在整个处理表面10a上快速涂布均匀量的液体材料22。
另外，在利用毛细作用的缝涂***中，排放的液体材料的利用率易于超过95％，这意味着可以降低生产成本。
在抗液部分形成步骤使用的液相法不一定限于缝涂法，还可以使用其它各种液相法，包括旋涂、浸涂、喷涂、印刷法和放液法。因为液相法不需要高成本的真空设备，所以能够降低生产设备的成本。
另外，用于形成抗液部分11的液体材料22使用溶解在溶剂中的抗液原料，在该特定实施方案中，包括被氟基溶剂稀释的Optool DSX(DaikinIndustries Co.，Ltd生产)的液体材料是理想的液体材料。
用缝涂法将液体材料22涂布在基底10的处理表面10a上之后，基底10在饱和蒸气压气氛中曝光，并保持预定长的时间，使得亲液部分12中的液体材料22不会干燥，并且能够令人满意地均衡液体材料22的浓度分布。然后将基底10置于烘炉等中，利用干燥处理除去液体材料22中含有的溶剂，从而形成抗液部分11。
然后如图1C所示进行亲液部分形成步骤，在该实施方案中，除去一部分抗液部分11以形成亲液部分。
在亲液部分形成步骤中，掩模13面对基底10放置，紫外线穿过掩模13照射到基底10上，抗液部分11的被照射部分中的抗液材料分解后蒸发，从而从这些部分中除去抗液材料。换句话说，图1D所示的亲液部分12(抗液部分外面的区域)形成在对应于掩模13的图案的部位中。
接下来进行图1E所示的成膜步骤，在该实施方案中，用放液法作为液相法，通过干燥处理和热处理形成种子层。另外，该步骤中使用的液体材料22是包括形成种子层的金属铜细粉和作为溶剂的甲苯的混合物的分散液。
在放液法中，排放喷嘴25和基底10相对移动，而排放喷嘴25将各个受控的液体材料22的液滴排放到亲液部分12中，从而用液体材料22填充亲液部分12。即使由于排放定位错误使液体材料22排放到邻近亲液部分12的抗液部分11上，液体材料22也不会聚积在抗液部分11的上表面上，而是流入亲液部分12。
使用上述放液法抗液可改善液体材料的利用率，液体材料22可以定位在已经形成预定图案的亲液部分12中。
以这种方式用液体材料22填充亲液部分12后，基底10在饱和蒸气压气氛中曝光，并保持预定长的时间，使得亲液部分12中的液体材料22不会干燥，并且能够令人满意地均衡液体材料22的浓度分布。然后将基底10置于烘炉等中，利用干燥处理除去液体材料22中含有的溶剂，通过进一步热处理可以煅烧金属细粉，形成如图1F所示的金属铜的种子层14。
在成膜步骤使用的液相法不一定限于放液法，还可以使用其它各种液相法，包括旋涂、缝涂、浸涂、喷涂、印刷法和其它放液法。因为液相法不需要高成本的真空设备，所以能够降低生产设备的成本。
另外，在上述例子中，用金属铜细粉的分散液作为液体材料22，但是也可以使用通过用甲苯稀释银细粉(商品名：“Perfect Silver”，VacuumMetallurgical Co.，Ltd生产)或分散金细粉(商品名：“Perfect Gold”，VacuumMetallurgical Co.，Ltd生产)形成的液体材料。
(镀层形成步骤)
在镀层形成步骤中，用图4所示的电镀装置形成图1G所示的镀层15。
电镀装置40是一种所谓的电镀装置，其包括镀液槽41、下部电极42、上部电极43和电源44。用电镀液45充满镀液槽41，电镀液45使用理想地适用于形成镀层的液体，在该实施方案中使用硫酸铜基电镀液。下部电极42和电源44的正极侧(+侧)连接，上部电极43装备有用于支撑和保持基底10的托架46，从而保证上部电极43和基底10之间具有高度的连续性。电源44的负极侧(-侧)和上部电极43都接到GND。
下面说明用上述电镀装置40形成镀层的步骤。首先，用托架46保证其上形成有种子层14的基底10和上部电极43处于接触状态，然后将该组合结构放置在电镀液45中。然后用图中未示出的控制设备启动电镀装置40，电源44在上部电极43和下部电极42之间施加电压。在施加电压时，电镀液45中的铜离子(+)被吸引到基底10的种子层14上，通过接收电子(-)，这些铜离子转化成粘结在种子层14上的金属铜。该反应连续进行，沉积金属铜，使沉积的金属铜在种子层14上基本上呈径向生长，从而形成如图1G所示的金属铜镀层15。
通过进行上述镀层形成步骤，镀层15可以形成在对应于形成在亲液部分12上的种子层14的部位上。
另外，用相同的铜材料形成种子层14和镀层15时，不仅可以形成低电阻的金属元件，而且可以形成单一材料的金属元件。
本发明的镀层形成步骤是以利用图4所示装置的电镀工艺描述的，但是本发明并不限于电镀工艺，还可以使用非电解浸镀工艺(electrolessplating process)。
另外，在前面的叙述中是用硫酸铜基铜电镀液作为电镀液45的，但是本发明并不限于这种电镀液，可以使用任何类型的能够形成所需镀层15的电镀液。
(中间层绝缘膜形成步骤)
在中间层绝缘膜形成步骤中，用图5A所示的压接装置形成图2A所示的中间层绝缘膜(绝缘膜)16。
压接装置50是用于将作为薄膜形成的层转移到基底10上的装置，其包括固定载物台51、转移板52、载膜机构53和膜54。在所示的例子中，可以用图中未示出的驱动机构将转移板52上下驱动。另外，固定载物台51和转移板52装备有能够将基底10和膜54加热到一定温度的加热装置。载膜机构53包括张紧结构55和设计为支撑膜54的转轴56。
另外，膜54是热塑性树脂膜，该膜的与基底10相反的一侧上设置有中间层绝缘膜16。这种中间层绝缘膜16是用下述方法形成的：将液体材料均匀涂布在膜54上，然后将液体材料干燥。
在该实施方案中，用能够形成二氧化硅基绝缘膜的涂布液形成中间层绝缘膜16，涂布液中包括一种或多种用下式1表示的SOG材料的聚硅氮烷。在式1中，基团R1、R2和R3各自独立地表示氢原子、烷基、芳基或具有1-8个碳原子的烷氧基。
[式1]
下面描述用上述压接装置50形成中间层绝缘膜的步骤。将基底10安装在固定载物台51上，将膜54定位，使基底10和中间层绝缘膜16相互对置，用载膜机构53对膜54施加预定的张紧度，用加热装置将固定载物台51和转移板52加热到预定温度。然后，驱动机构以图5B所示的箭头A的方向驱动转移板52，转移板52的驱动使中间层绝缘膜16和基底10接触，然后使它们压接在一起。然后通过用载膜机构53将膜张紧和以箭头B的方向驱动转移板52，使中间层绝缘膜16与膜54分离，然后如图2A所示转移到基底10上。
通过进行上述中间层绝缘膜形成步骤，易于在其上已形成有镀层15的基底10上形成中间层绝缘膜16。
优选在真空条件下操作压接装置50。通过在真空条件下进行该步骤，可以防止在中间层绝缘膜16和基底10之间捕获气泡。
另外，在该实施方案中，中间层绝缘膜描述为绝缘膜，但是对绝缘膜没有特别限制，只要该膜具有电绝缘性能即可。
另外还可以用所谓的低k材料作为绝缘膜材料。
(刻蚀步骤)
刻蚀步骤可以利用干刻蚀法或湿刻蚀法。在该方法中，除去一部分中间层绝缘膜16，从而如图2B所示通过中间层绝缘膜16的上表面16a使镀层15暴露。
通过进行该刻蚀步骤，可以省略CMP工艺，这意味着能够简化整个工艺，降低生产成本。
另外，在传统CMP工艺中，需要将诸如SiO2的较硬质材料用于绝缘膜，但是在本发明中，因为可以省略CMP步骤，所以在这方面对绝缘膜材料没有特别限定，这意味着选择绝缘膜材料的自由度大幅提高。例如，如果选择低介电常数即所谓低k材料，则因为不需要使用硬质材料，所以能够选择理想的材料。
另外，随着镀层15的暴露，然后通过重复种子层形成步骤、镀层形成步骤和中间层绝缘膜形成步骤，可以形成层状金属元件结构。另外，在这种层状结构的形成过程中，在每一次形成亲液部分12时都使用具有所需图案的掩模13。
(第二个实施方案)
下面说明本发明的金属元件的形成方法的第二个实施方案。
在该实施方案中，种子层形成步骤和镀层形成步骤不同于第一个实施方案。在第一个实施方案中，种子层14形成在处于基底10上面的亲液部分12上，而在第二个实施方案中，在基底10上形成凹陷部分，种子层形成在这些凹陷部分内，然后使镀层也形成在凹陷部分内。
下面只描述该实施方案中不同于第一个实施方案的部分。与第一个实施方案相同的部件用相同的符号表示，不再对其说明。
如图6A所示，首先在基底10的处理表面10a上形成中间层绝缘膜16，然后对该中间层绝缘膜16进行图案刻蚀，形成一系列凹陷部分17。可以用各种方法形成凹陷部分17，这些方法包括：用光刻术除去部分中间层绝缘膜16的方法，或者是用液相法在亲液区域中形成中间层绝缘膜16的凸出部分，然后在这些凸出部分内形成相对凹陷部分的方法。
(种子层形成步骤)
该实施方案的种子层形成步骤包括如图6B-6F所示的抗液部分形成步骤和成膜步骤。
首先如图6B所示，用与第一个实施方案相同的方式进行抗液部分形成步骤，在中间层绝缘膜16的表面上形成抗液部分11。
然后如图6C所示，用图中未示出的传动装置翻转基底10，使凹陷部分17朝下。
接下来如图6D所示进行成膜步骤，该步骤中使用的如图3B所示的缝涂法利用毛细作用。用于液体材料22的材料与第一个实施方案中使用的相同。
换句话说，在狭缝部分24的开口和中间层绝缘膜16的表面16a之间保持预定距离的同时，用缝涂法使基底10和狭缝部分24相对移动。当狭缝部分24到达凹陷部分17附近时，狭缝部分24端部的液体材料22流入凹陷部分17，溶解凹陷部分17内存在的气体，使凹陷部分内充满液体材料22，凹陷部分17内的气体被排到外面。换句话说，通过使用这种缝涂法，可以用液体材料22置换凹陷部分17内的气体。
另外，通过使基底10和狭缝部分24保持连续的相对移动，可以如图6E所示使液体材料22快速填充在所有的凹陷部分17内。
另外，因为抗液部分11形成在凹陷部分17外的中间层绝缘膜16的表面16a的那些区域上，所以粘附在表面16a上的液体材料22不会聚积在那里，而是流入凹陷部分17，使液体材料22局限在凹陷部分17内。
在该实施方案中，上述置换作用能够使液体材料22填充在形成于抗液部分11中的凹陷部分17内，但是在凹陷部分17的纵横比大于预定值的那些情况下，即使没有抗液部分11，也可以用液体材料22填充凹陷部分17。在这种情况下，为了防止液体材料22聚积在凹陷部分17外的区域上，可以在凹陷部分17仍然如图6B所示朝上时使用放液法，优选控制放液位置，使液体材料22只填充在凹陷部分17内。
然后将基底10再翻转过来，用与第一个实施方案相同的方式均衡液体材料22的浓度分布后，先进行干燥处理，再进行热处理，从而将金属细粉烧结，形成如图6F所示的金属铜种子层14。即，只在凹陷部分17内形成种子层14。
(镀层形成步骤)
该实施方案的镀层形成步骤以与第一个实施方案相同的方式使用如图4所示的电镀装置，在处于凹陷部分17内的种子层14上形成镀层15。
换句话说，通过在凹陷部分17的内表面上连续沉积金属铜，可以形成如图7所示的嵌入凹陷部分17的镀层15，并且能够调节伴随金属铜沉积的镀层生长方向。因为镀层15通过中间层绝缘膜16的表面16a曝光，所以能够省略CMP工艺，能够简化整个工艺，降低生产成本。
(第三个实施方案)
下面说明本发明的金属元件的形成方法的第三个实施方案。
该实施方案与前面实施方案的不同之处仅在于种子层形成步骤，在第二个实施方案中，种子层形成在处于中间层绝缘膜中的凹陷部分内，而在第三个实施方案中，种子层形成在处于抗蚀层中的凹陷部分内。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。
如图8A所示，在基底10的处理表面10a上形成抗蚀层18，然后对该抗蚀层18进行图案化，形成一系列凹陷部分17。可以用各种方法形成凹陷部分17，这些方法包括：其中通过曝光除去部分抗蚀层18然后再使其显影的方法，或者是用液相法在亲液区域中形成刻蚀层18的凸出部分，然后在这些凸出部分内形成相对凹陷部分的方法。用抗液抗蚀剂形成抗蚀层18。
(种子层形成步骤)
首先如图8B所示，用与第二个实施方案相同的方式进行成膜步骤，从而用液体材料22填充凹陷部分17，均衡液体材料22的浓度分布后，先进行干燥处理，再进行热处理，从而完成种子层14的形成过程。在该实施方案中，因为抗蚀层18是用抗液抗蚀剂形成的，所以粘附在凹陷部分17外区域上的液体材料22不会聚积在那里，而是流入凹陷部分17，使液体材料22局限在凹陷部分17内。另外，该实施方案还可以省略抗液部分形成步骤，从而能够进一步简化整个工艺，降低生产成本。
(抗蚀剂脱除步骤)
然后如图8C所示进行抗蚀剂脱除步骤，脱除整个抗蚀层18，只在基底10的处理表面10a上留下种子层14。在抗蚀剂脱除步骤中可以使用干灰化法或湿灰化法。在干灰化法中，在真空环境中使用O2等离子体，而在湿灰化法中，使用抗蚀剂脱除液。
(镀层形成步骤、中间层绝缘膜形成步骤、刻蚀步骤)
然后如图8D所示，用与第一个实施方案相同的方式相继进行镀层形成步骤、中间层绝缘膜形成步骤和刻蚀步骤。换句话说，用电镀法在种子层14上形成镀层15，用压接装置50转移中间层绝缘膜16以覆盖镀层15，然后用刻蚀法除去一部分中间层绝缘膜16。这样能够产生与前面实施方案所述的相同的效果。
在通过在整个基底10上形成抗蚀层18，然后通过曝光法对抗蚀层18形成图案形成抗蚀层18的情况下，可以用与曝光掩模相同的图案形成后续的种子层14和镀层15。
另外，在用放液法等方法将抗蚀剂以预定图案排放到基底10上从而形成凸起形状的抗蚀层18的情况下，可以在形成于凸起形状的抗蚀层内的相对凹陷部分17内形成种子层14和镀层15。在这种情况下，基于电子数据图案实施放液法，结果，可以不用曝光掩模，可以形成任何图案的种子层和镀层。
(第四个实施方案)
下面说明本发明的金属元件的形成方法的第四个实施方案。
该实施方案与前面实施方案的不同之处在于种子层形成步骤、镀层形成步骤和中间层绝缘膜形成步骤。在第三个实施方案中，种子层形成在处于一个抗蚀层中的凹陷部分内，然后在该种子层上形成镀层，而在第四个实施方案中，用多个抗蚀层形成开放布线结构。另外，在前面实施方案的中间层绝缘膜形成步骤中使用压接装置，而在该实施方案中使用液相法。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。
如图9A所示，用与第三个实施方案相同的方式在基底10的处理表面10a上形成第一个抗蚀层(抗蚀层)18a，然后对第一个抗蚀层18a刻蚀图案形成凹陷部分17。
(第一个种子层形成步骤，第一个镀层形成步骤)
首先如图9B所示，用与前面实施方案相同的方式进行第一个种子层形成步骤(种子层形成步骤)和第一个镀层形成步骤(镀层形成步骤)，与凹陷部分17内的第一个种子层(种子层)14a相对应形成第一个镀层(镀层)15a。
(抗蚀层形成步骤)
然后如图9C所示，进行另一个抗蚀层形成步骤，用液相法形成预定图案的第二个抗蚀层(抗蚀层)18b。在第二个抗蚀层形成前，第一个抗蚀层18a和第一个镀层15a的表面优选进行亲液处理和抗液处理，在这种情况下，优选使用液相法。
通过对第二个抗蚀层18b形成图案，形成被第一个和第二个抗蚀层18a、18b及第一个镀层15a封闭的凹陷部分19。因为在后续步骤使用液相法，所以包括凹陷部分19的第二个抗蚀层18b和第一个镀层15a的表面要进行亲液处理和抗液处理。
(第二个种子层形成步骤，第二个镀层形成步骤)
然后如图9D所示，用与图9A所示的相同的方式进行第二个种子层形成步骤(种子层形成步骤)和第二个镀层形成步骤(镀层形成步骤)，与凹陷部分19内的第二个种子层(种子层)14b相对应形成第二个镀层(镀层)15b。
在与第一个镀层15a的距离很短的情况下，在第二个镀层形成步骤中第二个镀层15b的生长使第二个镀层15b与相应的第一个镀层15a接触，从而可以省略第二个种子层形成步骤。换句话说，根据图案形状，可以省略第二个种子层形成步骤。
(抗蚀层形成步骤、第三个种子层形成步骤、第三个镀层形成步骤)
然后如图9E所示，形成第三个抗蚀层(抗蚀层)18c、第三个种子层(种子层)14c和第三个镀层(镀层)15c。
这些形成步骤与如图9C和图9D所示的抗蚀层形成步骤、第二个种子层形成步骤和第二个镀层形成步骤一样，因此不再对其加以说明。
(抗蚀层脱除步骤)
然后如图9F所示，用与第三个实施方案相同的方式进行抗蚀层脱除步骤，从而除去第一个抗蚀层18a、第二个抗蚀层18b和第三个抗蚀层18c，只在基底10上面留下第一个镀层15a、第二个镀层15b和第三个镀层15c，从而形成开放布线结构20。在图9F中没有示出第一个种子层14a、第二个种子层14b和第三个种子层14c。
如上所述，因为在镀层形成后可以除去抗蚀层，所以能够形成多层金属元件，并且在后续步骤中除去抗蚀层，从而能够形成多层金属元件或所谓的开放布线结构。
该实施方案并不限于形成开放布线结构，还易于形成三维图案。
(中间层绝缘膜形成步骤)
在该实施方案的中间层绝缘膜形成步骤中，用液相法形成嵌入开放布线结构20的中间层绝缘膜16，液相法使用浸涂法。液体材料使用与第一个实施方案中所述的用于形成二氧化硅基绝缘膜的相同的涂布液。
另外，在该中间层绝缘膜形成步骤中，用浸涂法涂布液体材料22后，基底10在饱和蒸气压气氛中曝光，并保持预定长的时间，使得液体材料不会干燥，并且能够令人满意地均衡液体材料的浓度分布。然后将基底10置于烘炉等中，利用干燥处理除去液体材料中含有的溶剂，从而形成如图9G所示的中间层绝缘膜16。
通过使用上述液相法，液体材料可以恰好流入三维图案如开放布线结构20的角落内，从而能够形成嵌入三维图案周围的中间层绝缘膜。
另外，将上述用于中间层绝缘膜的液相形成法与用于多层中间层绝缘膜的形成法相比，上述液相法不需要形成防止刻蚀用的止蚀层，并且可以一次形成中间层绝缘膜。换句话说，与其它方法相比，液相法能够简化整个工艺方法，降低生产成本。
液相法并不限于浸涂法，可以有利地使用在前面实施方案中所述的任何不同的方法。
(第五个实施方案)
下面说明本发明的金属元件的形成方法的第五个实施方案。
在前面的实施方案中，用相同的金属形成种子层和镀层，而在第五个实施方案中，使用选择的不同的金属。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。
在该实施方案中，在种子层形成步骤中使用银细粉，而在镀层形成步骤中，使用与前面实施方案相同的硫酸铜基铜电镀液。因此，通过实施种子层形成步骤和镀层形成步骤，种子层14和镀层15可由不同的材料形成。
因为银比铜的抗氧化性高，所以该实施方案的种子层14比前面实施方案的抗氧化性高。
也可以用金代替银，可以产生类似的效果。
下面说明第五个实施方案的改进方案。
在该改进方案中，用表面上带有电极的电路板作为基底10，在该电极上形成种子层14和镀层15。在种子层形成步骤中使用钛细粉，而在镀层形成步骤中，使用与前面实施方案相同的硫酸铜基铜电镀液。众所周知，钛是所谓的具有保护功能的材料，在电子器件等的铝布线中用于抑制孔隙的产生。
因此，通过在基底10和镀层15之间形成钛的种子层14，种子层14起到阻挡层的作用，防止金属扩散到基底中。换句话说，可大大抑制由于镀层金属的扩散导致的基底10内发生的畸变。
也可以用钨代替钛作为具有阻挡层功能的材料，可以产生类似的效果。
(第六个实施方案)
下面说明本发明的金属元件的形成方法的第六个实施方案。
尽管同样是用不同的金属形成种子层和镀层，但是该实施方案与前一个实施方案的不同之处在于种子层形成步骤和镀层形成步骤。另外，在镀层形成步骤中使用非电解浸镀工艺。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。
(种子层形成步骤)
该实施方案的种子层形成步骤包括第一个成膜步骤(成膜步骤)和第二个成膜步骤(成膜步骤)。
第一个成膜步骤涉及以与前面实施方案相同的方式用液体材料22进行液相法及干燥处理或热处理，通过完成第一个成膜步骤，使含在液体材料22中的金属沉积，增加对非电解浸镀液的敏感性。用氯化锡溶液作为液体材料22，液体材料不限于氯化锡溶液，可以使用任何能够产生很好地粘结在基底10上的效果的溶液。例如，也可以使用氯化锌溶液。
另外，第二个成膜步骤是用氯化钯溶液进行液相法，然后进行干燥处理或热处理，并且可以向第一个成膜步骤中沉积的金属提供催化剂的步骤。催化剂指的是能够促进下述非电解浸镀法中的还原反应的材料。催化剂不限于氯化钯溶液，可以使用任何不同的催化金属溶液。
不用说，在进行第一个和第二个成膜步骤前，要以与前面实施方案所述的相同的方式预先进行抗液部分形成步骤和亲液部分形成步骤，或者在基底10上形成凹陷部分17。
通过进行上述镀层形成步骤，形成包括金属锡的种子层14，金属锡能够增加对非电解浸镀液的敏感性。金属钯作为锡的催化剂。
(镀层形成步骤)
该实施方案的镀层形成步骤使用非电解浸镀法。因为希望用低电阻材料作为镀层15，所以可以使用任何不同的包括金属铜的非电解浸镀液，氯化铜溶液特别合适。
通过将其上已形成有上述种子层14的基底10浸没在非电解浸镀液中，非电解浸镀液中的还原反应使非电解浸镀液中的金属铜粘结在种子层14上，通过连续进行这种还原反应，金属铜沉积，形成镀层15。
根据该实施方案，可以用非电解浸镀法形成镀层15。另外，用不同的金属形成种子层14和镀层15，因此，该实施方案能够产生与第五个实施方案相同的效果。
(第七个实施方案)
下面说明本发明的金属元件的形成方法的第七个实施方案。
该实施方案说明了在种子层形成步骤中使用有机铜化合物情况下的材料。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。
下面式2-28所示的化学式表示可用在该实施方案中的有机铜化合物。下面列举每一个化学式的名称。
即，式2是乙酸铜，式3是烯丙氧基乙氧基氟乙酰乙酸合铜，式4是苯基丁二酸苯并丙酮酸铜，式5是苯甲酰三氟丙酮酸铜BTA，式6是乙氧化二甲基氨基铜，式7是二甲基二硫代氨基甲酸铜，式8是1，3-二苯基-1，3-丙二酸基双-二苯甲酰甲烷基铜，式9是乙氧基铜，式10是乙基乙酰基乙酸铜，式11是2-乙基己酸铜，式12是甲酸四氢铜，式13是6，6，7，7，8，8，8-七氟-2，2-二甲基-3，5-辛二酸铜，式14是六氟戊二酮-2-二丁炔铜，式15是六氟戊二酸环辛二烯铜，式16是六氟戊二酸乙烯基三甲基硅烷铜，式17是六氟戊二酸铜，式18是8-羟基喹啉酸铜，式19是甲基丙烯酸铜，式20是甲基丙烯酰氧基乙基乙酸铜，式21是甲氧基铜，式22是甲氧基乙氧基乙氧化铜，式23是2，4-戊二酸铜，式24是铜酞菁，式25是2，2，6，6-四甲基-3，5-庚二酸铜，式26是三氟乙酸铜，式27是三氟戊二酸铜，式28是三氟甲烷砜铜(trifluoromethanesulfone copper triflate)。下面的“Formula”表示“通式”。
Figure C20041000155700281
上述有机铜化合物本身不具有导电性，但是通过热处理煅烧时能够获得类似于铜的导电性。
为了用这样的有机铜化合物形成种子层14，将该化合物溶解在溶剂如甲苯中，然后用类似于前面实施方案中的液相法涂布液体材料，均衡浓度，然后对液体进行干燥处理和热处理，从而蒸发甲苯，煅烧有机化合物，形成具有所需导电性的种子层。
另外，将前面实施方案的金属细粉与该实施方案的有机铜化合物对比可以看出：在金属细粉中，各个颗粒以点接触的状态存在，在颗粒之间的空间内存在孔隙，而在有机化合物中，在颗粒之间的空间内存在部分有机物。
根据本发明，不仅可以形成低电阻金属种子层，而且可以形成比用金属细粉时更致密的层。
(第八个实施方案)
下面参考图10、11A-11E、12A-12C说明利用第1-7个实施方案中的任意一个实施方案的金属元件形成方法生产的半导体器件及其生产方法。图10是示出用共面型多晶硅作为半导体器件的基本结构的一个例子的晶体管(半导体器件)的截面图。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。
(晶体管)
在图10中，在玻璃基底(基底)10上形成背衬绝缘膜112，然后在绝缘膜112顶面形成晶体管100。硅膜114包括其中的杂质原子已扩散在硅膜114内的源区114S、漏极区114D及位于源区114S和漏极区114D之间的沟道区114C。
另外，在沟道区114C上面形成栅绝缘膜116，在栅绝缘膜116上面形成栅电极118。漏极(镀层，电极)122利用形成在中间层绝缘膜16的开口中的漏线(镀层，布线)123与漏极区114D连接。同样，源极(镀层，电极)124利用形成在中间层绝缘膜16的另一开口中的源线(镀层，布线)125与源区114S连接。另外还形成作为最上层的第二个中间层绝缘膜(中间层绝缘膜)126。用背衬绝缘膜112防止来自玻璃基底10的污染，制备用于形成硅膜114的表面，但是在有些情况下可以省略。
图10示出晶体管的基本结构，尽管可以根据器件类型对晶体管作多种可能的变化。例如，在用于显示器件等的驱动电路的共面型TFT的情况下，为了增加显示器的数值孔径，在漏极122和源极124之间设置中间层绝缘膜，并且可以缩短漏极122和源极124之间的距离。一种替代方案是，为了降低与栅电极118连接的门线(图中未示出)或源线124的电阻，或者为了提高布线的冗余度，可以形成作为多层膜的门线和源线124。这些类型的改善结构与图10的基本结构相比，无疑将增加构成晶体管的薄膜层数目。
(晶体管的生产方法)
下面参考图11A-11E和图12A-12C说明图10所示的晶体管的生产方法。在该实施方案中只说明中间层绝缘膜16、漏极122、漏线123、源极124和源线125的形成方法。如图11A所示，我们假定晶体管100的其它结构组件已经形成。
首先如图11B所示，形成的中间层绝缘膜16覆盖栅电极118、漏极区114D、源区114S和背衬绝缘膜112。例如可以用下述方法形成中间层绝缘膜16：用旋涂法涂布含聚硅氮烷和溶剂混合物的液体材料，然后进行热处理将聚硅氮烷转移到SiO2上。通过进行附加的热处理，可以得到更致密的中间层绝缘膜16。
然后如图11C所示，在中间层绝缘膜16上面形成用于形成接触孔(开口)的抗蚀18，在抗蚀层18中形成预定图案，然后根据该图案形成接触孔130。
抗蚀层18的形成方法涉及用旋涂法将抗蚀材料涂布在中间层绝缘膜16的表面上，将该抗蚀材料进行掩模曝光，然后进行显影工艺，形成对应于掩模的图案。这里的术语“图案”指的是显示接触孔130位置的图案及漏线123和源线125的电路图。
接触孔130的形成方法可以根据接触孔的结构使用各种不同的刻蚀方法。例如，在需要垂直于基底10的结构的情况下，干法刻蚀是理想的。在这种情况下，必须在不除去抗蚀层18的情况下形成接触孔130，O2基气体应当优选避免。利用这种方法可以进行贯穿漏极区114D和源区114S表面的刻蚀，从而开通接触孔130。
然后如图11D所示，在抗蚀层18上进行其它掩模曝光和显影，形成不同于图11C所示的图案。这种不同的图案是用于后续形成漏极122和源极124的电路图，形成被中间层绝缘膜16和抗蚀层18封闭的凹陷部分131的图案。
然后如图11E所示，进行前面实施方案中所述的种子层形成步骤，从而在接触孔(凹陷部分)130和凹陷部分131内形成种子层14。这样能产生与前面实施方案相同的效果。
在图11E中，凹陷部分131具有足够大的纵横比以能够填充液体材料，凹陷部分131还包含用于通过表面张力截留液体的角落部分，从而能够在凹陷部分131内形成种子层14。术语“足够大的纵横比以能够填充液体材料”的意思如同前面实施方案中所述，其纵横比大到足以能够用液体材料置换凹陷部分内的气体。
然后如图12A所示，进行前面实施方案中所述的镀层形成步骤，从而在接触孔130内的种子层14上面形成漏线123和源线125。这样能产生与前面实施方案相同的效果。
另外，在中间层绝缘膜16上面形成在凹陷部分131内形成的种子层14，种子层14不与任何导电部件接触，因此，电镀液45内的铜离子不会接收电子(-)。相反，在接触孔130内形成的种子层14与源区114S和漏极区114D接触，因此，电镀液45内的铜离子接收电子(-)后沉积出金属铜。换句话说，只形成漏线123和源线125。
然后如图12B所示，进行与上述同样的镀层形成步骤，从而在凹陷部分131内的种子层14上面形成漏极122和源极124。这样能产生与前面实施方案相同的效果。
在电镀液45中，金属铜连续沉积在漏线123和源线125上，并且相对于中间层绝缘膜16大致呈径向向上生长。另外，随着金属铜的生长，其与凹陷部分131的种子层14接触，从而在种子层14、漏线123和源线125之间形成电连接状态。因此，沉积的金属铜生长，嵌入凹陷部分131，形成漏极122和源极124。
然后如图12C所示，进行前面实施方案中所述的抗蚀剂脱除步骤和中间层绝缘膜形成步骤，从而脱除抗蚀层18，然后再用图5A所示的压接装置形成第二个中间层绝缘膜126。这样能产生与前面实施方案相同的效果。
第二个中间层绝缘膜126的材料使用低k材料。另外，因为该方法不需要CMP步骤，所以低k材料是理想的。
然后通过进行前面实施方案中所述的刻蚀步骤，可以除去第二个中间层绝缘膜126的一部分，使漏极122和源极124曝光，形成图10所示的晶体管100。
如上所述，通过使用前面实施方案中所述的金属元件形成方法，不仅可以形成晶体管100，而且可以选择低k材料，这意味着可以提高晶体管100的操作频率。
(第九个实施方案)
下面参考图13A-13F说明利用上述第1-7个实施方案中的任意一个实施方案的金属元件形成方法生产的电子器件及其生产方法。图13A-13F示出装备有线圈天线的无线IC卡(电子器件)，其中，图13B、13D和13F分别表示图13A、13C和13E中的两个垫片部分65之间区域的截面图。
下面只描述该实施方案中不同于前面实施方案的部分。与前面实施方案相同的部件用相同的符号表示，不再对其说明。(IC卡)
在图13E中，无线IC卡60包括安装在聚酰亚胺膜(基底)61上的IC芯片63、线圈天线(镀层，布线层)62、垫片部分(镀层，布线层)64和接线柱(镀层)65。IC芯片63是由不挥发的记忆逻辑电路和高频电路等形成，其作业时捕获外部传感器传递的电波，并接收电能。然后，IC芯片63解译天线62接收的信号，然后根据解译结果发送来自天线62的所需要的预定信号。
(无线IC卡的生产方法)
下面参考图13A-13E说明无线IC卡的生产方法。
首先如图13A所示，在聚酰亚胺膜61顶面上形成天线62，同时还形成用于安装IC芯片63的垫片部分64和端子63a。另外，形成天线62后，在垫片部分64上面形成接线柱65。因为这些形成步骤利用了前面实施方案中所述的种子层形成步骤和镀层形成步骤，所以能产生与前面实施方案相同的效果。
然后如图13C所示，以一定的图案涂布聚酰亚胺膜，使接线柱65的上表面曝光，从而形成中间层绝缘膜66。
然后形成将在中间层绝缘膜66的表面处曝光的接线柱65进行连接的布线(镀层，布线层)67。最后用各向异性导电膜将IC芯片63安装在图13E所示的位置处，然后用保护膜(图中未示出)覆盖整个结构，从而生产出无线IC卡60。因为上述布线67的形成步骤利用了前面实施方案中所述的种子层形成步骤和镀层形成步骤，所以能产生与前面实施方案相同的效果。
这种无线IC卡60可用于和外部读者/写入者短距离(约10cm或更短)通讯。
在垫片部分64是几个平方毫米的较大尺寸的情况下，不形成中间层接线柱65，而是形成具有大到足以保证中间层连接的区域的中间层绝缘膜66，则可以提供多层印刷布线。在这种情况下，因为垫片部分64上面的中间层绝缘膜66的边缘部分具有锥形，所以不需要在中间层绝缘膜66的上面断开，只需要简单地进行前面实施方案中所述的种子层形成步骤和镀层形成步骤，就可以形成布线67。
(第十个实施方案)
下面说明装备有前面实施方案的半导体器件或电子器件的电子设备。
图14是移动电话样品的透视图。在图14中，数字1000表示移动电话的主体，数字1001表示装备有薄膜晶体管(半导体器件)的显示部分。
图15是电子手表样品的透视图。在图15中，数字1100表示手表的主体，数字1101表示装备有薄膜晶体管(半导体器件)的显示部分。
图16是便携式信息处理机如文字处理机或膝上型电脑的透视图。在图16中，数字1200表示信息处理机，数字1202表示输入部分如键盘，数字1204表示信息处理机的主体，数字1206表示装备有薄膜晶体管(半导体器件)的显示部分。
图14-16所示的电子设备包括上述实施方案的晶体管，因此能够提供低成本的电子设备。
本发明的技术范围决不限于上述实施方案，只要不背离本发明的主旨，可以作多种变化。实施方案中所述的具体材料和层结构仅仅是例子而已，可以进行适当变化。
虽然前面已经描述和演示了本发明的优选实施方案，但是应当理解的是，这些只是本发明的例示，不应当认为是对本发明的限定。在不背离本发明的精神和保护范围的情况下可以添加、省略、替代及其它变化。因此，不应当认为本发明是由上述说明书限定的，本发明的保护范围只能由附加的权利要求书限定。

Claims (21)

1、一种金属元件的形成方法，该方法包括：
抗液部分形成步骤，用于在基底的整个处理表面形成抗液部分；
亲液部分形成步骤，用于形成亲液部分以除去部分所述抗液部分；
通过使用放液法在所述的亲液部分上形成种子层的成膜步骤，所述的种子层用于为所述亲液部分排放液体材料；
镀层形成步骤，用于在所述种子层上形成镀层；和
绝缘膜形成步骤，用于在所述基底的所述处理表面上形成绝缘膜，同时将所述的抗液部分保留在所述处理表面上。
2、根据权利要求1的金属元件的形成方法，其中，在所述成膜步骤和所述镀层形成步骤中，所述种子层和所述镀层是用相同的材料形成的。
3、根据权利要求1的金属元件的形成方法，其中，在所述成膜步骤和所述镀层形成步骤中，所述种子层和所述镀层是用不同的材料形成的。
4、根据权利要求1的金属元件的形成方法，其中，在所述成膜步骤中使用包括金属原子的液体材料。
5、根据权利要求4的金属元件的形成方法，其中，在所述成膜步骤中使用包括铜原子的液体材料。
6、根据权利要求4的金属元件的形成方法，其中，在所述成膜步骤中使用包括有机铜化合物的液体材料。
7、根据权利要求1的金属元件的形成方法，其还包括：
在所述绝缘膜形成步骤完成后进行的、用于刻蚀所述绝缘膜和暴露所述镀层的刻蚀步骤。
8、根据权利要求7的金属元件的形成方法，其中，在所述绝缘膜形成步骤中，将已经作为薄膜形成的绝缘膜转移到所述处理表面上，在所述处理表面上形成所述绝缘膜。
9、根据权利要求7的金属元件的形成方法，其中，在所述绝缘膜形成步骤中，所述绝缘膜的形成方法是：将含有绝缘物质的液体材料与所述处理表面接触，然后进行热处理。
10、至少装备有布线、电极和中间层绝缘膜中的一个的半导体器件的生产方法，
其中，所述半导体器件是用权利要求1的金属元件形成方法生产的。
11、装备有多个布线层、使所述布线层相互连接的接线柱和形成在所述布线层之间的中间层绝缘膜的电子器件的生产方法，
其中，所述电子器件是用权利要求1的金属元件形成方法生产的。
12、一种半导体器件，其至少装备有布线、电极和中间层绝缘膜中的一个，
该半导体器件是用权利要求10的生产方法生产的。
13、一种电子器件，其装备有多个布线层、使布线层相互连接的接线柱和形成在布线层之间的中间层绝缘膜，
该电子器件是用权利要求11的生产方法生产的。
14、一种电子设备，其包括权利要求12的半导体器件。
15、一种电子设备，其包括权利要求13的电子器件。
16、至少装备有布线、电极和中间层绝缘膜中的一个的半导体器件的生产方法，
其中，所述半导体器件是用权利要求2的金属元件形成方法生产的。
17、装备有多个布线层、使所述布线层相互连接的接线柱和形成在所述布线层之间的中间层绝缘膜的电子器件的生产方法，
其中，所述电子器件是用权利要求2的金属元件形成方法生产的。
18、一种半导体器件，其至少装备有布线、电极和中间层绝缘膜中的一个，
该半导体器件是用权利要求16的生产方法生产的。
19、一种电子器件，其装备有多个布线层、使布线层相互连接的接线柱和形成在布线层之间的中间层绝缘膜，
该电子器件是用权利要求17的生产方法生产的。
20、一种电子设备，其包括权利要求18的半导体器件。
21、一种电子设备，其包括权利要求19的电子器件。
CNB2004100015573A 2003-01-15 2004-01-13 金属元件、半导体器件、电子器件和电子设备及其制法 Expired - Fee Related CN1305109C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003007047 2003-01-15
JP2003007047A JP2004221334A (ja) 2003-01-15 2003-01-15 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器

Publications (2)

Publication Number Publication Date
CN1518060A CN1518060A (zh) 2004-08-04
CN1305109C true CN1305109C (zh) 2007-03-14

Family

ID=32897255

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100015573A Expired - Fee Related CN1305109C (zh) 2003-01-15 2004-01-13 金属元件、半导体器件、电子器件和电子设备及其制法

Country Status (3)

Country Link
US (1) US7238615B2 (zh)
JP (1) JP2004221334A (zh)
CN (1) CN1305109C (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268740B2 (en) * 2000-03-13 2007-09-11 Rcd Technology Inc. Method for forming radio frequency antenna
US7456752B2 (en) 2003-05-06 2008-11-25 Rcd Technology, Inc. Radio frequency identification sensor for fluid level
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP4559936B2 (ja) * 2004-10-21 2010-10-13 アルプス電気株式会社 無電解めっき方法およびこの方法を用いた回路形成方法
JP2006203121A (ja) * 2005-01-24 2006-08-03 Seiko Epson Corp 半導体装置、アクティブマトリクス型電気光学装置、電子機器、および半導体装置の製造方法
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
KR20060089635A (ko) * 2005-02-04 2006-08-09 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 구리 배선층의 형성방법
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2006236768A (ja) * 2005-02-24 2006-09-07 Seiko Epson Corp スリット形成方法、電子放出素子の製造方法、及び電子デバイス
US20060204766A1 (en) * 2005-03-14 2006-09-14 Jds Uniphase Corporation Anti-moisture and soil-repellent coatings
US20060213957A1 (en) * 2005-03-26 2006-09-28 Addington Cary G Conductive trace formation via wicking action
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
WO2007015364A1 (ja) * 2005-08-03 2007-02-08 Konica Minolta Holdings, Inc. 薄膜トランジスタの製造方法
US7388542B2 (en) * 2005-11-10 2008-06-17 Rcd Technology, Inc. Method for an element using two resist layers
DE102006043163B4 (de) 2006-09-14 2016-03-31 Infineon Technologies Ag Halbleiterschaltungsanordnungen
KR100859952B1 (ko) * 2006-12-21 2008-09-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP4860494B2 (ja) * 2007-01-18 2012-01-25 富士通株式会社 電子装置の製造方法
JP2010161217A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp 半導体装置
KR100969172B1 (ko) 2009-06-22 2010-07-14 한국기계연구원 마스크 템플릿을 이용한 미세패턴 형성방법
KR100991105B1 (ko) * 2009-10-23 2010-11-01 한국기계연구원 자기패턴된 전도성 패턴과 도금을 이용한 고전도도 미세패턴 형성방법
KR100991103B1 (ko) * 2009-10-23 2010-11-01 한국기계연구원 표면개질된 마스크 템플릿을 이용한 미세 도전패턴 형성방법
JP2011159885A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 薄膜の製造方法
KR100999882B1 (ko) 2010-08-31 2010-12-09 한국기계연구원 액체 필름 배리어를 이용한 기판상의 미세패턴 형성방법
EP2605188A1 (fr) * 2011-12-14 2013-06-19 Gemalto SA Procédé de fabrication de cartes à puce
JP5756422B2 (ja) * 2012-03-05 2015-07-29 富士フイルム株式会社 パターン形成方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
DE102013105722B4 (de) * 2013-03-12 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Verbindungsmetallisierung durch chemische direkte Strukturplattierung und Metallstruktur, die durch dieselbe hergestellt ist
WO2014142007A1 (ja) * 2013-03-12 2014-09-18 Dic株式会社 導電性高精細パターンの形成方法、導電性高精細パターン及び電気回路
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
KR101503403B1 (ko) * 2013-09-09 2015-03-17 삼성디스플레이 주식회사 발광소자모듈 및 그 제조방법
CN108350596B (zh) * 2015-11-12 2020-06-09 三菱电机株式会社 Cu镀层的形成方法、带有Cu镀层的基板的制造方法及带有Cu镀层的基板
CN108878295B (zh) * 2018-07-03 2021-09-21 广州新视界光电科技有限公司 薄膜晶体管的制备方法及显示面板的制备方法
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127062A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 配線の形成方法
CN1308371A (zh) * 1999-12-22 2001-08-15 现代电子产业株式会社 在半导体器件中形成铜配线的方法
JP2001284289A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 微細構造体の製造方法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191759B2 (ja) 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP3953237B2 (ja) 1998-12-02 2007-08-08 株式会社アルバック 金属薄膜の形成方法、および金属微粒子分散液の作製方法
JP4155372B2 (ja) 1999-03-08 2008-09-24 株式会社トリケミカル研究所 配線膜形成方法
JP2001181851A (ja) 1999-10-12 2001-07-03 Sony Corp めっき方法及びめっき構造
JP2001323381A (ja) 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
KR100407681B1 (ko) 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127062A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 配線の形成方法
CN1308371A (zh) * 1999-12-22 2001-08-15 现代电子产业株式会社 在半导体器件中形成铜配线的方法
JP2001284289A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 微細構造体の製造方法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Also Published As

Publication number Publication date
CN1518060A (zh) 2004-08-04
US7238615B2 (en) 2007-07-03
US20040203235A1 (en) 2004-10-14
JP2004221334A (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
CN1305109C (zh) 金属元件、半导体器件、电子器件和电子设备及其制法
CN1293647C (zh) 半导体器件及其制造方法
CN1055784C (zh) 半导体器件及其制造方法
CN1305133C (zh) 半导体器件及其制造方法
CN1655370A (zh) 显示器件及其制造方法
CN1279576C (zh) 半导体设备及其制造方法
CN1551331A (zh) 图案及其形成法、器件及其制法、电光学装置、电子仪器
CN1332476A (zh) 半导体器件及其制造方法
CN1734736A (zh) 电视机和电子设备以及半导体器件的制造方法
CN100339914C (zh) 银合金材料、电路基板、电子装置及电路基板的制造方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN101030577A (zh) 电子基板、半导体装置及电子机器
CN1423305A (zh) 制造半导体器件的方法
CN1868062A (zh) 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN101064347A (zh) 半导体器件及其制造方法
CN1875481A (zh) 半导体装置及其制造方法
CN101030576A (zh) 电子基板、半导体装置及电子机器
CN1906528A (zh) 液晶显示装置及其制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1925185A (zh) 非易失性有机阻抗随机存取存储器件及其制造方法
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1335899A (zh) 导电层形成用水性分散液、导电层、电子器件、电路板及其制造方法,以及多层布线板及其制造方法
CN1607444A (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN1681375A (zh) 膜图形形成方法、器件制造方法、光电装置和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070314

Termination date: 20180113