CN1734736A - 电视机和电子设备以及半导体器件的制造方法 - Google Patents

电视机和电子设备以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1734736A
CN1734736A CNA2005100910309A CN200510091030A CN1734736A CN 1734736 A CN1734736 A CN 1734736A CN A2005100910309 A CNA2005100910309 A CN A2005100910309A CN 200510091030 A CN200510091030 A CN 200510091030A CN 1734736 A CN1734736 A CN 1734736A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
manufacture method
conductive layer
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100910309A
Other languages
English (en)
Other versions
CN1734736B (zh
Inventor
山崎舜平
前川慎志
本田达也
小路博信
中村理
铃木幸惠
川俣郁子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1734736A publication Critical patent/CN1734736A/zh
Application granted granted Critical
Publication of CN1734736B publication Critical patent/CN1734736B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供不易发生阈值偏离、具有能够高速运转的逆交错型TFT的半导体器件的制作方法。另外，还提供以减少原料来削减成本、且成品率高的半导体器件的制作方法。本发明用耐热性高的材料形成栅电极后，形成非晶半导体膜，在该非晶半导体膜上掺杂催化剂元素并加热形成结晶性半导体膜，在该结晶性半导体膜上形成具有施主型元素或稀有气体元素的层，并加热，将催化剂元素从结晶性半导体膜中除去后，用该结晶性半导体膜的一部分形成半导体区域，形成与该半导体区域通电的源电极和漏极电极，且形成与栅电极连接的栅布线，形成逆交错型的TFT，从而制成半导体器件。

Description

电视机和电子设备 以及半导体器件的制造方法
技术领域
本发明涉及具有由结晶性半导体膜形成的逆交错型薄膜晶体管的半导体器件的制造方法。
背景技术
近几年，以液晶显示器(LCD)和EL显示器为代表的平板显示器(FPD)，作为代替了以往的CRT的显示装置而受到人们的关注。尤其是搭载了有源矩阵驱动的大型液晶面板的大画面液晶电视的开发，成为液晶面板制造商的重大课题。另外，近几年伴随着液晶电视，大画面EL电视的开发也在进行中。
在以往的液晶显示装置和具有发光元件的显示装置中，将使用了非晶硅的薄膜晶体管(以下用TFT表示)作为驱动各像素的半导体元件来使用(专利文献1)。
另外，以往的液晶电视中，存在由视场角特性的限度、液晶材料等原因的高速运转的限度引起的图像模糊这一缺点。近几年，作为解决这一问题的新型显示模式，提出了OCB模式(非专利文献1)。
[专利文献1]特开平5-35207号公报
[非专利文献1]长广恭明等编著，《日经微型设备副刊  平板显示器2002》，日系BP社，2001年10月，P102-109
但是，直流驱动使用了非晶半导体膜的TFT时，阈值容易偏离，且随之容易产生TFT的特性中的标准离差。因此，将使用了非晶半导体膜的TFT用于像素转换的显示装置会产生亮度不均。这些现象在对角线30英寸以上(典型为40英寸以上)的大画面TV中尤其显著，画面质量低成为严重的问题。
另外，为了提高LCD的画面质量，必须使用能够高速运转的转换元件。但是，使用了非晶半导体膜的TET是有限度的。例如，难以实现OCB模式的液晶显示装置。
另外，在使用了以往的光刻处理的逆交错型TFT的形成过程中，在由CVD法、PVD法等形成在整个基板上的膜上，途敷抗蚀剂并曝光、显影后，形成布线和半导体区域。但是，这时，由CVD法、PVD法等在整个基板上形成的膜、抗蚀剂等材料的大部分都无效，而且还有用于形成布线和半导体区域的工序多、总处理能力低等问题。
且用于光刻处理的曝光装置难以一次性对大面积基板进行曝光处理，所以在使用了大面积基板的显示装置的制作方法中，必须多次进行曝光。因此，会产生与相邻图形不一致、成品率低的问题。这个问题对于以大型电视为代表的大型显示装置尤为显著。
发明内容
本发明是基于上述问题产生的，目的在于提供不易发生阈值偏离、具有能够高速运转的逆交错型TFT的半导体器件的制作方法。另外，还提供转换特性高、对比度好的显示装置的制作方法。而且还提供以减少原料来削减成本、成品率高的半导体器件的制作方法。
本发明的要点是：由耐热性高的材料形成栅电极后，形成非晶半导体膜，在该非晶半导体膜上掺杂催化剂元素并加热形成结晶性半导体膜，在该结晶性半导体膜上形成具有施主型元素或稀有气体元素的层、或者具有施主型元素和稀有气体元素的层，并加热，将催化剂元素从结晶性半导体膜中除去后，用该结晶性半导体膜的一部分形成半导体区域，形成与该半导体区域通电的源电极和漏极电极，且形成与栅电极连接的栅布线，形成逆交错型的TFT。另外，其要点还有：形成与上述TFT的源电极或漏极电极连接的第1电极，并在该第1电极上形成含有发光物质的层及第2电极，从而形成显示装置。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，利用滴注喷射法形成与上述第2半导体区域连接的第1导电层，将上述第1导电层及上述第2半导体区域的一部分刻蚀后，形成第2导电层及源极区和漏极区，在上述第2导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第3导电层。
这时的杂质元素是从磷、氮、砷、锑、铋中选出来的元素。另外，可以在第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，形成与上述第1半导体区域连接、具有第2杂质元素的第3半导体区域，利用滴注喷射法形成与上述第3半导体区域连接的第1导电层，将上述第1导电层及上述第3半导体区域的一部分刻蚀后，形成第2导电层及源极区和漏极区，在上述第2导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第3导电层。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，在上述第1半导体区域上掺杂第2杂质元素，形成源极区及漏极区，利用滴注喷射法形成与上述源极区及漏极区连接的第1导电层，将上述第1导电层的一部分刻蚀后，形成第2导电层，在上述第2导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第3导电层。
这时的第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种，第2杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种。
另外，也可以在第1导电层的一部分上喷射绝缘材料形成绝缘膜。
另外，第3导电层与3个或3个以上的栅电极连接。第3导电层也可以与2个栅电极连接。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，
除去形成在上述栅电极上的上述栅绝缘膜的一部分，然后利用滴注喷射法在上述栅电极上形成绝缘膜后，利用滴注喷射法形成与上述栅电极连接的第1导电层，与上述绝缘膜和上述第2半导体区域连接的第2导电层，将上述第1及第2导电层和上述第2半导体区域的一部分刻蚀后，形成第3及第4导电层及源极区和漏极区。
这时的杂质元素是从磷、氮、砷、锑、铋中选出来的元素。另外，可以在第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，形成与上述第1半导体区域连接、具有第2杂质元素的第3半导体区域，除去形成在上述栅电极上的上述栅绝缘膜的一部分后，利用滴注喷射法在上述栅电极上形成绝缘膜，然后利用滴注喷射法形成与上述栅电极连接的第1导电层，以及与上述绝缘膜和上述第3半导体区域连接的第2导电层，将上述第1及第2导电层和上述第3半导体区域的一部分刻蚀后，形成第3及第4导电层及源极区和漏极区。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，向上述第1半导体区域中掺杂第2杂质元素，形成源极区及漏极区，除去形成在上述栅电极上的上述栅绝缘膜的一部分后，在上述栅电极上利用滴注喷射法形成绝缘膜，然后利用滴注喷射法形成与上述栅电极连接的第1导电层，以及与上述绝缘膜和上述第3半导体区域连接的第2导电层，将上述第1及第2导电层和上述第3半导体区域的一部分刻蚀后，形成第3及第4导电层。
这时的第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种，第2杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种。
另外，第3导电层与3个或3个以上的栅电极连接。第3导电层也可以与2个栅电极连接。
本发明之一的半导体器件的制作方法，其特征在于：在基板上形成第1及第2栅电极，在上述第1及第2栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1及第2半导体区域加热后，将上述第1半导体区域刻蚀，形成第3及第4半导体区域，将上述第2半导体区域刻蚀，形成第5及第6半导体区域，用第1掩模覆盖上述第3及第5半导体区域，且用第2掩模覆盖上述第6半导体区域的一部分后掺杂第2杂质元素，利用滴注喷射法在上述第5及第6半导体区域上形成第1及第2导电层后，将上述第1及第2导电层刻蚀，形成第3及第4导电层，将上述第5半导体区域的一部分及上述第6半导体区域中被上述第2掩模覆盖的区域刻蚀形成源极区及漏极区，在上述第3及第4导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分后，利用滴注喷射法形成与上述栅电极连接的第5导电层。
本发明之一的半导体器件的制作方法，其特征在于：在基板上形成第1及第2栅电极，在上述第1及第2栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，将上述第1半导体区域刻蚀，形成第2及第3半导体区域，形成分别将上述第2及第3半导体区域的一部分覆盖的第1掩模后，向上述第2及第3半导体区域掺杂第1杂质元素并加热，形成将上述第2半导体区域的全部及上述第3半导体区域的一部分覆盖的第2掩模后，向上述第3半导体区域掺杂第2杂质元素并加热，利用滴注喷射法在上述第1半导体区域及上述第2半导体区域上形成第1及第2导电层，然后刻蚀上述第1及第2导电层，形成第3导电层及第4导电层，在上述第3及第4导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分后，利用滴注喷射法形成与上述栅电极连接的第5导电层。
第1杂质元素是从磷、氮、砷、锑、铋中选择出的一种或多种。第2杂质元素是硼。另外，可以在第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
另外，本发明之一的半导体器件的制作方法，其特征在于：在绝缘表面上形成栅电极，在上述栅电极上形成栅绝缘膜，在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，将上述第1半导体区域刻蚀形成第3半导体区域及第4半导体区域，形成将上述第4半导体区域的全部及上述第3半导体区域的一部分覆盖的第1掩模，然后向上述第3半导体区域掺杂第2杂质元素，形成将上述第3半导体区域的全部及上述第4半导体区域的一部分覆盖的第2掩模，向上述第4半导体区域掺杂第3杂质元素，利用滴注喷射法在上述第3半导体区域及上述第4半导体区域上形成第1及第2导电层后，将上述第1及第2导电层刻蚀，形成第3导电层及第4导电层，在上述第3及第4导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第5导电层。
这时的第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种，第1杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种，第2杂质元素是硼。
另外，也可以在第1导电层的一部分上喷射绝缘材料形成绝缘膜。
第1及第2掩模可以利用滴注喷射法形成。另外，也可以喷射或涂敷光敏性材料，用激光照射光敏性材料并曝光、显影来形成。
而且，第5导电层与3个或3个以上的栅电极连接。另外也可以与2个栅电极连接。
栅电极是在绝缘表面上形成导电膜，在导电膜上喷射或涂敷光敏性树脂，用激光照射光敏性树脂的一部分形成掩模后，用掩模刻蚀导电膜而形成。
另外，栅电极由具有耐热性的导电层形成。代表性的是由钨、钼、锆、铪、铋、铌、钽、铬(Cr)、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
另外，催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
另外，本发明中，半导体器件有由半导体元件构成的集成电路、显示装置、无线电终端、IC终端、显示装置等。代表性的显示装置有液晶显示装置、DMD(Digital Micromirror Device；数字微透镜装置)、PDP(Plasma Display Panel；等离子显示板)、FED(Field EmissionDisplay；场致发射显示器)、电迁移显示装置(电子纸)等显示装置。
而且，本发明中，显示装置包括：显示板上的连接，例如安装了挠性印刷电路(FPC：Flexible Printed Circuit)或TAB(TapeAutomated Bonding)带或者TCP(Tape Carrier Package)的模块、在TAB带和TCP的顶端设置了印刷电路板的模块、或由COG(Chip OnGlass)方式将IC(集成电路)和CPU直接安装在显示元件上的模块。
另外，本发明之一还有具有上述显示装置的电视，代表性的有EL电视或液晶电视。
通过本发明，能够形成由结晶性半导体膜形成的逆交错型的TFT。本发明的逆交错型的TFT是在栅电极上，使用耐热性高的材料进行活化处理、吸杂处理、晶化处理等加热处理后，使用低电阻材料，形成源布线、栅布线等的布线。因此，能够形成具有结晶性、杂质金属元素少、布线电阻低的TFT。另外，具有本发明的发光元件的显示装置能够在绝缘膜上形成像素电极，能够增加开口率。
由结晶性半导体膜形成的TFT，与由非晶半导体膜形成的逆交错型的TFT相比，灵活性高10～50倍左右。另外，向源极区及漏极区掺杂了受主型元素或施主型元素，还含有催化剂元素。因此，能够形成与半导体区域的接触电阻低的源极区及漏极区。结果，能够制作具有高速运转所必需的发光元件的显示装置。代表性的是能够制造出OCB模式这样的响应速度快且能够实现高视场角显示的液晶显示装置。
另外，液晶显示装置和具有发光元件的显示装置的周边部中，能够同时形成像素区域内的TFT和栅布线驱动电路。由此，能够制造小型显示装置。
另外，与由非晶半导体膜形成的TFT相比，不易发生阈值的偏差，且能够降低TFT特性的标准离差。因此，与将由非晶半导体膜形成的TFT作为转换元件来使用的显示元件构成的显示装置相比，能够降低显示不均。
而且，由于吸杂处理在成膜阶段中也会对混入半导体膜的金属元素进行吸杂，所以能够降低截止电流。其代表性的是能够形成具有6位以上的ON/OFF比的TFT。像这样，通过设置在具有TFT的显示装置的转换元件中，能够提高对比度。
另外，本发明能够不在整个基板形成薄膜，使用滴注喷射法在规定的地方喷射薄膜原料和抗蚀剂，不使用光掩模，形成TFT。由此，在提高总处理能力和成品率的同时，能够降低成本。
而且，能够提高具有由上述制作过程形成的发光元件构成的显示装置和液晶显示装置的电视[即EL(场致发光)电视、液晶电视]的总处理能力和成品率，且降低成本。
附图说明
图1为说明涉及本发明的半导体器件的制作过程的剖面图。
图2为说明涉及本发明的半导体器件的制作过程的剖面图。
图3为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图4为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图5为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图6为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图7为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图8为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图9为说明涉及本发明的半导体器件的结构的俯视图及剖面图。
图10为说明涉及本发明的半导体器件的制作过程的剖面图。
图11为说明涉及本发明的半导体器件的结构的平面图及剖面图。
图12为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图13为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图14为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图15为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图16为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图17为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图18为说明涉及本发明的半导体器件的结构的平视图及剖面图。
图19为说明涉及本发明的半导体器件的制作过程的剖面图。
图20为说明涉及本发明的半导体器件的制作过程的剖面图。
图21为说明涉及本发明的半导体器件的制作过程的剖面图。
图22为说明涉及本发明的半导体器件的制作过程的剖面图。
图23为说明涉及本发明的半导体器件的制作过程的剖面图。
图24为说明涉及本发明的半导体器件的结构的剖面图。
图25为说明涉及本发明的半导体器件的结构的剖面图。
图26为说明涉及本发明的半导体器件的半导体区域中杂质浓度的剖面图。
图27为说明涉及本发明的半导体器件的半导体区域中杂质浓度的剖面图。
图28为说明涉及本发明的半导体器件的结构的剖面图。
图29为说明涉及本发明的半导体器件的结构的剖面图。
图30为说明涉及本发明的半导体器件的制作过程的剖面图。
图31为说明涉及本发明的半导体器件的制作过程的剖面图。
图32为说明涉及本发明的半导体器件的制作过程的剖面图。
图33为说明涉及本发明的半导体器件的制作过程的剖面图。
图34为说明涉及本发明的半导体器件的制作过程的剖面图。
图35为说明涉及本发明的半导体器件的像素的结构的俯视图。
图36为说明涉及本发明的半导体器件的驱动电路的结构的俯视图。
图37为说明涉及本发明的半导体器件的像素的结构的俯视图。
图38为说明涉及本发明的发光显示板的结构的俯视图及剖面图。
图39为说明涉及本发明的半导体器件的发光元件的结构的剖面图。
图40为说明涉及本发明的半导体器件的发光元件的电路的图。
图41为说明涉及本发明的半导体器件的制作过程的剖面图。
图42为说明涉及本发明的半导体器件的制作过程的剖面图。
图43为说明涉及本发明的半导体器件的制作过程的剖面图。
图44为说明涉及本发明的半导体器件的制作过程的剖面图。
图45为说明涉及本发明的半导体器件的制作过程的剖面图。
图46为说明涉及本发明的半导体器件的驱动电路的连接的俯视图。
图47为说明涉及本发明的半导体器件的驱动电路的连接的俯视图。
图48为说明涉及本发明的液晶显示板的结构的俯视图及剖面图。
图49为说明涉及本发明的液晶显示模块的结构的图。
图50为说明涉及本发明的半导体器件的驱动电路的安装方法的俯视图。
图51为说明能够应用于本发明的激光束直接描画装置的图。
图52为说明电子设备的一例的图。
图53为说明电子设备的一例的图。
图54为说明涉及本发明的半导体器件的周边部的结构的俯视图及剖面图。
图55为说明保护电路的电路图。
具体实施方式
下面参照附图来说明用于实施发明的最佳状态。但是，本发明能够由多种不同的方式来实施，只要不脱离本发明的主旨和范围，改变其方式和详细内容，业内人士都能够理解。因此，本发明并不限于本实施方式所记载的内容。另外，各图中相同的部分用相同的符号表示，省略其详细说明。
[实施方式1]
本实施方式中，使用图1～图3、图26及图51来说明使用了作为驱动发光元件的、具有结晶性半导体膜的逆交错型的TFT的有源矩阵基板的制作工序。本实施方式中，作为驱动发光元件的元件，是以用于转换的TFT和用于驱动的TFT为代表例进行说明的。图3为用于转换的TFT和用于驱动的TFT的剖面图及俯视图。图1及图2是表示用于转换的TFT的栅电极及栅布线的连接部、用于驱动的TFT及发光元件的剖面图。
如图1(A)所示，在基板101上形成第1导电层102，在第1导电层上涂敷光敏性材料103、104并干燥、烧固。然后，用激光(以下也称为激光束)105、106照射光敏性材料103、104，形成图1(B)所示的第1掩模111、112。
基板101可以使用玻璃基板、石英基板、矾土等的陶瓷等绝缘物质形成的基板、硅晶片、金属板等。另外，将玻璃基板用作基板101时，能够使用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm这些大面积基板。
第1导电层102利用滴注喷射法、印刷法、电镀法等在规定的区域形成为膜厚500～1000nm。另外，也可以由PVD法(Physical VaporDeposition)、CVD法(Chemical Vapor Deposition)、蒸镀法等形成在整个基板上。而且，这里通过使用滴注喷射法、印刷法、电镀法在规定区域形成，所以由之后的刻蚀处理除去的区域少，能够减少原料。另外，能够减少工序数量。这里所说的滴注喷射法，是指根据电信号，从喷嘴喷射调制好地混合物，形成微小的液滴，附着在规定的位置上的方法。
第1导电层最好由高熔点材料制成。通过使用高熔点材料，能够进行之后的晶化处理、吸杂处理、活化处理等加热处理。高熔点材料可以随意使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)等金属或其合金，或者其金属氮化物。另外，可以叠层多层形成。代表性的是在基板表面形成的一氮化钽膜及及其上面所形成的钨膜、一氮化钽膜及其上面所形成的钼、氮化钛膜及其上面所形成的钨膜、氮化钛膜及其上面形成的钼膜等叠层结构。另外，还可以使用含磷的硅膜(包含非晶半导体膜、结晶性半导体膜)、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌、或含有二氧化硅的氧化铟锡。
而且，之后的加热处理中，使用由卤素灯、金属卤化物灯、氙弧光灯、碳弧光灯、高压钠灯、高压水银灯中选出的一种或多种的辐射进行的LRTA(Lamp Rapid Thermal Anneal)法、将氮和氩等惰性气体作为加热媒质来使用的GRTA(Gas Rapid Thermal Anneal)法时，由于能够在短时间进行热处理，所以可以使用熔点较低的铝(Al)、银(Ag)、金(Cu)形成第1导电膜。这时，最好在这些膜表面设置氮化钛膜、钛膜、氮化铝膜、一氮化钽膜、氮化硅膜、氮氧化硅膜等隔离膜。代表性的有钛膜、氮化钛膜、铝膜及氮化钛膜的叠层结构和钛膜、氮化钛膜、铝-硅合金膜及氮化钛膜的叠层结构等。
光敏性材料103、104的材料使用对紫外光到红外光感光的阴型光敏性材料或阳型光敏性材料。代表性的光敏性材料有环氧树脂、酚
醛树脂、酚醛清漆树脂、丙烯酸树脂、蜜胺树脂、聚氨酯树脂等具有光敏性的有机树脂材料。另外，可以使用苯并环丁烯、聚对亚苯基二甲基、聚酰亚胺等具有光敏性的有机材料。另外，代表性的阳型光敏性树脂有酚醛清漆树脂和具有作为光敏剂的石脑油重氮萘醌化合物的光敏性树脂；代表性的阴型光敏性树脂有上述的有机树脂、具有二苯基硅烷二醇及氧发生剂的光敏性树脂。这里使用的是阴型光敏性材料。
然后使用激光束直接描画装置，由激光束105、106照射光敏性材料103、104。
使用图51说明激光束直接描画装置。如图51所示，激光束直接描画装置1001具有：实施激光束照射时的各种控制的个人电脑(以下称为PC)1002，输出激光束的激光振荡器1003，激光振荡器1003的电源1004，用于衰减激光束的光学***(ND滤波器)1005，用于调制激光束强度的声光调制器(AOM)1006，由用于扩大或缩小激光束剖面的透镜、用于改变光径的镜面等构成的光学***1007，具有X载物台及Y载物台的基板移动装置1009，将PC发出的控制数据数(字)模(拟)转换的D/A转换部1010，根据D/A转换部发出的模拟电压来控制声光调制器1006的驱动器1011，输出用于驱动基板移动装置1009的驱动信号的驱动器1012。
激光振荡器1003可以使用能够振荡紫外光、可见光或红外光的激光振荡器。激光振荡器可以使用ArF、KrF、XeCl、Xe等受激准分子激光振荡器、He、He-Cd、Ar、He-Ne、HF等的气体激光振荡器、使用了在YAG、GdVO4、YVO4、YLF、YAlO3等结晶里掺杂Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的结晶的固体激光振荡器、GaN、GaAs、GaAlAs、InGaAsP等半导体激光振荡器。而且，固体激光振荡器中，最好使用基(本谐)波的第2谐波～第5谐波。
接着叙述使用了激光束直接描画装置的光敏性材料的感光方法。基板1008安装在基板移动装置1009上后，PC1002通过图外的照相机，检测出安装在基板上的指示器的位置。然后，PC1002根据检测出的指示器的位置数据和提前输入的描画模式数据，生成用于使基板移动装置1009移动的移动数据。接着，PC1002通过经驱动器1011控制声光调制器1006的输出光量，由光学***1005衰减激光振荡器1003发出的激光束，然后由声光调制器1006控制为规定的光量。而由声光调制器1006发出的激光束，由光学***1007使其光径及波束形状改变、由透镜聚光后，照射涂敷在基板上的光敏性材料，使光敏性材料感光。这时，根据PC1002生成的移动数据，控制基板移动装置1009向X方向和Y方向的移动。其结果，能够用激光束照射规定位置，进行光敏性材料的曝光。
结果，如图1(B)所示，在激光束照射的区域里形成第1掩模111、112。这里，由于光敏性材料使用的是阴型材料，所以激光束照射的区域成为第1掩模。由于激光能量的一部分由抗蚀剂转换成热、使抗蚀剂的一部分发生反应，所以抗蚀剂掩模的宽度比激光束的宽度大一些。另外，由于短波长的激光的束径能够聚光为很短，所以为了形成宽度小的抗蚀剂掩模，最好用短波长的激光束来照射。
另外，激光束的光敏性材料表面的光点形状被光学***加工为点状、圆形、椭圆形、矩形或线状(严格来说是细长的长方形状)。光点形状也可以为圆形，但线状更能够形成宽度均匀的抗蚀剂掩模。
另外，图51所示的装置是以从基板表面照射激光、使光敏性材料曝光为例的。也可以使用适当改变光学***和基板移动装置、从基板里面照射激光进行曝光的激光束直接描画装置。
这里是移动基板，选择性地照射激光束，但并不限定于此，能够将激光束向X-Y轴方向移动照射激光束。这时，光学***1007最好使用多角镜和电流镜。
接着，如图1(C)所示，使用第1掩模，将第1导电层102刻蚀，形成第2导电层121、122a。第2导电层121作为用于驱动的TFT的栅电极发挥作用，第2导电层122a作为用于刻蚀的TFT的栅电极发挥作用。
然后除去第1掩模后，形成膜厚为10～200nm、最好为50～100nm的第1绝缘膜123，在第1绝缘膜上形成膜厚为50～250nm的第1半导体膜124，在第1半导体膜上形成具有催化剂元素的层125。
第1绝缘膜123作为栅绝缘膜发挥作用。第1绝缘膜123可以适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)等。而且，也可以将第2导电层121、122a阳极氧化，形成阳极氧化膜代替第1绝缘膜。为了防止基板侧杂质等的扩散，与基板侧连接的绝缘膜最好使用氮化硅(SiNx)、氮氧化硅(SiNxOy)(x＞y)等，加上之后形成的第1半导体膜的界面特性，在第1半导体膜侧形成氧化硅(SiOx)、氧氮化硅(SiOxNy)(x＞y)，形成叠层结构的第1绝缘膜。但是，并不限定于该结构，可以适当地任意组合氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)等作为叠层结构。且氧化硅(SiOx)膜中含有氢。第1绝缘膜123由CVD法、PVD法等众所周知的方法形成。
第1半导体膜124由具有非晶半导体、混合了非晶状态和结晶状态的半非晶半导体(也记为SAS)、非晶半导体中能够观察到0.5nm～20nm的晶粒的微晶半导体以及结晶性半导体中选择出的任一种状态的膜形成。特别是，能够观察到0.5nm～20nm的晶粒的微晶状态称为微晶(μc)。任一个以硅、硅·锗(SiGe)等为主要成分的膜厚能够使用半导体膜。
而且，为了得到之后晶化且具有优质的晶体结构的半导体膜，可以提前将第1半导体膜124的膜中所含的氧、氮等的杂质浓度降低到5×1018/cm3以下[以下，浓度都作为由二次离子质量分析法(SIMS)测出的原子浓度表示]。这些杂质容易与催化剂元素反应，成为之后妨碍晶化的原因，另外成为晶化后增加捕获中心和再复合中心的密度的原因。
另外，通过将第1绝缘膜和第1半导体膜连接成膜，能够降低第1半导体膜中的氧浓度。例如，通过以硅烷及气态氨为原料的CVD法，形成氮化硅膜，然后从气态氨切换到氧化氮(N2O)，由CVD法、形成二氧化硅膜，形成第1绝缘膜。接着，不产生等离子只允许气态硅烷流入工作腔内。由此，能够降低工作腔内的氧浓度。然后，通过将气态硅烷作为原料、由CVD法形成第1半导体膜，形成氧浓度低的第1半导体膜。
具有催化剂元素的层125的形成方法有：由PVD法、CVD法、蒸镀法等在第1半导体膜124表面形成催化剂元素或催化剂元素的硅化物的薄膜的方法和在第1半导体膜124表面涂敷含有催化剂元素溶液的方法等。催化剂元素可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、铂(Pt)等的一种或多种形成。另外还可以通过离子掺杂法或离子注入法直接在半导体膜中掺杂上述催化剂元素。另外，也可以使用由上述催化剂元素形成的电极，对半导体膜表面进行等离子处理。这里，涂敷含有1～100ppm、10～150ppm镍的溶液。另外，这里所说的催化剂元素是促进半导体膜晶化的元素(金属催化剂)
接着加热第1半导体膜，如图1(D)所示，形成第1结晶性半导体膜131。这时，晶化是促进半导体晶化的金属元素在接触的半导体膜的一部分上形成硅化物，以此为中心进行晶化。这里，用于脱氢化的热处理(400～550℃、0.5～2小时)后，进行用于晶化的热处理(550℃～650℃、1～24小时)。另外也可以由RTA、GRTA进行晶化。这里，通过不进行激光照射进行晶化，能够降低结晶性的标准离差，能够抑制之后形成的TFT的特性的标准离差。另外，由于不容易在结晶表面的突起上形成晶体成长的脊(凸凹部)，所以半导体区域表面比较平坦，能够通过栅绝缘膜抑制结晶性半导体膜与栅电极之间流动的漏电电流。
接着，在TFT的沟道区域全面或选择地进行掺杂低浓度的3族元素(13族元素，以下称为受主型元素)或5族元素(15族元素，以下称为施主型元素)的沟道掺杂处理。该沟道掺杂处理是用于控制TFT的阈值电压的处理。而且，这里不将乙硼烷(B2H6)质量分离，用等离子激发后的离子掺杂法掺杂硼。而且也可以使用进行质量分离的离子注入法。且沟道掺杂处理可以在晶化处理前进行。
下面在第1结晶性半导体膜131上形成含有施主型元素、膜厚为80～250nm的第2半导体膜132。这里由使用了气体硅化物中含有磷、砷等施主型元素的气体的等离子CVD法形成膜。通过由这样的方法形成第2半导体膜，形成第1结晶性半导体膜和第2半导体膜的界面。另外，含有施主型元素的第2半导体膜132可以在形成与第1半导体膜相同的半导体膜后，由离子掺杂法或离子注入法掺杂施主型元素形成。第2半导体膜132中磷的浓度最好为1×1019～3×1021/cm3。
第2半导体膜132可以是使用上述等离子CVD法或离子掺杂法、离子注入法，在与第1结晶性半导体膜131接触的一侧形成低浓度区域(以下称为n-区域)，在其上面形成高浓度区域(以下称为n+区域)的叠层结构。这时，n-区域的施主型元素的浓度为1×1017～3×1019/cm3，最好为1×1018～1×1019/cm3，n+区域的施主型元素的浓度最好为n-区域的施主型元素的10～100倍。另外，n-区域的膜厚为50～200nm，n+区域的膜厚为30～100nm、最好为40～60nm。这里，由波状线表示的第1结晶性半导体膜131侧的区域作为n-区域，第2半导体膜132表面侧为n+区域。
这时，含有施主型元素的第2半导体膜的杂质的剖面如图26所示。图26(A)是表示由等离子CVD法在第1结晶性半导体膜131上形成含有施主型元素的第2半导体膜132a时的施主型元素的剖面150a。这里，第2半导体膜132a使用浓度不同的2个层形成。即，第2半导体膜132a从表面到n+区域144a及n-区域144b的界面，在膜的深度方向上分布了规定浓度(第1浓度)的施主型元素。另外，从n+区域144a及n-区域144b的界面，到第1结晶性半导体膜131的界面，在膜的深度方向上分布规定浓度(第2浓度)的施主型元素。这时，第1浓度比第2浓度高。
另一方面，图26(B)表示在第1结晶性半导体膜131上，形成具有非晶半导体、SAS、微晶半导体及结晶性半导体中选择出的任一状态的膜的半导体膜，由离子掺杂法或离子注入法在该半导体膜上掺杂施主型元素形成第2半导体膜时的施主型元素的剖面150b。如图26(B)所示，第2半导体膜132b的表面附近，施主型元素浓度较高。该区域表示为n+区域144a。另一方面，第2半导体膜132b越靠近第1结晶性半导体膜131，施主型元素浓度越低。施主型元素浓度为1×1017～3×1019/cm3的区域，最好是1×1018～1×1019/cm3的区域表示为n-区域144b。另外，n+区域144a的施主型元素的浓度为n-区域的施主型元素的10～100倍。
图26(A)、(B)中，n+区域144a之后作为源极区和漏极区发挥作用，n-区域144b作为LDD区域发挥作用。而且，n+区域和n-区域分别不存在界面，根据相对的施主型元素浓度的大小发生变化。另外，如图26所示，由离子掺杂法或离子注入法形成的、含有施主型元素的第2半导体膜132b能够根据掺杂条件控制浓度剖面，能够适当控制n+区域和n-区域的膜厚。
而且，含有施主型元素的第2半导体膜132、132a、132b，通过掺杂稀有气体元素，代表性的是氩，形成结晶格子的变形。因此，之后进行的吸杂处理中，能够更加容易地对催化剂元素进行吸杂处理。
接着，加热第1结晶半导体膜131及第2半导体膜132，如图1(E)的箭头所示，将第1结晶性半导体膜131所含的催化剂元素移动到第2半导体膜132上，对催化剂元素进行吸杂处理。通过该处理，第1结晶性半导体膜中的催化剂元素能够达到不影响装置特性的浓度，即膜中的镍浓度在1×1018cm3以下，最好是1×1017/cm3以下。这样的膜表示为第2结晶性半导体膜141。另外，由于吸杂后的催化剂元素移向的第2半导体膜也同样被晶化，所以表示为第3结晶性半导体膜142。而且，本实施方式中，在吸杂处理的同时，进行第3结晶性半导体膜142中的施主型元素的活化。
然后，如图1(F)所示，在第3结晶性半导体膜142上形成第2掩模143，使用该第2掩模，刻蚀第3结晶性半导体膜142及第2结晶性半导体膜141，形成图2(A)所示的第1半导体区域152及第2半导体区域151。
第2掩模143是利用滴注喷射法、印刷法等，将有机树脂形成在规定区域。另外，像第1掩模那样，能够涂敷光敏性材料、用激光照射光敏性材料并曝光之后，显影形成。通过由该方法形成第2掩模，能够缩小之后形成的半导体区域的面积，且能够提高半导体元件的高集成化和透射型显示装置的开口率。
而且，在下面的实施方式及实施例的掩模形成处理中，最好在半导体膜或半导体区域上涂敷光敏性材料之前，在半导体膜或半导体区域表面上形成膜厚为几nm左右的绝缘膜。通过此处理，能够避免半导体膜或半导体区域与光敏性材料直接接触，且能够防止杂质侵入到半导体膜中。而且，绝缘膜的形成方法有涂敷臭氧水等有氧化能力的溶液的方法、照射等离子氧、等离子臭氧的方法等。
第3结晶性半导体膜及第2结晶性半导体膜能够使用以Cl2、BCl3、SiCl4或CCl4等为代表的含氯气体，以CF4、SF6、NF3、CHF3等为代表的含氟气体或O2进行刻蚀。将第3结晶性半导体膜刻蚀后，形成第1半导体区域152，将第2结晶性半导体膜刻蚀后形成第2半导体区域151。
接着，除去第2掩模后，形成膜厚为500～1500nm、最好为500～1000nm的第3导电层。然后在第3导电层上涂敷或喷射光敏性材料，使用激光束直接描画装置由激光照射光敏性材料、曝光后显影，形成图2(B)所示的第3掩模161。这里的光敏性材料使用的是阳型光敏性材料。
第3导电层153的材料使用将导电体溶解或分散在溶剂后的混合物。导电体可以使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等金属，卤化银的微粒等，或者分散性纳诺粒。另外，能够叠层这些材料构成的导电层形成第3导电层。第3导电层作为布线发挥作用。为了降低了布线的电阻，最好使用低电阻材料。
而且，从喷射口喷射的混合物，考虑电阻率，最好使用将金、银、铜的任意一种材料溶解或分散在溶剂中的混合物。最好使用低电阻且廉价的银或铜。但是，使用铜时，为了解决杂质的问题，可以在第3导电层153形成之前设置防护膜。溶剂可以使用乙酸丁酯、乙酸乙酯等酯类，异丙醇、乙醇等的醇类，丁酮、丙酮等的有机溶剂。
这里，将铜作为布线使用时的防护膜，可以使用四氮化三硅、氧氮化硅、氮化铝、氮化钛、一氮化钽等含氮的绝缘性或导电性的物质，这些可以利用滴注喷射法形成。
而且，用于滴注喷射法的混合物的粘度最好为5～20mPa.s，这是为了防止干燥发生，能够将混合物顺利地从喷射口喷射。另外，表面张力最好为40mN/m一下。且可以根据使用的溶剂和用途，适当调整混合物的浓度。将银溶解或分散在溶剂中的混合物的粘度为5～20mPa·s，将金溶解或分散在溶剂中的混合物的粘度为10～20mPa·s。
喷射混合物的处理可以在低压下进行。这时由于混合物从喷射到到达被处理的物体之间，该混合物的溶剂挥发，能够省略或缩短之后的干燥和烧固处理。混合物喷射后，根据溶剂的材料，在常压下或减压下，通过激光的照射和瞬间热退火、加热炉等，进行干燥或烧固工序或都进行。虽然干燥和烧固处理均为加热处理，例如，干燥在100度进行3分钟，烧固在200～350度进行15～120分钟，其目的、温度和时间都不同。为了更好地进行干燥和烧固处理，可以将基板预热，这时的温度依赖于基板等的材质，但为100～800度(最好为200～350度)。经本处理，通过将溶液中的溶剂挥发，硬化收缩周围的树脂，加速与导电体的融合和连通。氛围为氧氛围、氮氛围或大气，但是，最好在容易除去将金属元素分解或分散的溶剂的氧氛围下进行。
激光的照射可以使用连续振荡或脉冲振荡的气体激光或固体激光。前者的气体激光有受激准分子激光、YAG激光等，后者的固体激光有使用了掺杂了Cr、Nd等的YAG、YVO4等结晶的激光。而且，由于激光的吸收率，最好使用连续振荡的激光。另外，也可以使用组合了脉冲振荡和连续振荡的所谓混合的激光照射方法。但是，根据基板的耐热性，由激光照射进行的加热处理可以在数微秒到数十秒间瞬间地进行。瞬间热退火(RTA)是在惰性气体得氛围下，使用照射紫外光至红外光的红外灯和卤素灯等，快速提高温度，在数微秒到数分钟间，瞬间加热进行。由于该处理是瞬间进行，所以实质上能够只对最表面的薄膜进行加热，有不对下层膜产生影响的优点。
这里，选择性地喷射含Ag的混合物(以下称为“Ag糊”)，通过上述激光束照射或热处理适当地进行干燥及烧固，形成膜厚600～800nm的第3导电层。这时导电层由作为导电体的微粒在3维上不规则地重合而形成。即，由3维混凝颗粒形成。因此，表面具有微细的凹凸。另外，通过导电层的热及其加热时间，微粒被烧固，微粒的粒径增大，所以成为导电层表面高低差大的层。
而且微粒熔融的区域有时为多晶结构。
而且，在O2氛围中进行该烧固时，Ag糊内所含的粘结剂(热固性树脂)等有机物被分解，能够得到几乎不含有机物的Ag膜。另外，可以使用压机等使膜表面变得平滑。
而且，在下面的实施方式及实施例的导电膜形成处理中，涂敷或喷射光敏性树脂的处理时，在半导体膜表面形成绝缘膜时，为了降低接触电阻，最好在形成导电膜之前将该绝缘膜刻蚀。
接着，使用第3掩模161，将第3导电层刻蚀为所期望的形状，形成第4导电层162、163、图3(B)及(C)所示的第4导电层167、169。第4导电层162作为电源线及电容布线发挥作用，第4导电层163作为用于驱动的TFT的源电极或漏极电极发挥作用。另外，图3(C)所示的第4导电层167作为源布线发挥作用，第4导电层169作为用于转换的TFT的源电极或漏极电极发挥作用。这时，切断第3导电层形成各布线及备电极的同时，通过刻蚀源布线或漏极布线使其宽度变细，能够提高之后形成的透射型显示装置的开口率。
接着，使用第3掩模161，刻蚀第1半导体区域152的露出部，形成作为源极区及漏极区发挥作用的第3半导体区域164、165。这时，可以过刻蚀第2半导体区域151的一部分。这时被过刻蚀的第2半导体区域表示为第4半导体区域166。第4半导体区域166作为用于驱动的TFT的沟道形成区域发挥作用。另外，通过同样的处理，形成作为图3(B)所示的用于转换的TFT的沟道形成区域发挥作用的第4半导体区域168。
接着除去第3掩模后，如图2(C)所示，最好在第4导电层162、163及第4半导体区域166的表面上形成作为钝化膜发挥作用的膜厚100～300nm的第2绝缘膜171。钝化膜能够使用等离子CVD法或溅射法等薄膜形成法，由氮化硅、二氧化硅、氮氧化硅、氧氮化硅、氧氮化铝或氧化铝、金刚石类碳(DLC)、含氮碳(CN)和其他绝缘性材料形成。而且，钝化膜可以是单层结构，也可以是叠层结构。这里，由于与第4半导体区域166的界面特性，最好形成二氧化硅膜或氧氮化硅膜，在其上面形成氮化硅膜或氮氧化硅膜。
然后，最好将第4半导体区域在氢氛围或氮氛围下加热氢化。而且，在氮氛围下加热时，最好在第3绝缘膜上形成含氢的绝缘膜。
通过以上处理，能够形成具有结晶性半导体膜的逆交错型的TFT。
接着，在第2绝缘膜17上形成膜厚为500～1500nm的第3绝缘膜172。第3绝缘膜可以使用二氧化硅、四氮化三硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝及其他无机绝缘性材料，或者丙烯酸、异丁烯酸及其衍生物，或者聚酰亚胺(polyimide)、芳族聚酰胺、聚苯并咪唑(polybenzimidazole)等耐热高分子，或者将以石英玻璃为代表的硅氧烷聚合物系的材料作为启动材料形成的、由硅、氧、氢构成的化合物中含有Si-O-Si键的无机硅氧烷聚合物、以聚烷基硅氧烷、聚烷基倍半硅氧烷、聚氢倍半硅氧烷、聚氢化烷基倍半硅氧烷为代表的、与硅结合的氢被甲基、苯基等有机基置换后的有机硅氧烷聚合物类的绝缘材料。形成方法使用CVD法、涂敷法、印刷法等众所周知的方法形成。而且，通过由涂敷法形成，能够将第4绝缘层表面平坦化。这里由涂敷法将丙烯酸树脂涂敷烧固，形成第4绝缘膜。
而且，在具有之后形成的、第6导电层175和第4导电层162、163之间不生成寄生电容的程度的膜厚时，第3绝缘膜172并不是必要的。
接着，在第3绝缘膜172上形成第4掩模(未图示)后，将第3绝缘膜172及第2绝缘膜171的一部分刻蚀，露出作为用于转换的TFT的栅电极发挥作用的第2导电层122a。然后，除去第4掩模后，形成膜厚500～1500nm、最好为500～1000nm的第5导电层173。第5导电层173作为栅布线发挥作用。
第4掩模可以适当使用与第2掩模143同样的方法及材料。第5导电层173的材料及形成方法可以适当选择与第3导电层153同样的材料及形成方法，而且为了抑制布线电阻，最好使用低电阻材料。另外，第5导电层173可以像第1导电层这样由使用激光束直接描画装置形成的掩模进行刻蚀，使线幅变细。通过此处理，能够降低所占像素内的布线面积，能够提高透射型显示装置中的开口率。这里，喷射Ag糊，干燥、烧固后形成第5导电层。
通过以上工程，能够形成具有图3(A)及图3(C)所示的第2导电层121、作为栅绝缘膜发挥作用的第1绝缘膜123、作为沟道形成区域发挥作用的第4半导体区域166、作为源极区或漏极区发挥作用的第3半导体区域164、165、作为电源线发挥作用的第4导电层162以及作为源电极或漏极电极发挥作用的第4导电层163的、用于驱动的TFT191。
另外，形成具有有图3(B)及图3(C)所示的第2导电层122a、作为栅绝缘膜发挥作用的第1绝缘膜123、作为沟道形成区域发挥作用的第4半导体区域168、作为源极区或漏极区发挥作用的第3半导体区域、作为源布线发挥作用的第4导电层167以及作为源电极或漏极电极发挥作用的第4导电层169的、用于转换的TFT192。
而且如图3所示，作为用于转换的TFT192的源电极或漏极电极发挥作用的第2导电层169与作为用于驱动的TFT191的栅电极发挥作用的第2导电层121连接。另外，作为用于转换的TFT192的栅电极发挥作用的122a，与作为栅布线发挥作用的第5导电层173连接。
接着在第5导电层173及第3绝缘膜172上形成第4绝缘膜174。第4绝缘膜174可以适当使用与第3绝缘膜172同样的材料。
接着，在第4绝缘膜174上形成第5掩模(未图示)后，将第4绝缘膜174、第3绝缘膜172及第2绝缘膜171的一部分刻蚀后，露出第4导电层163的一部分。然后，除去第5掩模后，形成作为像素电极发挥作用的、膜厚为100～200nm的第6导电层175。第5掩模可以适当使用与第2掩模143同样的方法及材料。
第6导电层175的形成方法可以适当使用滴注喷射法、溅射法、蒸镀法、CVD法、涂敷法等。通过使用滴注喷射法，能够选择性地形成第6导电层。另外，使用溅射法、蒸镀法、CVD法、涂敷法等时，与第2导电层一样，在形成掩模后，使用该掩模刻蚀导电膜形成第6导电层。
而且，这里第5导电层173是形成作为栅布线发挥作用的导电层，第6导电层175是形成作为第1像素电极发挥作用的导电层，但并不限定于此。可以形成作为像素电极发挥作用的导电层之后，形成作为栅布线发挥作用的导电层。
通过以上处理，能够形成有源矩阵基板。
接着，如图2(D)所示，在第6导电层175及第4绝缘层174上形成第5绝缘层181。第5绝缘层181作为将第6导电层175的顶端包围的隔壁层(也称为堤和岸)发挥作用。第5绝缘层181由有机材料构成，光敏性和非光敏性的都可以使用。但是，使用光敏性材料时，其侧壁能够成为曲率半径连续变化的形状，之后形成的含有发光物质的层不分段。尤其是使用阴型光敏性材料时，第6绝缘层181的上端部设置具有第1曲率半径的曲面，在第5绝缘层181的下端部设置具有第2曲率半径的曲面。最好是第1及第2曲率半径为0.2～3μm，第5绝缘层181的剖面中的倾斜角度为35度以上。另外，使用阳型光敏性材料时，只在第5绝缘层181的上端部设置具有曲率半径的曲面。图示的剖面结构中，表示使用了阴型光敏性材料时的情况。
接着，在第6导电层175及第5绝缘层181上形成含有发光物质的层182及第7导电层183。第7导电层183作为第2像素电极发挥作用，作为第1像素电极发挥作用的第6导电层175和作为第2像素电极发挥作用的第7导电层183，必须考虑工作功能后选择材料。但第1像素电极及第2像素电极，根据像素结构任一个都能够成为阳极或阴极。用于驱动的TFT的极性为p沟道型时，可以将第1像素电极作为阳极，第2像素电极作为阴极。另外，用于驱动的TFT的极性为n沟道型时，最好将第1像素电极做为阴极，第2像素电极作为阳极。
阳极材料最好使用工作功能大的导电性材料。将阳极侧作为光射出的方向时，可以使用透明导电材料[铟锡氧化物(ITO)、含有二氧化硅的铟锡氧化物、氧化锌(ZnO)、二氧化锡(SnO2)]、氧化铟锌(IZO)、掺杂了镓的氧化锌(GZO)等。另外，阳极侧有遮光性时，除了TiN、ZrN、Ti、W、Ni、Pt、Cr、Al等单层膜外，还可以使用以氮化钛和铝为主要成分的膜的叠层，氮化钛膜、以铝为主要成分的膜和氮化钛膜的三层结构等。或者，也可以使用在上述具有遮光性的膜上叠层上述透明导电性材料的方法。
另外，阴极材料最好使用工作功能小的导电性材料，具体来说，能够使用Li和Cs等碱性金属，Mg、Ca、Sr等的碱性土金属及含有这些金属的合金(Mg：Ag、Al：Li等)，还有Yb和Er等稀有土金属来形成。另外，还可以使用Au(金)、Cu(铜)、W(钨)、Al(铝)、Ti(钛)、钽(Ta)等金属材料或者含有与该金属在化学计量的组成比以下的浓度的氮的金属材料，或者含有作为该金属的氮化物的氮化钛(TiN)、一氮化钽(TaN)或者含有1～20％镍的铝等。
另外，将阴极侧作为光的射出方向时，可以使用含有Li和Cs等碱性金属及Mg、Ca、Sr等的碱性土金属的超薄膜，包含透明导电膜{透明导电材料[铟锡氧化物(ITO)、含有二氧化硅的铟锡氧化物(ITO)、氧化锌(ZnO)、二氧化锡(SnO2)]、氧化铟锌(IZO)、掺杂了镓的氧化锌(GZO)等}的叠层结构。或者可以形成将碱性金属或碱性土金属和电子输送材料共同蒸镀后的电子注入层，在上面叠层透明导电膜。
而且，能够作为第6导电层175或第7导电层183来使用的、含有二氧化硅的ITO，是由通电或热处理而形成的、不易晶化且表面平坦性高的材料。
这里，由于用于驱动的TFT使用的是n沟道型的TFT，所以第6导电层175由一氮化钽(TaN)构成的下层和含有二氧化硅的ITO构成的上层的叠层结构形成。另外，第7导电层183是由含有二氧化硅的ITO形成。
这里，由于用于驱动的TFT使用的是n沟道型的TFT，所以含有发光物质的层182在第6导电层175(阴极)侧，依次叠层EIL(电子注入层)、ETL(电子输送层)、EML(发光层)、HTL(空穴输送层)、HIL(空穴注入层)。而且，含有发光物质的层除了叠层结构，还可以是单层结构或混合结构。
另外，为了保护发光元件不受水分和脱气作用引起的损伤，最好设置覆盖第7导电层183的保护膜185。保护膜185可以使用由PCVD法制成的致密的无机绝缘膜(SiN、SiNO膜等)、由溅射法制成的致密的无机绝缘膜(SiN、SiNO膜等)、以碳为主要成分的薄膜(DLC膜、CN膜、无定形碳膜)、金属氧化物膜(WO2、CaF2、Al2O3等)等。
而且，发光元件184由作为第1像素电极发挥作用的第6导电层175、含有发光物质的层182以及作为第2像素电极发挥作用的第7导电层183形成。
本实施方式中形成的逆交错型TFT，在栅电极中使用耐热性高的材料，在进行活化处理、吸杂处理、晶化处理等加热处理后，使用低电阻材料形成源布线、栅布线等布线。所以，能够形成具有结晶性，杂质金属少且布线电阻低的TFT。另外，本发明的显示装置能够在绝缘膜上形成像素电极，能够增加开口率。
因此，由于由结晶性半导体膜形成，所以与非晶半导体膜形成的逆交错型TFT相比，活动性高。另外，源极区及漏极区中掺杂了施主型元素，还含有催化剂元素。因此，能够形成与半导体区域的接触电阻低的源极区及漏极区。结果，能够制成高速运转所必需的半导体器件。
另外，与由非晶半导体膜形成的TFT相比，不易产生阈值偏差且能够降低TFT特性的标准离差。因此，与将由非晶半导体膜形成的TFT作为转换元件来使用的显示装置相比，能够降低显示不均且能够制成信赖度高的半导体器件。
而且，由于通过吸杂处理，成膜阶段中混入半导体膜中的金属元素也被进行了吸杂处理，所以能够降低截止电流。通过在显示装置的转换元件中设置这样的TFT，能够提高对比度。
另外，本实施方式中，可以不在整个基板上形成薄膜，使用滴注喷射法在规定地方喷射薄膜原料和抗蚀剂，不使用光掩模，形成TFT。因此，在提高总处理能力和成品率的同时，能够降低成本。
[实施方式2]
本实施方式中，使用图3说明实施方式1所示的有源矩阵基板的电源线、源布线、源电极或漏极电极、栅布线及像素电极的叠层的结构。以下的实施方式中，表示发光元件形成前的、与图2(C)对应的纵剖面图及俯视图。
图3(A)表示作为用于驱动的TFT191和作为用于转换的TFT192的栅布线发挥作用的第5导电层的叠层结构，相当于图3(C)的A-B的剖面结构。
图3(B)表示作为用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图3(C)的C-D的剖面结构。
以下，将作为电源线及电容布线发挥作用的第4导电层表示为电源线162a、将作为源布线发挥作用的第4导电层表示为源布线167，将作为源电极或漏极电极发挥作用的第4导电层表示为漏极电极163、169，将作为栅布线发挥作用的第5导电层表示为栅布线173，将作为栅电极发挥作用的第2导电层表示为栅电极121、122a，将作为像素电极发挥作用的第6导电层表示为像素电极175。
如图3(A)所示，在用于驱动的TFT191的栅电极121及用于转换的TFT192的栅电极122a上形成第1绝缘膜123，在第1绝缘膜123上形成源布线167、用于驱动的TFT191的漏极电极163、电源线162a以及第4半导体区域166。
另外，在源布线167、用于驱动的TFT191的漏极电极163、电源线162a、第4半导体区域166及第1绝缘膜123的整个面上形成第2绝缘膜171、第3绝缘膜172，在第3绝缘膜172上形成与用于转换的TFT192的栅电极122a连接的栅布线173。即，用于驱动的TFT191的电源线162a、用于转换的TFT的源布线167，通过第2绝缘膜171、第3绝缘膜172与栅布线173交叉。
在栅布线173及第3绝缘膜172的整个面上形成第4绝缘膜174，在第4绝缘膜上形成像素电极175。即，通过第4绝缘膜，形成栅布线173和像素电极175。由于形成像素电极175的第4绝缘膜174由平坦化层形成，所以能够抑制之后形成的含有发光物质的层的分段，能够形成缺陷少的显示装置。
而且，由电源线162a、第1绝缘膜123、栅电极121形成电容元件193。
如图3(B)所示，在用于转换的TFT192的栅电极122a上形成第1绝缘膜123，在第1绝缘膜123上形成第4半导体区域168、源布线167、漏极电极169。用于转换的TFT192的漏极电极169通过第1绝缘膜123与用于驱动的TFT191的栅电极121连接。另外，用于驱动的TFT191及用于转换的TFT192通过第2绝缘膜171、第3绝缘膜172、第4绝缘膜174，被像素电极175覆盖。
[实施方式3]
本实施方式中，用图4说明，与实施方式2相比，栅布线和源布线的叠层结构不同的有源矩阵基板。
图4(A)表示用于驱动的TFT191和用于转换的TFT192的栅布线的叠层结构，相当于图4(C)的A-B的剖面结构。
第1绝缘膜123上与实施方式2一样，形成用于驱动的TFT191的栅电极121及用于转换的TFT192的栅电极122a，其上形成第1绝缘膜123，在第1绝缘膜123上形成源布线167、用于驱动的TFT191的漏极电极163、电源线162a及第4半导体区域166。
另外，本实施方式中，栅布线1113形成在第1绝缘膜123上。
另外，在源布线167上形成第2绝缘膜1114，在第2绝缘膜1114上形成栅布线1113。即，源布线通过第2绝缘膜1114与栅布线1113交叉。这里，第2绝缘膜1114利用滴注喷射法或印刷法形成。
本实施方式中，只在源布线、电容布线与栅布线交叉的区域里设置第2绝缘膜1114。所以，与实施方式2不同，只在一部分上形成，因此能够降低原材料，能够低成本化。
另外，在源布线167、用于驱动的TFT191的漏极电极163、电源线162a、第4半导体区域166、第1绝缘膜123及栅布线1113上形成作为钝化膜发挥作用的第3绝缘膜1111。
另外，在第3绝缘膜1111上形成第4绝缘膜1112，通过第4绝缘膜1112，形成与漏极电极163连接的像素电极175。
图4(B)表示用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图4(C)的C-D的剖面结构。
如图4(B)所示，与实施方式2一样，形成用于转换的TFT192，用于转换的TFT192的漏极电极169通过第1绝缘膜123与用于驱动的TFT191的栅电极121连接。另外，用于驱动的TFT191及用于转换的TFT192通过第3绝缘膜1111、第4绝缘膜1112，被像素电极175覆盖。
[实施方式4]
本实施方式中，使用图5说明与实施方式2相比，栅布线结构不同的有源矩阵基板。
图5(A)表示用于驱动的TFT191和用于转换的TFT192的栅布线的叠层结构，相当于图5(C)的A-B的剖面结构。
图5(B)表示用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图5(C)的C-D的剖面结构。
本实施方式中，用于驱动的TFT191、用于转换的TFT192、电容元件193的结构与实施方式2一样。而且，如图5(C)所示，栅布线1123a、1123b形成在每个像素中，与设置在相邻像素里的栅电极122a、122b连接。因此，栅布线1123a、1123b的材料不特别限定于低电阻材料，材料的选择范围广。
另外，可以在栅布线1123a、1123b及第3绝缘膜172的整个面上形成第4绝缘膜174，在第4绝缘膜上形成像素电极175。即，通过第4绝缘膜，栅布线1123a、1123b的一部分可以由像素电极175覆盖形成。
[实施方式5]
本实施方式中，使用图6说明与实施方式3相比，栅布线和源布线的叠层结构不同的有源矩阵基板。
图6(A)表示用于驱动的TFT191和用于转换的TFT192的栅布线的叠层结构，相当于图6(C)的A-B的剖面结构。
图6(B)表示用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图6(C)的C-D的剖面结构。
本实施方式中，用于驱动的TFT191、用于转换的TFT192、电容元件193的结构与实施方式3一样。而且，如图6(C)所示，与实施方式4一样，栅布线1133a、1133b在每个像素中形成，与设置在相邻像素里的栅电极122a、122b连接。因此，栅布线1133a、1133b的材料不特别限定于低电阻材料，材料的选择范围广。
另外，只在源布线167与栅布线1133a、1133b交叉的区域内设置第2绝缘膜1137。因此，栅布线1133a、1133b形成在第2绝缘膜1137及第1绝缘膜123上。
本实施方式中，与实施方式2及实施方式4不同，只在一部分上形成第2绝缘膜1137，所以能够削减原材料，降低成本。
另外，在用于驱动的TFT191、用于转换的TFT192、电容元件193上设置作为钝化膜的第3绝缘膜1131，在第3绝缘膜上形成第4绝缘膜1112。另外，用于驱动的TFT191的漏极电极163通过第3绝缘膜1111、第4绝缘膜1112被像素电极175覆盖。
另外，用于驱动的TFT191及用于转换的TFT192通过第3绝缘膜1111和第4绝缘膜1112被像素电极175覆盖。
[实施方式6]
本实施方式中，使用图7说明，与实施方式2至实施方式5相比，栅布线和源布线的叠层结构不同的有源矩阵基板。
图7(A)表示用于驱动的TFT191和用于转换的TFT192的栅布线的叠层结构，相当于图7(C)的A-B的剖面结构。
图7(B)表示用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图7(C)的C-D的剖面结构。
本实施方式中，用于驱动的TFT191、用于转换的TFT192、电容元件193的结构与实施方式2一样。
本实施方式与实施方式2至实施方式5不同，形成电源线162a、162b、源布线167、漏极电极163、169的同时，形成栅布线1143a、1143b。
具体来说，如图7(A)所示，在栅电极121、122a上形成第1绝缘膜123，在第1绝缘膜123上形成源布线167、用于驱动的TFT191的漏极电极163、电源线162a、162b、栅布线1141a、1141b。另外，形成第4半导体区域166。
而且，栅布线1141a、1141b设置在每个像素中，没有与源布线交叉。因此，利用滴注喷射法形成这些电极及布线时，能够同时形成，所以能够量产。
另外，源布线167、用于驱动的TFT191的漏极电极163、电源线162a、162b、栅布线1141a、1141b的所有面上形成第2绝缘膜171、第3绝缘膜172，第3绝缘膜172上形成与栅布线1141a、1141b连接的导电层1143a。即，电源线162a、162b及源布线167通过第2绝缘膜171、第3绝缘膜172与栅布线1141a、1141b及导电层1143a、1143b交叉。
另外，导电层1143a、1143b及第3绝缘膜172的整个面上形成第4绝缘膜174，第4绝缘膜上形成像素电极175。
[实施方式7]
本实施方式中，用图8说明与实施方式6相比，栅布线和源布线的叠层结构不同的有源矩阵基板。
图8(A)表示用于驱动的TFT191和用于转换的TFT192的栅布线的叠层结构，相当于图8(C)的A-B的剖面结构。
图8(B)表示用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图8(C)的C-D的剖面结构。
本实施方式中，用于驱动的TFT191、用于转换的TFT192、电容元件193的结构与实施方式3一样。
这里，与实施方式6一样，栅布线1141a、1141b与源布线167、用于驱动的TFT191的漏极电极163、电源线162a、162b分别不交叉。因此，利用滴注喷射法形成时，能够同时形成，所以能够量产。另外，栅布线1141a、1141b形成在每个像素中，与设置在相邻像素中的栅电极122a、122b连接。因此，栅布线1141a、1141b的材料不特别限定于低电阻材料，材料的选择范围广。
本实施方式中，只在源布线167、电源线162b与栅布线1141a、1141b交叉的区域里设置第2绝缘层1154。因此，与实施方式2、实施方式4及实施方式6不同，只在一部分上形成，所以能够削减原材料，降低成本。
另外，在栅布线1141a、1141b和第2绝缘层1154上形成导电层1153a、1153b。且导电层1153a、1153b与栅布线1141a、1141b连接。
另外，在用于驱动的TFT191、用于转换的TFT192、电容元件193上设置作为钝化膜的第3绝缘膜1131，在第3绝缘膜上形成第4绝缘膜1112。另外，用于驱动的TFT191的漏极电极163通过第3绝缘膜1111、第4绝缘膜1112与像素电极175连接。
另外，用于驱动的TFT191及用于转换的TFT192通过第3绝缘膜1111、第4绝缘膜1112被像素电极175覆盖。
[实施方式8]
本实施方式中，使用图9说明栅布线和源布线的叠层结构不同的有源矩阵基板。
图9(A)表示用于驱动的TFT191和用于转换的TFT192的栅布线的叠层结构，相当于图9(C)的A-B的剖面结构。
图9(B)表示用于转换的TFT192和用于驱动的TFT191的连接结构，相当于图9(C)的C-D的剖面结构。
如图9(A)所示，除去用于转换的TFT192的栅电极122a上的第1绝缘膜之后，在栅电极122a上形成第2绝缘膜1162b。这时，最好形成将栅电极122a的两端露出的第2绝缘膜1162b。
另外，刻蚀栅电极122a上的第2绝缘膜1162b时，最好除去用于驱动的TFT191、用于转换的TFT192及电容元件193所形成的区域之外的栅绝缘膜。具体来说，最好只留下图9(C)的波状线1166a、1166b所包围区域的栅绝缘膜，将波状线1166a、1166b外侧的栅绝缘膜刻蚀。通过此处理，能够增加各导电层的接触面积，控制接触电阻，能够形成高速运转的用于转换的TFT和用于驱动的TFT。
接着在第2绝缘膜1162b上形成电源线162a、162b、源布线167的同时，形成与栅电极122a连接的栅布线1161a、1161b。通过这样的结构，能够抑制栅电极与栅布线的接触电阻。另外，这些电源线、源布线、栅布线没有交叉。因此，利用滴注喷射法形成时，能够同时形成，所以能够量产。
而且，本实施方式这样的栅电极122a和栅布线1161a、1161b的连接结构适用于实施方式2至实施方式7中任一个。
本实施方式中，形成在每个像素中的栅布线1161a、1161b通过栅电极122a、122b电连接。另外，通过形成在栅电极122a上的第2绝缘膜1162b，栅布线与源布线交叉。
本实施方式中，只在源布线及电源线与栅布线交叉的区域设置第2绝缘膜1162b。因此，由于只在一部分上形成，所以能够削减原材料，降低成本。
[实施方式9]
本实施方式中，使用图10～图12及图26说明使用了作为驱动液晶元件的元件的、具有结晶性半导体膜的逆交错型TFT的有源矩阵基板的制作过程。
如图10(A)所示，与实施方式1一样，在基板101上形成第1导电层102，在第1导电层上涂抹或喷射光敏性材料103、104并干燥、烧固。接着用激光105、106照射光敏性材料103、104，形成如图10(B)所示的第1掩模111、112。这里，用激光105、106照射光敏性材料103、104的装置使用的是激光束直接描画装置。
接着，如图10(C)所示，与实施方式1一样，使用第1掩模将第1导电层102刻蚀，形成第2导电层121a、122a。第2导电层121a作为栅电极发挥作用，第2导电层122a是栅电极中与栅布线连接的区域(以下表示为栅电极的连接部)。而且，图10(C)中，第2导电层121a、122a由切断的状态表示，实际上如图12(C)所示，为连接的同一区域。
然后，与实施方式1一样，除去第1掩模后，形成膜厚10～200nm最好为50～100nm的第1绝缘膜123，在第1绝缘膜上形成膜厚50～250nm的第1半导体膜124，在第1半导体膜上形成具有催化剂元素的层125。
接着，与实施方式1一样，加热第1半导体膜，如图10(D)所示，形成第1结晶性半导体膜131。这时，晶化是促进半导体晶化的金属元素在连接的半导体膜的一部分中形成硅化物，并以其为中心进行晶化。这里，用于脱氢的热处理(400～550℃、0.5～2小时)后，进行用于晶化的热处理(550℃～650℃、1～24小时)。另外，也可以由RTA、GRTA进行晶化。这里，通过不照射激光进行晶化，能够降低结晶性的标准离差，能够抑制之后形成的TFT的标准离差。另外，由于结晶表面的突起上难以形成晶体成长的脊(凸凹部)，所以半导体区域表面较平坦，能够通过栅绝缘膜抑制与栅电极间流动的漏电电流。
然后，与实施方式1一样，全面或选择性地进行在作为TFT的沟道区域的区域里低浓度地掺杂3族元素(13族元素，以下表示为受主型元素)或5族元素(15族元素，以下表示为施主型元素)的沟道掺杂处理。该沟道掺杂处理是用于控制TFT阈值电压的处理。
接着，与实施方式1一样，在第1结晶性半导体膜131上，形成含有施主型元素、膜厚8-～250nm的第2半导体膜132。通过在气体硅化物里掺杂了具有磷、砷之类的施主型元素的气体的等离子CVD法形成膜。通过由这样的方法形成第2半导体膜，形成第1结晶性半导体膜与第2半导体膜的界面。另外含有施主型元素的第2半导体膜132可以在形成与第1半导体膜相同的半导体膜后，由离子掺杂法或离子注入法掺杂施主型元素形成。这时，第2半导体膜132中，磷浓度最好为1×1019～3×1021cm3。
而且，可以使用上述等离子CVD法或离子掺杂法、离子注入法，在与第1结晶性半导体膜131连接的一侧形成低浓度区域(以下表示为n-区域)，其上形成高浓度区域9(以下表示为n+区域)的叠层结构。这时，n-区域的施主型元素的浓度为1×1017～3×1019cm3，最好为1×1018～1×1019cm3，n+区域的施主型元素为n-区域的施主型元素的10～100倍。另外，n-区域的膜厚为50～200nm，n+区域的膜厚为30～100nm，最好为40～60nm。这里，由波状线表示的第1结晶性半导体膜131侧的区域作为n-区域，第2半导体膜132的表面为n+区域。
这时，含有施主型元素的第2半导体膜的杂质的剖面与图26所表示的实施方式1一样。
而且，含有施主型元素的第2半导体膜132，通过掺杂稀有气体元素，代表性的为氩，形成结晶格子的变形，通过之后进行的吸杂处理，能够对催化剂元素进行吸杂处理。
接着，与实施方式1一样，加热第1结晶半导体膜111及第2半导体膜122，如图10(E)的箭头所示，将第1结晶性半导体膜131所含的催化剂元素移动到第2半导体膜132上，对催化剂元素进行吸杂处理。通过该处理，第1结晶性半导体膜中的催化剂元素能够达到不影响装置特性的浓度，即膜中的镍浓度在1×1018cm3以下，最好是1×1017/cm3以下。这样的膜表示为第2结晶性半导体膜141。另外，由于吸杂后的催化剂元素移向的第2半导体膜也同样被晶化，所以表示为第3结晶性半导体膜142。而且，本实施方式中，在吸杂处理的同时，进行第3结晶性半导体膜142中的施主型元素的活化。
然后，与实施方式1一样，如图11(A)所示，在第3结晶性半导体膜142上形成第2掩模143，使用该第2掩模，刻蚀第3结晶性半导体膜142及第2结晶性半导体膜141，形成图11(B)所示的第1半导体区域152及第2半导体区域151。
接着，除去第2掩模后，与实施方式1一样，如图11(C)所示，形成膜厚为500～1500nm、最好为500～1000nm的第3导电层153。然后在第3导电层上涂敷或喷射光敏性材料154，使用激光束直接描画装置由激光155照射光敏性材料154、曝光后显影，形成图11(D)所示的第3掩模161。这里的光敏性材料154使用的是阳型光敏性材料。
接着，与实施方式1一样，使用第3掩模161，将第3导电层153刻蚀为所期望的形状，形成第4导电层162a、163。第4导电层162a、163作为源电极及漏极电极发挥作用，这时，切断第3导电层形成源电极及漏极电极的同时，通过刻蚀源布线或漏极布线使其宽度变细，能够提高之后形成的液晶显示装置的开口率。
接着，与实施方式1一样，使用第3掩模161，刻蚀第1半导体区域152的露出部，形成作为源极区及漏极区发挥作用的第3半导体区域164、165。这时，可以过刻蚀第2半导体区域151的一部分。这时被过刻蚀的第2半导体区域表示为第4半导体区域166。第4半导体区域166作为沟道形成区域发挥作用。
接着除去第3掩模后，如图11(E)所示，最好在第4导电层162、163及第4半导体区域166的表面上形成作为钝化膜发挥作用的、膜厚100～300nm的第2绝缘膜171。
然后，最好将第4半导体区域在氢氛围或氮氛围下加热氢化。而且，在氮氛围下加热时，最好在第3绝缘膜上形成含氢的绝缘膜。
通过以上处理，能够形成具有结晶性半导体膜的逆交错型的TFT。
接着，与实施方式1一样，在第2绝缘膜171上形成膜厚为500～1500nm的第3绝缘膜172。
接着，与实施方式1一样，在第3绝缘膜172上形成第4掩模(未图示)后，将第3绝缘膜172及第2绝缘膜171的一部分刻蚀，露出栅电极的连接部122a。然后，除去第4掩模后，形成作为栅布线发挥作用、膜厚500～1500nm、最好为500～1000nm的第5导电层173。
接着在第5导电层173及第3绝缘膜172上形成第4绝缘膜174。第4绝缘膜174可以适当使用与第3绝缘膜172同样的材料。另外，形成反射型液晶显示装置或半透射型液晶显示装置时，第4绝缘膜有凹凸，光能够反射到外部。这时，第3绝缘膜通过滴注喷射法、印刷法等形成具有凹凸的绝缘层。
然后，在第5绝缘膜174上形成第5掩模(未图示)后，将第5绝缘膜174、第4绝缘膜172及第3绝缘膜171的一部分刻蚀后，露出第4导电层163的一部分。接着，除去第5掩模后，形成作为像素电极发挥作用的、膜厚100～200nm的第6导电层175。第5掩模能够适当使用与第2掩模143同样的方法及材料。第6导电层175的代表性的材料有具有透光性的导电膜或具有反射性的导电膜。具有透光性的导电膜的材料有氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺杂了镓的氧化锌(GZO)、含有二氧化硅的氧化铟锡等。另外具有反射性的导电膜的材料有铝(Al)、钛(Ti)、银(Ag)、钽(Ta)等金属或者含有与该金属在化学计量的组成比以下的浓度的氮的金属材料，或者含有作为该金属的氮化物的氮化钛(TiN)、一氮化钽(TaN)或者含有1～20％镍的铝等。而且，半透射型液晶显示装置可以由具有透光性的导电膜和具有反射性的导电膜形成第6导电层。
第6导电层175的形成方法可以适当使用滴注喷射法、溅射法、蒸镀法、CVD法、涂敷法等。通过使用滴注喷射法，能够选择性地形成第6导电层。另外，使用溅射法、蒸镀法、CVD法、涂敷法时，与第2导电层一样，形成掩模后，使用该掩模刻蚀导电膜形成第6导电层。
而且，这里第5导电层173是形成作为栅布线发挥作用的导电层，第6导电层175是形成作为像素电极发挥作用的导电层，但并不限定于此。可以形成作为像素电极发挥作用的导电层后，形成作为栅布线发挥作用的导电层。
通过以上处理，能够形成有源矩阵基板。
本实施方式中形成的逆交错型TFT，栅电极中使用耐热性高的材料，另外在进行活化处理、吸杂处理、晶化处理等加热处理后，使用低电阻材料形成源布线、栅布线等布线。因此，能够形成具有结晶性、杂质金属元素少、布线电阻低的TFT。另外，本发明的液晶显示装置能够在绝缘膜上形成像素电极，能够增加开口率。
因此，由于由结晶性半导体膜形成，与由非晶半导体膜形成的逆交错型TFT相比，活动性高。另外，在源极区及漏极区掺杂了施主型元素，还含有催化剂元素。因此，能够形成与半导体区域的接触电阻低的源极区及漏极区。其结果，能够制成高速运转所必需的半导体区域。
另外，与由非晶半导体膜形成的TFT相比，不易发生阈值的偏差，能够降低TFT特性的标准离差。因此，与将非晶半导体膜形成的TFT作为转换元件来使用的液晶显示装置相比，能够降低显示不均，能够制成信赖度高的半导体器件。
而且，由于通过吸杂处理，成膜阶段中混入半导体膜中的金属元素也被进行吸杂处理，所以能够降低截止电流。通过在液晶显示装置的转换元件中设置这样的TFT，能够提高对比度。
另外，本实施方式中，可以不在整个基板上形成薄膜，使用滴注喷射法在规定地方喷射薄膜原料和抗蚀剂，不使用光掩模，形成TFT。因此，在提高总处理能力和的同时，能够降低成本。
[实施方式10]
本实施方式中，使用图12说明实施方式9所示的有源矩阵基板的源布线、栅布线及像素电极的叠层结构。
图12(A)表示本实施方式中的逆交错型TFT和作为栅布线发挥作用的第5导电层的叠层结构，相当于图11(E)的剖面结构及图12(C)的A-B的剖面结构。
图12(B)表示作为源布线发挥作用的第4导电层、作为栅布线发挥作用的第5导电层、作为栅电极的连接部发挥作用的第2导电层及作为像素电极发挥作用的第6导电层的叠层结构，相当于图12(C)的C-D的剖面结构。以下，作为源布线发挥作用的第4导电层表示为源布线162a、162b，作为栅布线发挥作用的第5导电层表示为栅布线173a、173b，作为栅电极的连接部发挥作用的第2导电层表示为栅电极的连接部122a、122b，作为像素电极发挥作用的第6导电层表示为像素电极175。
如图12(B)所示，在栅电极的连接部122b上形成第1绝缘膜123，在第1绝缘膜123上形成电容布线180、源布线162b、漏极电极163。另外，在电容布线180、源布线162b、漏极电极163、第1绝缘膜123的整个面上形成第2绝缘膜171、第3绝缘膜172，在第3绝缘膜172上形成栅布线173。即，源布线、漏极电极通过第2绝缘膜171、第3绝缘膜172与栅布线173交叉。
如图12(B)所示，在栅布线173及第3绝缘膜172的整个面上形成第4绝缘膜174，在第4绝缘膜上形成像素电极175。即，通过第4绝缘膜，像素电极175覆盖了栅布线173的一部分。形成像素电极175的第4绝缘膜174由平坦化层形成，所以能够抑制之后填充在像素电极间的液晶材料的方向混乱，能够提高液晶显示装置的对比度。
而且，这里，第4绝缘膜174形成在栅布线173及第3绝缘膜172的整个面上，但也可以设计为只覆盖栅布线173及其周围的第3绝缘膜172。这时，利用滴注喷射法和印刷法部分地形成第4绝缘膜。由于这种结构是部分地形成第4绝缘膜，所以能够削减原材料，降低成本。
另外，本实施方式中，如图12(C)的E-F所示，在源布线上形成像素电极的端部。因此，透射型液晶显示装置时，即使在像素电极端部发生液晶材料的方向混乱，由于该区域被源布线覆盖，所以能够降低显示不均。
[实施方式11]
本实施方式中，用图13说明栅布线和源布线的叠层结构不同的有源矩阵基板。
图13(A)表示本实施方式中逆交错型的TFT和栅布线的叠层结构，相当于图13(C)的A-B的剖面结构。在第1绝缘膜123上，形成第4半导体区域、源布线162a、作为漏极电极发挥作用的第4导电层(以下表示为漏极电极)163、像素电极1112、栅布线1113。漏极电极163和像素电极1112不通过绝缘膜而连接在一起。另外，栅电极的连接部122a和栅布线1113通过第1绝缘膜123连接在一起。另外，源布线162a、漏极电极163、像素电极1112、第1绝缘膜123及栅布线1113上形成作为钝化膜发挥作用的绝缘膜1114。
图13(B)表示源布线162b、栅布线1113、栅电极的连接部122b及像素电极1112的层及结构，相当于图13(C)的C-D的剖面结构。
如图13(B)所示，栅电极的连接部122b上形成第1绝缘膜123，第1绝缘膜123上形成电容布线180、源布线162b、漏极电极163、与漏极电极163连接的像素电极1112。另外，电容布线180、源布线162b及第1绝缘膜123的一部分上形成第2绝缘膜1111，第2绝缘膜1111上形成栅布线1113。即，源布线、漏极电极通过第2绝缘膜1111与栅布线1113交叉。这里，第2绝缘膜1111利用滴注喷射法或印刷法形成。
本实施方式中，只在源布线、电容布线与栅布线交叉的区域设置第2绝缘膜1111。因此，与实施方式10不同，由于只在一部分上形成，能够削减原材料，降低成本。
另外，在栅布线1113与像素电极1112重叠的区域内，利用滴注喷射法或印刷法形成第3绝缘膜。这时，能够扩大像素电极形成的区域，能够增加开口率。
[实施方式12]
本实施方式中，使用图14说明栅布线与源布线的叠层结构不同的有源矩阵基板。
图14(A)表示本实施方式中逆交错型TFT与栅布线的叠层结构，相当于图14(C)的A-B的剖面结构。
图14(B)表示源布线162b、栅布线1121b、栅电极的连接部122b及像素电极1122的叠层结构，相当于14(C)的C-D的剖面结构。
如图14(B)所示，栅电极的连接部122a、122b上形成第1绝缘膜123，在第1绝缘膜123上形成电容布线180、源布线162b、漏极电极163。另外，电容布线180、源布线162b、漏极电极163及第1绝缘膜123的整个面上形成第2绝缘膜171、第3绝缘膜172，第3绝缘膜172上形成栅布线1121b。即，源布线162b及电容布线180通过第2绝缘膜171、第3绝缘膜172与栅布线1121a、1121b交叉。
而且，这里，如图14(C)所示，栅布线1121b形成在每个像素里，与设置在相邻像素里的栅电极的连接部122a、122b连接。因此，栅布线1121b的材料，并不需要特定为低电阻材料，材料的选择范围很广。
另外在整个第3绝缘膜172上形成第4绝缘膜174，在第4绝缘膜上形成像素电极1122。即，通过第4绝缘膜，栅布线1121b的一部分被像素电极175覆盖。形成像素电极175的第4绝缘膜174由平坦化层形成，所以能够抑制之后填充在像素电极间的液晶材料的方向混乱，能够提高液晶显示装置的对比度。
而且，这里，在栅布线1121b及第3绝缘膜172的整个面上形成第4绝缘膜174，但也可以设置为只覆盖栅布线1121b及其周围的第3绝缘膜172。这时，利用滴注喷射法和印刷法部分地形成第4绝缘膜。由于这种结构是部分地形成第4绝缘膜，所以能够削减原材料，降低成本。
[实施方式13]
本实施方式中，使用图15说明栅布线和源布线的叠层结构不同的有源矩阵基板。
图15(A)表示本实施方式中逆交错型TFT与栅布线的叠层结构，相当于图15(C)的A-B的剖面结构。第1绝缘膜123上形成第4半导体区域、漏极电极163、像素电极1132、栅布线1133a。漏极电极163与像素电极1132不通过绝缘膜而连接在一起。
图15(B)表示源布线162b、栅布线1133b、栅电极的连接部122b及像素电极1132的叠层结构，相当于图15(C)的C-D的剖面结构。
如图15(B)所示，栅电极的连接部122b上形成第1绝缘膜123，第1绝缘膜123上形成电容布线180、源布线162b、漏极电极163、与漏极电极163连接的像素电极1132。另外，电容布线180、源布线162b及第1绝缘膜123的一部分上形成第2绝缘膜1131，第2绝缘膜1131上形成栅布线1133b。即，源布线162a、电容布线180通过第2绝缘膜1131与栅布线1133b交叉。这里，第2绝缘膜1131利用滴注喷射法或印刷法形成。
本实施方式中，只在源布线、电容布线与栅布线交叉的区域设置第2绝缘膜1131。因此，与实施方式12不同，由于只在一部分上形成，能够削减原材料，降低成本。
另外，在栅布线1133b与像素电极1132重叠的区域内，利用滴注喷射法或印刷法形成第3绝缘膜。这时，能够扩大像素电极形成的区域，能够增加开口率。
[实施方式14]
本实施方式中，使用图16说明栅布线与源布线的叠层结构不同的有源矩阵基板。
图16(A)表示本实施方式中逆交错型TFT与作为栅布线发挥作用第5导电层的叠层结构，相当于图16(C)的A-B的剖面结构。
图16(B)表示源布线1148b、栅布线1145a、1145b、栅电极的连接部122b及像素电极1142的叠层结构，相当于16(C)的C-D的剖面结构。
如图16(B)所示，栅电极的连接部122a、122b上形成第1绝缘膜123，在第1绝缘膜123上形成电容布线1144、源布线1148b、漏极电极1147、栅布线1145a、1145b。而且，栅布线1145a、1145b分别通过第1绝缘膜123与栅电极的连接部122a、122b连接。
另外，如图16(C)所示，栅布线1145a、1145b分别设置在每个像素中。这里，栅布线1145a、1145b与源布线1148b、1148a、电容布线1144分别不交叉。因此，利用滴注喷射法形成这些电极及布线时，能够同时形成，所以能够量产。
另外，栅布线1145a、1145b与源布线1148b、漏极电极1143a、电容布线1144的整个面上形成第2绝缘膜171、第3绝缘膜172，在第3绝缘膜172上形成导电层1146a、1146b。另外，导电层1146a、1146b通过第2绝缘膜171、第3绝缘膜172分别与栅布线1145a、1145b连接。因此，设置在各像素中的栅布线通过导电层1146a、1146b电连接。另外，源布线1148a、1148b以及电容布线1144通过第2绝缘膜171、第3绝缘膜172与栅布线1145a、1145b及导电层1146a、1146b交叉。
而且，这里导电层1146a、1146b形成在每个像素里，与设置在相邻像素里的栅电极的连接部122a、122b连接。因此，导电层1146a、1146b的材料选择范围很广。
另外在整个第3绝缘膜172上形成第4绝缘膜174，在第4绝缘膜上形成像素电极1142。即，通过第4绝缘膜，导电层1146b的一部分被像素电极1142覆盖。形成像素电极175的第4绝缘膜174由平坦化层形成，所以能够抑制之后填充在像素电极间的液晶材料的方向混乱，能够提高液晶显示装置的对比度。
而且，这里，在栅布线1121b及第3绝缘膜172的整个面上形成第4绝缘膜174，但也可以设置为只覆盖栅布线1121b及其周围的第4绝缘膜174。
[实施方式15]
本实施方式中，使用图17说明栅布线和源布线的叠层结构不同的有源矩阵基板。
图17(A)表示本实施方式中逆交错型TFT与栅布线的叠层结构，相当于图17(C)的A-B的剖面结构。第1绝缘膜123上形成源布线1150a、第4半导体区域、漏极电极1157、像素电极1152、栅布线1155a。漏极电极163与像素电极1132不通过绝缘膜而连接在一起。
图17(B)表示源布线1153b、栅布线1155a、1155b、栅电极的连接部122b及像素电极1152的叠层结构，相当于图17(C)的C-D的剖面结构。
如图17(B)所示，栅电极的连接部122b上形成第1绝缘膜123，第1绝缘膜123上形成电容布线1158、源布线1150b、漏极电极1158a、与漏极电极1158a连接的像素电极1152、栅布线1155a、1155b。另外，电容布线1158、源布线1150b及第1绝缘膜123的一部分上形成第2绝缘膜1151，第2绝缘膜1151上形成导电层1156b。栅布线1155a、1155b分别设置在各像素中，这里，栅布线1155a、1155b与源布线1153b及电容布线1158分别不交叉。因此，利用滴注喷射法形成时，能够同时形成，所以能够提高量产性。
另外，导电层1156a、1156b通过第2绝缘膜1151分别与栅布线1155a、1155b连接。因此，设置在各像素中的栅布线通过导电层1156a、1156b电连接。另外，源布线、漏极电极通过第2绝缘膜1151与栅布线1155a、1155b及导电层1156a、1156b交叉。
本实施方式中，只在源布线、电容布线与栅布线交叉的区域设置第2绝缘膜1151。因此，与实施方式14不同，由于只在一部分上形成，能够削减原材料，降低成本。
另外，在导电层1151与像素电极1152重叠的区域内，利用滴注喷射法或印刷法形成第3绝缘膜。这时，能够扩大像素电极形成的区域，能够增加开口率。
[实施方式16]
本实施方式中，使用图18说明栅布线与源布线的叠层结构不同的有源矩阵基板。
图18(A)表示本实施方式中逆交错型TFT与栅布线的叠层结构，相当于图18(C)的A-B的剖面结构。第1绝缘膜123上形成第4半导体区域166、漏极电极1157、＝像素电极1152。漏极电极1157与像素电极1152没有通过绝缘膜而连接在一起。另外，除去栅电极的连接部122a上的第1绝缘膜，在上面形成栅布线1165a。通过这样的结构，能够抑制栅电极的连接部与栅布线的接触电阻。另外，本实施方式中的栅电极的连接部122a与栅布线1165的连接结构能够适用于实施方式10至实施方式15中的任一个。
图18(B)表示源布线1163b、栅布线1165a、1165b、导电层123b及像素电极1152的叠层结构，相当于图18(C)的C-D的剖面结构。
如图18(B)所示，由与栅电极121a、栅电极的连接部122a同样的处理形成的导电层123b形成在基板表面。另外，除去栅电极的连接部122a表面的第1绝缘膜时，除去导电层123b表面上的第1绝缘膜。然后，在导电层123b上形成第2绝缘膜1161。这时，最好形成将导电层123b的两端露出的第2绝缘膜1161。
然后，在第1绝缘膜上形成漏极电极的同时，在导电层123a、123b上形成栅布线1165a、1165b，同时在第2绝缘膜1161上形成源布线1163b、电容布线1164。这里，这些导电层不交叉。因此，利用滴注喷射法形成时，能够同时形成，所以能够量产。
另外，本实施方式中，形成在每个像素中的栅布线1165a、1165b通过导电层123a、123b电连接。另外，通过形成在导电层123b上的第2绝缘膜1161，栅布线1165a、1165b与源布线1163a、1163b交叉。
本实施方式中，只在源布线1163a、1163b、电容布线1164与栅布线交叉的区域内形成第2绝缘膜1161。因此，由于只在一部分上形成，所以能够削减原材料，降低成本。
另外，在栅布线1165a、1165b、电容布线1164及源布线1163a、1163b与像素电极1152重叠的区域内，利用滴注喷射法或印刷法形成第3绝缘膜。这时，能够扩大像素电极形成的区域，能够增加开口率。
[实施方式17]
本实施方式中，用图19说明，使用具有稀有气体元素的半导体膜来代替具有施主型元素的半导体膜对催化剂元素进行吸杂处理形成TFT的过程。
如图19(A)及图19(B)所示，由与实施方式1同样的处理形成第1结晶性半导体膜131。而且之后还可以进行沟道掺杂处理。然后，还可以在第1结晶性半导体膜表面上形成膜厚1～5nm的氧化膜。这里，在结晶性半导体膜表面涂敷臭氧水形成氧化膜。
然后，由PVD法、CVD法等众所周知的方法在第1结晶性半导体膜131上形成具有稀有气体元素的第2半导体膜232。第2半导体膜232最好为非晶半导体膜。
接着，由与实施方式1同样的方法加热第1结晶性半导体膜131及第2半导体膜232，如图19(C)的箭头所示，将第1结晶性半导体膜131所含的催化剂元素移动到第2半导体膜232上，对催化剂元素进行吸杂处理。通过该处理，与第1实施方式一样，第1结晶性半导体膜中的催化剂元素能够达到不影响装置特性的浓度，即膜中的催化剂元素浓度在1×1018cm3以下，最好是1×1017/cm3以下。这样的膜表示为第2结晶性半导体膜241。另外，由于吸杂后的催化剂元素移向的第2半导体膜也同样被晶化，所以表示为第3结晶性半导体膜242。
然后，如图19(D)所示，除去第3结晶性半导体膜242之后，形成具有导电性的第2半导体膜243。这里，第2半导体膜由气体硅化物中掺杂了具有硼、磷、砷之类的13族或15族元素气体的等离子CVD法形成。而且，第2半导体膜可以由具有非晶半导体、SAS、结晶性半导体、μc中选择出的任一种状态的膜形成。而且，第2半导体膜为具有导电性的非晶半导体膜、SAS或μc中任意一种时，然后进行活化杂质的加热处理。另一方面，第2半导体膜为具有导电性的结晶性半导体时，可以不进行加热处理。这里，由等离子CVD法形成膜厚100nm的含磷非晶硅膜后，在550度下加热1小时，使杂质活化。
接着，如图19(E)所示，由与实施方式1同样的处理形成第1半导体区域252、第2半导体区域251、第3导电层153。然后，涂敷光敏性材料254后，用激光255照射光敏性材料的一部分形成图19(F)所示的掩模260。
然后，如图19(F)所示，使用掩模刻蚀第3导电层153，形成作为源电极及漏极电极发挥作用的第4导电层162、163。另外，通过与实施方式1相同的处理，刻蚀第1半导体区域，能够形成作为源极区及漏极区发挥作用的第3半导体区域262和作为沟道形成区域发挥作用的第4半导体区域261。
之后，通过与实施方式1同样的处理，能够形成逆交错型的TFT及有源矩阵基板。通过使用本实施方式中形成的TFT，能够得到与实施方式1同样的效果。另外，实施方式1至实施方式16的任一个，都能够应用本实施方式。
[实施方式18]
本实施方式中，使用图20说明n沟道型的TFT与p沟道型的TFT形成在同一基板的过程。
如图20(A)所示，与实施方式1一样，在基板101上形成第2导电层301、302，在第2导电层上形成第1绝缘膜123。然后，通过与实施方式1同样的处理，形成第1结晶性半导体膜及其上面的含有施主型元素的第2半导体膜。然后，利用滴注喷射法或涂敷了抗蚀剂后，由激光束直接描画装置进行曝光、显影而形成掩模，使用该掩模将第1结晶性半导体膜刻蚀为所期望的形状，形成第1半导体区域，将第2半导体膜刻蚀为所期望的形状，形成第2半导体区域。
接着，加热第1半导体区域及第2半导体区域，如图20(A)的箭头所示，将第2半导体区域所含的催化剂元素移动到第1半导体区域上，对催化剂元素进行吸杂处理。这里，将吸杂后的催化剂元素移动到的第1半导体区域表示为第3半导体区域311、312，将金属元素浓度降低后的第2半导体区域表示为第4半导体区域313、314。而且，第3半导体区域及第4半导体区域分别由吸杂处理的加热被晶化。
本实施方式中，形成个半导体区域后进行了吸杂处理，也可以如实施方式1，可以在进行了各半导体膜的吸杂处理后，将半导体膜刻蚀为所期望的形状，形成各半导体区域。
接着，在第3半导体区域311、312及第4半导体区域313、314表面形成氧化膜后，利用滴注喷射法或涂敷了抗蚀剂后，由激光束直接描画装置进行曝光、显影，如图20(B)所示，形成第1掩模321、322。第1掩模321将之后成为n沟道型TFT的第3半导体区域311、第4半导体区域313的全部覆盖。另一方面，掩模322将之后成为p沟道型TFT的第3半导体区域312的一部分覆盖。这时，第1掩模322最好比之后形成的p沟道型TFT的沟道长度短。
然后，在第3半导体区域312的露出部掺杂受主型元素，形成p型杂质区域324。这时，被第1掩模322覆盖的区域作为n型杂质区域325保留着。这时，通过掺杂受主型元素使浓度成为具有施主型元素的第3半导体区域312的2～10倍，能够形成p型杂质区域。
图27表示p型杂质区域的杂质元素的剖面。
图27(A)表示由CVD法形成具有n-区域浓度及n+区域浓度的第2半导体膜后，掺杂受主型元素时的各元素的剖面。施主型元素的剖面150a与图26(A)一样，表示第1浓度及第2浓度。另外，受主型元素的剖面603在第2半导体膜表面附近，浓度高，离第4半导体区域314越近，浓度越低。受主型元素浓度为n+区域所含施主型元素的2～10倍的区域表示为p+区域602a，受主型元素浓度为n-区域的施主型元素的2～10倍的区域表示为p-区域602b。
图27(B)表示形成具有非晶半导体、SAS、微晶半导体及结晶性半导体中选择出的任一个状态的膜的半导体膜，由离子掺杂法或离子注入法向该半导体膜掺杂施主型元素，形成具有n-区域浓度及n+区域浓度的第2半导体膜后，掺杂受主型元素时的各元素的剖面。施主型元素的剖面150b与图26(B)的施主型元素的剖面150b一样。另外，受主型元素的剖面613与图27(A)的受主型元素的剖面603一样。受主型元素浓度为n+区域所含施主型元素的2～10倍的区域表示为p+区域612a，受主型元素浓度为n-区域所含施主型元素的2～10倍的区域表示为p-区域612b。
而且，含有施主型元素的第2半导体膜132，通过掺杂稀有气体元素，代表性的是氩，形成结晶格子的变形。因此，之后进行的吸杂处理中，能够更加容易地对催化剂元素进行吸杂处理。
接着，如图20(B)所示，除去第1掩模321、322后，加热第3半导体区域311、p型杂质区域324及n型杂质区域325，活化杂质元素。加热方法能够适当使用LRTA、GRTA、。这里，在550度下加热1小时。
然后，如图20(C)所示，与实施方式1一样，形成第3导电层331、332。接着，涂敷抗蚀剂后，使用激光束直接描画装置曝光显影，形成掩模333，如图20(D)所示，形成作为源电极及漏极电极发挥作用的第4导电层341、342和作为源极区·漏极区发挥作用的第5半导体区域343、344。接着，除去掩模333后，最好在第4导电层341、342及第5半导体区域343、344表面上，形成钝化膜。
通过以上的处理，能够在同一基板上形成n沟道型TFT和p沟道型TFT。通过使用本实施方式中形成的TFT，能够得到与实施方式1同样的效果。另外，与由单沟道型的TFT形成的驱动电路相比，能够形成低电压驱动的CMOS。而且，由于与施主型元素(例如磷)相比，受主型元素(如：硼)的原子半径小，所以能够以较低的加速电压及浓度在半导体膜中掺杂受主型元素。本实施方式中，由于半导体膜中只掺杂受主型元素，与以往的COMS电路的制作过程相比，能够短时间且节能地制作，能够降低成本。
另外，本实施方式能够应用于实施方式1至实施方式16中任一个。
[实施方式19]
本实施方式中，用图21说明具有由与实施方式18不同的吸杂处理形成的结晶性半导体膜的n沟道型TFT及p沟道型的制作过程。
按照实施方式1，在基板101上形成第2导电层301、302。接着，按照实施方式1，形成图1(C)所示的、具有催化剂元素的第1结晶性半导体膜之后，在第1结晶性半导体膜表面形成几nm的绝缘膜。然后，利用滴注喷射法或涂敷了抗蚀剂后使用激光束直接描画装置进行曝光、显影，形成第1掩模，将第1结晶性半导体膜刻蚀为所期望的形状，形成第1半导体区域401、402。
接着，如图21(B)所示，在第1半导体区域401、402上，利用滴注喷射法或涂敷了抗蚀剂后，使用激光束直接描画装置进行曝光、显影，形成第2掩模后，在第1半导体区域的露出部掺杂施主型元素405。这时，掺杂了施主型元素的区域表示为n型杂质区域406、407。这里，由离子掺杂法掺杂磷。而且，被第2掩模覆盖的第1半导体区域上未掺杂磷但含有催化剂元素。
然后，加热第1半导体区域，如图21(C)的箭头所示，将第1半导体区域所含的催化剂元素移动到n型杂质区域406、407上，对催化剂元素进行吸杂处理。这里，将吸杂后的催化剂元素移动到的第1半导体区域表示为源极区及漏极区413、414，将金属元素浓度降低后的第1半导体区域表示为沟道形成区域411、412。而且，第3半导体区域及第4半导体区域分别由吸杂处理的加热被晶化。另外，源极区及漏极区413、414中所含的施主型元素被活化。
接着，利用滴注喷射法或涂敷了抗蚀剂后，使用激光束直接描画装置进行曝光、显影，如图21(D)所示，形成第3掩模421、422。第3掩模421将之后作为n沟道型TFT的沟道形成区域411、源极区及漏极区413的全部覆盖。另一方面，第3掩模422将之后作为p沟道型的TFT的沟道形成区域412的一部分或全部覆盖。这时，第3掩模422最好比之后形成的p沟道型的TFT的沟道长度短。
然后，在源极区及漏极区414和沟道形成区域412的露出部掺杂受主型元素423，形成呈现p型的源极区及漏极区424。这时，通过掺杂受主型元素使之浓度成为源极区及漏极区414的2～10倍，能够形成p型源极区及漏极区。
接着，除去第3掩模421、422后，加热呈现n型的源极区及漏极区414和呈现p型的源极区及漏极区424，使杂质元素活化。加热方法能够适当使用LRTA、GRTA、等。这里，在550度下加热1小时。
然后，如图21(D)所示，与实施方式18一样，形成第4导电层341、342。然后，可以将沟道形成区域411、412的一部分刻蚀。接着，最好在第4导电层341、342及沟道形成区域411、412的表面上，形成钝化膜。
通过以上处理，能够在同一基板上形成n沟道型TFT和p沟道型TFT。通过使用本实施方式中形成的TFT，能够得到与实施方式1同样的效果。而且，与实施方式18相比，能够削减成膜工序，所以能够提高总处理能力。
而且，本实施方式能够适用于实施方式1至实施方式16的任一个。
[实施方式20]
本实施方式中，使用图22说明使用实施方式17中由吸杂处理形成的结晶性半导体膜，将n沟道型TFT和p沟道型TFT形成在同一基板上的过程。
根据实施方式1的处理，在基板101上形成第2导电层301、302。接着，根据实施方式8的处理，形成第1结晶性半导体膜和具有稀有气体元素的第2半导体膜。然后，由与实施方式1同样的方法加热第1结晶性半导体膜及第2半导体膜，如图22(A)的箭头所示，将第1结晶性半导体膜所含的催化剂元素移动到第2半导体膜上，对催化剂元素进行吸杂处理。将催化剂元素被吸杂后的第1结晶性半导体膜表示为第2结晶性半导体膜501。另外，由于催化剂元素被吸杂后移动到的第2半导体膜同样被晶化，所以表示为第3结晶性半导体膜502。
接着，如图22(B)所示，将第3结晶性半导体膜502刻蚀后，在第2结晶性半导体膜501表面形成几nm的绝缘膜。然后，利用滴注喷射法或涂敷了抗蚀剂后，使用激光束直接描画装置进行曝光、显影，形成第1掩模，将第2结晶性半导体膜刻蚀后形成第1半导体区域511、512。接着，利用滴注喷射法或涂敷了抗蚀剂后，使用激光束直接描画装置进行曝光、显影，形成第2掩模513、514。第2掩模513将之后成为n沟道型TFT的沟道形成区域的部分覆盖。另一方面，第2掩模514将之后成为p沟道型TFT的第1半导体区域512的全部覆盖。接着，在第1半导体区域511的露出部掺杂施主型元素515。这时，掺杂了施主型元素的区域表示为n型杂质区域516。另外，被第2掩模513覆盖的区域作为沟道形成区域517发挥作用。
然后，除去第2掩模513、514后，重新形成第3掩模521、522，或者涂敷了抗蚀剂后，使用激光束直接描画装置进行曝光、显影，形成第3掩模521、522。第3掩模521将之后成为p沟道型TFT的沟道形成区域的半导体区域及n型杂质区域511的全部覆盖。
接着，在第1半导体区域512的露出部掺杂受主型元素523，形成p型杂质区域524。另外，被第3掩模522覆盖的区域作为沟道形成区域525发挥作用。然后，除去第3掩模521、522后，加热n型杂质区域516及p型杂质区域524，使杂质元素活化。加热方法能够适当使用LRTA、GRTA、炉退火等。
然后，如图22(D)所示，与实施方式18一样，形成第4导电层341、342。然后，可以将沟道形成区域517、525的一部分刻蚀。接着，最好在第4导电层341、342及沟道形成区域517、525的表面上，形成钝化膜。
通过以上处理，能够在同一基板上形成n沟道型TFT和p沟道型TFT。通过使用本实施方式中形成的TFT，能够得到与实施方式1同样的效果。
而且，本实施方式能够适用于实施方式1至实施方式16的任一个。
[实施方式21]
本实施方式为实施方式18的变形例，使用图23说明将n沟道型TFT和p沟道型TFT形成在同一基板上的过程。
根据实施方式18，如图23(A)所示，形成具有催化剂元素及施主型元素的第3半导体区域311、312和第4半导体区域313、314。接着，如图23(B)所示，形成第1掩模321后，在第3半导体区域312上掺杂受主型元素323形成p型杂质区域601。这时，通过掺杂受主型元素使浓度为第3半导体区域312的2～10倍，能够形成p型杂质区域。另外，由于受主型元素使用了硼时，分子半径小，所以从第4半导体区域掺杂到深处。因此，根据掺杂条件的不同，有时硼会掺杂到第4半导体区域的上部。之后，加热第3半导体区域311及p型杂质区域601，使受主型元素及施主型元素活化。而且，这里，控制掺杂条件使受主型元素不掺杂到第4半导体区域314。
接着，根据实施方式18形成第3导电层331、332。然后，通过或涂敷了抗蚀剂后，使用激光束直接描画装置进行曝光、显影而形成的掩模333，能够将第3导电层331、332、第3半导体区域313及p型杂质区域601的露出部刻蚀，形成图23(D)所示的、作为源电极·漏极电极发挥作用的第4导电层341、342、作为源极区及漏极区发挥作用的第5半导体区域343、621、作为沟道形成区域发挥作用的第6半导体区域345、622。然后，最好在第4导电层341、342及第6半导体区域345、622的表面上形成钝化膜。
通过以上处理，能够在同一基板上形成n沟道型TFT和p沟道型TFT。通过使用本实施方式中形成的TFT，能够得到与实施方式1同样的效果。而且，由于与实施方式3一样，在半导体膜上只掺杂受主型元素，与以往的COMS电路的制作过程相比，能够短时间且节能地制作，能够降低成本。
而且，本实施方式能够应用于实施方式1至实施方式16中任一个。
[实施方式22]
本实施方式中，用图24及图25说明上述实施方式中，栅电极与源电极及漏极电极间的端部的位置关系，即栅电极的宽度与沟道长度的大小的关系。
图24(A)所示的TFT中，栅电极121a与源电极及漏极电极的端部只重叠z1。这里，栅电极121a与源电极及漏极电极重叠的区域称为重叠区域。即，栅电极的宽y1比沟道长x1大。重叠区域的宽度z1由(y1-x1)/2表示。具有这样的重叠区域的n沟道型TFT最好在源电极及漏极电极和半导体区域之间设置n+区域和n-区域。通过这种结构，电场的缓解效果变大，能够提高热载流子耐性。
图24(B)所示的TFT中，源电极及漏极电极的端部与栅电极121a的端部一致。即，栅电极的宽度y2与沟道长度x2相等。
图24(C)所示的TFT中，栅电极121a与源电极及漏极电极的端部只距离z3。这里，栅电极121a与源电极及漏极电极的端部隔离的区域称为偏离区。即，栅电极的宽度y3比沟道长度x3小。偏移区域的宽度z3由(x3-y3)/2表示。由于这种结构的TFT能够降低截止电流，所以将该TFT作为显示装置的转换元件来使用时，能够提高对比度。
图25(A)所示的TFT中，栅电极的宽度y4比沟道长度x4大。另外，栅电极121a的第1端部与源电极或漏极电极的一端一致，栅电极121a的第2端部与源电极或漏极电极的另一个端部只重合z4。重叠区域的宽度z4由(y4-x4)表示。
图25(B)所示的TFT中，栅电极的宽度y5比沟道长度x5小。另外，栅电极121a的第1端部与源电极或漏极电极的一端一致，栅电极121a的第2端部与源电极或漏极电极的另一个端部只距离z5。偏移区域的宽度z5由(x5-y5)表示。将端部与栅电极121a的第1端部一致的电极作为源电极，将具有偏移区域的电极作为漏极电极，能够缓解漏极电极附近的电场。
而且，可以使用半导体区域将多个栅电极覆盖、即所谓的多栅电极结构的TFT。这种结构的TFT也能降低截止电流。
而且，本实施方式能够适用于实施方式1至实施方式21的任一个。
[实施方式23]
上述实施方式中，表示了具有垂直于沟道形成区域表面的端部的源电极及漏极电极，但并不限定于此结构。如图28所示，沟道形成区域表面与源电极及漏极电极的端部的剖面的角度可以大于90度、小于180度，最好为135～145度。另外，将源电极端部的剖面与沟道形成区域表面的角度表示为θ1，将漏极电极端部的剖面与沟道形成区域表面的角度表示为θ2，θ1可以与θ2相等，也可以不等。这种形状的源电极及漏极电极可以由干刻蚀法形成。
另外，如图29所示，源电极和漏极电极2149a、2149b的端部可以具有弯曲面2150a、2150b。
而且，本实施方式能够适用于实施方式1至实施方式23的任一个。
[实施方式24]
本实施方式中，用图30及图31说明能够适用于上述实施方式的半导体膜的晶化过程。如图30(A)所示，可以在半导体膜124上由绝缘膜形成掩模2701，选择性地形成催化剂元素层2705，进行半导体膜的晶化。加热半导体膜后，如图30(B)的箭头所示，从催化剂元素层和半导体膜的接触部分向与基板表面平行的方向产生晶体成长。而且，与催化剂元素层2705偏离的部分不进行晶化，保留非晶部分。
另外，如图31(A)所示，可以不使用掩模，利用滴注喷射法选择性地形成催化剂元素层2805，进行上述晶化。图31(B)是图31(A)的俯视图。图31(D)是图31(C)的俯视图。进行半导体膜的晶化后，如图31(C)及图31(D)所示，从催化剂元素层和半导体膜的接触部分向与基板表面平行的方向产生晶体成长。这里，与催化剂元素层2805偏离的部分不进行晶化，保留非晶部分2807。
这样，向与基板平行的方向进行的晶体成长称为横成长或横向成长。由于横向成长能够形成大粒径的结晶粒，所以能够形成具有更高活动性的TFT。
而且，本实施方式能够适用于实施方式1至实施方式23的任一个。
[实施例1]
下面是用图32～图34说明有源矩阵基板及具有有源矩阵基板的显示装置的制作方法。图32～图34是有源矩阵基板的纵剖面结构图，模式性地表示驱动电路部A-A‘及像素部的用于驱动的TFT B-B‘、用于转换的TFT的栅电极和栅布线的连接部C-C‘。
如图32(A)所示，在基板800上形成膜厚100～200nm的第1导电膜(未图示)。这里，基板800使用了玻璃基板，在其表面上由溅射法形成作为第1导电膜的、具有膜厚150nm的二氧化硅的氧化铟膜。然后在第1导电膜上喷射或涂敷光敏性材料，使用激光束直接描画装置将光敏性材料曝光、显影，形成第1掩模。然后，使用第1掩模刻蚀第1导电膜形成第1导电层801～804。这里，由干刻蚀法刻蚀钨膜，形成作为第1导电层801～804的、含有二氧化硅的氧化铟层。而且，第1导电层801、802作为构成驱动电路的TFT的栅电极发挥作用，第1导电层803作为用于驱动的TFT的栅电极发挥作用，第1导电层804作为用于转换的TFT的栅电极发挥作用。
然后，在基板800及第1导电层801～804表面上形成第1绝缘膜。这里，第1绝缘膜由CVD法将膜厚50nm～100nm的四氮化三硅膜805和膜厚50～100nm的氧氮化硅膜SiON(含有量：O＞N)806叠层而形成。而且，第1绝缘膜作为栅绝缘膜发挥作用。这时，四氮化三硅膜和氧氮化硅膜最好不与大气接触，只由原料气体的切换连接成膜。
接着，在第1绝缘膜上形成膜厚10～100nm的非晶半导体膜807。这里，膜厚100nm的非晶硅膜由CVD法形成。然后，在非晶半导体膜807表面上涂敷含有催化剂元素的溶液808。这里，由旋转镀膜法涂敷含有20～30ppm的镍催化剂元素的溶液。接着，加热非晶半导体膜807形成图32(B)所示的结晶性半导体膜811。而且，结晶性半导体膜811中含有催化剂元素。这里，使用电炉，在500度下加热1小时，将半导体膜中的氢除去后，在550度下加热4小时形成含有镍的结晶性硅膜。然后，全面或选择性地进行在之后的作为TFT沟道区域的区域中掺杂低浓度的p型或n型杂质元素的沟道掺杂处理。
然后，在含有催化剂元素的结晶性半导体膜811表面上形成膜厚100nm、含有施主型元素的半导体膜812。这里，使用硅烷气体和0.5％的磷化氢气体(流量比硅烷/磷化氢为10/17)，形成含磷的非晶硅膜。
接着，加热结晶性半导体膜811及含有施主型元素的半导体膜812，对催化剂元素进行吸杂处理的同时，活化施主型元素。即，将含有催化剂元素的结晶性半导体膜811中的催化剂元素移动到含有施主型元素的半导体膜812上。这时，催化剂元素的浓度降低后的结晶性半导体膜如图32(C)的813所示。这里为结晶性硅膜。另外，将催化剂元素移动到的、含有施主型元素的半导体膜经加热成为结晶性半导体膜。即，成为含有催化剂元素及施主型元素的结晶性半导体膜。这里，由图32(C)的814所示。这里，为含有镍和磷的结晶性硅膜。
然后，如图32(D)所示，在含有催化剂元素及施主型元素的结晶性半导体膜814上形成第2掩模后，使用第2掩模刻蚀为所期望的形状。第2掩模815～817能够利用滴注喷射法，滴注有机树脂干燥·烧固形成。另外，与第1掩模一样，将光敏性材料由激光束直接描画装置曝光、显影而形成。这里，通过滴注喷射法，选择性地喷射聚酰亚胺，干燥烧固后形成第2掩模。刻蚀后的、含有催化剂元素及施主型元素的结晶性半导体膜成为图33(A)所示的第1半导体区域824～826，刻蚀后的结晶性半导体膜813成为第2半导体区域821～823。
接着，在之后作为n沟道型TFT的区域内形成第3掩模827，这里，利用滴注喷射法喷射聚酰亚胺，干燥后，形成将之后作为n沟道型TFT的第2半导体区域821及第1半导体区域824覆盖的第3掩模827。另外，在作为用于转换的TFT的第1半导体区域及第2半导体区域内形成第3掩模827。
然后，在之后作为p沟道型TFT的第1半导体区域825、826上掺杂受主型元素828，如图33(B)所示，形成p型半导体区域831、832。
接着，将未图示的、在作为用于驱动的TFT的栅电极发挥作用的第1导电层803上形成的第1绝缘膜805、806的一部分刻蚀，露出作为栅电极发挥作用的第1导电层803的一部分。
接着，在第1半导体区域824、p型半导体区域831、832及第2半导体区域821～823表面形成膜厚500～1000nm的第2导电层833、834。这里，利用滴注喷射法喷射Ag糊，烧固后形成第3导电层。
然后，涂敷光敏性材料835，使用激光束直接描画装置在该光敏性材料上照射激光836，使光敏性材料曝光、显影形成第4掩模后，将第3导电层刻蚀，形成图33(C)所示的源布线、栅布线、电源线、作为源电极或漏极电极发挥作用的第4导电层841～845。
这里，同时参照图25所示的像素B-B‘及C-C‘的俯视图。通过上述处理，形成设置在之后用于转换的TFT的源极区或漏极区上的、作为源布线发挥作用的第4导电层901、作为漏极电极发挥作用的第4导电层902。另外，形成设置在之后用于驱动的TFT的源极区或漏极区上的、作为电源线发挥作用的第4导电层844、作为漏极电极发挥作用的第4导电层845。
而且，作为用于转换的TFT的漏极电极发挥作用的第4导电层902和作为用于驱动的TFT的栅电极发挥作用的第1导电层803，在接触孔909上连接。
另外，同时参照图35所示的驱动电路A-A‘的俯视图。
另外，在此过程中，将第3导电层切断，形成各源布线、电源线和栅布线、漏极电极的同时，通过刻蚀使漏极布线的宽度变细，能够提高之后形成的显示装置的开口率。这里，光敏性材料835使用阳型光敏性材料，照射激光830形成第4掩模。
接着，保留第4掩模，将第1半导体区域824、831、832刻蚀，形成源极区及漏极区847～852。这时，第2半导体区域821～823的一部分也被刻蚀。被刻蚀后的半导体区域成为第3半导体区域854～856，作为沟道形成区域发挥作用。
这里，用图37说明由单沟道结构，代表性地为n沟道型TFT形成驱动电路的情况。图37为由n沟道型TFT和电阻856形成的反相器的俯视图。而且，电阻856是n沟道型TFT的源电极或漏极电极其中之一与栅电极连接后形成。
作为栅电极发挥作用的第1导电层801、802上分别通过栅绝缘膜形成半导体区域854、855。另外，半导体区域上分别形成n型半导体区域，其上形成作为源电极及漏极电极发挥作用的第4导电层841～843。
形成覆盖半导体区域854及半导体区域855的、作为源电极或漏极电极发挥作用的第4导电层842。
另外，半导体区域854上形成作为源电极或漏极电极发挥作用的导电层842。而且，半导体区域855上形成作为源电极及漏极电极发挥作用的第4导电层843。另外，形成源电极及漏极电极之前，通过将栅绝缘膜的一部分刻蚀、露出作为栅电极发挥作用的第1导电层802后、形成作为源电极及漏极电极发挥作用的第4导电层，作为源电极及漏极电极发挥作用的第4导电层843和作为栅电极发挥作用的第1导电层802通过接触孔850连接。因此，能够形成电阻866。所以，通过相邻TFT865与电阻866连接，能够形成反相器。
而且，也可以不通过n沟道型TFT的单沟道结构，而是通过p沟道型TFT的单沟道结构形成驱动电路。
接着，如图33(C)所示，除去第4掩模后，在第4导电层及第3半导体区域表面上形成第2绝缘膜857及第3绝缘膜858。这里，由CVD法形成作为第2绝缘膜857的、含氢的膜厚150nm的氧氮化硅膜(SiON，含有量O＞N)。另外，由CVD法形成作为第3绝缘膜858的、膜厚200nm的氮化硅膜。氮化硅膜作为粘结来自外部的杂质的保护膜发挥作用。
接着，加热第3半导体区域854～856，进行氢化。这里，通过在氮氛围下以410℃加热1小时，将第2绝缘膜857所含的氢掺杂到第3半导体区域854～856，氢化。
然后，如图34(A)所示，在第3绝缘膜858上形成第4绝缘膜871。这里，涂敷丙烯酸烧固后形成第4绝缘膜871。接着，在第4绝缘膜871上形成第5掩模后，分别将第4绝缘膜871、第3绝缘膜858、第2绝缘膜857刻蚀，露出作为用于转换的TFT的栅电极发挥作用的第1导电层804的一部分。然后，形成作为与第1导电层804连接的栅布线发挥作用的第5导电层872。这里，利用滴注喷射法喷射Ag糊并烧固后，使用由激光直接描画装置形成的掩模将Ag糊的一部分刻蚀，使布线宽度变细，形成第5导电层872。
通过以上处理，能够形成由与n沟道型TFT861、p沟道型TFT862连接的CMOS电路形成的驱动电路A-A‘和具有由p沟道型TFT863形成的用于驱动的TFT、由n沟道型TFT形成的用于转换的TFT的像素部。本实施例中，由n沟道型TFT、p沟道型TFT形成驱动电路，但也可以只由n沟道型TFT形成驱动电路及像素部。
接着，形成第5绝缘膜873。第5绝缘膜873也可以适当使用与第4绝缘膜一样的材料。这里，第5绝缘膜873使用丙烯酸。然后，在第5绝缘膜873上形成第6掩模后，将第5绝缘膜～第2绝缘膜刻蚀，露出第4导电层845的一部分。
然后，形成膜厚100～300nm的第6导电层使之与第4导电层845连接。第6导电层的材料有具有透光性的导电膜或具有反射性的导电膜。另外，第6导电层的形成方法适当使用滴注喷射法、涂敷法、溅射法、蒸镀法、CVD法等。而且，使用涂敷法、溅射法、蒸镀法、CVD法等时，通过使用滴注喷射法、激光束直接描画装置曝光形成掩模后，将导电膜刻蚀形成导电层。这里，将反射率好的铝作为主要成分，含有镍、钴、铁、碳及硅中至少一种的合金材料作为下层，在上面通过溅射法将含有二氧化硅的铟锡氧化物(ITO)成膜，刻蚀为所期望的形状形成作为像素电极发挥作用的第6导电层874。
另外，同时参照图35所示的像素部B-B‘的俯视图。第5导电层872在接触孔911上与作为像素电极发挥作用的第6导电层874连接。
通过以上处理能够制成有源矩阵基板。而且，可以将用于防止静电破坏的保护电路、代表性的是二极管等设置在连接端子与源布线(栅布线)之间或像素部内。这时，由与上述TFT相同的处理制作，通过将像素部的栅布线层与二极管的漏极或源布线层连接，能够防止静电破坏。
接着，如图34(B)所示，形成将第6导电层874的端部覆盖的第6绝缘膜881。这里，使用阴型光敏性材料形成第6绝缘膜881。
然后，通过蒸镀法、涂敷法、滴注喷射法等，在第6导电层874表面及第6绝缘膜881的端部上形成含有发光物质的层882。然后，在含有发光物质的层882上，形成作为第2像素电极发挥作用的第7导电层883。这里，由溅射法使含有二氧化硅的ITO成膜。结果，能够由第6导电层、含有发光物质的层及第7导电层形成发光元件884。适当选择构成发光元件884的导电层及含有发光物质的层的各种材料，调整各膜厚。
而且，在形成含有发光物质的层882之前，在大气压中进行200～350℃的热处理，除去第6绝缘膜881中或吸附在其表面的水分。另外，在减压下进行200～400℃、最好是250～350℃的热处理，不暴露在大气中，由真空蒸镀法和大气压下或减压下的滴注喷射法和涂敷法形成含有发光物质的层882。
含有发光物质的层882由含有有机化合物或无机化合物的电荷注入输送物质及发光材料形成，从其分子序数来看，含有低分子类有机化合物、中分子类有机化合物(不具有升华性，连锁的分子的长度在10μm以下的有机化合物，代表性的是树枝装高分子、低聚体等)、高分子类有机化合物中选择出的一种或多种的层，也可以与电子注入输送性或空穴注入输送性的无机化合物组合。
电荷注入输送物质中，特别是电子输送性高的物质，例如：三(8-羟基喹啉)铝(简称：Alq3)、三(5-甲基-8-羟基喹啉)铝(简称：Almq3)、二(10-羟基苯[h]-羟基喹啉)铍(简称：BeBq2)、二(2-甲基-8-羟基喹啉)-4-苯基酚盐-铝(简称：BAlq)等，含有喹啉骨架或苯并喹啉骨架的金属络合物等。
另外，空穴输送性高的物质例如：4，4’-二[N-(1-萘基)-N-苯基-氨]-联二苯(简称：α-NPD)和4，4’-二[N-(3-甲基苯)-N-苯基-氨]-联二苯(简称：TPD)、4，4’，4”-三(N，N-联二苯-氨)-三苯胺(简称：TDATA)、4，4’，4”-三[N-(3-甲基苯)-N-苯基-氨]-三苯胺(简称：MTDATA)等的芳香族胺类(即含有苯环-氮的结合)的化合物。
另外，电荷注入输送物质中，特别是电子注入性高的物质有氟化锂(LiF)、氟化铯(CsF)、氟化钙(CaF2)等的碱性金属或碱性土金属的化合物。另外还可以是Alq3等电子输送性高的物质与镁(Mg)等碱性土金属的混合物。
电荷注入输送物质中，空穴注入性高的物质有钼氧化物(MoOx)和钒氧化物(VOx)、钌氧化物(RuOx)、钨氧化物(WOx)、锰氧化物(MnOx)等金属氧化物。另外，还有酞菁(简称：H2Pc)和铜酞菁(简称：CuPc)等的酞菁类的化合物。
发光层可以在每个像素中形成发光波长带不同的的发光层，形成进行彩色显示的结构。典型的是形成与R(红)、G(绿)、B(蓝)各色对应的发光层。这时，通过在像素的光发射侧设置透射其发光波长带的光的滤波器(着色层)的结构，能够防止色纯度的提高和像素部的镜面化(映入)。通过设置滤波器(着色层)，能够省略以往必需的环状板等，能够不损失发光层发出的光。而且，能够降低从倾斜方向看像素部(显示画面)时发生的色调变化。
形成发光层的发光材料有很多。低分子类的有机发光材料能够使用4-(二氰基甲烯基)2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定-9-烯炔基)乙烯基]-4H-吡喃(简称：DCJT)、4-(二氰基甲烯基)-2-tert-丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-烯炔基)乙烯基]-4H-吡喃(简称：DCJTB)、贝力福兰亭、2，5-二氰基-1，4-二[2-(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-烯炔基)乙烯基]苯、N，N’-二甲基喹吖啶酮(简称：DMQd)、香豆素6、香豆素545T、三(8-羟基喹啉)铝(简称：Alq3)、9，9’-二蒽基、9，10-二苯基蒽(简称：DPA)或9，10-二(2-萘基)蒽(简称：DNA)。另外，其他物质也可以。
另一方面，高分子类有机发光材料与低分子类相比，物理性强度大，元件的耐久性高。另外，由于能够通过涂敷成膜，所以元件的制作比较容易。使用了高分子类有机发光材料的发光元件的结构与使用分子类有机发光材料时基本相同，为阴极/含有发光物质的层/阳极。但是，形成使用了高分子类有机发光材料的、含有发光物质的层时，难以形成使用了低分子类有机发光材料时的叠层结构，大多数情况下为2层结构。具体来说，为阴极/发光层/空穴输送层/阳极的结构。
由于发光色由形成发光层的材料决定，所以能够通过选择形成显示所期望的发光的发光元件。能够用于形成发光层的的高分子类发光材料有聚对苯乙烯类、聚对苯类、聚噻吩类、聚芴类。
聚对苯乙烯类发光材料可以例举聚(对苯乙烯)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-苯乙烯)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-苯乙烯)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-苯乙烯)[ROPh-PPV]等。聚对苯类发光材料可以例举聚对苯[PPP]的衍生物、聚(2，5-二烷氧基-1，4-苯)[RO-PPP]、聚(2，5二己氧基-1，4-苯)等。聚硫苯类发光材料可以例举聚硫苯[PT]的衍生物、聚(3-烷基硫苯)[PAT]、聚(3-乙基硫苯)[PHT]、聚(3-环乙基硫苯)[PCHT]、聚(3-环乙基-4-甲基硫苯)[PCHMT]、聚(3，4-二环乙基硫苯)[PDCHT]、聚[3-(4-辛基苯基)-硫苯[POPT]、聚[3-(4-辛基苯基)-2，2二硫苯][PTOPT]等。聚芴类发光材料可以例举聚芴[PF]的衍生物、聚9，9-二烷基芴][PDAF]、聚(9，9-二辛基芴[PDOF]等。
而且，将空穴输送性的高分子系有机发光材料插在阳极与发光性的高分子类有机发光材料之间形成时，能够提高来自阳极的空穴注入性。一般，与受主材料一起溶解于水的物质由旋转镀膜法等涂敷。另外，由于不溶于有机溶剂，所以能够与上述发光性的发光材料叠层。空穴输送性的高分子类有机发光材料有PEDOT与作为受主材料的樟脑酸(CSA)的混合物、聚苯胺[PANI]与作为受主材料的聚苯乙烯磺酸[PSS]的混合物等。
另外，发光层可以是呈现单色或白色发光的结构。使用白色发光材料时，在像素的光照射侧设置透射特定波长的光的滤波器(着色层)的结构，能够进行彩色显示。
为了形成白色发光的发光层，例如，将Alq3、掺杂了一部分作为红色发光色素的尼罗红的Alq3、p-EtTAZ、TPD(芳香族二胺)由蒸镀法依次叠层，能够得到白色。另外，通过使用了旋转镀膜的涂敷法形成发光层时，最好在涂敷后由真空加热烧固。例如，可以全面涂敷作为空穴注入层发挥作用的聚(乙烯二氧化硫笨)/聚(苯乙烯磺酸)水溶液(PEDOT/PSS)、烧固后，全面涂敷掺杂了作为发光层发挥作用的发光中心色素[1，1，4，4-四苯-1，3-丁二烯(TPB)、4-二氰基乙撑-2-甲基-6-(p-二甲基氨-苯乙烯)-4H-吡喃(DCM1)、香豆素6等]的聚乙烯咔唑(PVK)溶液后烧固。
发光层可以由单层形成，也可以将电子输送性的1，3，4-氧二氮茂的衍生物(PBD)分散在空穴输送性的聚乙烯咔唑(PVK)中。另外，通过将30wt％的PBD作为电子输送剂分散，且分散适当量的4种色素(TPB、香豆素6、DCM1、尼罗红)，能够得到白色发光。除了这里所示的白色发光的发光元件，通过适当选择发光层的材料，能够制作得到红色发光、绿色发光或蓝色发光的发光元件。
而且，发光层除了一重项受激发光材料，还可以使用包含金属络合物等的三重项受激发光材料。例如，红色发光性的像素、绿色发光性的像素及蓝色发光性的像素中，由三重项受激发光材料形成亮度减半时间较短的红色发光性像素，其他发光性的像素由一重项受激发光材料形成。由于三重项受激发光材料的发光效率高，所以具有得到相同亮度时耗电少的特征。即，由于将三重项受激材料应用于红色像素时，在发光元件里流动的电流量少，所以能够提高信赖度。要实现低耗电，也可以由三重项受激发光材料形成红色发光性的像素和绿色发光性的像素，由一重项受激发光材料形成蓝色发光性的像素。通过由三重项受激发光材料形成人类视度高的绿色发光性的像素，能够实现低耗电。
作为三重项受激发光材料的一个例子是将金属络合物作为掺杂物使用，例如，将第3过渡系列元素的铂作为中心金属的金属络合物、将铱作为中心金属的金属络合物等。三重项受激发光材料不限于这些化合物，还可以使用具有上述结构且中心金属中具有属于周期表的8～10族的元素的化合物。
形成含有上述发光物质的层的物质的一个例子，能够通过适当叠层空穴注入输送层、空穴输送层、电子注入输送层、电子输送层、发光层、电子块层、空穴块层等功能性的各层来形成发光元件。另外，也可以形成将这些各层混合的混合层或混合结合。发光层的层结构可以变化，只要在不脱离本发明的要旨的范围内，可以不具有特定的电子注入区域和发光区域，而是具有专门用于此目的的电极或将发光性材料分散等变形。
由上述材料形成的发光元件，通过顺向偏压来发光。使用发光元件形成的显示装置的像素，可以由单纯矩阵方式或有源矩阵方式驱动。无论是哪一个，每个像素都是由某个特定的定时，外加顺向偏压来发光，某个规定时间段为非发光状态。通过在该非发光时间段内外加逆向的偏压，能够提高发光元件的信赖度。发光元件中有在一定驱动条件下发光强度降低的恶化和像素内非发光区域扩大、表观上亮度降低的恶化模式，通过顺向及逆向外加偏压，进行交流驱动，能够延迟恶化的进行，提高发光元件的信赖度。
接着，形成覆盖发光元件、防止水分侵入的透明保护层。透明保护层可以使用由溅射法或CVD法得到的四氮化三硅膜、二氧化硅膜、氧氮化硅膜[SiNO膜(组成比N＞O)或SiON膜(组成比N＜O)、以碳为主要成分的薄膜(例如DLC膜、CN膜)等。
通过以上处理，能够制成具有发光元件的有源矩阵基板。而且，本实施方式能够适用于实施方式1至实施方式24的任一个。
[实施例2]
用图39说明上述实施例中能够应用的发光元件的形态。
图39(A)是使用具有透光性且工作功能大的导电膜形成第1像素电极2011、使用工作功能小的导电膜形成第2像素电极2017的例子。第1像素电极2011由透光性的氧化物导电性材料形成，代表性的是由含有1～15原子％浓度的二氧化硅的氧化物导电性材料形成。在上面设置叠层了空穴注入层或空穴输送层2041、发光层2042、电子输送层或电子注入层2043的、含有发光物质的层2016。第2像素电极2017由含有LiF和MgAg等碱性金属或碱性土金属的第1电极层2033和铝等金属材料构成的第2电极层2034形成。这种结构的像素，如图中的箭头所示，能够从第1像素电极2011侧发射出光。
图39(B)是使用工作功能大的导电膜形成第1像素电极2011、使用具有透光性且工作功能小的导电膜形成第2像素电极2017的例子。第1像素电极是由铝、钛等金属或者含有与该金属在化学计量的组成比以下的浓度的含氮金属材料形成的第1电极层2035和由含有1～15原子％浓度的二氧化硅的氧化物导电性材料形成第2电极层2032的叠层结构形成。在上面设置叠层了空穴注入层或空穴输送层2041、发光层2042、电子输送层或电子注入层2043的、含有发光物质的层2016。第2像素电极2017由含有LiF和CaF等碱性金属或碱性土金属的第3电极层2033和铝等金属材料构成的第4电极层2034形成。第2电极的任一层都是100nm以下的厚度、能够透射光的状态，所以如图中的箭头所示，能够从第2像素电极2017侧放射出光。
图39(E)表示两个方向，即从第1电极和第2电极发射光的例子，使用具有透光性且工作功能大的导电膜形成第1像素电极2011、使用具有透光性且工作功能小的导电膜形成第2像素电极2017。代表性的是第1像素电极2011由含有1～15原子％浓度的二氧化硅的氧化物导电性材料形成，第2像素电极2017由含有100nm以下厚度的LiF和CaF等碱性金属或碱性土金属的第3电极层2033和铝等金属材料构成的第4电极层2034形成，由此，如图中的箭头所示，能够从第1像素电极2011和第2像素电极2017的两侧发射出光。
图39(C)是使用具有透光性且工作功能小的导电膜形成第1像素电极2011、使用工作功能大的导电膜形成第2像素电极2017的例子。含有发光物质的层是依次叠层电子输送层或电子注入层2043、发光层2042、空穴注入层或空穴输送层2041的结构。第2像素电极2017从含有发光物质的层2016侧叠层了由含有1～15原子％浓度的二氧化硅的氧化物导电性材料形成第2电极层2032和由铝、钛等金属或者含有与该金属在化学计量的组成比以下的浓度的含氮金属材料形成的第1电极层2035形成。第1像素电极2011由含有LiF和CaF等碱性金属或碱性土金属的第3电极层2033和铝等金属材料构成的第4电极层2034形成。任一层都是100nm以下的厚度、能够透射光的状态，所以如图中的箭头所示，能够从第1像素电极2011侧发射出光。
图39(D)是使用工作功能小的导电膜形成第1像素电极2011、使用具有透光性且工作功能大的导电膜形成第2像素电极2017的例子。含有发光物质的层是依次叠层电子输送层或电子注入层2043、发光层2042、空穴注入层或空穴输送层2041的结构。第1像素电极2011与图39(A)同样的结构，膜厚是尽量能够将含有发光物质的层发出的光反射的厚度。第2电极层2017由含有1～15原子％浓度的二氧化硅的氧化物导电性材料形成。这种结构中，通过由无机物的金属氧化物(代表性的是氧化钼或氧化钒)形成空穴注入层或空穴输送层2041，能够提供第2电极层2032形成时导入的氧，提高空穴注入性，且降低驱动电压。另外，通过由具有透光性的导电层形成第2像素电极2017，如图中箭头所示，能够从第2电极层2017两侧发射出光。
图39(F)表示两个方向，即从第1像素电极和第2像素电极发射光的例子，使用具有透光性且工作功能小的导电膜形成第1像素电极2011、使用具有透光性且工作功能大的导电膜形成第2像素电极2017。代表性的是第1像素电极2011由含有100nm以下厚度的LiF和CaF等碱性金属或碱性土金属的第3电极层2033和铝等金属材料构成的第4电极层2034形成，第2像素电极2017由含有1～15原子％浓度的二氧化硅的氧化物导电性材料形成。
[实施例3]
用图40说明上述实施例中表示的发光显示板的像素电路及其运转结构。发光显示板的运转结构，在视频信号为数字的显示装置中，有输入到像素里的视频信号由电压规定的运转结构和由电流规定的运转结构。视频信号由电压规定的运转结构中，具有外加到发光元件的电压为规定的运转结构(CVCV)和外加到发光元件的电流为规定的运转结构(CVCC)。另外，视频信号由电流规定的运转结构中，具有外加到发光元件的电压为规定的运转结构(CCCV)和外加到发光元件的电流为规定的运转结构(CCCC)。本实施例中，使用图40(A)及(B)说明CVCV运转的像素。另外，使用图40(C)～(F)说明CVCC运转的像素。
图40(A)及(B)所示的像素，在列方向设置了源布线3710及电源线3711，在行方向设置了栅布线3714。另外，具有用于转换的TFT3701、用于驱动的TFT3703、电容元件3702及发光元件3705。
而且，用于转换的TFT3701及用于驱动的TFT3703为打开时在线形区域运转。另外，用于驱动的TFT3703具有控制是否向发光元件3705外加电压的作用。两个TFT为相同的导电型时制作过程比较容易。本实施例中，用于转换的TFT3701作为n沟道型TFT、用于驱动的TFT3703作为p沟道型TFT形成。另外，用于驱动的TFT3703不只使用增强型，还可以使用耗尽型TFT。另外，用于驱动的TFT3703的沟道宽度W与同道长度L的比(W/L)根据TFT的活动性的不同最好为1～1000。W/L越大，TFT的电特性越好。
图40(A)-(B)所示的像素中，用于转换的TFT3701控制对像素的视频信号的输入，用于转换的TFT3701为打开时，向像素内输入视频信号。于是，电容元件3702保持该视频信号的电压。
图40(A)中，电源线3711为Vss、发光元件3705的对置电极为Vdd时，即图40(C)及(D)时，发光元件的对置电极为阳极，与用于驱动的TFT3703连接的电极为阴极。这时，能够控制由用于驱动的TFT3703的特性标准离差引起的亮度不均。
图40(A)中，电源线3711为Vdd、发光元件3705的对置电极为Vss时，即图40(A)及(B)时，发光元件的对置电极为阴极，与用于驱动的TFT3703连接的电极为阳极。这时，通过由Vdd将电压高的视频信号输入到源布线3710，电容元件3702保持该视频信号，用于驱动的TFT3703在线形区域运转，所以能够改善由TFT的标准离差引起的亮度不均。
图40(B)所示的像素，除了追加了TFT3706和栅布线3715之外，其他与图40(A)所示的像素结构相同。
TFT3706由新设置的栅布线3715控制打开或关闭。TFT3706打开时，电容元件3702保持的电荷放电，TFT3703打开。即，通过设置TFT3706，电流能够被强制地控制为不向发光元件3705流动的状态。因此，能够将TFT3706称为用于消去的TFT。因此，图40(B)的结构不需要等待对所有像素的信号的写入，能够在写入期间开始和同时或之后开始点灯时间，所以能够提高发光效率比。
在具有上述结构的像素中，发光元件3705的电流值能够由在线形区域运转的用于驱动的TFT3703决定。通过上述结构，能够控制TFT特性的标准离差，能够改善改善由TFT的标准离差引起的亮度不均，提供提高画面质量的显示装置。
接着，使用图40(C)～(F)说明CVCC运转的像素。图40(C)所示的像素在图40(A)所示的像素结构中设置了电源线3712、用于控制电流的TFT3704。
图40(E)所示的像素，用于驱动的TFT3703的栅电极与设置在行方向的电源线3712连接，除了这一点，其他都与图40(C)所示的像素结构相同。即，图40(C)、(E)所示的像素表示同样的等效电路。但是，电源线3712设置在列方向上[图40(C)]和电源线3712设置在行方向上[图40(E)]时，各电源线由不同层的导电膜形成。这里，为了突出连接用于驱动的TFT3703的栅电极的布线，表示制作这些层的不同，分为图40(C)、(E)来记述。
而且，用于转换的TFT3701在线形区域运转，用于驱动的TFT3703在饱和区域运转。另外，用于驱动的TFT3703有控制流入发光元件3705的电流值的作用，用于控制电流的TFT3704在饱和区域运转，对发光元件3705的电流供给，有控制的作用。
图40(D)及(F)所示的像素分别在图40(C)及(E)所示的像素里追加了用于消去的TFT3706和栅布线3715，其他与图40(C)及(E)所示的像素结构相同。
而且，图40(A)及(B)所示的像素也能够进行CVCC运转。另外，具有图40(C)～(F)所示的运作结构的像素，与图40(A)及(B)一样，根据发光元件的电流方向，能够适当改变Vdd及Vss。
具有上述结构的像素，由于用于控制电流的TFT3704在线形区域运转，所以用于控制电流的TFT3704的Vgs的一点变动都不会影响发光元件3705的电流值。即，发光元件3705的电流值能够由在饱和区域运作的用于驱动的TFT3703决定。通过上述结构，能够改善由TFT的特性标准离差引起的发光元件的亮度不均，提供提高画面质量的显示装置。
而且，表示了设置了电容元件3702的结构，但本发明并不限定于此，在保持视频信号的电容能够由栅电容等维持时，也可以不设置电容元件3702。
这样的有源矩阵型的发光装置，增加像素密度时，由于各像素中设置了TFT，所以能够低电压驱动，很有利。另一方面，也能够形成在每一列设置TFT的无源矩阵型发光装置。无源矩阵型发光装置，由于TFT设置在各像素中，所以具有高开口率。
另外，本发明的显示装置中，画面显示的驱动方法没有特别限定，例如，可以使用点顺序驱动方法、线顺序驱动方法和面顺序驱动方法等。代表性的是采用线顺序驱动方法，适当使用分时谐调驱动方法和面积谐调驱动方法。另外，输入到显示装置的源布线的图像信号可以是模拟信号，也可以是数字信号，可以适当地根据图像信号来设计驱动电路等。
上述多种像素电路能够应用于本发明的半导体器件。
[实施例4]
本实施例中，用图38说明作为显示板的一例的发光显示板的外观。图38(A)为由第1密封材料1205及第2密封材料1206来密封第1基板和第2基板之间的面板的俯视图，图38(B)相当于图38(A)的A-A‘、B-B‘的剖面图。
图38(A)中，虚线表示的1202为像素部，1203为栅布线驱动电路。本实施例中，像素部1202及栅布线驱动电路1203在由第1密封材料和第2密封材料密封的区域内。另外，1201为源布线驱动电路，片状的源布线驱动电路设置在第1基板1200上。第1密封材料最好使用含有填充剂且粘性高的环氧类树脂。另外，第2密封材料最好使用粘性低的环氧类树脂。另外，第1密封材料1205及第2密封材料最好为不使水分和氧穿透的材料。
另外，像素部1202和密封材料1205之间可以设置干燥剂。而且，像素部中，可以在栅布线或源布线上设置干燥剂。干燥剂最好使用氧化钙(CaO)和氧化钡(BaO)等碱性土金属的氧化物之类的、由化学吸附来吸附水(H2O)的物质。但是，并不限定于此，也可以使用沸石和硅胶等由物理吸附来吸附水分的物质。
另外，干燥剂的粒状物质能够以包含在透湿性高的树脂中的状态固定在第2基板1204上。这里，透湿性高的树脂例如可以使用丙烯酸酯、醚丙烯酸酯、酯尿烷丙烯酸酯、醚尿烷丙烯酸酯、丁二烯尿烷丙烯酸酯、特殊尿烷丙烯酸酯、环氧丙烯酸酯、氨基树脂丙烯酸酯、丙烯酸树脂丙烯酸酯等丙烯酸树脂。另外，可以使用，双酚A型液体树脂、双酚A型固体树脂、含溴环氧树脂、双酚F型树脂、双酚AD型树脂、苯酚型树脂、甲酚型树脂、酚醛清漆型树脂、环状脂肪族环氧树脂、泛用型环氧树脂、甘油酯树脂、缩水甘油胺类树脂、杂环式环氧树脂、改性环氧树脂等环氧树脂。还可以使用其他物质。另外，例如可以使用硅氧烷聚合物、聚酰亚胺、PSG(磷玻璃)、BPSG(磷硼玻璃)等无机物。
可以在与栅布线重叠的区域内设置干燥剂。而且干燥剂的粒状物质能够以包含在透湿性高的树脂中的状态固定在第2基板上。通过设置这些干燥剂，能够不降低开口率抑制向显示元件侵入水分及其引起的恶化。因此，能够抑制像素部1202的周边部和中央部中发光元件恶化的标准离差。
而且，1210是用于传送输入到源布线驱动电路1201及栅布线驱动电路1203的信号的连接布线区域，从作为外部输入端子的FPC(挠性印刷布线)1209，通过连接布线1208接收视频信号和时钟信号。
接着，用图38(B)说明剖面结构。第1基板1200上形成驱动电路及像素部，具有多个以TFT为代表的半导体元件。驱动电路表示栅布线驱动电路1203和像素部1202。而且，栅布线驱动电路1203由将n沟道型TFT1221和p沟道型TFT1222组合的CMOS电路形成。
本实施例中，在同一基板上形成栅布线驱动电路及像素部的TFT。因此，能够缩小显示装置的容积。
另外，像素部1202由包含用于转换的TFT1211、用于驱动的TFT1212、与1212的漏极电极电连接且具有反射性的导电膜构成的第1像素电极(阳极)1213的多个像素形成。
另外，用于转换的TFT的栅电极1231与栅布线1214通过第1绝缘物1232及栅绝缘膜连接。而且，用于转换的TFT和驱动电路的TFT的栅电极分别通过第1绝缘物及栅绝缘膜与栅布线连接。
另外，第1绝缘物1232上形成第2绝缘物1233。通过第2绝缘物1233形成栅布线1214第1像素电极1213。
另外，第1像素电极(阳极)1213的两端形成第3绝缘物(称为岸、隔壁、屏风、堤等)1234。由于形成第3绝缘物1234的膜的覆盖率(覆盖度)较好，所以在第3绝缘物1234的上端部或下端部形成具有曲率的曲面。另外，可以由氮化铝膜、氮氧化铝膜、以碳为主要成分的薄膜或四氮化三硅膜构成的保护膜来覆盖第3绝缘物1234表面。而且，通过第3绝缘物1234使用将吸收黑色颜料、色素等可见光的材料溶解或分散形成的有机材料，能够吸收之后形成的发光元件发出的杂散光。结果，提高各像素的对比度。
另外，第1像素电极(阳极)1213上，进行有机化合物材料的蒸镀，形成含有发光物质的层1215。而且，在含有发光物质的层1215上形成第2像素电极(阴极)。
含有发光物质的层1215能够适当使用实施例2所示的结构。
这样由第1像素电极(阳极)1213、含有发光物质的层1215及第2像素电极(阴极)1216形成发光元件1217。
另外，为了密封发光元件1217，形成保护叠层1218。保护叠层由第1无机绝缘膜、松弛膜和第2无机绝缘膜的叠层形成。然后由第1密封材料1205及第2密封材料1206粘合保护叠层1218和第2基板1204。而且，第2密封材料最好利用滴注密封材料的装置来滴注。密封材料从分配器中滴注或喷射，涂敷在有源矩阵基板上后，在真空中将第2基板和有源矩阵基板粘合，进行紫外线硬化，能够密封。
而且，第2基板1204表面上设置防止外光在基板表面反射的反射防止膜1226。另外，可以在第2基板和反射防止膜之间设置偏振板及相位差板的任一个或两个都设置。通过设置相位差板和偏振板，能够防止外光在像素电极反射。而且，第1像素电极1213及第2像素电极1216由具有透光性的导电膜或具有半透光性的导电膜形成，第2绝缘物1233、第3绝缘物1234使用吸收可见光的材料或将吸收可见光的材料溶解或分散构成的有机材料形成时，由于外光不在各像素电极中反射，可以不使用相位差板和偏振板。
连接布线1208与FPC1209通过各向异性导电膜或各向异性导电树脂1227电连接。而且，最好用密封树脂将各布线层与连接端子间的连接部密封。通过这样的结构，能够防止剖面部的水分侵入到发光元件，且能够防止恶化。
而且，第2基板1204与保护叠层1218之间，可以代替第2密封材料1206，设置填充了惰性气体例如氮气的空间。更能够防止水分及氧的侵入。
另外，可以在第2基板与偏振板之间设置着色层。这时，通过在像素部设置发白色光的发光元件且另外设置显示RGB的着色层，能够进行全彩色显示。另外，通过在像素部设置能够发蓝色光的发光元件且另外设置色转换层等，能够进行全彩色显示。而且，各像素部能够形成显示红色、绿色、蓝色发光的发光元件，且能够使用着色层。这种显示模块能够实现色纯度高的各RBG和高精细的显示。
另外，可以使用滤波器或树脂等的基板，在第1基板1200或第2基板1204中一个或两个上形成发光显示模块。像这样不使用对置基板来密封，能够提高显示装置的轻型化、小型化和薄膜化。
而且，可以在作为外部输入端子的FPC(挠性印刷布线)1209表面或端部设置控制器、存储器、像素驱动部等IC芯片，形成发光显示模块。
而且，本实施例能够应用于实施方式1至实施方式24的任一个。
[实施例5]
下面，使用图41～图43说明有源矩阵基板及具有有源矩阵基板的液晶显示装置的制作方法。图41～图43是有源矩阵基板的纵剖面结构图，模式性地表示驱动电路部A-A‘及像素部的B-B‘。
如图41(A)所示，与实施例1一样，在基板800上形成膜厚100～200nm的第1导电膜。然后在第1导电膜上喷射或涂敷光敏性材料，使用激光束直接描画装置将光敏性材料曝光、显影，形成第1掩模。然后，使用第1掩模刻蚀第1导电膜形成第1导电层801、802、1803、804。而且，第1导电层801、802、1803作为栅电极发挥作用，第1导电层804作为栅电极的连接部发挥作用。然后，在基板800及第1导电层801、802、1803、804表面上形成第1绝缘膜805、806。接着，在第1绝缘膜上形成膜厚10～100nm的非晶半导体膜807。然后，在非晶半导体膜807表面上涂敷含有催化剂元素的溶液808。
接着，与实施例1一样，加热非晶半导体膜807形成图41(B)所示的结晶性半导体膜811。而且，结晶性半导体膜811中含有催化剂元素。然后，全面或选择性地进行在之后的作为TFT沟道区域的区域中掺杂低浓度的p型或n型杂质元素的沟道掺杂处理。接着，在含有催化剂元素的结晶性半导体膜811表面上形成膜厚100nm、含有施主型元素的半导体膜812。
接着，与实施例1一样，加热结晶性半导体膜811及含有施主型元素的半导体膜812，对催化剂元素进行吸杂处理的同时，活化施主型元素。即，将含有催化剂元素的结晶性半导体膜811中的催化剂元素移动到含有施主型元素的半导体膜812上。这时，催化剂元素的浓度降低后的结晶性半导体膜如图41(C)的813所示。这里为结晶性硅膜。另外，将催化剂元素移动到的、含有施主型元素的半导体膜经加热成为结晶性半导体膜。即，为含有催化剂元素和施主型元素的结晶性半导体膜。由图41(C)的814所示。
然后，如图42(A)所示，与实施例1一样，将含有催化剂元素及施主型元素的结晶性半导体膜814和及结晶性半导体膜813，使用第2掩模刻蚀为所期望的形状。第2掩模能够利用滴注喷射法，滴注有机树脂干燥后形成。另外，与第1掩模一样，能够将光敏性材料由激光束直接描画装置曝光、显影而形成。刻蚀后的、含有催化剂元素及施主型元素的结晶性半导体膜成为图42(B)所示的第1半导体区域824～826，刻蚀后的结晶性半导体膜813成为第2半导体区域821～823。
接着，在驱动电路中，为了使一部分TFT的栅电极与源电极或漏极电极连接，使用第3掩模将第1绝缘膜805、806的一部分刻蚀，形成图46所示的接触孔850。而且，第4导电层1831～1833由虚线表示。第3掩模能够适当使用与第1掩模或第2掩模同样的形成方法。经该接触孔、栅电极802与作为源电极或漏极电极发挥作用的第4导电层1833连接，所以能够形成电阻，通过与相邻TFT连接，能够形成反相器。
然后，如图42(B)所示，与实施例1一样，在第1半导体区域824～826及第2半导体区域821～823表面上形成膜厚500～1000nm的第2导电层1827、1828。接着，涂敷光敏性材料829，使用激光束直接描画装置将光敏性材料曝光、显影，形成第4掩模后，刻蚀第3导电层，形成图42(C)所示的、作为源电极、源布线及漏极电极发挥作用的第4导电层1831～1836。另外，在此处理中，将第3导电层切断形成源电极及漏极电极的同时，刻蚀源布线或漏极布线使其宽度变细，能够提高之后形成的液晶显示装置的开口率。
接着，与实施方式1一样，保留第4掩模，将第1半导体区域824～826刻蚀，形成源极区及漏极区837～843。这时，第2半导体区域821～823的一部分也被刻蚀。被刻蚀后的半导体区域成为第3半导体区域844～846，作为沟道形成区域发挥作用。然后，除去第4掩模后，在第4导电层及第3半导体区域表面上形成第2绝缘膜851及第3绝缘膜852。接着，加热第3半导体区域844～846，进行氢化。
通过以上处理，能够形成液晶显示装置的有源矩阵基板，具有：由n沟道型TFT1861、1862形成的驱动电路A-A‘和由具有双栅电极1803的n沟道型TFT1863形成的像素部B-B‘。本实施例中，由于由n沟道型TFT形成驱动电路，所以不需要形成p沟道型TFT，能够削减工序数。而且，也可以不用n沟道型TFT，只由p沟道型TFT形成构成驱动电路的TFT1861、1862及像素TFT1863。
然后，如图43(A)所示，与实施例1一样，在第3绝缘膜852上形成第4绝缘膜871。接着，在第4绝缘膜871上形成第5绝缘膜后，分别将第4绝缘膜871、在第3绝缘膜852、第2绝缘膜851刻蚀，露出作为栅电极的连接部发挥作用的第1导电层804的一部分。然后，形成与作为栅电极的连接部发挥作用的第1导电层804连接的、作为栅布线发挥作用的第5导电层872。接着，形成第5绝缘膜873。第5绝缘膜873也能够适当使用与第4绝缘膜同样的材料。
接着，与实施例1一样，形成与第4导电层843连接的、膜厚100～300nm的第6导电层。第6导电层的材料有具有透光性的导电膜或具有反射性的导电膜。具有透光性的导电膜的材料有氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺杂了镓的氧化锌(GZO)、含有二氧化硅的氧化铟锡等。另外具有反射性的导电膜的材料有铝(Al)、钛(Ti)、银(Ag)、钽(Ta)等金属或者含有与该金属在化学计量的组成比以下的浓度的氮的金属材料，或者含有作为该金属氮化物的氮化钛(TiN)、一氮化钽(TaN)或者含有1～20％的镍的铝等。另外，第6导电层的形成方法可以适当使用滴注喷射法、涂敷法、溅射法、蒸镀法、CVD法等。而且，使用涂敷法、溅射法、蒸镀法、CVD法等时，利用滴注喷射法、使用了激光束直接描画装置的曝光等形成掩模后，将导电膜刻蚀形成导电层。
接着，如图43所示，由印刷法或旋转镀膜法形成绝缘膜将四氮化三硅膜853覆盖，进行摩擦形成取向膜1881。而且由斜方蒸镀法形成取向膜1881，所以能够由低温形成，且能够在耐热性低的塑料上形成取向膜。
在对置基板1882上形成第2像素电极(对置电极)1883及取向膜884。接着，在对置基板1882上形成闭环状的密封材料。这时，密封材料使用滴注喷射法形成在像素部的周围的区域。然后，通过分配式(滴注式)将液晶材料滴注到由密封材料形成的闭环内侧。
密封材料中可以混入填充剂，而且，对置基板1882上可以形成滤色器和遮蔽膜(黑底)等。
接着，在真空中，将设置了取向膜884及第2像素电极(对置电极)1883的对置基板1882与有源矩阵基板粘合，进行紫外线硬化后形成填充了液晶材料的液晶层885。而且，形成液晶层875的方法，能够使用将对置基板粘合后用毛细管现象注入液晶材料的浸涂式(汲取式)来代替分配式(滴注式)。
通过以上处理，能够制作液晶显示板。而且，可以在连接端子与源布线(栅布线)之间或像素部里设置用于防止静电破坏的保护电路，代表性的是二极管等。这时，由与上述TFT相同的处理制作，通过将像素部的栅布线层与二极管的漏极或源布线层连接，能够防止静电破坏。
通过以上处理能够形成液晶显示装置。而且，本实施例能够应用于实施方式1至实施方式24的任一个。
[实施例6]
下面，用图44、图45、图47说明实施例5中，驱动电路由CMOS电路形成的有源矩阵基板及具有有源矩阵基板的液晶显示装置的制作方法。图47为有源矩阵基板的驱动电路的平面图。另外，图44及图45模式性地表示驱动电路部A-A‘及像素部B-B‘的纵剖面结构。
通过与实施例5同样的处理，如图44(A)所示，在基板800上形成作为栅电极发挥作用的第1导电层801、802、1803、804、第1绝缘膜805、806、第1半导体区域824～826、第2半导体区域821～823。接着，在之后作为n沟道型TFT的区域内形成掩模891。这里，利用滴注喷射法喷射聚酰亚胺并干燥形成覆盖之后作为n沟道型TFT的第1半导体区域824、826及第2半导体区域821、823的掩模891。
接着，在之后作为p沟道型TFT的第2半导体区域825上掺杂受主元素892，如图44(B)所示，形成p型半导体区域893。
然后，通过与实施例5同样的处理，形成作为源电极、源布线及漏极电极发挥作用的第4导电层1831～1836。另外，形成作为源极区及漏极区837、838、841～843、894、895、作为沟道形成区域发挥作用的第3半导体区域844～846。这时的俯视图如图47所示。而且，第4导电层1831～1833由虚线所示。另外，形成第2绝缘膜851及第3绝缘膜852后，加热第3半导体区域844～846，进行氢化。
接着，如图45(A)所示，形成第4绝缘膜871后，露出作为栅电极发挥作用的第1导电层804的一部分，形成与栅电极连接的栅布线872。然后，与实施例1一样，形成第5绝缘膜873后，形成与第4绝缘膜843连接的第5导电层874。
通过以上处理，能够形成如图45(A)所示的液晶显示装置的有源矩阵基板，具有：由n沟道型TFT1861及p沟道型TFT1862的CMOS电路形成的驱动电路A-A‘和由具有双栅电极803的n沟道型TFT1863形成的像素部B-B‘。
然后，通过与实施例5同样的处理，能够形成图45(B)所示的液晶显示装置。
[实施例7]
本实施例中，用图48说明作为本发明的半导体器件的一个方式的液晶显示装置面板的外观。图48(A)为由第1密封材料1605及第2密封材料1606来密封第1基板1600和第2基板1604之间的面板的俯视图，图48(B)相当于图48(A)的A-A‘、B-B‘的剖面图。另外，第1基板1600能够使用实施例1中形成的有源矩阵基板。
图48(A)中，虚线表示的1602为像素部，1603为栅布线驱动电路。另外，实线表示的1601为源布线(栅布线)驱动电路。本实施例中，像素部1602及栅布线驱动电路1603在由密封材料1605密封的区域内。另外，1601为源布线(源布线)驱动电路，片状的源布线驱动电路设置在第1基板1600上。
另外，1600为第1基板、1604为第2基板、1605为含有用于保持密闭空间间隔的间隔材料的密封材料。第1基板1600与第2基板1604由密封材料1605密封，它们之间填充了液晶材料。
接着，用图48(B)说明剖面结构。第1基板1600上形成驱动电路及像素部，具有多个以TFT为代表的半导体元件。第2基板1604表面上设置了滤色器1621。驱动电路表示栅布线驱动电路1603和像素部1602。而且，栅布线驱动电路1603由将n沟道型TFT1612构成的电路形成。而且，也可以与实施例6一样，由COMS电路形成驱动电路。
本实施例中，在同一基板上形成栅布线驱动电路及像素部的TFT。因此，能够缩小液晶显示装置的容积。
像素部1602由多个像素形成，各像素中形成液晶元件1615。液晶元件1615为第1电极1616、第2电极1618及填充在它们之间的液晶材料1619的重叠的部分。液晶元件1615所含的第1电极1616通过布线1617与TFT1611电连接。另外，栅电极1625通过接触孔与栅布线1626连接。这里，形成栅布线1626后，形成第1电极1616，也可以形成第1电极1616后，形成栅布线1626。液晶元件1615的第2电极1618形成在第2基板1604侧。另外，各像素电极表面形成取向膜1630、1631。
1622为柱状间隔保持材料(间隔物)，用于控制第1电极1616与第2电极1618之间的距离(单元间隔)。将绝缘膜刻蚀为所期望的形状形成。而且，可以使用球状间隔物。FPC1609发出的各种信号及电位通过连接布线1623传送到源布线驱动电路1601或像素部1602。而且，连接布线1623与FPC由各向异性导电膜或各向异性导电树脂1627电连接。而且，可以使用铅锡合金等导电性糊代替各向异性导电膜或各向异性导电树脂。
虽未图示，第1基板1600及第2基板1604的其中一个或双方表面上由粘合剂固定了偏振板。而且，除了偏振板，也可以设置相位差板。
[实施例8]
本实施例中说明显示模块。这里，作为显示模块的一例，使用图49说明液晶模块。
图49(A)表示用TN(Twisted Nematic)模式、IPS(In-Plane-Switching)模式、MVA(Multi-doma in VerticalAlignment)模式、ASM(Axially Symmetric aligned Micro-cell)模式、OCB(Optical Compensated Bend)模式等白色灯及滤色器进行彩色显示的液晶模块的剖面图。
如图49(A)所示，有源矩阵基板1301与对置基板1302由密封材料1300固定，其间设置像素部1303和液晶层1304，形成显示区域。
着色层1305是进行彩色显示时必需的，RGB方式时，与红、绿、蓝各色对应的着色层根据像素来设置。有源矩阵基板1301和对置基板1302的外侧设置偏振板1306、1307。另外，偏振板1306表面上形成保护膜1316，缓和来自外部的冲击。
设置在有源矩阵基板1301上的连接端子1308通过FPC1309与布线基板1310连接。布线基板1310内安装了像素驱动电路(IC芯片、驱动器IC等)、控制器电路及电源电路等外部电路1312。
冷阴极管1313、反射板1314及光学胶片1315、反相器(未图示)为背照灯单元，这些作为光源向液晶显示板投射光。液晶面板、光源、布线基板、FPC等由沟缘1317支撑及保护。
图49(B)是磁场顺序模式这样的、不使用滤色器、使用发R(红)、G(绿)、B(蓝)光的冷阴极管或二极管、用时间分割合成图像、能够进行彩色显示的液晶模块的剖面图。与图49(A)相比，没有滤色器。另外，这里，分别发R(红)、G(绿)、B(蓝)光的冷阴极管1321～1323设置在反射板1314内。另外，还设置了控制这些冷阴极管发光的控制器(未图示)。而且，由于液晶层1324填充了铁电性液晶，能够进行高速运转，所以能够使用时间分割合成图像。
而且，本实施例能够应用于实施方式1至实施方式24的任一个。
[实施例9]
本实施例中，使用图54说明设置在基板周边部的栅布线输入端子和源布线输入端子部的结构。图54(A)、(C)、及(E)分别为基板周边部的俯视图，图54(B)、(D)、及(F)分别为图54(A)、(C)、及(E)的K-L及M-N的纵剖面图。而且，K-L表示栅布线输入端子的纵剖面图，M-N表示源布线输入端子的纵剖面图。
如图54(A)及图54(B)所示，第1基板11及第2基板21由密封材料20密封，其内部形成排列了第1像素电极及像素TFT1的像素部。另外，形成覆盖第1像素电极19端部的绝缘物27，绝缘物27和第1像素电极19表面上形成含有发光物质的层29及第2像素电极30，第1像素电极、含有发光物质的层29及第2像素电极30形成发光元件。而且，可以设置液晶元件代替发光元件。本说明书中，液晶元件是由2个电极及插在它们之间的液晶材料形成的部分。
如图54(A)及图54(B)中，栅布线输入端子13和源布线输入端子26由与TFT1的栅电极12同样的处理形成。另外，栅布线输入端子13通过形成在第1层间绝缘膜16上的栅布线17与各栅电极连接。另外，源布线输入端子26分别与电源线14a、14b、源布线14c分别连接。
另外，第1像素电极19在形成在第1层间绝缘膜16上的第2层间绝缘膜18上形成。而且，第1像素电极通过第1层间绝缘膜16及第2层间绝缘膜18与漏极电极15连接。
栅布线输入端子13与源布线输入端子26分别通过连接层22、23与FPC24、25连接。而且，54(A)中，连接层22、23与FPC24、25由虚线表示。
如图54(C)及图54(D)中，栅布线输入端子33由与电源线14a、14b及源布线14c同样的处理形成，源布线输入端子26为电源线14a、14b及源布线14c的一部分。另外，栅布线输入端子33与栅电极12通过形成在第1层间绝缘膜16上的栅布线17连接。
其他结构与图54(A)及图54(B)一样。
图54(E)及图54(F)中，栅布线输入端子43为栅布线43的一部分，源布线输入端子44与栅布线43同时形成。另外，除去形成在电源线14a、14b及源布线14c上的第1层间绝缘膜后，在露出的电源线14a、14b及源布线14c上形成源布线输入端子44。
其他结构与图54(A)及图54(B)一样。
而且，本实施例使用实施例1所示的TFT的结构进行说明，能够适用于实施方式2至实施方式24。
[实施例10]
下面说明本发明的半导体器件具有的保护电路的一例。保护电路由TFT、二极管、电阻元件及电容元件的等选择出的一个或多个元件构成，下面说明几个保护电路的结构及其运转。首先，用图55说明设置在外部电路和内部电路之间的、与1个输入端子对应的保护电路的等效电路图。图55(A)所示的保护电路具有P型TFT7220、7230、电容元件7210、7240、电阻元件7250。电阻元件7250为2个端子的电阻，一端给与输入电压Vin(以下表示为Vin)，另一端给与低电位电压VSS(以下表示为VSS)。
图55(B)所示的保护电路，是由具有整流性的二极管7260、7270代替图55(A)所示的P型TFT7220、7230的等效电路。图55(C)所示的保护电路，是由TFT7350、7360、7370、7380代替图55(A)所示的P型TFT7220、7230的等效电路。另外，与上述结构不同、图55(D)所示的保护电路具有电阻7280、7290和N型TFT7300。图55(E)所示的保护电路具有电阻7280、7290、P型TFT7310及N型TFT7320。而且，构成上述保护电路的元件最好由耐压的非晶半导体构成。本实施例能够与上述实施方式自由组合。
[实施例11]
本实施例中，用图50说明在上述实施例所示的显示板上安装驱动电路。
如图50(A)所示，在像素部1401的周围安装源布线驱动电路1402及栅布线驱动电路1403a、1403b。图50(A)中，作为源布线驱动电路1402及栅布线驱动电路1403a、1403b，通过使用了公开的各向异性导电粘合剂及各向异性胶片的安装方法、COG方式、引线键合方法及利用焊锡凸点的回硫处理等，在基板1400上安装IC芯片1405。这里使用COG方式。然后，通过FPC(挠性印刷电路)1406将IC芯片和外部电路连接。
而且，可以将源布线驱动电路1402的一部分，例如模拟开关在基板上形成为一体，其他部分另外安装在IC芯片上。
另外，如图50(B)所示，由SAS和结晶性半导体形成以TFT为代表的半导体元件时，有时将像素部1401和栅布线驱动电路1403a、1403b等在基板上形成为一体，另外将源布线驱动电路1402等作为IC芯片安装。图50(B)中，作为源布线驱动电路1402，由COG方式将IC芯片1405安装在基板1400上。然后通过FPC1406，将IC芯片和外部电路连接。
而且，可以将源布线驱动电路1402的一部分，例如模拟开关在基板上形成为一体，其他部分另外安装在IC芯片上。
而且，如图50(C)所示，有时代替COG方式，由TAB方式安装源布线驱动电路1402等。然后，通过FPC1406，将IC芯片和外部电路连接。图50(C)中，由TAB方式安装源布线驱动电路，也可以由TAB方式安装栅布线驱动电路。
由TAB方式安装源IC芯片时，能够对基板设置大的像素部，能够实现窄边框化。
而且，可以将源布线驱动电路1402的一部分，例如模拟开关在基板上形成为一体，其他部分另外安装在IC芯片上。
IC芯片使用硅晶片形成，也可以取代IC芯片，在玻璃基板上设置形成电路的IC(以下，表示为驱动器IC)。由于IC芯片从圆形的硅晶片中得到IC芯片，所以受到母体基板形状的制约。另一方面，由于驱动器IC中母体基板为玻璃，不受形状制约，所以能够提高生产性。因此，驱动器IC的形状尺寸能够自由设定。例如，驱动器IC的长边的长度为15～80mm时，与安装IC芯片相比，能够减少必要的数量。其结果，能够降低连接端子数，能够提高制造上的成品率。
驱动器IC能够使用形成在基板上的结晶性半导体来形成，结晶性半导体可以由照射连续振荡型激光来形成。照射连续振荡型激光形成的半导体膜，结晶缺陷少，具有大粒径的晶粒。其结果，具有这样的半导体膜的晶体管，活动性和反应速度好，能够高速驱动，适用于驱动器IC。
[实施例12]
将上述实施例所示的显示装置安装在壳体内的电子设备有电视机(简单称为电视或电视接收机)、数码照相机、数码摄像机等相机、移动电话装置(简单称为移动电话机、移动电话)、PDA等便携信息终端、便携游戏机、用于计算机的监视器、计算机、汽车音响等的声反馈装置、家用游戏机等具有记录媒体的图像反馈装置等。参照图24说明其具体例。
图52(A)所示的便携信息终端含有主体9201、显示部9202等。显示部9202能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的便携信息终端。
图52(B)所示的数码摄像机具有显示部9701、显示部9702等。显示部9201能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的数码摄像机。
图52(C)所示的便携终端含有主体9101、显示部9102等。显示部9102能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的便携终端。
图52(D)所示的便携型电视机含有主体9301、显示部9302等。显示部9302能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的便携型电视机。这样的电视机能够广泛适用于搭载在移动电话等便携终端的小型装置、能够移动的中型装置和大型装置(例如40英寸以上)。
图52(E)所示的便携型计算机含有主体9401、显示部9402等。显示部9402能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的便携型计算机。
图52(F)所示的电视机含有主体9501、显示部9502等。显示部9502能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的电视机。
在上述的电子设备中使用再生电池，能够削减耗电、延长电子设备的使用时间，省去对再生电池充电的时间。
图53所示的大型电视机，具有主体9601、显示部9602等。另外，主体里面或上部设置了用于壁挂的支撑体。图53表示作为大型电视机的代表例的壁挂电视机。如图53所示能够挂在墙壁9603上进行显示。另外，能够适用于铁道的车站和机场等的信息显示板和街头的广告显示板等特大面积的显示媒体等各种用途。显示部9602能够使用实施方式1～24及实施例1～12所示的显示装置。通过使用作为本发明之一的显示装置，能够提供价格低的、能够进行高画面质量显示的大型电视机。

Claims (105)

1.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，
在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有杂质元素的第2半导体区域，
将上述第1半导体区域及上述第2半导体区域加热后，利用滴注喷射法形成与上述第2半导体区域连接的第1导电层，
将上述第1导电层及上述第2半导体区域的一部分刻蚀后，形成第2导电层及源极区和漏极区，
在上述第2导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第3导电层。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述杂质元素是从磷、氮、砷、锑、铋中选出来的元素。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于：
在上述第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
4.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，
在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，
将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，形成与上述第1半导体区域连接、具有第2杂质元素的第3半导体区域，
利用滴注喷射法形成与上述第3半导体区域连接的第1导电层，
将上述第1导电层及上述第3半导体区域的一部分刻蚀，形成第2导电层及源极区和漏极区，
在上述第2导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第3导电层。
5.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，
在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，
将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，在上述第1半导体区域上掺杂第2杂质元素，形成源极区及漏极区，
利用滴注喷射法形成与上述源极区及漏极区连接的第1导电层，将上述第1导电层的一部分刻蚀，形成第2导电层，
在上述第2导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第3导电层。
6.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种。
7.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述第2杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述第3导电层与3个或3个以上的上述栅电极连接。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述第3导电层与2个上述栅电极连接。
10.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，
除去形成在上述栅电极上的上述栅绝缘膜的一部分，然后利用滴注喷射法在上述栅电极上形成绝缘膜后，利用滴注喷射法形成与上述栅电极连接的第1导电层，以及与上述绝缘膜和上述第2半导体区域连接的第2导电层，将上述第1及第2导电层和上述第2半导体区域的一部分刻蚀，形成第3及第4导电层及源极区和漏极区。
11.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述杂质元素是从磷、氮、砷、锑、铋中选出来的元素。
12.根据权利要求10所述的半导体器件的制作方法，其特征在于：
在上述第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
13.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，
在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，形成与上述第1半导体区域连接、具有第2杂质元素的第3半导体区域，
除去形成在上述栅电极上的上述栅绝缘膜的一部分后，利用滴注喷射法在上述栅电极上形成绝缘膜，然后利用滴注喷射法形成与上述栅电极连接的第1导电层，以及与上述绝缘膜和上述第3半导体区域连接的第2导电层，
将上述第1和第2导电层以及上述第3半导体区域的一部分刻蚀，形成第3及第4导电层及源极区和漏极区。
14.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，向上述第1半导体区域中掺杂第2杂质元素，形成源极区及漏极区，
除去形成在上述栅电极上的上述栅绝缘膜的一部分后，在上述栅电极上利用滴注喷射法形成绝缘膜，然后利用滴注喷射法形成与上述栅电极连接的第1导电层，以及与上述绝缘膜和上述第3半导体区域连接的第2导电层，
将上述第1和第2导电层以及上述第3半导体区域的一部分刻蚀，形成第3及第4导电层。
15.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种。
16.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述第2杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种。
17.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述第1导电层与3个或3个以上的上述栅电极连接。
18.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述第1导电层与2个上述栅电极连接。
19.一种半导体器件的制作方法：
在基板上形成第1及第2栅电极，
在上述第1及第2栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，在上述第1半导体区域上掺杂催化剂元素并加热，
在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1及第2半导体区域加热后，将上述第1半导体区域刻蚀，形成第3及第4半导体区域，
将上述第2半导体区域刻蚀，形成第5及第6半导体区域，
用第1掩模覆盖上述第3及第5半导体区域，且用第2掩模覆盖上述第6半导体区域的一部分后掺杂第2杂质元素，
利用滴注喷射法在上述第5及第6半导体区域上形成第1及第2导电层后，将上述第1及第2导电层刻蚀，形成第3及第4导电层，
将上述第5半导体区域的一部分及上述第6半导体区域中被上述第2掩模覆盖的区域刻蚀形成源极区及漏极区，
在上述第3及第4导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分后，利用滴注喷射法形成与上述栅电极连接的第5导电层。
20.一种半导体器件的制作方法：
在基板上形成第1及第2栅电极，
在上述第1及第2栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，
在上述第1半导体区域上掺杂催化剂元素并加热，
将上述第1半导体区域刻蚀，形成第2及第3半导体区域，
形成分别将上述第2及第3半导体区域的一部分覆盖的第1掩模后，向上述第2及第3半导体区域掺杂第1杂质元素并加热，
形成将上述第2半导体区域的全部及上述第3半导体区域的一部分覆盖的第2掩模后，向上述第3半导体区域掺杂第2杂质元素并加热，
利用滴注喷射法在上述第1半导体区域及上述第2半导体区域上形成第1及第2导电层，然后刻蚀上述第1及第2导电层，形成第3导电层及第4导电层，
在上述第3及第4导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分后，利用滴注喷射法形成与上述栅电极连接的第5导电层。
21.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素是从磷、氮、砷、锑、铋中选择出的一种或多种，第2杂质元素是硼。
22.根据权利要求19所述的半导体器件的制作方法，其特征在于：
在上述第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
23.一种半导体器件的制作方法：
在绝缘表面上形成栅电极，
在上述栅电极上形成栅绝缘膜，
在上述栅绝缘膜上形成第1半导体区域，
在上述第1半导体区域上掺杂催化剂元素并加热后，在上述第1半导体区域上形成具有第1杂质元素的第2半导体区域，将上述第1半导体区域及上述第2半导体区域加热后，除去上述第2半导体区域，将上述第1半导体区域刻蚀形成第3半导体区域及第4半导体区域，
形成将上述第4半导体区域的全部及上述第3半导体区域的一部分覆盖的第1掩模，然后向上述第3半导体区域掺杂第2杂质元素，
形成将上述第3半导体区域的全部及上述第4半导体区域的一部分覆盖的第2掩模后，向上述第4半导体区域掺杂第3杂质元素，
利用滴注喷射法在上述第3半导体区域及上述第4半导体区域上形成第1及第2导电层后，将上述第1及第2导电层刻蚀，形成第3导电层及第4导电层，
在上述第3及第4导电层上形成绝缘膜，将上述绝缘膜及上述栅绝缘膜的一部分刻蚀，露出上述栅电极的一部分之后，利用滴注喷射法形成与上述栅电极连接的第5导电层。
24.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种。
25.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种，第2杂质元素是硼。
26.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述第1及第2掩模利用滴注喷射法形成。
27.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述第1及第2掩模通过喷射或涂敷光敏性材料，用激光照射上述光敏性材料并曝光、显影来形成。
28.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述第5导电层与3个或3个以上的上述栅电极连接。
29.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述第5导电层与2个上述栅电极连接。
30.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
31.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
32.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
33.根据权利要求1所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
34.一种电视机，具有：由根据权利要求1所述的半导体器件的制作方法形成的半导体器件。
35.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种。
36.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述第2杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种。
37.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述第3导电层与3个或3个以上的上述栅电极连接。
38.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述第3导电层与2个上述栅电极连接。
39.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述第3导电层与3个或3个以上的上述栅电极连接。
40.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述第3导电层与2个上述栅电极连接。
41.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素为氦、氖、氩、隐酮、氙中选择出的一种或多种。
42.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述第2杂质元素为磷、氮、砷、锑、铋中选择出的一种或多种。
43.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述第1导电层与3个或3个以上的上述栅电极连接。
44.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述第1导电层与2个上述栅电极连接。
45.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述第1导电层与3个或3个以上的上述栅电极连接。
46.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述第1导电层与2个上述栅电极连接。
47.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述第1杂质元素是从磷、氮、砷、锑、铋中选择出的一种或多种，第2杂质元素是硼。
48.根据权利要求20所述的半导体器件的制作方法，其特征在于：
在上述第2半导体区域上掺杂从氦、氖、氩、隐酮、氙中选择出的一种或多种。
49.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述第1及第2掩模利用滴注喷射法形成。
50.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述第1及第2掩模通过喷射或涂敷光敏性材料，用激光照射上述光敏性材料并曝光、显影来形成。
51.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述第1及第2掩模利用滴注喷射法形成。
52.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述第1及第2掩模通过喷射或涂敷光敏性材料，用激光照射上述光敏性材料并曝光、显影来形成。
53.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述第5导电层与3个或3个以上的上述栅电极连接。
54.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述第5导电层与2个上述栅电极连接。
55.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
56.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
57.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
58.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
59.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
60.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
61.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
62.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述栅电极是在上述绝缘表面上形成导电膜，在上述导电膜上喷射或涂敷光敏性树脂，用激光照射上述光敏性树脂的一部分形成掩模后，利用上述掩模刻蚀上述导电膜而形成。
63.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
64.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
65.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
66.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
67.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
68.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
69.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
70.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述栅电极由具有耐热性的导电层形成。
71.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
72.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
73.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
74.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
75.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
76.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
77.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
78.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述栅电极由钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂、含有磷的结晶性硅膜、氧化铟锡、氧化锌、氧化铟锌、掺杂了镓的氧化锌或含有二氧化硅的氧化铟锡形成。
79.根据权利要求4所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
80.根据权利要求5所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
81.根据权利要求10所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
82.根据权利要求13所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
83.根据权利要求14所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
84.根据权利要求19所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
85.根据权利要求20所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
86.根据权利要求23所述的半导体器件的制作方法，其特征在于：
上述催化剂元素是从钨、钼、锆、铪、铋、铌、钽、铬、钴、镍、铂中选择出的一种或多种。
87.一种电视机，具有：由根据权利要求4所述的半导体器件的制作方法形成的半导体器件。
88.一种电视机，具有：由根据权利要求5所述的半导体器件的制作方法形成的半导体器件。
89.一种电视机，具有：由根据权利要求10所述的半导体器件的制作方法形成的半导体器件。
90.一种电视机，具有：由根据权利要求13所述的半导体器件的制作方法形成的半导体器件。
91.一种电视机，具有：由根据权利要求14所述的半导体器件的制作方法形成的半导体器件。
92.一种电视机，具有：由根据权利要求19所述的半导体器件的制作方法形成的半导体器件。
93.一种电视机，具有：由根据权利要求20所述的半导体器件的制作方法形成的半导体器件。
94.一种电视机，具有：由根据权利要求23所述的半导体器件的制作方法形成的半导体器件。
95.一种电子设备，具有：由根据权利要求1所述的半导体器件的制作方法形成的半导体器件。
96.一种电子设备，具有：由根据权利要求4所述的半导体器件的制作方法形成的半导体器件。
97.一种电子设备，具有：由根据权利要求5所述的半导体器件的制作方法形成的半导体器件。
98.一种电子设备，具有：由根据权利要求10所述的半导体器件的制作方法形成的半导体器件。
99.一种电子设备，具有：由根据权利要求10所述的半导体器件的制作方法形成的半导体器件。
100.一种电子设备，具有：由根据权利要求10所述的半导体器件的制作方法形成的半导体器件。
101.一种电子设备，具有：由根据权利要求13所述的半导体器件的制作方法形成的半导体器件。
102.一种电子设备，具有：由根据权利要求14所述的半导体器件的制作方法形成的半导体器件。
103.一种电子设备，具有：由根据权利要求19所述的半导体器件的制作方法形成的半导体器件。
104.一种电子设备，具有：由根据权利要求20所述的半导体器件的制作方法形成的半导体器件。
105.一种电子设备，具有：由根据权利要求23所述的半导体器件的制作方法形成的半导体器件。
CN2005100910309A 2004-08-03 2005-08-03 电视机和电子设备以及半导体器件的制造方法 Expired - Fee Related CN1734736B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004-227292 2004-08-03
JP2004227292 2004-08-03
JP2004227292 2004-08-03
JP2004-234677 2004-08-11
JP2004234677 2004-08-11
JP2004234677 2004-08-11

Publications (2)

Publication Number Publication Date
CN1734736A true CN1734736A (zh) 2006-02-15
CN1734736B CN1734736B (zh) 2010-12-22

Family

ID=36913261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100910309A Expired - Fee Related CN1734736B (zh) 2004-08-03 2005-08-03 电视机和电子设备以及半导体器件的制造方法

Country Status (2)

Country Link
US (1) US7648861B2 (zh)
CN (1) CN1734736B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101592839A (zh) * 2008-05-29 2009-12-02 精工爱普生株式会社 电泳显示装置及电子设备
CN101743629B (zh) * 2007-07-17 2012-06-13 夏普株式会社 具备薄膜晶体管的半导体装置及其制造方法
CN103280428A (zh) * 2012-03-31 2013-09-04 成都天马微电子有限公司 Tft-lcd阵列面板结构及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
JP2006236839A (ja) * 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
WO2009063648A1 (ja) * 2007-11-14 2009-05-22 Panasonic Corporation 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101084173B1 (ko) 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR102481935B1 (ko) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101030031B1 (ko) * 2010-01-08 2011-04-20 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101731047B1 (ko) * 2010-12-01 2017-05-12 삼성디스플레이 주식회사 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법
KR101890876B1 (ko) * 2011-03-23 2018-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR20130107628A (ko) * 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
CN104313690B (zh) * 2014-10-10 2016-08-03 北京工业大学 一种生长GZO(ZnO:Ga)晶体的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535207A (ja) 1991-08-02 1993-02-12 Fuji Xerox Co Ltd Ｅｌ駆動装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6648711B1 (en) * 1999-06-16 2003-11-18 Iljin Nanotech Co., Ltd. Field emitter having carbon nanotube film, method of fabricating the same, and field emission display device using the field emitter
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101743629B (zh) * 2007-07-17 2012-06-13 夏普株式会社 具备薄膜晶体管的半导体装置及其制造方法
CN101592839A (zh) * 2008-05-29 2009-12-02 精工爱普生株式会社 电泳显示装置及电子设备
CN103280428A (zh) * 2012-03-31 2013-09-04 成都天马微电子有限公司 Tft-lcd阵列面板结构及其制造方法

Also Published As

Publication number Publication date
CN1734736B (zh) 2010-12-22
US20060189047A1 (en) 2006-08-24
US7648861B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
CN1734736A (zh) 电视机和电子设备以及半导体器件的制造方法
CN1279576C (zh) 半导体设备及其制造方法
CN1170458C (zh) 有源驱动型有机el显示装置及其制造方法
CN1677645A (zh) 显示装置及其制造方法，以及电视机接收器
CN1767159A (zh) 显示装置的生产方法
CN1700443A (zh) 衬底上布线、半导体器件、及其制作方法
CN1700417A (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN1941299A (zh) 半导体器件及其制造方法
CN1815686A (zh) 半导体器件及其制造方法
CN1707749A (zh) 半导体装置及其制造方法、液晶电视和el电视
CN1770937A (zh) 半导体器件以及显示器件
CN1649454A (zh) 显示器件及其制造方法以及电视设备
CN101030526A (zh) 制造半导体装置的方法
CN1422104A (zh) 发光器件
CN1828931A (zh) 半导体装置、电子装置及半导体装置的制造方法
CN1825616A (zh) 显示装置、电子设备及该显示装置的制造方法
CN1658052A (zh) 半导体器件及其制备方法，液晶电视***，和el电视***
CN1703121A (zh) 显示装置和电子装置
CN1855465A (zh) 半导体器件和显示器
CN1620215A (zh) 显示器件及其制作方法
CN1909751A (zh) 发光装置及其制造方法
CN1797740A (zh) 半导体装置的制造方法
CN1702837A (zh) 图形形成方法，薄膜晶体管、显示器及其制造方法及电视设备
CN1905165A (zh) 半导体器件的制造方法
CN1551331A (zh) 图案及其形成法、器件及其制法、电光学装置、电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20180803