CN1295866C - 一个放大的高增益、很宽共模范围、自偏置运算放大器 - Google Patents

一个放大的高增益、很宽共模范围、自偏置运算放大器 Download PDF

Info

Publication number
CN1295866C
CN1295866C CN01811058.4A CN01811058A CN1295866C CN 1295866 C CN1295866 C CN 1295866C CN 01811058 A CN01811058 A CN 01811058A CN 1295866 C CN1295866 C CN 1295866C
Authority
CN
China
Prior art keywords
transistor
gate
drain
cascode
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01811058.4A
Other languages
English (en)
Other versions
CN1436399A (zh
Inventor
M·巴泽斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1436399A publication Critical patent/CN1436399A/zh
Application granted granted Critical
Publication of CN1295866C publication Critical patent/CN1295866C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45677—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一个放大的高增益、很宽共模范围、自偏置运算放大器包括由偏置晶体管和电流镜偏置的互补差动晶体管，并且还包括两个放大器，每个放大器被连接来偏置一个输出共射共基放大器晶体管以便提供一个很高的放大器输出阻抗，在其中偏置晶体管和电流镜经过负反馈被全部自偏置。

Description

一个放大的高增益、很宽共模范围、自偏置运算放大器
技术领域
本发明的实施例涉及模拟电路，并且更特别地涉及运算放大器。
背景技术
许多现有技术的CMOS(互补金属氧化物半导体)运算放大器依赖外部偏置以便在饱和区中对在运算放大器中担任电流源(或有源负载)的各个FET(场效应晶体管)进行偏置。可是，外部偏置可能对加工技术、电源电压以及温度很敏感。此外，因为运算放大器的总增益和输出电阻二者可能都很高并难以精确模拟，所以零差动输入电压的输出节点电压很难预知。一般来说，这些节点电压对于零差动输入电压应该为或者接近Vcc/2，在此，Vcc是电源电压。
其它现有技术运算放大器已经利用具有负反馈的自偏置的各种方法，所以输出节点电压名义上地在Vcc/2处。可是，对于一些现有技术运算放大器，外部偏置没有被完全消除，另外一些运算放大器，用作为电流源的一些或所有的FET在它们的线性区域中被偏置，而不是在它们的饱和区中被偏置，这导致较小的电压增益。本发明要克服这些问题。
发明内容
根据本发明的一个方面，提供一种放大器，包括：包括第一和第二晶体管的第一差动对；第一共射共基放大器晶体管，耦合到第一差动对的第一晶体管以便形成一个叠加共射共基放大器对；包括第一和第二晶体管的第一电流镜，用来分别地吸收来自第一差动对的第一和第二晶体管中的电流，其中，第一电流镜的第一晶体管被耦合来吸收来自第一共射共基放大器晶体管中的电流；和第一放大器，具有：一个倒相输入节点，耦合到第一差动对的第一晶体管；一个非倒相输入节点，耦合到第一电流镜的第一晶体管；和一个输出节点，耦合来控制第一共射共基放大器晶体管中的电流。
根据本发明的另一方面，提供一种运算放大器，提供一个输出电压作为第一和第二输入电压差值的放大输出，所述运算放大器包括：在第一输入电压处的第一输入节点；在第二输入电压处的第二输入节点；在输出电压处的一个输出节点；包括第一和第二晶体管的第一差动对；第一共射共基放大器晶体管，耦合到第一差动对的第一晶体管以便形成一个叠加共射共基放大器对；包括第一和第二晶体管的第二差动对，其中第一和第二差动对的第一晶体管被耦合到第一输入节点以响应第一输入电压，并且第一和第二差动对的第二晶体管被耦合到第二输入节点以响应第二输入电压；第二共射共基放大器晶体管，耦合到第二差动对的第一晶体管以便形成一个叠加共射共基放大器对；包括第一和第二晶体管的第一电流镜，用来分别地吸收来自第一差动对的第一和第二晶体管中的电流，其中，第一电流镜的第一晶体管被耦合来吸收来自第一共射共基放大器晶体管中的电流；包括第一和第二晶体管的第二电流镜，用来分别地把电流供给第二差动对的第一和第二晶体管，其中，第二电流镜的第一晶体管被耦合来把电流供给第二共射共基放大器晶体管；第一运算放大器，具有一个倒相输入节点，耦合到第一差动对的第一晶体管；具有一个非倒相输入，耦合到第一电流镜的第一晶体管；并且具有一个输出节点，耦合来控制第一共射共基放大器晶体管中的电流；和第二运算放大器，具有一个倒相输入节点，耦合到第二差动对的第一晶体管；具有一个非倒相输入，耦合到第二电流镜的第一晶体管；并且具有一个输出节点，耦合来控制第二共射共基放大器晶体管中的电流；其中，第一和第二共射共基放大器晶体管被耦合到输出节点以提供输出电压。
根据本发明的另一方面，提供一种运算放大器，包括：包括第一载流子类型的第一和第二单极晶体管的第一差动对，每一个单极晶体管具有一个漏极、一个栅极以及一个源极；与第一载流子类型互补的第二载流子类型的第一共射共基放大器单极晶体管，具有一个栅极，具有一个漏极，并且具有一个连接到第一差动对的第一晶体管漏极上的源极；第一电流镜，包括第二载流子类型的第一和第二单极晶体管，每一个单极晶体管具有一个栅极、一个漏极以及一个源极，其中，第一电流镜的第二晶体管的漏极被连接到它的栅极、被连接到第一差动对的第二晶体管的漏极以及被连接到第一电流镜的第一晶体管的栅极，并且在其中，第一电流镜的第一晶体管的漏极被连接到第一差动对的第一晶体管的漏极；和第一运算放大器，具有一个倒相输入节点，连接到第一共射共基放大器晶体管的源极；具有一个非倒相输入节点，连接到第一电流镜的第一晶体管的栅极；并且具有一个输出节点，连接到第一共射共基放大器晶体管的栅极。
根据本发明的另一方面，提供一种放大器，包括：包括第一和第二晶体管的第一差动对；第一共射共基放大器晶体管，耦合到第一差动对的第一晶体管以便形成一个叠加共射共基放大器对，第一共射共基放大器晶体管具有一个栅极；包括第一和第二晶体管的第一电流镜，用来分别地吸收来自第一差动对的第一和第二晶体管中的电流，其中，第一电流镜的第一晶体管被耦合来吸收来自第一共射共基放大器晶体管中的电流；和第一放大器，具有：一个倒相输入节点，耦合到第一差动对的第一晶体管；一个非倒相输入节点，耦合到第一电流镜的第一晶体管；和一个输出节点，连接到第一共射共基放大器晶体管的栅极。
根据本发明的另一方面，提供一种运算放大器，提供一个输出电压作为第一和第二输入电压差值的放大输出，所述运算放大器包括：在第一输入电压处的第一输入节点；在第二输入电压处的第二输入节点；在运算放大器的输出电压处的一个输出节点；第一pFET，包括一个源极、一个漏极和一个栅极，栅极耦合到第一输入节点来响应第一输入电压；第一nFET，包括一个栅极和一个漏极，漏极耦合到第一pFET的漏极以便吸收来自第一pFET中的电流；第二nFET，包括一个源极、一个漏极和一个栅极，栅极耦合到第二输入节点来响应第二输入电压；第二pFET，包括一个栅极和一个漏极，漏极耦合到第二nFET的漏极来把电流供给第二nFET，其中，第二pFET的栅极和漏极被彼此相连以便大体上具有相同的电压；第三pFET，包括一个栅极和一个漏极，漏极耦合到第一pFET的源极以便把电流供给第一pFET，其中，第三pFET和第二pFET的栅极被彼此相连以便大体上具有相同的电压；第三nFET，包括一个源极、一个漏极和一个栅极，栅极耦合到第一输入节点来响应第一输入电压；第四pFET，包括一个栅极，其中，第四pFET和第二pFET的栅极被彼此相连以便大体上具有相同的电压；并且包括一个漏极，该漏极耦合到第三nFET的漏极来把电流供给第三nFET；第五pFET，包括耦合到第二输入节点来响应第二输入电压的一个栅极，耦合到第三pFET的漏极来吸收来自第三pFET中的电流的一个源极，以及一个漏极；第四nFET，包括一个栅极和一个漏极，其中，第四nFET的栅极和漏极被彼此相连以便大体上具有相同的电压，其中，第四nFET和第一nFET的栅极被彼此相连以便大体上具有相同的电压，并且第四nFET的漏极被耦合到第五pFET的漏极以便吸收来自第五pFET中的电流；第五nFET，包括一个栅极，其中，第五nFET和第四nFET的栅极被彼此相连以便大体上具有相同的电压；并且包括耦合到第二nFET和第三nFET的源极的一个漏极，用来吸收来自第二nFET和第三nFET中的电流；第六pFET，包括耦合到第二pFET漏极以便吸收来自第二pFET的电流的一个源极，一个栅极和一个漏极，其中，第六pFET的栅极和漏极被彼此相连以便大体上具有相同的电压；第六nFET，包括一个栅极和一个漏极，它们彼此相连以便具有大体上相同的电压，其中，第六nFET和第六pFET的栅极被彼此相连以便大体上具有相同的电压，并且包括一个漏极，该漏极耦合到第六pFET漏极以便吸收来自第六pFET中的电流；和一个源极，该源极耦合到第四nFET的漏极以便把电流供给第四nFET；第七pFET，包括一个源极，该源极耦合到第四pFET的漏极以便吸收来自第四pFET中的电流；包括一个栅极；并且包括耦合到运算放大器的输出节点上的一个漏极；第七nFET，包括一个栅极；包括一个漏极，该漏极耦合到第七pFET的漏极来吸收来自第七pFET中的电流；和一个源极，该源极耦合到第一nFET的漏极来把电流供给第一nFET；第一放大器，包括响应于第一nFET栅极电压的一个非倒相输入节点；包括响应于第七nFET源极电压的一个倒相输入节点；并且包括一个输出节点以使第七nFET栅极电压响应于第一放大器的输出节点电压；和第二放大器，包括响应于第四pFET栅极电压的一个非倒相输入节点；包括响应于第七pFET源极电压的一个倒相输入节点；并且包括一个输出节点以使第七pFET栅极电压响应于第二放大器的输出节点电压。
根据本发明的另一方面，提供一种放大器，包括：包括第一和第二pMOSFET的第一差动对；第一共射共基放大器nMOSFET，耦合到第一差动对的第一pMOSFET以便形成一个叠加共射共基放大器对，该第一共射共基放大器nMOSFET有一个栅极；包括第一和第二nMOSFET的第一电流镜，用来分别地吸收来自第一差动对的第一和第二pMOSFET中的电流，其中，第一电流镜的第二nMOSFET有一个栅极和一个漏极，该栅极和漏极相互耦合在一起用于自偏置，其中，第一电流镜的第一nMOSFET有一个栅极和一个漏极，该栅极耦合第一电流镜的第二nMOSFET的栅极用于自偏置，该漏极耦合第一共射共基放大器nMOSFET用于吸收电流；和第一放大器，提供从第一电流镜的第一nMOSFET的漏极到第一共射共基放大器nMOSFET的栅极的负反馈。
根据本发明的另一方面，提供一种放大器，包括：包括第一和第二pMOSFET的第一差动对；第一共射共基放大器nMOSFET，耦合到第一差动对的第一pMOSFET以便形成一个叠加共射共基放大器对，第一共射共基放大器nMOSFET有一个栅极；包括第一和第二nMOSFET的第一电流镜，用来分别地吸收来自第一差动对的第一和第二pMOSFET中的电流，其中，该第一电流镜的第二nMOSFET有相互连接的一个栅极和一个漏极，其中，第一电流镜的第一nMOSFET有一个栅极和一个漏极，该栅极连接第一电流镜的第二nMOSFET的栅极，该漏极耦合第一共射共基放大器nMOSFET用于吸收电流；和第一放大器，提供从第一电流镜的第一nMOSFET的漏极到第一共射共基放大器nMOSFET的栅极的负反馈。
根据本发明的另一方面，提供一种放大器，包括：包括第一载流子类型的第一和第二单极晶体管的第一差动对，每一个单极晶体管具有一个漏极、一个栅极以及一个源极；与第一载流子类型互补的第二载流子类型的第一共射共基放大器单极晶体管，具有一个栅极，具有一个漏极，并且具有一个连接到第一差动对的第一晶体管漏极上的源极；包括第二载流子类型的第一和第二单极晶体管的第一电流镜，每一个单极晶体管具有一个栅极，一个漏极和一个源极，其中，第一电流镜的第二晶体管的漏极连接它的栅极、连接第一差动对的第二晶体管的漏极、和连接第一电流镜的第一晶体管的栅极，并且其中第一电流镜的第一晶体管的漏极连接第一差动对的第一晶体管的漏极；和第一放大器，提供从第一共射共基放大器单极晶体管的源极到第一共射共基放大器晶体管的栅极的负反馈。附图说明
图1是在本发明实施例中被使用作为一个结构模块的放大器电路。
图2是包括了图1电路的本发明实施例的一个电路。
具体实施方式
在描述本发明完整的实施例之前，考虑图1的第一电路从教育学上讲是有用的。这样的目的是两方面的。首先，图1的电路为本发明一些(但是不是全部)实施例提供一个结构模块。第二，它有助于理解本发明实施例的一些电路原理。
图1是一个自偏置运算放大器的电路，并且是本申请的发明者所发明的序列号为09/547,748、申请日为2000年4月12日、作为美国专利6,278,323公布、标题为″A High Gain，Very Wide Common ModeRange，Self-Biased Operational Amplifier″(一个高增益、很宽共模范围、自偏置运算放大器)的美国专利申请的主题，并且被受让给本申请相同的受让人。图1的运算放大器可以被认为是一个跨导放大器，其中，响应于输入节点102和104处的一个差动电压，一个小信号电流被提供给一个负载。图1中的负载可以被采用作为与晶体管6B平行的晶体管5B的输出电阻。图1的运算放大器是自偏置，因为不需要外部偏置。
晶体管1A和1B是源极彼此相连的晶体管第一差动对的pMOSFET(p沟道金属氧化物半导体场效应晶体管)，而晶体管2A和2B源极彼此相连的第二差动对的nMOSFET。两个差动对彼此互补，因为它们包括具有互补载流子类型的晶体管，即，晶体管1A和1B是P载流子类型而晶体管2A和2B是n载流子类型。晶体管1A和2A的栅极被连接到输入节点102，而晶体管1B和2B的栅极被连接到输入节点104。
晶体管3发出偏置电流给差动对1A和1B。晶体管8A和8B包括一个电流镜。晶体管8A吸收来自晶体管1A和6A中的偏置电流，并且晶体管8B吸收来自晶体管1B和6B中的偏置电流。由晶体管3发出的偏置电流在幅度上相等被晶体管1A和1B吸收的偏置电流和。当节点102和104之间的差动电压为零时，晶体管8A和8B吸收相等的偏置电流。
同样地，晶体管7A和7B包括一个电流镜。晶体管7A发出偏置电流给晶体管2A和5A，而晶体管7B发出偏置电流给晶体管2B和5B。晶体管4吸收来自差动对2A和2B中的偏置电流。被晶体管4吸收的偏置电流在幅度上等于被晶体管2A和2B发出的偏置电流和。当节点102和104之间的差动电压为零时，晶体管7A和7B发出相等的偏置电流。
晶体管7A的栅极被连接到它的漏极，而且连接到晶体管3和7B的栅极。因为晶体管7A的栅极被连接到它的漏极，所以只要它的栅源电压VGS负于VTP(pMOSFET门限电压)则它在它的饱和区中被偏置。因此，在VTP的裕度之内，晶体管3和7B也在它们的饱和区中被偏置。同样地，晶体管8A的栅极被连接到它的漏极，而且还被连接到晶体管4和8B的栅极。因为晶体管8A的栅极被连接到它的漏极，所以只要它的栅源电压VGS比VTN(nMOSFET门限电压)正，则它在它的饱和区中被偏置。因此，在VTN的裕度之内，晶体管4和8B也在它们的饱和区中被偏置。
晶体管2B和5B被安排作为一个叠加共射共基放大器对(folded-cascode pair)。晶体管5B是一个pMOSFET，所以叠加共射共基放大器对2B和5B由具有互补载流子类型的晶体管组成。共射共基放大器晶体管5B提供阻抗转换。也就是说，节点112处的阻抗比节点106处的阻抗小很多。同样地，晶体管1B和6B被安排作为具有互补载流子类型的一个叠加共射共基放大器对，在此，节点114处的阻抗比节点106处的阻抗小许多。共射共基放大器晶体管5B和6B的使用提供一个高的输出阻抗，它帮助提供一个高的放大器增益，因为增益由输入跨导和输出阻抗的乘积来确定。
晶体管5A和2A，和晶体管6A和1A被安排作为具有互补载流子类型的叠加共射共基放大器对。晶体管5A的栅极与其漏极相连，而晶体管6A的栅极与其漏极相连，因此；晶体管5A和6A在它们的饱和区中被偏置。在同一电势上的晶体管5A和6A的栅极和漏极被连接到晶体管5B和6B的栅极，从而偏置晶体管5B和6B。
图1放大器的互补配置提供了一个非常宽的共模操作范围，原因如下。如果共模输入电压为低如此以致晶体管2A和2B位于切断状态，那么晶体管1A和1B将仍然在开启并且将继续放大。反过来，如果共模输入电压为高如此以致晶体管1A和1B位于切断状态，那么晶体管2A和2B将仍然在开启并且将继续放大。用这种方式，图1的放大器将提供在一个宽共模输入电压范围上的放大系数。
图1放大器的自偏置配置引起稳定各个偏压的负反馈环路。在处理参数或操作条件中的把偏压偏离它们标称值的那些变化导致偏压中的一个偏移使得自动修正。
此外，图1实施例的自偏置配置也有助于它的差动增益，现在逐步说明如下。假定输入节点102达到高(HIGH)而输入节点104达到低(LOW)。小信号电流由晶体管2A和1A分别从节点108和110被引出，并且小信号电流由晶体管2B和1B分别引入节点112和114。随着小信号电流被引入节点112和114，更多电流将被发到晶体管5B中，并且更少的电流将从晶体管6B中被吸收，结果，节点106将达到高(HIGH)。另外，因为小信号电流从节点108和110中被引出，所以这些节点达到低(LOW)。因为晶体管3和7B的栅极被连接到节点108，所以它们传导更强，从而引起节点106处的电压甚至达到更高。此外，因为晶体管4和8B的栅极被连接到节点110，这些晶体管传导更弱，从而也引起节点106处的电压仍然达到甚至更高。
现在考虑图2的电路，它是本发明的一个实施例。正如从图1和2的检查中是清楚的，图2的电路与图1电路具有许多相似性。因此，图2中的组件用与图1中它们相应组件相同的方式被标记。可是，注意图2中，晶体管5B和6B的栅极不被晶体管5A和6A的栅极偏置，而是图1是这种情况。而是在图2中，晶体管5B的栅极被放大器202的输出所偏置，并且晶体管6B的栅极被放大器204的输出所偏置。
放大器202和204为高增益、具有高输入阻抗的电压放大器(例如，运算放大器)，电压增益表示为av。放大器202使非倒相输入节点206连接到晶体管7B的栅极，并且使倒相输入节点208连接到节点112。放大器204使非倒相输入节点210连接到晶体管8B的栅极，并且使倒相输入节点212连接到节点114。在图2的实施例中，放大器202和204具有相同的增益av，虽然这对于其它实施例来说并不需要。
在图1的电路中，图2的电路具有包括晶体管1A和1B的第一差动对和包括晶体管2A和2B的第二差动对；晶体管1B和6B、2B和5B、1A和6A以及2A和5A的各个对每一个都被安排作为一个叠加共射共基放大器对。晶体管3把电流供给晶体管1A和1B的源极，而晶体管4吸收来自晶体管2A和2B的源极中的电流。晶体管7A、3和7B被自偏置，在此晶体管7A它的饱和区中被自偏置。同样地，晶体管8A、4和8B被自偏置，在此晶体管8A在它的饱和区中被自偏置。晶体管5A和6A在它们的饱和区中被自偏置。
图1电路关于自偏置优点的逐步说明以及它对高放大器增益的贡献对图2的电路继续体现，并将在描述图2时不被重复。可是，依靠放大器202和204，图2电路的放大器增益可以比图1的大许多。事实上，下面要说明：图2放大器增益是图1放大器增益的aV倍。也就是说，a表示图1放大器的小信号增益并且aB表示图2放大器的小信号增益，表达如下：
aB＝ava。(1)
首先考虑图1的电路。增益a由a＝gmrout(2)给出，在此gm是放大器跨导而rout是放大器小信号输出阻抗。放大器输出电阻等于：在晶体管6B为打开电路时节点106处的小信号输出阻抗平行于在晶体管5B为打开电路时节点106处的小信号输出阻抗的组合。前者和后者的输出电阻分别地表示为rout5和rout6，放大器输出电阻可以被表示成
rout＝rout5||rout6(3)
输出电阻rout5的一个近似表达式可以如下被导出。在看入放大器的这个方向上，让vout表示输出节点106处的小信号输出电压，并且让iout表示节点106处的小信号电流。让Vs5表示晶体管5B源极(节点112)处的小信号电压，让rds5表示晶体管5B的漏源电阻，并且让gm5表示晶体管5B的跨导。做出一个近似，自偏置性质在晶体管5B栅极处提供了一个几乎恒定偏压，晶体管5B的小信号栅源电压等于负Vs5。用vs5代替晶体管5B小信号栅源电压的晶体管5B的低频小信号等效电路产生
i out = - g m 5 v s 5 + v out - v s 5 r ds 5 . - - - ( 4 )
让rds2表示晶体管2B的漏源电阻。因为晶体管7B可以被近似为一个恒流源，所以通过晶体管2B的小信号电流等于iout。利用此近似以及晶体管2B的源电压为零的这样一个近似，并且注意节点104处的电压被保持恒定以便计算输出电阻，晶体管2B的低频小信号等效电路产生
i out = v s 5 r ds 2 . - - - ( 5 )
同时为vout解方程式(4)和(5)，产生
v out = v s 5 r ds 2 ( r ds 5 + r ds 2 + g m 5 r ds 5 r ds 2 ) . - - - ( 6 )
输出电阻rout5为
rout5＝vout/iout.                           (7)
把由方程式(5)为iout给出的表达式和由方程式(6)为vout给出的表达式代替方程式(7)产生
rout5＝rds5+rds2+gm5rds5rds2≈gm5rds5rds2.  (8)
对于rout6的一个类似的解析给出：
rout6≈gm6rds6rds1，                        (9)
在此，gm6和rds6分别是晶体管6B的跨导和漏源电阻，而rds1是晶体管1B的漏源电阻。
现在考虑图2的运算放大器。由于在1和2之间的相似性，图1和图2的放大器具有本质上相同的跨导，因此图2的方程式(2)现在变成
aB＝gmrout，                                (10)
在此，方程式(10)中的rout现在是图2放大器的输出电阻。再一次，将为图2的放大器保留方程式(3)，其中，现在rout5和rout6分别是当晶体管6B和5B为打开电路时图2放大器的输出电阻。
因此，放大器增益按照rout5和rout6放大，并且通过说明图2放大器的rout5和rout6每个都分别是图1放大器的rout5和rout6的av倍来执行方程式(1)。这很容易执行，注意图2中晶体管5B的栅源电压Vg5现在通过
vgs5＝-avvs5-vs5＝-vs5(1+av).                (11)
来给出。
把方程式(11)应用于晶体管5B的低频小信号电路产生方程式(12)等同于方程式(4)一如果方程式(4)中的gm5用gm5(1+av)替换的话。因此，图2放大器的rout5和rout6通过rout5≈gm5(1+av)rds5rds2≈gm5avrds5rds2(13)
和
rout6≈gm6avrds6rds1，               (14)
被分别给出，并且方程式(1)因此执行。
在一个实施例中，放大器202和204每一个都在结构上等价于图1的自偏置运算放大器，因此，方程式(1)变成
aB＝a2                               (15)
也就是说，放大器202和204等于图1的自偏置运算放大器，则图2的运算放大器增益为图1中增益的平方。此外，放大器202和204等于图1的自偏置运算放大器，则图2的运算放大器被完全自偏置。
图1放大器的模拟结果获得一个91.8dB的增益，而图2放大器的仿真结果，由于放大器202和204等于图1的，则获得一个181.7dB的，适合方程式(15)。
除了达到很高的增益，图2的放大器还具有一个非常宽的共模操作范围。这从按照与参考图1所描述的大致相同的方式来在图2中放大器互补结构中执行。
不偏离如下所要求的本发明的范围可以对所述实施例进行各种修改。

Claims (34)

1.一种放大器，包括：
包括第一和第二晶体管的第一差动对；
第一共射共基放大器晶体管，耦合到第一差动对的第一晶体管以便形成一个叠加共射共基放大器对；
包括第一和第二晶体管的第一电流镜，用来分别地吸收来自第一差动对的第一和第二晶体管中的电流，其中，第一电流镜的第一晶体管被耦合来吸收来自第一共射共基放大器晶体管中的电流；和
第一放大器，具有：一个倒相输入节点，耦合到第一差动对的第一晶体管；一个非倒相输入节点，耦合到第一电流镜的第一晶体管；和一个输出节点，耦合来控制第一共射共基放大器晶体管中的电流。
2.如权利要求1所述的放大器，其中，第一电流镜的第二晶体管被耦合来在饱和时被偏置，并且被耦合来在一个偏压处偏置第一电流镜的第一晶体管和第一放大器的非倒相输入节点。
3.如权利要求1所述的放大器，还包括：
包括第一和第二晶体管的第二差动对；
第二共射共基放大器晶体管，耦合到第二差动对的第一晶体管以便形成一个叠加共射共基放大器对；
包括第一和第二晶体管的第二电流镜，用来分别地把电流供给第二差动对的第一和第二晶体管，其中，第二电流镜的第一晶体管被耦合来把电流供给第二共射共基放大器晶体管；和
第二放大器，具有：一个倒相输入节点，耦合到第二差动对的第一晶体管；一个非倒相输入节点，耦合到第二电流镜的第一晶体管；和一个输出节点，耦合来控制第二共射共基放大器晶体管中的电流。
4.如权利要求3所述的放大器，还包括：
具有一个电压的第一节点，其中，被第一差动对的第一晶体管和第一共射共基放大器晶体管供给第一节点的电流和等于被第一电流镜的第一晶体管从第一节点中吸收的电流，其中，第一放大器的倒相输入节点响应于第一节点的电压；和
具有一个电压的第二节点，其中，被第二差动对的第一晶体管和第二共射共基放大器晶体管从第二节点中吸收的电流和大体上等于被第二电流镜的第一晶体管供给第二节点的电流，其中，第二放大器的倒相输入节点响应于第二节点的电压；其中，
第一电流镜的第二晶体管被耦合来在饱和时被偏置，并且被耦合来在第一偏压处偏置第一电流镜的第一晶体管和第一放大器的非倒相输入节点；和
第二电流镜的第二晶体管被耦合来在饱和时被偏置，并且被耦合来在第二偏压处偏置第二电流镜的第一晶体管和第二放大器的非倒相输入节点。
5.如权利要求4所述的放大器，还包括：
第一偏置晶体管，用来提供偏置电流给第一差动对的第一和第二晶体管，其中，第二电流镜的第二晶体管被耦合来偏置第一偏置晶体管；和
第二偏置晶体管，用来吸收来自第二差动对的第一和第二晶体管中的偏置电流，其中，第一电流镜的第二晶体管被耦合来偏置第二偏置晶体管。
6.如权利要求5所述的放大器，还包括：
第三共射共基放大器晶体管，耦合到第一差动对的第二晶体管以便形成一个叠加共射共基放大器对；和
第四共射共基放大器晶体管，耦合到第二差动对的第二晶体管以便形成一个叠加共射共基放大器对；
其中，第三和第四共射共基放大器晶体管被耦合来在饱和时被偏置。
7.一个运算放大器，提供一个输出电压作为第一和第二输入电压差值的放大输出，所述运算放大器包括：
在第一输入电压处的第一输入节点；
在第二输入电压处的第二输入节点；
在输出电压处的一个输出节点；
包括第一和第二晶体管的第一差动对；
第一共射共基放大器晶体管，耦合到第一差动对的第一晶体管以便形成一个叠加共射共基放大器对；
包括第一和第二晶体管的第二差动对；其中第一和第二差动对的第一晶体管被耦合到第一输入节点以响应第一输入电压，并且第一和第二差动对的第二晶体管被耦合到第二输入节点以响应第二输入电压；
第二共射共基放大器晶体管，耦合到第二差动对的第一晶体管以便形成一个叠加共射共基放大器对；
包括第一和第二晶体管的第一电流镜，用来分别地吸收来自第一差动对的第一和第二晶体管中的电流，其中，第一电流镜的第一晶体管被耦合来吸收来自第一共射共基放大器晶体管中的电流；
包括第一和第二晶体管的第二电流镜，用来分别地把电流供给第二差动对的第一和第二晶体管，其中，第二电流镜的第一晶体管被耦合来把电流供给第二共射共基放大器晶体管；
第一运算放大器，具有一个倒相输入节点，耦合到第一差动对的第一晶体管；具有一个非倒相输入，耦合到第一电流镜的第一晶体管；并且具有一个输出节点，耦合来控制第一共射共基放大器晶体管中的电流；和
第二运算放大器，具有一个倒相输入节点，耦合到第二差动对的第一晶体管；具有一个非倒相输入，耦合到第二电流镜的第一晶体管；并且具有一个输出节点，耦合来控制第二共射共基放大器晶体管中的电流；
其中，第一和第二共射共基放大器晶体管被耦合到输出节点以提供输出电压。
8.如权利要求7所述的运算放大器，其中：
第一差动对的第一和第二晶体管、第二共射共基放大器晶体管以及第二电流镜的第一和第二晶体管是pFET；和
第二差动对的第一和第二晶体管、第一共射共基放大器晶体管以及第一电流镜的第一和第二晶体管为nFET。
9.如权利要求7所述的放大器，还包括：
第一偏置晶体管，把偏置电流供给第一差动对的第一和第二晶体管；
第二偏置晶体管，用来吸收来自第二差动对的第一和第二晶体管中的偏置电流；
第三共射共基放大器晶体管，耦合到第一差动对的第二晶体管以便形成一个叠加共射共基放大器对；和
第四共射共基放大器晶体管，耦合到第二差动对的第二晶体管以便形成一个叠加共射共基放大器对。
10.如权利要求9所述的运算放大器，其中：
第一差动对的第一和第二晶体管、第二共射共基放大器晶体管、第二电流镜的第一和第二晶体管、第一偏置晶体管以及第四共射共基放大器晶体管是pFET；和
第二差动对的第一和第二晶体管、第一共射共基放大器晶体管、第一电流镜的第一和第二晶体管、第二偏置晶体管以及第三共射共基放大器晶体管为nFET。
11.如权利要求9所述的运算放大器，其中：
第一和第二电流镜的第二晶体管以及第三和第四共射共基放大器晶体管被耦合以处于饱和；
第一电流镜的第二晶体管被耦合来偏置第二偏置晶体管、第一电流镜的第一晶体管以及第一运算放大器的非倒相输入节点；和
第二电流镜的第二晶体管被耦合来偏置第一偏置晶体管、第二电流镜的第一晶体管以及第二运算放大器的非倒相输入节点。
12.如权利要求11所述的运算放大器，还包括：
具有一个电压的第一节点，其中，被第一差动对的第一晶体管和第一共射共基放大器晶体管供给第一节点的电流和等于被第一电流镜的第一晶体管从第一节点中吸收的电流，其中，第一放大器的倒相输入节点响应于第一节点的电压；和
具有一个电压的第二节点，其中，被第二差动对的第一晶体管和第二共射共基放大器晶体管从第二节点中吸收的电流和大体上等于被第二电流镜的第一晶体管供给第二节点的电流，其中，第二放大器的倒相输入节点响应于第二节点的电压；
13.一种运算放大器，包括：
包括第一载流子类型的第一和第二单极晶体管的第一差动对，每一个单极晶体管具有一个漏极、一个栅极以及一个源极；
与第一载流子类型互补的第二载流子类型的第一共射共基放大器单极晶体管，具有一个栅极，具有一个漏极，并且具有一个连接到第一差动对的第一晶体管漏极上的源极；
第一电流镜，包括第二载流子类型的第一和第二单极晶体管，每一个单极晶体管具有一个栅极、一个漏极以及一个源极，其中，第一电流镜的第二晶体管的漏极被连接到它的栅极、被连接到第一差动对的第二晶体管的漏极以及被连接到第一电流镜的第一晶体管的栅极，并且在其中，第一电流镜的第一晶体管的漏极被连接到第一差动对的第一晶体管的漏极；和
第一运算放大器，具有一个倒相输入节点，连接到第一共射共基放大器晶体管的源极；具有一个非倒相输入节点，连接到第一电流镜的第一晶体管的栅极；并且具有一个输出节点，连接到第一共射共基放大器晶体管的栅极。
14.如权利要求13所述的运算放大器，还包括：
包括第二载流子类型的第一和第二单极晶体管的第二差动对，每一个单极晶体管具有一个漏极、一个栅极以及一个源极；
第一载流子类型的第二共射共基放大器单极晶体管，具有一个栅极、具有一个漏极、并且具有连接到第二差动对的第一晶体管漏极上的一个源极；
第二电流镜，包括第一载流子类型的第一和第二单极晶体管，每一个单极晶体管具有一个栅极、一个漏极和一个源极，其中，第二电流镜的第二晶体管的漏极被连接到它的栅极、被连接到第二差动对的第二晶体管的漏极以及被连接到第二电流镜的第一晶体管的栅极，并且在其中，第二电流镜的第一晶体管的漏极被连接到第二差动对的第一晶体管的漏极；和
第二运算放大器，具有一个倒相输入节点，连接到第二共射共基放大器晶体管的源极；具有一个非倒相输入节点，连接到第二电流镜的第一晶体管的栅极；并且具有一个输出节点，连接到第二共射共基放大器晶体管的栅极。
15.如权利要求14所述的运算放大器，还包括：
第一载流子类型的第一偏置单极晶体管，具有连接到第一差动对的第一和第二晶体管源极上的一个漏极，并且具有连接到第二电流镜的第二晶体管栅极上的一个栅极；
第二载流子类型的第二偏置单极晶体管，具有连接到第二差动对的第一和第二晶体管源极上的一个漏极，并且具有连接到第一电流镜的第二晶体管栅极上的一个栅极；
第二载流子类型的第三共射共基放大器单极晶体管，具有连接到第一电流镜的第二晶体管漏极上的一个源极，具有栅极，并且具有连接到它的栅极上的一个漏极；和
第一载流子类型的第四共射共基放大器单极晶体管，具有连接到第二电流镜的第二晶体管漏极上的一个源极，具有连接到第三共射共基放大器晶体管栅极上的一个栅极，并且具有连接到它的栅极上的一个漏极。
16.如权利要求15所述的运算放大器，还包括：
第一输入节点，连接到第一和第二差动对的第一晶体管的栅极；
第二输入节点，连接到第一和第二差动对的第二晶体管的栅极；和
一个输出节点，连接到第一和第二共射共基放大器晶体管的漏极。
17.一种放大器，包括：
包括第一和第二晶体管的第一差动对；
第一共射共基放大器晶体管，耦合到第一差动对的第一晶体管以便形成一个叠加共射共基放大器对，第一共射共基放大器晶体管具有一个栅极；
包括第一和第二晶体管的第一电流镜，用来分别地吸收来自第一差动对的第一和第二晶体管中的电流，其中，第一电流镜的第一晶体管被耦合来吸收来自第一共射共基放大器晶体管中的电流；和
第一放大器，具有：一个倒相输入节点，耦合到第一差动对的第一晶体管；一个非倒相输入节点，耦合到第一电流镜的第一晶体管；和一个输出节点，连接到第一共射共基放大器晶体管的栅极。
18.如权利要求17所述的放大器，其中，第一电流镜的第二晶体管被耦合来在饱和时被偏置，并且被耦合来在一个偏压处偏置第一电流镜的第一晶体管和第一放大器的非倒相输入节点。
19.如权利要求17所述的放大器，还包括：
包括第一和第二晶体管的第二差动对；
第二共射共基放大器晶体管，耦合到第二差动对的第一晶体管以便形成一个叠加共射共基放大器对，第二共射共基放大器晶体管具有一个栅极；
包括第一和第二晶体管的第二电流镜，用来分别地把电流供给第二差动对的第一和第二晶体管，其中，第二电流镜的第一晶体管被耦合来把电流供给第二共射共基放大器晶体管；和
第二放大器，具有：一个倒相输入节点，耦合到第二差动对的第一晶体管；一个非倒相输入节点，耦合到第二电流镜的第一晶体管；和一个输出节点，连接到第二共射共基放大器晶体管的栅极。
20.如权利要求19所述的放大器，还包括：
第一节点，其中，被第一差动对的第一晶体管和第一共射共基放大器晶体管供给第一节点的电流和等于被第一电流镜的第一晶体管从第一节点中吸收的电流，其中，第一放大器的倒相输入节点被连接到第一节点；和
第二节点，其中，被第二差动对的第一晶体管和第二共射共基放大器晶体管从第二节点中吸收的电流和大体上等于被第二电流镜的第一晶体管供给第二节点的电流，其中，第二放大器的倒相输入节点被连接到第二节点；其中，
第一电流镜的第二晶体管被耦合来在饱和时被偏置，并且被耦合来在第一偏压处偏置第一电流镜的第一晶体管和第一放大器的非倒相输入节点；和
第二电流镜的第二晶体管被耦合来在饱和时被偏置，并且被耦合来在第二偏压处偏置第二电流镜的第一晶体管和第二放大器的非倒相输入节点。
21.如权利要求20所述的放大器，还包括：
第一偏置晶体管，用来提供偏置电流给第一差动对的第一和第二晶体管，其中，第二电流镜的第二晶体管被耦合来偏置第一偏置晶体管；和
第二偏置晶体管，用来吸收来自第二差动对的第一和第二晶体管中的偏置电流，其中，第一电流镜的第二晶体管被耦合来偏置第二偏置晶体管。
22.如权利要求21所述的放大器，还包括：
第三共射共基放大器晶体管，耦合到第一差动对的第二晶体管以便形成一个叠加共射共基放大器对；和
第四共射共基放大器晶体管，耦合到第二差动对的第二晶体管以便形成一个叠加共射共基放大器对；
其中，第三和第四共射共基放大器晶体管被耦合来在饱和时被偏置。
23.一个运算放大器，提供一个输出电压作为第一和第二输入电压差值的放大输出，所述运算放大器包括：
在第一输入电压处的第一输入节点；
在第二输入电压处的第二输入节点；
在运算放大器的输出电压处的一个输出节点；
第一pFET，包括一个源极、一个漏极和一个栅极，栅极耦合到第一输入节点来响应第一输入电压；
第一nFET，包括一个栅极和一个漏极，漏极耦合到第一pFET的漏极以便吸收来自第一pFET中的电流；
第二nFET，包括一个源极、一个漏极和一个栅极，栅极耦合到第二输入节点来响应第二输入电压；
第二pFET，包括一个栅极和一个漏极，漏极耦合到第二nFET的漏极来把电流供给第二nFET，其中，第二pFET的栅极和漏极被彼此相连以便大体上具有相同的电压；
第三pFET，包括一个栅极和一个漏极，漏极耦合到第一pFET的源极以便把电流供给第一pFET，其中，第三pFET和第二pFET的栅极被彼此相连以便大体上具有相同的电压；
第三nFET，包括一个源极、一个漏极和一个栅极，栅极耦合到第一输入节点来响应第一输入电压；
第四pFET，包括一个栅极，其中，第四pFET和第二pFET的栅极被彼此相连以便大体上具有相同的电压；并且包括一个漏极，该漏极耦合到第三nFET的漏极来把电流供给第三nFET；
第五pFET，包括耦合到第二输入节点来响应第二输入电压的一个栅极，耦合到第三pFET的漏极来吸收来自第三pFET中的电流的一个源极，以及一个漏极；
第四nFET，包括一个栅极和一个漏极，其中，第四nFET的栅极和漏极被彼此相连以便大体上具有相同的电压，其中，第四nFET和第一nFET的栅极被彼此相连以便大体上具有相同的电压，并且第四nFET的漏极被耦合到第五pFET的漏极以便吸收来自第五pFET中的电流；
第五nFET，包括一个栅极，其中，第五nFET和第四nFET的栅极被彼此相连以便大体上具有相同的电压；并且包括耦合到第二nFET和第三nFET的源极的一个漏极，用来吸收来自第二nFET和第三nFET中的电流；
第六pFET，包括耦合到第二pFET漏极以便吸收来自第二pFET的电流的一个源极，一个栅极和一个漏极，其中，第六pFET的栅极和漏极被彼此相连以便大体上具有相同的电压；
第六nFET，包括一个栅极和一个漏极，它们彼此相连以便具有大体上相同的电压，其中，第六nFET和第六pFET的栅极被彼此相连以便大体上具有相同的电压，并且包括一个漏极，该漏极耦合到第六pFET漏极以便吸收来自第六pFET中的电流；和一个源极，该源极耦合到第四nFET的漏极以便把电流供给第四nFET；
第七pFET，包括一个源极，该源极耦合到第四pFET的漏极以便吸收来自第四pFET中的电流；包括一个栅极；并且包括耦合到运算放大器的输出节点上的一个漏极；
第七nFET，包括一个栅极；包括一个漏极，该漏极耦合到第七pFET的漏极来吸收来自第七pFET中的电流；和一个源极，该源极耦合到第一nFET的漏极来把电流供给第一nFET；
第一放大器，包括响应于第一nFET栅极电压的一个非倒相输入节点；包括响应于第七nFET源极电压的一个倒相输入节点；并且包括一个输出节点以使第七nFET栅极电压响应于第一放大器的输出节点电压；和
第二放大器，包括响应于第四pFET栅极电压的一个非倒相输入节点；包括响应于第七pFET源极电压的一个倒相输入节点；并且包括一个输出节点以使第七pFET栅极电压响应于第二放大器的输出节点电压。
24.一个放大器，包括：
包括第一和第二pMOSFET的第一差动对；
第一共射共基放大器nMOSFET，耦合到第一差动对的第一pMOSFET以便形成一个叠加共射共基放大器对，该第一共射共基放大器nMOSFET有一个栅极；
包括第一和第二nMOSFET的第一电流镜，用来分别地吸收来自第一差动对的第一和第二pMOSFET中的电流，其中，第一电流镜的第二nMOSFET有一个栅极和一个漏极，该栅极和漏极相互耦合在一起用于自偏置，其中，第一电流镜的第一nMOSFET有一个栅极和一个漏极，该栅极耦合第一电流镜的第二nMOSFET的栅极用于自偏置，该漏极耦合第一共射共基放大器nMOSFET用于吸收电流；和
第一放大器，提供从第一电流镜的第一nMOSFET的漏极到第一共射共基放大器nMOSFET的栅极的负反馈。
25.如权利要求24所述的放大器，还包括：
包括第一和第二nMOSFET的第二差动对；
第一共射共基放大器pMOSFET，耦合到第二差动对的第一nMOSFET以便形成一个叠加共射共基放大器对；
包括第一和第二pMOSFET的第二电流镜，用来分别地把电流供给第二差动对的第一和第二nMOSFET，其中，第二电流镜的第二pMOSFET有一个栅极和一个漏极，该栅极和漏极相互耦合用于自偏置，其中，第二电流镜的第一pMOSFET有一个栅极和一个漏极，该栅极与第二电流镜的第二pMOSFET的栅极耦合用于自偏置，该漏极与第一共射共基放大器pMOSFET耦合用于供给电流；和
第二放大器，提供从第二电流镜的第一pMOSFET的漏极到第一共射共基放大器pMOSFET的栅极的负反馈。
26.如权利要求25所述的放大器，还包括：
偏置pMOSFET，用来提供偏置电流给第一差动对的第一和第二pMOSFET，该偏置pMOSFET具有一个栅极，该栅极与第二电流镜的第二pMOSFET的栅极耦合用于自偏置；和
偏置nMOSFET，用来吸收来自第二差动对的第一和第二nMOSFET中的偏置电流，该偏置nMOSFET有一个栅极，该栅极与第一电流镜的第二nMOSFET的栅极耦合用于自偏置。
27.如权利要求26所述的放大器，还包括：
第二共射共基放大器nMOSFET，耦合到第一差动对的第二pMOSFET以便形成一个叠加共射共基放大器对，第二共射共基放大器nMOSFET有一个栅极和一个漏极，该栅极与该漏极相互耦合用于自偏置；和
第二共射共基放大器pMOSFET，耦合到第二差动对的第二nMOSFET以便形成一个叠加共射共基放大器对，第二共射共基放大器pMOSFET有一个栅极和一个漏极，该栅极与该漏极相互耦合以及与第二共射共基放大器nMOSFET的栅极相耦合用于自偏置。
28.一个放大器，包括：
包括第一和第二pMOSFET的第一差动对；
第一共射共基放大器nMOSFET，耦合到第一差动对的第一pMOSFET以便形成一个叠加共射共基放大器对，第一共射共基放大器nMOSFET有一个栅极；
包括第一和第二nMOSFET的第一电流镜，用来分别地吸收来自第一差动对的第一和第二pMOSFET中的电流，其中，该第一电流镜的第二nMOSFET有相互连接的一个栅极和一个漏极，其中，第一电流镜的第一nMOSFET有一个栅极和一个漏极，该栅极连接第一电流镜的第二nMOSFET的栅极，该漏极耦合第一共射共基放大器nMOSFET用于吸收电流；和
第一放大器，提供从第一电流镜的第一nMOSFET的漏极到第一共射共基放大器nMOSFET的栅极的负反馈。
29.如权利要求28所述的放大器，还包括：
包括第一和第二nMOSFET的第二差动对；
第一共射共基放大器pMOSFET，耦合到第二差动对的第一nMOSFET以便形成一个叠加共射共基放大器对；
包括第一和第二pMOSFET的第二电流镜，用来分别地把电流供给第二差动对的第一和第二nMOSFET，其中，第二电流镜的第二pMOSFET有相互连接的一个栅极和一个漏极，其中，第二电流镜的第一pMOSFET有一个栅极和一个漏极，该栅极连接第二电流镜的第二pMOSFET的栅极，该漏极与第一共射共基放大器pMOSFET耦合用于供给电流；和
第二放大器，提供从第二电流镜的第一pMOSFET的漏极到第一共射共基放大器pMOSFET的栅极的负反馈。
30.如权利要求29所述的放大器，还包括：
偏置pMOSFET，用来提供偏置电流给第一差动对的第一和第二pMOSFET，该偏置pMOSFET具有一个栅极，该栅极连接第二电流镜的第二pMOSFET的栅极；和
偏置nMOSFET，用来吸收来自第二差动对的第一和第二nMOSFET中的偏置电流，该偏置nMOSFET有一个栅极，该栅极连接第一电流镜的第二nMOSFET的栅极。
31.如权利要求30所述的放大器，还包括：
第二共射共基放大器nMOSFET，耦合到第一差动对的第二pMOSFET以便形成一个叠加共射共基放大器对，该第二共射共基放大器nMOSFET有相互连接的一个栅极和一个漏极；和
第二共射共基放大器pMOSFET，耦合到第二差动对的第二nMOSFET以便形成一个叠加共射共基放大器对，第二共射共基放大器pMOSFET有一个栅极和一个漏极，该栅极与该漏极相互连接以及与第二共射共基放大器nMOSFET的栅极相连接。
32.一个放大器，包括：
包括第一载流子类型的第一和第二单极晶体管的第一差动对，每一个单极晶体管具有一个漏极、一个栅极以及一个源极；
与第一载流子类型互补的第二载流子类型的第一共射共基放大器单极晶体管，具有一个栅极，具有一个漏极，并且具有一个连接到第一差动对的第一晶体管漏极上的源极；
包括第二载流子类型的第一和第二单极晶体管的第一电流镜，每一个单极晶体管具有一个栅极，一个漏极和一个源极，其中，第一电流镜的第二晶体管的漏极连接它的栅极、连接第一差动对的第二晶体管的漏极、和连接第一电流镜的第一晶体管的栅极，并且其中第一电流镜的第一晶体管的漏极连接第一差动对的第一晶体管的漏极；和
第一放大器，提供从第一共射共基放大器单极晶体管的源极到第一共射共基放大器晶体管的栅极的负反馈。
33.如权利要求32所述的放大器，还包括：
包括第二载流子类型的第一和第二单极晶体管的第二差动对，每一个单极晶体管具有一个漏极、一个栅极以及一个源极；
第一载流子类型的第二共射共基放大器单极晶体管，具有一个栅极、具有一个漏极、并且具有连接到第二差动对的第一晶体管漏极上的一个源极；
第二电流镜，包括第一载流子类型的第一和第二单极晶体管，每一个单极晶体管具有一个栅极、一个漏极和一个源极，其中，第二电流镜的第二晶体管的漏极被连接到它的栅极、被连接到第二差动对的第二晶体管的漏极以及被连接到第二电流镜的第一晶体管的栅极，其中第二电流镜的第一晶体管的漏极连接第二差动对的第一晶体管的漏极；和
第二放大器，提供从第二共射共基放大器晶体管的源极到第二共射共基放大器晶体管的栅极的负反馈。
34.如权利要求33所述的放大器，还包括：
第一载流子类型的第一偏置单极晶体管，具有一个漏极和一个栅极，该漏极连接第一差动对的第一和第二晶体管的源极，该栅极连接第二电流镜的第二晶体管的栅极；
第二载流子类型的第二偏置单极晶体管，具有一个漏极和一个栅极，该漏极连接第二差动对的第一和第二晶体管的源极，该栅极连接第一电流镜的第二晶体管的栅极；
第二载流子类型的第三共射共基放大器单极晶体管，具有连接到第一电流镜的第二晶体管的漏极的一个源极，具有一个栅极和具有连接它的栅极的一个漏极；和
第一载流子类型的第四共射共基放大器单极晶体管，具有一个源极、一个栅极和一个漏极，该源极连接第二电流镜的第二晶体管的漏极，该栅极连接第三共射共基放大器晶体管的栅极，并且该漏极连接它的栅极。
CN01811058.4A 2000-04-12 2001-03-29 一个放大的高增益、很宽共模范围、自偏置运算放大器 Expired - Fee Related CN1295866C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/547,780 US6469579B2 (en) 2000-04-12 2000-04-12 Boosted high gain, very wide common mode range, self-biased operational amplifier
US09/547,780 2000-04-12

Publications (2)

Publication Number Publication Date
CN1436399A CN1436399A (zh) 2003-08-13
CN1295866C true CN1295866C (zh) 2007-01-17

Family

ID=24186093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01811058.4A Expired - Fee Related CN1295866C (zh) 2000-04-12 2001-03-29 一个放大的高增益、很宽共模范围、自偏置运算放大器

Country Status (7)

Country Link
US (1) US6469579B2 (zh)
EP (1) EP1279223B1 (zh)
CN (1) CN1295866C (zh)
AT (1) ATE403267T1 (zh)
AU (1) AU2001253053A1 (zh)
DE (1) DE60135105D1 (zh)
WO (1) WO2001080422A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525608B2 (en) 2001-03-27 2003-02-25 Intel Corporation High gain, high bandwidth, fully differential amplifier
US6590980B1 (en) * 2001-09-24 2003-07-08 Micrel, Incorporated Low voltage, low power operational amplifier with rail to rail output
WO2003099007A1 (en) * 2002-05-24 2003-12-04 Sicor Inc. Aqueous fludarabine phosphate composition
US6566926B1 (en) * 2002-06-25 2003-05-20 Intel Corporation Hysteretic self-biased amplifier
US6924701B1 (en) 2002-09-03 2005-08-02 Ikanos Communications, Inc. Method and apparatus for compensating an amplifier
KR100485796B1 (ko) * 2003-01-23 2005-04-28 삼성전자주식회사 부스팅 회로
US6774721B1 (en) * 2003-03-07 2004-08-10 Quake Technologies, Inc. High speed logic circuits
US6822513B1 (en) 2003-05-28 2004-11-23 Ami Semiconductor, Inc. Symmetric and complementary differential amplifier
US6924702B2 (en) * 2003-06-17 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low supply voltage and self-biased high speed receiver
US7958163B2 (en) * 2003-08-05 2011-06-07 Intraware, Inc. System and method for bulk transfer of digital goods
CN100449447C (zh) * 2003-12-24 2009-01-07 上海贝岭股份有限公司 电流源的单电流偏置电路
US6930550B1 (en) 2004-04-26 2005-08-16 Pericom Semiconductor Corp. Self-biasing differential buffer with transmission-gate bias generator
US7349681B2 (en) * 2004-07-13 2008-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Self-biased high-speed receiver
KR100564630B1 (ko) * 2004-08-06 2006-03-29 삼성전자주식회사 디지털 입력 신호의 변화에 무관하게 고정적인 오프셋을가지는 아날로그 신호를 출력하는 ｄ／ａ 컨버터
US7151412B2 (en) * 2004-08-30 2006-12-19 Bae Systems Information And Electronic Systems Integration Inc. Sliding cascode circuit
JP4502207B2 (ja) * 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
JP5139963B2 (ja) * 2008-12-15 2013-02-06 ルネサスエレクトロニクス株式会社 差動増幅器
CN101510762B (zh) * 2009-03-12 2011-07-20 上海交通大学 低电源电压全差动轨对轨放大电路
US10498300B2 (en) * 2017-07-17 2019-12-03 Power Integrations, Inc. Voltage-to-current transconductance operational amplifier with adaptive biasing
RU2668968C1 (ru) * 2017-11-09 2018-10-05 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Быстродействующий дифференциальный операционный усилитель для работы при низких температурах
US10439571B1 (en) * 2018-03-29 2019-10-08 Texas Instruments Incorporated Circuit with wide range input common mode voltage operation
KR20220072030A (ko) * 2020-11-23 2022-06-02 삼성전자주식회사 증폭기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284959A (en) 1979-11-13 1981-08-18 Rca Corporation Folded-cascode amplifier arrangement with cascode load means
US4958133A (en) 1989-11-13 1990-09-18 Intel Corporation CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range
US5442318A (en) * 1993-10-15 1995-08-15 Hewlett Packard Corporation Gain enhancement technique for operational amplifiers
GB9425714D0 (en) * 1994-12-20 1995-02-22 Philips Electronics Uk Ltd An amplifying circuit
US5748040A (en) * 1995-07-17 1998-05-05 Crystal Semiconductor Corporation Fully differential high gain cascode amplifier
US5789981A (en) * 1996-04-26 1998-08-04 Analog Devices, Inc. High-gain operational transconductance amplifier offering improved bandwidth
JPH11510672A (ja) * 1996-05-22 1999-09-14 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 能動ブートストラップ式利得向上技術を適用した増幅器
US6064267A (en) * 1998-10-05 2000-05-16 Globespan, Inc. Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US6150883A (en) * 1999-07-22 2000-11-21 Burr-Brown Corporation Rail-to-rail input/output operational amplifier and method

Also Published As

Publication number Publication date
WO2001080422A2 (en) 2001-10-25
CN1436399A (zh) 2003-08-13
WO2001080422A3 (en) 2002-02-28
DE60135105D1 (de) 2008-09-11
US6469579B2 (en) 2002-10-22
ATE403267T1 (de) 2008-08-15
EP1279223B1 (en) 2008-07-30
AU2001253053A1 (en) 2001-10-30
US20020050859A1 (en) 2002-05-02
EP1279223A2 (en) 2003-01-29

Similar Documents

Publication Publication Date Title
CN1295866C (zh) 一个放大的高增益、很宽共模范围、自偏置运算放大器
KR101333421B1 (ko) 저전압 저전력 ａ/ｂ급 출력단
JP3152922B2 (ja) 電流ミラー回路
JP3875392B2 (ja) 演算増幅器
US6275075B1 (en) Current comparator
US7495510B2 (en) Current source circuit and differential amplifier
CN1719722A (zh) 自偏置差分放大器
JP2008288900A (ja) 差動増幅器
US7408410B2 (en) Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier
US20020171486A1 (en) High gain, high bandwidth, fully differential amplifier
US6278323B1 (en) High gain, very wide common mode range, self-biased operational amplifier
US6822513B1 (en) Symmetric and complementary differential amplifier
Ramirez-Angulo et al. Compact implementation of high-performance CMOS current mirror
JP2586171B2 (ja) 演算増幅器
JPH1065459A (ja) 電流−電圧変換回路
Masoom et al. A 1.5-V, constant-gm, rail-to-rail input stage operational amplifier
JPH08256026A (ja) 差動増幅器
CN114598269A (zh) 共源共栅结构、输出结构、放大器与驱动电路
US7265621B1 (en) Fully differential operational amplifier with fast settling time
Meaamar et al. Low-Voltage, High-Performance Current Mirror Circuit Techniques
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
US6583670B2 (en) CMOS current amplifier
TWI758155B (zh) 用於降低放大器雜訊的電路和負阻抗電路
US7852157B2 (en) Differential amplifier
JP6000884B2 (ja) 演算増幅回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070117

Termination date: 20180329