JP5139963B2

JP5139963B2 - 差動増幅器

Info

Publication number: JP5139963B2
Application number: JP2008317769A
Authority: JP
Inventors: 直大松井
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-12-15
Filing date: 2008-12-15
Publication date: 2013-02-06
Anticipated expiration: 2028-12-15
Also published as: US7898328B2; US20100148868A1; JP2010141753A

Description

本発明は、差動増幅器に関し、特にリミッタ動作を行い、且つ高周波、広帯域動作を必要とする差動増幅器に関する。

近年、半導体装置の製造に関する微細加工技術の向上により、CMOSトランジスタがギガヘルツの周波数帯を使用するRF回路にも適用されるようになっており、高い周波数帯の信号を扱うRFの回路とベースバンドの帯域の信号を扱う回路とをワンチップにすることが可能となってきている。

図１０は、数ギガヘルツの周波数帯を使用する無線通信を行う端末の送受信システムの構成を示している。なお、図では送信側の回路および受信側の回路に設けられているそれぞれ信号線は１本であるが、それぞれの信号線のいずれかが２本であって、その２本の信号線を流れる信号は差動信号という場合もある。ここで、例えば受信の動作を例にとると、アンテナ１００１は送信端末側から送信された信号を受信する。受信された信号はバンドパスフィルタBPF１００２およびスイッチ１００３を介してRF-VGA１００４に入力される。ここで受信した信号のパワーが調整され、信号はその後、後段に設けられているミキサ１００５に入力される。ミキサ１００５はRF-VGA１００４から受信した信号の周波数を変換する機能を持つ回路である。ミキサ１００５は、RF-VGA１００４からの信号のほかに、PLL１０１５およびVCO１０１６によって生成されたローカル信号を受信する。このローカル信号は、差動増幅器１０１７によってパワーが調整されている。ミキサ１００５は、RF-VGA１００４からの信号とローカル信号とを乗算する。この乗算によって、ミキサ１００５は、RF-VGA１００４からの信号が有する周波数とローカル信号が有する周波数を加算した周波数およびRF-VGA１００４からの信号が有する周波数からローカル信号が有する周波数を減算した周波数を有する信号を生成して、ローパスフィルタ１００６に出力する。

ローパスフィルタ１００６は、例えばミキサ１００５が出力した信号の内、RF-VGA１００４からの信号が有する周波数からローカル信号が有する周波数を減算した周波数を有する信号のみを後段のIF-VGAに出力する。このローパスフィルタ１００６が出力する信号は、ベースバンド帯域の周波数を有する信号となる。その後、信号は、IF-VGA１００７でパワーを調整された後、復調回路１００８に入力される。復調回路１００８は受信した信号の復調を行う。なお、送信側の回路の動作は説明を省略するが、特に、ミキサ１０１１と差動増幅器１０１８は受信側と同様の動作を行う。

ここで、非特許文献１には、図１０の差動増幅器１０１７および１０１８に適用される具体的な回路構成が示されている。図１１は係る差動増幅器の具体的な回路構成を示している。差動増幅器を構成するそれぞれの回路素子は、電源電圧VDDを供給する電源ラインと、電位の基準を規定するグランドラインとの間に設けられている。電源ラインと接続されたZ1およびZ1と並列に接続されたZ2は差動増幅器の動作に必要な負荷であり、例えば抵抗やインダクタが用いられる。負荷Z１に直列に接続された二つのトランジスタNM41とNM43は、それぞれｎ型のMOSトランジスタである。また、負荷Z2に直列に接続された二つのトランジスタNM42とNM44も、それぞれｎ型のMOSトランジスタである。MOSトランジスタNM43およびNM44のゲート端子には、所定の電圧Vが印加されている。MOSトランジスタNM41のゲート端子には入力端子Vin+から信号が印加され、MOSトランジスタNM42のゲート端子には入力端子Vin-からの信号が印加されている。差動増幅器では、この端子Vin+とVin-のそれぞれに所定の振幅で振動する交流信号を印加する。例えばVin+からの信号は正弦波であり、Vin-からの信号は係る正弦波から位相が180度異なる波とすることができる。また端子Vout+とVout-はこの差動増幅器の出力端子であり、Vout-はVin+からの信号に対して所定の利得で振幅が増幅された信号を出力する。また、Vout+はVin-からの信号に対して所定の利得で振幅が増幅された信号を出力する。出力端子Vout+およびVout-のそれぞれに接続された負荷Zoutは、出力端子に接続された配線の寄生容量や、出力端子からの出力信号を利用する後段の回路の入力インピーダンスが含まれ、全体として容量性のインピーダンスを有する。

図１２は、この差動増幅器の動作原理を説明するための図である。今、負荷Z1およびZ2のそれぞれを、抵抗値Rの抵抗とし、定電流源が出力する電流の値をIcとする。今、図１２（a）に示されている通り、入力信号Vin+に正弦波が入力されたとする。そうすると、図１２（ｂ）に示されたような波形が出力端子Vout-から出力される。図１２（ｂ）に示された波形は、図１２（a）に示された波形と比較して、パワーが増幅されることになる。ここで、端子Vin+とVout-のそれぞれから出力される信号は位相が異なっている。この図では、位相が180度異なっていると考えることができる。これは、電圧VによりNMOSトランジスタNM４３がオンしているとすれば、Vin+からの信号の電圧値が高くなりNMOSトランジスタNM41のゲートに高い電圧が印加されてNMOSトランジスタNM41のソースドレイン間に大きい電流が流れれば流れるほど、負荷Z1に基づき発生する出力端子Vout-の電圧降下の量が大きくなるからである。また、Vin+からの電圧値が低くなり、NMOSトランジスタNM41のゲートに印加される電圧が低下してNMOSトランジスタNM41のソースドレイン間に流れる電流が減少するほど、負荷Z1に基づき発生する出力端子Vout-の電圧降下の量が小さくなることも理由である。つまり、Vin+に入力される信号振幅が増加すればするほど、出力端子Vout-から出力される信号振幅は減少し、Vin+から入力される信号振幅が減少すればするほど、出力端子Vout-から出力される信号振幅は増加する。Vin+に入力される信号とVout-から出力される信号のそれぞれが、このような振幅の変化をすることにより、図１２（a）および図１２（ｂ）に示されているような信号波形が得られる。なお、図１２（ｃ）に記載がある通り、端子Vout+から出力される信号とVin+に入力される信号とは、同位相となっている。これは、Vin-に入力される信号の位相と、Vin+に入力される信号の位相が180度異なっていることによるものである。この位相関係により、Vin+に入力される信号とVout+から出力される信号は同位相となる。
THOMAS H.LEE "The Desgin of CMOS Radio-Frequency Integrated Circuit" 2ndEdition P387 2004 Cambridge University Press

上述したとおり、図１０は、無線通信を行う端末の送受信システムを示しているが、ここで、このようなシステムを設計するにあたっては復調回路１００８に入力される信号の値を一定の範囲内に制限したい。係る一定の範囲を超えるような大きい振幅を有する信号若しくは係る一定の範囲内ではあるものの小さすぎる振幅を有する信号が復調回路１００８に入力された場合は、システム設計上、所望の特性が得られず特性劣化に繋がるからである。例えば上記した大きい振幅を有する信号が復調回路１００８に入力された場合は、復調回路１００８の入力段に位置する回路がそのような大振幅の信号を処理できる設計となっていないため、復調回路１００８に入力された波形は歪んでしまう。この波形の歪によって所望の特性が得られなくなる。また、例えば上記した小さい振幅を有する信号においては雑音（S/N）によって復調回路１００８に入力された波形が埋もれてしまい、復調回路１００８は入力された信号をうまく処理できなくなってしまう場合がある。以上の理由から、設計においては、復調回路１００８に入力される信号の振幅を一定の範囲になるようにする必要がある。これを実現するためには、RF-VGA１００４、ミキサ１００５、ローパスフィルタ１００６、IF-VGA１００７、のアンテナを介して受信した信号に対しての利得の決定が重要となる。ここで、RF-VGA１００４およびIF-VGA１００７は、システムを半導体集積回路として製造した場合の各回路素子の利得のばらつきの吸収と受信信号レベルに対してのシステム利得調整との2つの役割を兼ね備え、システム全体の利得を調整する。調整した結果、RF-VGA１００４およびIF-VGA１００７のそれぞれの利得は一意に決定される。また、ローパスフィルタ１００６も回路の構成に応じた一意の利得（ローパスフィルタは信号を減衰させるため利得は負である）が決定できる。しかし、ミキサ１００５は、その回路構成が決定されただけでは、アンテナを介して受信した信号に対する利得が一意に決定されない。なぜならば、ミキサ１００５の利得は、差動増幅器１０１７が出力した信号であって、ミキサ１００５に入力されるローカル信号にも依存しているからである。上述したとおり、ミキサ１００５は、アンテナを介して受信した信号と差動増幅器１００７が出力したローカル信号とを乗算する。この乗算によって、アンテナを介して受信した信号の周波数の変換が行われるが、この乗算は、アンテナを介して受信した信号の振幅も変化させる。すなわち、ミキサ１００５のアンテナを介して受信した信号に対する利得は、ローカル信号が有する振幅の変化に応じて変化してしまう。これでは復調回路１００８に入力される信号の振幅を一定の範囲内に制限するという観点からして都合が悪いため、ミキサ１００５の利得を一意に決定する必要がある。

ミキサ１００５のアンテナを介して受信した信号に対する利得を一意に決定するには、差動増幅器１０１７から出力されるローカル信号の振幅を一定にできればよい。係るローカル信号の振幅が一定であれば、ミキサ１００５の回路構成に応じた一意の利得が決定し安定化できるからである。ここで、差動増幅器が出力する信号の振幅を一定にするリミッタ動作が知られている。例えば図１１の差動増幅器を用いたリミッタ動作について図１２を用いて説明する。負荷Z1およびZ2は、共に抵抗値Rの抵抗であるとする。ここで、図１１の差動増幅器の出力端子Vout+およびVout-のそれぞれから出力される信号は、図１２（ｂ）、（ｃ）に示されている通り、その最大値はVDDである。これは、図１１の差動増幅器の出力端子Vout+およびVout-からの信号の値の変化に、電源電圧VDDからの電圧降下を利用しているからである。したがって、この場合、差動増幅器の振幅値が電源電圧VDD以上となることはない。

一方、出力端子Vout+およびVout-から出力される信号の振動の中心は、VDD−R(Ic/2)となっている。これは、定常状態、すなわち、入力端子Vin+およびVin-に一定の直流電圧をかけ、MOSトランジスタNM41とNM43およびNM42とNM44が等しいソース・ドレイン間電流を流す場合においては、定電流源が出力する電流Icが半分に分割されるからである。差動増幅器では、この定常状態でVin+およびVin-に入力されている一定の直流電圧を一定の周波数で増減させることで、図１２（ｂ）あるいは図１２（ｃ）にあるような信号を出力端子から取り出すことが望ましい。

一方、差動増幅器全体の動作の観点から言えば、回路に全体として流れる電流をIcとし、定電流源を抵抗ＲＤとした場合、定電流源には図13に示すようにGND基準(0V)から見て、抵抗RＤを介してID* RDの電位が発生する。また入力部トランジスタNM41,NM42は飽和領域で動作をしており所定のソースドレイン間電圧Vdsを消費する。カスコード接続部トランジスタNM43 , NM44 は出力段での動作であるため、係るＮＭ４３およびＮＭ４４のドレインソース間には、最小で飽和ドレイン電圧Vsat程度までの電圧が生じる。飽和ドレイン電圧Vsatとは、ＭＯＳトランジスタの線形領域と飽和領域とが切り替わる境界に対応するドレインソース間電圧のことをいう。仮に、ＮＭ４３およびＮＭ４４のドレインソース間に飽和ドレイン電圧Vsatより小さい電圧を発生させようと入力部トランジスタＮＭ４１およびＮＭ４２により大きな振幅の信号を入力した場合であっても、ＮＭ４３およびＮＭ４４のソースドレイン間電圧がさらに低下したとすればＮＭ４３およびＮＭ４４が線形領域で動作することになり、ＮＭ４３およびＮＭ４４に流れる電流は減少する。そうすると、結果的には電源電圧ＶＤＤからの電圧降下の量が減少し、ＮＭ４３およびＮＭ４４のドレインに生じる電圧が上昇するので、結局、ＮＭ４３およびＮＭ４４のソースドレイン間には飽和ドレイン電圧より小さい電圧は発生しない。ここで、差動増幅器の出力端子Ｖｏｕｔ+およびＶｏｕｔ-は、ＮＭ４３およびＮＭ４４に接続されている。したがって、差動増幅器の出力端子に生じる電圧の最小値はVDD- Ic* RD-Vds-Vsatとなる。この値と、上述した電源電圧ＶＤＤによって出力範囲（出力許容動作範囲）が決まる。

差動増幅器に対する入力信号を増幅した場合に、出力信号の振幅の最大値がＶＤＤとなり、最小値がVDD- Ic* RD-Vds-Vsatとなったとする。ここでもし、係る入力信号より大きい振幅の信号を係る差動増幅器のVin+およびVin-に入力した場合であっても、信号の値がVDDより大きくなることはなく、VDD- Ic* RD-Vds-Vsatより小さくなることはない。つまり、この場合には、差動増幅器が出力する信号の値が一定となる。これがリミッタ動作である。

上述したリミッタ動作では、差動増幅器の負荷Z1とZ2が抵抗であった。しかし、無線通信システムでは、例えば数ＭＨｚから１０ＧＨｚ程度といった高い周波数を有する信号を扱う場合がある。ここで、負荷Z1およびZ2に抵抗を用いた差動増幅器はこのような高い周波数を有する信号に対してリミッタ動作を行うことが困難になってくる。なぜならば、図１１の出力端子Vout+およびVout-に接続された負荷Zoutのそれぞれが容量性のインピーダンスを有するため、差動増幅器が扱う信号の周波数が増加すればするほど、差動増幅器の高周波側の周波数特性が低下するからである。具体的には、差動増幅器の持つ増幅率は、差動増幅器が扱う信号の信号の周波数の増加に伴い減少する。これは、容量性のインピーダンスは、扱う信号の周波数の値に比例してインピーダンスが減少するからである。差動増幅器の扱う信号の周波数が増加するほど、負荷Ｚｏｕｔのインピーダンスは減少し、出力端子Ｖｏｕｔ+またはＶｏｕｔ-に出力されることなく負荷Ｚｏｕｔを介してグランドに流れる電流成分が増加する。その結果、出力端子Ｖｏｕｔ+またはＶｏｕｔ-の側に流れる電流は減少する。Ｖｏｕｔ+またはＶｏｕｔ-に流れる電流が減少すれば、Ｖｏｕｔ+またはＶｏｕｔ-に発生する電圧の値も減少する。このような現象が理由となり、出力端子Vout+およびVout-から出力される信号の値は、高い周波数の信号に対しては、上述した最大値および最小値に達しなくなる。そうすると、差動増幅器の出力する信号の値が、リミッタ動作を行うための最大値および最小値で一定にならず、リミッタ動作を行うことが難しくなってくる。このような状況になってしまうと所望の高利得とリミッタ動作が得られず、結果的に、ミキサ１００５の利得を一定にすることができなくなってしまう。

一方で、高い周波数の信号に対して良好な利得を得るために、差動増幅器の負荷Z1およびZ2にインダクタを用いることも従来から知られている。インダクタは、差動増幅器において、高い周波数の信号に対する利得を向上させる働きがあるからである。これは、インダクタは入力される信号の周波数に比例してインピーダンスが増加するという性質があるためである。インダクタのインピーダンスの値が増加するほど、図１１の差動増幅器の出力端子Vout+およびVout-から出力される信号は、VDDから見てより大きな電圧降下を生じることになる。すなわち、Vout+およびVout-から出力される信号は振幅が増加することになる。また差動増幅器に用いる負荷が抵抗であるときと比較した場合、周波数特性に関しても出力負荷Ｚｏｕｔの容量性インピーダンスの影響は受けるものの高周波特性を伸ばしやすくなる。すなわち、負荷が抵抗である場合と比較して、より高い周波数の信号に対しても、高い増幅率を維持することができる。これは、差動増幅器の増幅率の周波数特性を考えた場合、係る増幅率が減少を始める周波数の値の目安が、負荷が抵抗の場合はほぼ１/（ＲＣ）となるのに対し、負荷がインダクタの場合は、係る周波数の値の目安がほぼ１/（ＬＣ）^{（１/２）}となるからである。

しかし、差動増幅器の負荷Z1およびZ2にインダクタを用いた場合、その差動増幅器にリミッタ動作をさせることが難しくなってしまう。なぜならば、差動増幅器の負荷Z1およびZ2にインダクタを用いた場合、出力端子Vout+およびVout-から出力される信号は、電源電圧VDDを中心に振動するからである。これは、負荷がインダクタの場合における定常状態では、インダクタは電圧降下を生じないためである。そして、差動増幅器の出力する信号の振幅の中心が電源電圧ＶＤＤとなると、差動増幅器が出力する信号の値の範囲（出力許容動作範囲）が増加する。これを図14を用いて説明する。図13と同様に定電流源にはGND基準(0V)から見て、抵抗RＤを介してID* RDの電位が発生する。入力部トランジスタNM41,NM42は飽和領域で動作しているため、所定の値のソースドレイン間電圧Vdsを消費する。カスコード接続部トランジスタNM43 , NM44 は出力段での動作であるため、NM43およびＮＭ４４のソースドレイン間には、上述したように最小で飽和ドレイン電圧Vsat程度までの電圧が発生する。今、差増増幅器の負荷はインダクタであるので、振動の中心であるＶＤＤより高い電圧の値に関しては最大値は存在しない。しかしＶＤＤより低い電圧の値に関しては、VDD- Ic* RD-Vds-Vsatという最小値が存在する。従って、この最小値によって信号の最大値も律束される。絶対値を記号｜｜で表すとすると、係る最大値はVDD+|VDD- Ic* RD-Vds-Vsat|となる。したがって、差動増幅器が出力する信号の値の範囲（出力許容動作範囲）は、2x(VDD- Ic* RD-Vds-Vod) となる。このように、負荷にインダクタを使用すると、負荷が抵抗の場合と比較して倍の出力振幅が取れるが、その分、差動増幅器は入力信号をより高い増幅率で増幅することが求められるので、リミット動作が難しくなる。

以上から、従来の技術では、差動増幅器の出力する信号の振幅を一定にしようとしても、高い周波数の信号に対しては利得の低下の発生によって適切に振幅を一定にすることができず、低下する利得を向上させようとすると、差動増幅器の振幅を一定にするリミット動作の実現が困難になってしまう。結果として、上記従来の技術では、高い周波数を有する信号を増幅する差動増幅器が出力信号の振幅を一定にすることが難しいという解決すべき技術的な課題があった。

本発明に係る差動増幅器は、電源ラインからグランドラインに向かう第１の信号経路を備え、前記第１の信号経路に流れる信号をソースおよびドレインの間で流す第１ＭＯＳトランジスタがゲートで受ける第１入力信号を増幅する差動増幅器であって、前記第１ＭＯＳトランジスタが、前記第１の信号経路に流れる信号であって前記第１ＭＯＳトランジスタのソースとドレインの間を通過する信号の量を増加させるよう動作する場合に、前記第１の信号経路を流れ自身のソースおよびドレイン間を通過する信号を減少させるよう動作する第２ＭＯＳトランジスタと、第１ＭＯＳトランジスタが、前記第１の信号経路に流れる信号であって前記第１ＭＯＳトランジスタのソースとドレインの間を通過する信号の量を増加させるよう動作する場合に、前記第１の信号経路に流れ自身のソースおよびドレイン間を通過する信号を増加させるよう動作する第３ＭＯＳトランジスタと、を有する。

本願発明では、第１ＭＯＳトランジスタがソースドレイン間を流れる信号の量を増加させるよう動作する場合に第２ＭＯＳトランジスタは係る信号の量を減少させるよう動作する。このことは、差動増幅器が出力する信号の値の最小値を上昇させる効果を生じさせる。本来第１ＭＯＳトランジスタが流そうとする最大電流を第２ＭＯＳトランジスタが絞り込もうとする働きをするからである。また第１ＭＯＳトランジスタがソースドレイン間を流れる信号の量を増加させるよう動作する場合に第３ＭＯＳトランジスタは係る信号の量を増加させるよう動作する。このことは、高周波の領域において従来の差動増幅器と同等以上の小信号利得も稼ぐことができるようにしている。したがって、高周波の領域において小信号利得を維持しつつ、出力される信号の値の最小値を上昇させるため、高周波の領域でもリミッタ動作を実現可能となる。

本発明によれば、差動増幅器が、高い周波数を有する信号に対してもリミッタ動作を行うことが可能になり、結果として、差増増幅器が幅広い周波数、すなわち広帯域の信号を増幅する場合においてもリミッタ動作を行うことができるようになる。また、係る差動増幅器が広帯域で良好な周波数特性を得ることができること、および差増増幅器の利得が向上すること、の二つの効果が得られる。

以下、本発明を実施するための最良の形態について、具体的な例を使用して説明するが、実施の形態に記載はあくまで一例であり、この実施の形態の範囲に権利範囲が限定されてはならない。
第１の実施の形態
図１は本実施の形態に係る差動増幅器１００である。はじめに、差動増幅器１００の構成について説明する。差動増幅器１００を構成する回路素子のそれぞれは、電源電圧VDDを供給する電源ライン１０１と電位の基準となるグランドライン１０２との間に設けられている。定電流源１０３は、一定の電流値Icの電流を流す電流源である。トランジスタNM1,NM2,NM3,NM4,NM5,NM6はそれぞれｎ型のMOSトランジスタであり、それぞれはソースとドレインの間に形成されるチャネルのオンとオフを制御するためのゲートを有する。MOSトランジスタNM1のソースおよびMOSトランジスタNM2のソースは定電流源１０３に接続されている。また、MOSトランジスタNM1のゲートには、入力端子Vin+が接続されている。Vin+には、増幅するべき第１の入力信号が入力される。一方、MOSトランジスタNM2のゲートには、入力端子Vin-が接続されている。Vin-には増幅するべき第２の入力信号が入力される。第２の入力信号は第１の入力信号とは位相が異なる。ここでは、より良好な動作を説明するため、第１の入力信号と第２の入力信号とは、位相が180度異なっている差動信号であるとする。

MOSトランジスタNM1のドレインはMOSトランジスタNM3のソースと直列に接続されている。同様に、MOSトランジスタNM2のドレインは、MOSトランジスタのNM4のソースと直列に接続されている。MOSトランジスタNM３のゲートには、差動増幅器の負荷インピーダンスZ5および帰還経路のインピーダンスZF3を介して、いわゆる負帰還信号としての電圧信号が入力されている。なお、この場合の負帰還信号とは、入力信号Ｖｉｎ+に入力される第１の入力信号の位相を基準とした場合、係る第１の入力信号とは逆位相（位相が１８０度異なる）の信号のことを意味する。MOSトランジスタNM3は係る負帰還信号に応答して、負荷インピーダンスZ１,Z３,Z５と帰還経路インピーダンスZF３との比できまる信号帰還量（ＮＭ３のゲートに印加される電圧の値）によってドレインとソース間に流れる電流の量を制御する動作を行う。同様に、MOSトランジスタNM4のゲートには、差動増幅器の負荷インピーダンスZ6および帰還経路のインピーダンスZF4を介して、いわゆる負帰還信号としての電圧信号が入力されている。この場合の負帰還信号とは、入力信号Ｖｉｎ-に入力される第２の入力信号の位相を基準とした場合、係る第２の入力信号とは逆位相の信号のことを意味する。MOSトランジスタNM4は係る信号に応答して、負荷インピーダンスZ2,Z4,Z6と帰還経路インピーダンスZF4との比できまる信号帰還量（ＮＭ４のゲートに印加される電圧の値）によってドレインとソースの間に流れる電流の量を制御する動作を行う。

MOSトランジスタNM5のソースとMOSトランジスタNM3のドレインは直列に接続されている。そしてMOSトランジスタNM5のゲートには、差動増幅器の負荷インピーダンスZ4、Z6、帰還経路のインピーダンスZF1を介していわゆる正帰還信号としての電圧信号が入力されている。なお、この場合の正帰還信号とは、入力信号Ｖｉｎ+に入力される第１の入力信号の位相を基準とした場合、係る第１の入力信号と同位相の信号のことを意味する。MOSトランジスタNM5は係る信号に応答して、負荷インピーダンスZ2,Z4,Z6と帰還経路インピーダンスZF3との比できまる信号帰還量（ＮＭ５のゲートに印加される電圧の値）によってソースとドレインの間に流れる電流の量を制御する。MOSトランジスタNM6のソースとMOSトランジスタNM4のドレインは直列に接続されている。そしてMOSトランジスタNM6のゲートには、差動増幅器の負荷インピーダンスZ3、Z5、および帰還経路のインピーダンスZF2を介していわゆる正帰還信号としての電圧信号が入力されている。なお、この場合の正帰還信号とは、入力信号Ｖｉｎ-に入力される第２の入力信号の位相を基準とした場合、係る第２の入力信号と同位相の信号のことを意味する。MOSトランジスタNM5は係る信号に応答して、負荷インピーダンスZ1,Z3,Z5と帰還経路インピーダンスZF2との比できまる信号帰還量（ＮＭ６のゲートに印加される電圧の値）によってソースとドレインの間に流れる電流を制御する。

MOSトランジスタNM5のドレインは、係るドレインと負荷Ｚ１との間にある第１ノードに接続され、この第１ノードには出力端子Vout-が接続されている。出力端子Vout-は、MOSトランジスタNM1のゲートに対して入力された第１の入力信号を増幅した信号を出力する。同様に、MOSトランジスタNM６のドレインは、係るドレインと負荷Ｚ２の間にある第２ノードに接続され、この第２ノードには出力端子Vout+が接続されている。出力端子Vout+は、MOSトランジスタNM２のゲートに対して入力された第２の入力信号を増幅した信号を出力する。出力信号に関する詳細は後述する。

以上、本実施の形態に係る差増増幅器に用いられるＭＯＳトランジスタのそれぞれについて、説明したが、本実施の形態では、ＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ５、ＮＭ６は飽和領域で動作し、ＮＭ３およびＮＭ４は線形領域で動作するものとする。

出力端子Vout+およびVout-のそれぞれに接続されている負荷Zoutのそれぞれは、容量性のインピーダンスを有する負荷である。例えば、出力端子Vout+およびVout-のそれぞれと、上記の第１ノードおよび第２ノードのそれぞれを接続する配線に存在する配線容量や、出力端子Vout+およびVout-のそれぞれに接続される後段の信号線路や回路ブロックの入力部に存在するインピーダンス成分を含む。

ここで、差動増幅器１００は、負荷Z1ないしZ6と、ZF１ないしZF4を含んでいる。例えば、負荷Z1,Z3,Z5をまとめて第１の負荷回路ということができ、負荷Z2,Z4、Z6をまとめて第２の負荷回路ということができる。負荷Z1ないしZ6と、ZF１ないしZF4を、差動増幅器１００を使用するシステムの用途や目的に応じて決定することになるが、この第１の実施の形態の説明では、図２に示されている差動増幅器２００のようにそれぞれの負荷を決定する。図２では第１の負荷回路（Z1、Z2、Z3からなる回路）を構成する回路素子は全て抵抗である。具体的にはZ1は抵抗R1１、Z3は抵抗R13、Z5は抵抗R15である。同様に第２の負荷回路（Z2、Z4、Z6からなる回路）を構成する回路素子はすべて抵抗である。具体的にはZ2は抵抗R12、Z４は抵抗R14、Z6は抵抗R16である。一方で、負荷ZF1ないしZF4は全て短絡である。なお、定電流源１０３は抵抗RDで置き換えられている。図２に示されている他の構成は、図１に記載されている回路と同じである。特にMOSトランジスタNM11は図１のMOSトランジスタNM1と同じである。同様に、NM12はNM2と、NM1３はNM3と、NM14はNM4と、NM15はNM5と、NM16はNM6と同じである。

次に、差動増幅器１００の具体例である差動増幅器２００の動作を説明する。動作の説明は、分かりやすさのため、負荷のそれぞれに抵抗を用いた差動増幅器２００を用いて行うが、本実施の形態から導かれる本発明は、負荷の種類に依存せず、例えば図１の差動増幅器１００のように一般化できるものである。

図２,3および図15を参照して、差動増幅器２００の動作を説明する。図３(a)は差動増幅器２００の入力端子Ｖｉｎ+からＭＯＳトランジスタＮＭ１１のゲートに入力される第１の入力信号である。信号の値は一定の周波数で振動し、この信号の値に応じてＭＯＳトランジスタＮＭ１１のソースとドレインの間に流れる電流は変化することになる。一方、もう一つの入力端子Ｖｉｎ-からＭＯＳトランジスタＮＭ１２のゲートに入力される第２の入力信号は図示されていないが、図３（a）に示された信号から位相が１８０度異なる信号であるものとする。

ここで、図２の差動増幅器２００の負荷Ｒ１５およびＲ１３の間にあるノード、Ｒ１３およびＲ１１の間にあるノード、Ｒ１１およびＮＭ１５の間にあるノードには、端子Ｖｉｎ+からＭＯＳトランジスタＮＭ１１のゲートに入力される信号（図3(a)）とは位相が１８０度ずれた電圧信号が供給されている。これは、上述したとおり、Ｖｉｎ+からの信号の振幅が大きくなり、ＭＯＳトランジスタＮＭ１１のソースとドレインの間を流れる電流の値が大きくなればなるほど、抵抗Ｒ１５、Ｒ１３、Ｒ１１で生じる電圧降下の量が大きくなり、各ノードに生じる電圧の値が減少すると共に、Ｖｉｎ+からの信号の振幅が小さくなり、ＭＯＳトランジスタＮＭ１１のソースとドレインの間を流れる電流の値が小さくなればなるほど、抵抗Ｒ１５、Ｒ１３、Ｒ１１で生じる電圧降下の量が小さくなり、各ノードに生じる電圧の値が増加するという動作によるものである。言い換えれば、負荷Ｒ１５およびＲ１３の間にあるノード、Ｒ１３およびＲ１１の間にあるノード、Ｒ１１およびＮＭ１５の間にあるノード、のそれぞれに供給されている電圧信号の位相は、端子Ｖｉｎ-から入力される第２の入力信号と同位相である。

また、負荷Ｒ１６およびＲ１４の間にあるノード、Ｒ１４およびＲ１２の間にあるノード、Ｒ１２およびＮＭ１６の間にあるノードには、端子Ｖｉｎ-からＭＯＳトランジスタＮＭ１２のゲートに入力される信号とは位相が１８０度ずれた電圧信号が供給されている。これは、差動増幅器の基本的な動作の説明の部分で上述したとおり、Ｖｉｎ-からの信号の振幅が大きくなり、ＭＯＳトランジスタＮＭ１２のソースとドレインの間を流れる電流の値が大きくなればなるほど、抵抗Ｒ１６、Ｒ１４、Ｒ１２で生じる電圧降下の量が大きくなり、各ノードに生じる電圧の値が減少すると共に、Ｖｉｎ-からの信号の振幅が小さくなり、ＭＯＳトランジスタＮＭ１２のソースとドレインの間を流れる電流の値が小さくなればなるほど、抵抗Ｒ１６、Ｒ１４、Ｒ１２で生じる電圧降下の量が小さくなり、各ノードに生じる電圧の値は増加するという動作によるものである。言い換えれば、負荷Ｒ１６およびＲ１４の間にあるノード、Ｒ１４およびＲ１２の間にあるノード、Ｒ１２およびＮＭ１６の間にあるノードに供給されている電圧信号の位相は、端子Ｖｉｎ+から入力される第１の入力信号と同位相である。

以上を踏まえた上で、図3(ｂ)を参照する。図3(ｂ)は図２の差動増幅器２００に含まれるＮＭＯＳトランジスタＮＭ１３のゲートに入力される信号の波形であり、端子Ｖｉｎ+から入力される第１の入力信号の位相との関係も示している。図3(ｂ)から分かるとおり、第１の入力信号と、ＭＯＳトランジスタＮＭ１３のゲートに入力されている信号は、位相が１８０度ずれている。従って、ＮＭＯＳトランジスタＮＭ１１が第１の入力信号の値の増加に応答してＮＭ１５，ＮＭ１３およびＮＭ１１に流れる電流を増加させようとする場合、ＮＭＯＳトランジスタＮＭ１３は、ＮＭ１５、ＮＭ１３およびＮＭ１１に流れる電流を減少させようとする。そうすると、ＮＭ１１、ＮＭ１３、ＮＭ１５の全体の抵抗値は、ＮＭ１３が上述の動作を行わない場合に比べて増加する。この場合、出力端子Ｖｏｕｔ-が接続されたノードに、Ｖｉｎ+から入力される第１の入力信号に対応して発生する電圧は上昇する。抵抗値が大きくなれば、係る抵抗値に分配される電圧の値も増加するからである。Ｖｉｎ+から入力される第１の入力信号の値が最大値となったとき、トランジスタＮＭ１１は、ＮＭ１５、ＮＭ１３およびＮＭ１１に流れる電流を最も大きくしようとする。しかし、このときＮＭ１３のゲートに入力される信号の値は最小となり、ＮＭ１３はＮＭ１５，ＮＭ１３およびＮＭ１１に流れる電流を最も小さくしようとする。すなわち、ＮＭ１３は、ＮＭ１１が流そうとする電流の最大値を小さく絞り込もうとする。ＮＭ１５、ＮＭ１３およびＮＭ１１はそれぞれ直列接続されているため、これらのトランジスタのソースドレイン間に流れる電流の最大値はＮＭ１３の動作に基づき本来ＮＭ１１が流そうとする電流の最大値よりも小さくなる。そうすると、抵抗Ｒ１１とトランジスタＮＭ１５の間にあり、出力端子Ｖｏｕｔ-が接続されたノードに発生する電圧の最小値は、ＮＭ１３が係る動作を行わない場合と比べて上昇することになる。この電圧の上昇は、差動増幅器のリミッタ動作を実現するための出力電圧の最小値を上昇させることを意味している。

これらの動作を図15に示す。NM13のゲートに入力される負帰還信号によってNM13の動作領域をダイナミックに動かし出力動作範囲の下限値を上昇させ、出力範囲を抑圧することで、差動増幅器のリミッタ動作を実現しやすくすることができる。以上は、ＮＭＯＳトランジスタＮＭ１１およびＮＭ１３を具体的に取り上げることによる本実施の形態の説明であるが、ＮＭＯＳトランジスタＮＭ１２およびＮＭ１４についても差動増幅器であるため位相が反転した同様の動作を行う。

リミッタ動作を行いやすくするためにはもう一つの方法がある。それは差動増幅器の利得を大きくすることである。差動増幅器が高周波の信号に対しても高い利得を有していれば、差動増幅器が入力信号を増幅した結果、出力される信号は大きな振幅となるからである。リミッタ動作を用いて差動増幅器が出力する信号の振幅の値を一定にするためには、差動増幅器が入力信号の振幅を、少なくともリミッタ動作の実現に必要となる最大値あるいは最小値に達するように増幅する必要があることは先に述べたとおりである。

図２の差動増幅器２００に含まれるＮＭＯＳトランジスタＮＭ１５およびＮＭ１６は、差増増幅器２００の利得をより大きくすることと、さらには高周波特性を向上させるために設けられている。本実施の形態では、図２にあるＮＭ１５およびＮＭ１６をさらに設けることで、従来の技術に係る差動増幅器と同等以上の小信号利得をより高い周波数まで維持することが可能となっている。

差動増幅器２００の小信号利得Gaは、出力端子Ｖｏｕｔ+およびＶｏｕｔ-が接続されたそれぞれのノードとグランドライン１０２との間に位置する各ＭＯＳトランジスタのgm積に比例（具体的にはGa∝gm11（gm12・ro11・ro12//Z1））する。従って、ＮＭ１５およびＮＭ１６を設けることは、ＮＭ１５およびＮＭ１６がない場合に比べて差動増幅器２００の利得を大きくすることにつながる。
またＮＭ１５およびＮＭ１６のゲート部には、上記差動増幅器の負荷からＤＣバイアス及び正帰還信号が供給される構成となっている。従って、ＭＯＳトランジスタNM１5,１6のゲートに入力される正帰還信号の帰還（インピーダンス）量を調整することで利得の周波数特性を調整することが可能である。具体的には、本実施の形態は、利得に関してピーキング効果が得ることができ、高周波帯域での小信号利得の向上が可能となる。

本実施の形態に係る差増増幅器ではNM11に対し、NM13とＮＭ１５を直列に接続、またNM12に対しＮＭ１４、ＮＭ１６を直列に接続しているが、従来例と同等の電源電圧VDDで動作することが可能である。例えば直列に接続されたＮＭ１１、ＮＭ１３、ＮＭ１５を例にして説明する。これらのトランジスタはカスコードで縦積みに接続されているため、それぞれのゲートに印加される電圧は異なる。具体的には、ＮＭ１３のゲートに印加される電圧はＮＭ１５のゲートに印加される電圧より高い。このような回路の設計においては、ＭＯＳトランジスタのゲートを電圧が決まると、それに伴いソースドレイン間の電圧も決定される。本実施の形態では、NM13が強制的に線形領域動作となるよう回路設計を行なう。ＮＭ１３およびＮＭ１４は、線形領域で動作しているため、ソース-ドレイン電圧が0Vに近くなり、ＮＭ１３は等価的に抵抗( ON抵抗)とみなすことが出来る。ＮＭ１３およびＮＭ１４のそれぞれのソース・ドレイン間に印加される電圧はＮＭ１３およびＮＭ１４のそれぞれを飽和領域で動作させる場合よりも大きく低減されるため、差動増幅器に使用するＭＯＳトランジスタを、図２に示すようにカスコードで縦積みに接続することが可能となる。一方、その他のＭＯＳトランジスタは飽和領域で動作させている。

図４（a）及び図4(b)は図１１に記載された従来の差動増幅器と、図２に記載された本実施の形態に係る差動増幅器２００の特性の比較結果である。従来の差動増幅器と本実施の形態に係る差動増幅器との間では、電源電圧ＶＤＤと、電流Ｉｃは一致させている。また、図１１の差動増幅器における負荷Ｚ１およびＺ２は抵抗としている。図４(a)は横軸が周波数、縦軸が小信号利得を示している。
図4b)は差動増幅器の入力信号のパワーと出力信号のパワーの関係について示している。横軸が入力振幅、縦軸が出力振幅を示しており、周波数は2GHzである。図４(a)及び図4(b)から、本実施の形態に係る差動増幅器２００のほうが、より高い周波数まで高い利得を維持できているということ、及び、出力信号のパワーが一定となる、入力信号のパワーの範囲が大きいことが分かる。これは、本実施の形態に係る差動増幅器２００のほうが、より良好な周波数特性を持ち、より小さい振幅の入力信号からリミッタ動作を実現できることを意味している。

第２の実施の形態
図５は、第２の実施の形態に係る差動増幅器５００を示している。第１の実施の形態に係る差動増幅器２００との違いは、第１の負荷回路および第２の負荷回路が抵抗に加えてインダクタを含むことである。具体的には第１の負荷回路の内のＺ１およびＺ３がそれぞれインダクタであり、第２の負荷回路の内のＺ２およびＺ４がそれぞれインダクタである。第１の負荷回路および第２の負荷回路にインダクタを使用することで、差動増幅器５００は、第１の実施の形態に係る差動増幅器２００よりも高い周波数の領域で高い利得を実現することができる。ＮＭＯＳトランジスタＮＭ２３およびＮＭ２４は、第１の実施の形態と同様に線形領域で動作し、ＮＭ２１およびＮＭ２２が流そうとする電流を抑圧し、リミッタ動作の下限値をダイナミックに上昇させる役割を担っている。ＮＭ２５およびＮＭ２６は、第１の実施の形態と同様に、正帰還信号に応答して、差動増幅器の利得を向上させる役割を担っている。すなわち、第２の実施の形態に係る差動増幅器５００は、インダクタの使用およびＮＭ２５およびＮＭ２６のゲートに対する正帰還信号によって高周波帯域での利得の向上を実現しつつ、さらには線形領域で動作するNM23、NM24のゲートに対する負帰還信号に基づきリミッタ動作を行いやすくし、高周波特性の向上を実現している。

図６は図１１に記載された従来の差動増幅器と、図５に記載された本実施の形態に係る差動増幅器５００の特性の比較結果である。従来の差動増幅器と本実施の形態に係る差動増幅器との間では、電源電圧ＶＤＤと、電流Ｉｃは一致させている。また、図１１の差動増幅器における負荷Ｚ１およびＺ２はインダクタとしている。図６は横軸が周波数、縦軸が小信号利得を示している。図６から、本実施の形態に係る差動増幅器５００のほうが、より高い周波数まで高い利得を実現できていることが分かる。

また図７は図１１に記載された従来の差動増幅器と、図５に記載された本実施の形態に係る差動増幅器５００の入出力特性の比較結果である。従来の差動増幅器と本実施の形態に係る差動増幅器との間では、電源電圧ＶＤＤと、電流Ｉｃは一致させている。また、図１１の差動増幅器における負荷Ｚ１およびＺ２はインダクタとしている。図７は横軸が入力端子Ｖｉｎ+,Ｖｉｎ-から入力される入力信号の電力であり、縦軸は出力端子Ｖｏｕｔ+,Ｖｏｕｔ-から出力される信号の電力である。図７から、本実施の形態に係る差動増幅器５００のほうが、出力端子Ｖｏｕｔ,Ｖｏｕｔ-から出力される信号の電力が一定となっている信号レベルの範囲が広いことが分かる。つまり、従来の差動増幅器よりも、図５に記載された本実施の形態に係る差動増幅器５００のほうが、より広い範囲の周波数でリミッタ動作を行うことができていることになる。

第３の実施の形態
図８は第３の実施の形態に係る差動増幅器８００を示している。第１および第２の実施の形態に係る差動増幅器のそれぞれとの違いは、負荷としてインダクタとp型のＭＯＳトランジスタとが組み合わされており、差動増幅器の動作に使用される負荷インダクタンスを切り替えることで、広い周波数帯域をカバーできることである。ここでは、ＰＭＯＳトランジスタＰＭ３７、インダクタＬ３１の組み合わせ又はインダクタＬ３３、ＰＭＯＳトランジスタＰＭ３９の組み合わせが第１の負荷回路である。また、インダクタＬ３２、ＰＭＯＳトランジスタＰＭ３８の組み合わせ又はインダクタＬ３４、ＰＭＯＳトランジスタＰＭ４０の組み合わせが第２の負荷回路とすることができる。インダクタＬ３１インダクタＬ３２は、高周波帯域に対応するための負荷インダクタンスである。また、負荷インダクタンスL33 、L34は低周波帯域に対応するための負荷インダクタンスである。この第３の実施の形態に係る差動増幅器８００では、ＰＭＯＳトランジスタＰＭ３７，ＰＭ３８のゲートのそれぞれに信号ＶＳＷ２のHignまたはlowの信号を，ＰＭ３９、ＰＭ４０のそれぞれのゲートに信号VSW12のHigh及びLOWの信号を与え、それぞれのＰＭＯＳトランジスタのオンとオフを切り替えることで、ＮＭＯＳトランジスタＮＭ３１ないしＮＭ３６に接続されるインダクタの数を変更する。ＮＭＯＳトランジスタＮＭ３１ないしＮＭ３６に接続されるインダクタが変わると、差動増幅器８００の負荷インダクタンス値が変更され、負荷インピーダンスが変わるため利得の周波数特性が変化する。これ上述したとおり、インダクタはインピーダンスが扱う信号の周波数によって変化するためである。近年ではＵＷＢ（ＵｌｔｒａＷｉｄｅＢａｎｄ）を用いた無線通信のように、広い範囲の周波数を用いて通信を行うシステムも存在することから、差動増幅器も広い範囲の周波数に対応できるようにすることは大変重要である。

ここで、ＰＭＯＳトランジスタＰＭ３７とＰＭ３８のゲートにＬＯＷを示すVSW2が印加され、ＰＭ３７とＰＭ３８が共にオンした場合、ＰＭＯＳトランジスタＰＭ３９とＰＭ４０のゲートにはＨｉｇｈを示すVSW1が印加され、ＰＭ３９とＰＭ４０は共にオフしている。逆に、ＰＭ３７とＰＭ３８がオフしている場合、ＰＭ３９とＰＭ４０はオンしている。差動増幅器８００においても同様にNMOSトランジスタNM33,NM34は共に線形領域で動作し、ゲートに入力される負帰還信号による許容出力動作範囲の制限を行ってとリミッタ動作を実現しやすくする役割を担っている。また、第１および第２の実施の形態と同様に、NMOSトランジスタNM35,NM36は、それぞれゲートに正帰還信号が入力され、高周波領域での小信号利得を向上させる役割を担っている。

図９は、ＰＭＯＳトランジスタＰＭ３７とＰＭ３８がオンし、ＰＭ３９とＰＭ４０がオフしている場合に実現される高周波帯域に対応する周波数特性と、ＰＭ３７とＰＭ３８がオフし、ＰＭ３９とＰＭ４０がオンしている場合に実現される低周波帯域に対応する周波数特性のそれぞれを示している。横軸は周波数、縦軸は小信号利得を示している。本実施の形態の様に、負荷インダクタの切り替えを行うことで広い高周波帯域の対応が可能となることがわかる。

以上、本発明を実施するための最良の形態について説明したが、本発明の権利範囲がこの実施の形態に限定されるものではない。また、実施の形態では、ＭＯＳトランジスタの極性がｎ型であるかｐ型であるかを明示したが、各ＭＯＳトランジスタが上述の実施の形態の説明とは逆の極性のＭＯＳトランジスタでも、同様の動作を実現できる。

本実施の形態に係る差動増幅器の一般的な構成である。本実施の形態に係る差動増幅器の具体的な構成の例である。本実施の形態に係る差動増幅器に関する各種信号の位相関係を示す図である。本実施の形態に係る差動増幅器の利得の周波数特性である。本実施の形態に係る差動増幅器の別の具体的な構成の例である。本実施の形態に係る差動増幅器の利得の周波数特性である。本実施の形態に係る差動増幅器の入力信号のパワーと出力信号のパワーの関係を示す図である。本実施の形態に係る差動増幅器の他の具体的な構成の例である。本実施の形態に係る差動増幅器の利得の周波数特性である。従来から用いられている無線通信システムの構成である。従来技術で使用されている差動増幅器の構成である。差動増幅器の原理を説明する図である。従来例における各ＭＯＳトランジスタに発生する電圧を説明する図である。従来例における各ＭＯＳトランジスタに発生する電圧を説明する図である。従来例における各ＭＯＳトランジスタと実施の形態における各ＭＯＳトランジスタに発生する電圧とを比較する図である。

符号の説明

１００差動増幅器
１０１電源ライン
１０２グランドライン
１０３定電流源
２００差動増幅器
５００差動増幅器
８００差動増幅器

Claims

電源ラインからグランドラインに向かう第１の信号経路を備え、前記第１の信号経路に流れる信号をソースおよびドレインの間で流す第１ＭＯＳトランジスタがゲートで受ける第１入力信号を増幅する差動増幅器であって、
前記第１ＭＯＳトランジスタが、前記第１の信号経路に流れる信号であって前記第１ＭＯＳトランジスタのソースとドレインの間を通過する信号の量を増加させるよう動作する場合に、前記第１の信号経路を流れ自身のソースおよびドレイン間を通過する信号を減少させるよう動作する第２ＭＯＳトランジスタと、
第１ＭＯＳトランジスタが、前記第１の信号経路に流れる信号であって前記第１ＭＯＳトランジスタのソースとドレインの間を通過する信号の量を増加させるよう動作する場合に、前記第１の信号経路に流れ自身のソースおよびドレイン間を通過する信号を増加させるよう動作する第３ＭＯＳトランジスタと、
を具備し、
前記第２ＭＯＳトランジスタは、線形領域で動作する
差動増幅器。
前記第３ＭＯＳトランジスタは、飽和領域で動作することを特徴とする請求項１に記載の差動増幅器。
電源ラインからグランドラインに向かうと共に、前記第１の信号経路とは別の第２の信号経路をさらに備え、前記第２の信号経路に流れる信号をソースとドレインの間で流す第４ＭＯＳトランジスタがゲートで受ける信号であって、前記第１の入力信号とは位相が異なる第２入力信号をさらに増幅すると共に、
前記第２の信号経路を流れる信号が、前記第１の信号経路を流れる信号と逆位相であることを特徴とする請求項２に記載の差動増幅器。
前記第１の入力信号は前記第２の信号経路を流れる信号と同位相であり、前記第２の入力信号は前記第１の信号経路を流れる信号と同位相であることを特徴とする請求項３に記載の差動増幅器。
前記第１の信号経路に流れる信号を受ける第１の負荷回路をさらに有し、
前記第１の負荷回路は、抵抗を含むことを特徴とする請求項１に記載の差動増幅器。
前記第１の信号経路に流れる信号を受ける第１の負荷回路をさらに有し、
前記第１の負荷回路はインダクタを含むことを特徴とする請求項１に記載の差動増幅器。
前記第１の負荷回路に含まれ前記第３ＭＯＳトランジスタに接続されるインダクタの数を変更可能であることを特徴とする請求項６に記載の差動増幅器。